TW201834023A - 化合物半導體基板之製造方法及化合物半導體基板 - Google Patents

化合物半導體基板之製造方法及化合物半導體基板 Download PDF

Info

Publication number
TW201834023A
TW201834023A TW106139616A TW106139616A TW201834023A TW 201834023 A TW201834023 A TW 201834023A TW 106139616 A TW106139616 A TW 106139616A TW 106139616 A TW106139616 A TW 106139616A TW 201834023 A TW201834023 A TW 201834023A
Authority
TW
Taiwan
Prior art keywords
layer
aln
substrate
aln layer
nitride semiconductor
Prior art date
Application number
TW106139616A
Other languages
English (en)
Other versions
TWI800493B (zh
Inventor
久
鈴木悠宜
大內澄人
Original Assignee
日商愛沃特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛沃特股份有限公司 filed Critical 日商愛沃特股份有限公司
Publication of TW201834023A publication Critical patent/TW201834023A/zh
Application granted granted Critical
Publication of TWI800493B publication Critical patent/TWI800493B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係一種化合物半導體基板之製造方法及化合物半導體基板， 其中， 化合物半導體基板之製造方法係具備： 於Si ( 矽) 基板上形成SiC( 碳化矽) 層之工程， 和於SiC層上， 以700℃ 以上1000℃ 以下而形成具有1 2 nm 以上1 0 0 nm以下之厚度的LT(Low Temp e r a t u r e ) -AlN( 氮化鋁) 層之工程， 和以較形成LT-AlN 層時之溫度為高之溫度， 於LT-AlN層上， 形成HT(Hi g h Temp e r a t u r e ) -AlN層之工程，和於HT-AlN層上， 形成Al ( 鋁)氮化物半導體層之工程， 和於Al 氮化物半導體層上， 形成GaN( 氮化鎵) 層之工程， 和於GaN層上形成Al氮化物半導體層之工程。

Description

化合物半導體基板之製造方法及化合物半導體基板
[0001] 本發明係有關化合物半導體基板之製造方法及化合物半導體基板，對於更特定而言，係有關具備SiC(碳化矽)層之化合物半導體基板。
[0002] GaN(氮化鎵)係知道作為比較於Si(矽)而能隙為大，絕緣破壞電場強度為高之寬能隙半導體材料。GaN係因與其他的寬能隙半導體材料作比較，因亦具有高耐絕緣破壞性之故，期待有對於新世代之低損失的功率裝置之適用。 　　[0003] 對於使用GaN之半導體裝置的開端基板(基底基板)，使用Si基板之情況，因GaN與Si之間的晶格常數及熱膨脹係數之大的差引起，而容易引起對於基板產生彎曲，以及對於GaN層內產生斷裂之現象。 　　[0004] 對於下述專利文獻1～5等，係加以提案有：作為基板的彎曲或對於GaN層内之斷裂的產生對策，作為為了形成GaN層之緩衝層而使用SiC(碳化矽)層或AlN(氮化鋁)層之方法。 　　[0005] 對於下述專利文獻1係加以揭示有：具備Si基板，和形成於Si基板上之3C-SiC層，和交互加以形成之複數的AlN層及GaN層之半導體基板。在第1工程中之AlN層的成膜溫度係較GaN層之成膜溫度(900～1200℃)為高，而為1000～1300℃。在第2工程中之AlN層的形成溫度係較GaN層之成膜溫度為低，而為800～1200℃。 　　[0006] 對於下述專利文獻2係加以揭示有：以1090℃之溫度而形成AlN所成之緩衝層於SiC所成之半導體基板的主面，於緩衝層之上方，以800℃之溫度而形成AlGaInN(氮化鋁鎵銦)所成之單結晶層之技術。 　　[0007] 對於下述專利文獻3係加以揭示：於Si基板上形成SiC層，而於SiC層上，以600℃之基板溫度而形成AlN緩衝層，再於AlN緩衝層上，以1040℃之基板溫度而形成GaN層之技術。 　　[0008] 對於下述專利文獻4係加以揭示有：於Si或SiC等所成之基板上，依序形成緩衝層，和中間層，和電子走行層，和電子供給層之技術。緩衝層係自由一AlN層與Alz Ga1-z N(0≦z≦1)層之順序加以層積之初期緩衝層，和形成於初期緩衝層上之周期堆積層所成。 　　[0009] 更且，對於下述專利文獻5係加以揭示有：於矽基板上，形成由AlN所成之第1及第2的核生成層，再於第2核生成層上，形成由AlGaN所成之緩衝層，於緩衝層上形成GaN層，再於GaN層上形成AlGaN層之技術。各第1及第2的核生成層係以同一的成膜溫度，由相互不同之原料氣體的比率加以形成。 [先前技術文獻] [專利文獻] 　　[0010] 　　[專利文獻1] 日本特開2013-179121號公報 　　[專利文獻2] 日本特開平10-75018號公報(專利第2999435號公報) 　　[專利文獻3] 日本特公平08-31419號公報 　　[專利文獻4] 日本特開2013-08938號公報(專利第5788296號公報) 　　[專利文獻5] 日本特開2013-201398號公報
[發明欲解決之課題] 　　[0011] 將GaN層作為HEMT(High Electron Mobility Transistor)等之功率裝置而使用之情況，對於GaN層係要求縱方向(垂直於GaN層之主面的方向)之高耐電壓之同時，要求電流崩塌的降低。電流崩塌係在施加高電壓於裝置的電極時，電子則被集中於通道附近之缺陷者，接通電阻則增加之現象。 　　[0012] 對於提升GaN層之縱方向的耐電壓之方法之一，有著摻雜C(碳)等於GaN層之方法。但當摻雜C等於GaN時，於GaN層中增加有缺陷。經由此，電子被集中之位置則增加，而電流崩塌則產生惡化。如此，在以往的技術中，無法並存GaN之縱方向的耐電壓之提升，與電流崩塌之降低者，而無法得到所期望的品質。 　　[0013] 本發明係為了解決上述課題之構成，其目的為提供：具有所期望的品質之化合物半導體基板之製造方法及化合物半導體基板者。 為了解決課題之手段 　　[0014] 依照本發明之一局面的化合物半導體基板之製造方法係具備：於Si基板上形成SiC層之工程，和於SiC層上，以700℃以上1000℃以下而形成具有12nm以上100nm以下之厚度之第1AlN層的工程，和以較形成第1AlN層時之溫度為高之溫度，於第1AlN層上形成第2AlN層之工程，和於第2AlN層上，形成包含Al之第1氮化物半導體層之工程，和於第1氮化物半導體層上形成GaN層之工程，和於GaN層上形成包含Al之第2氮化物半導體層之工程。 　　[0015] 在上述製造方法中，理想係在形成第1AlN層之工程中，以800℃以上900℃以下之溫度而形成第1AlN層。 　　[0016] 在上述製造方法中，理想係在形成第2AlN層之工程中，以1000℃以上1500℃以下之溫度而形成第2AlN層。 　　[0017] 在上述製造方法中，理想係在形成第2AlN層之工程中，以50nm以上1000nm以下之厚度而形成第2AlN層。 　　[0018] 依照本發明之其他局面的化合物半導體基板係具備：Si基板，和形成於Si基板上之SiC層，和形成於SiC層上之AlN層，和包含形成於AlN層上之Al之第1氮化物半導體層，和形成於第1氮化物半導體層上之GaN層，和包含形成於GaN層上之Al的第2氮化物半導體層；在第2氮化物半導體層上，與第2氮化物半導體層接觸而加以設置之第1電極，和於第2氮化物半導體層上，與第2氮化物半導體層接觸而加以設置之第2電極，於與呈圍繞第1電極地加以設置之第2電極之間，60秒鐘施加-30V之電壓之後，停止電壓的施加之情況，從在停止電壓之施加之後，至回復於對於電壓之施加前的靜電電容之電壓的施加後之靜電電容的比率為0.9以上為止之時間係施加完電壓後之時間以內。 [發明效果] 　　[0019] 如根據本發明，可提供具有所期望品質之化合物半導體基板之製造方法及化合物半導體基板。
[0021] [化合物半導體基板之構成及製造方法] 　　[0022] 圖1係顯示在本發明之一實施形態的化合物半導體基板CS之構成的剖面圖。 　　[0023] 參照圖1，在本實施形態之化合物半導體基板CS係包含HEMT之一部分。化合物半導體基板CS係具備：Si基板1，和SiC層2，和LT(Low Temperature)-AlN層3(第1AlN層的一例)，和HT(High Temperature)-AlN層4(第2AlN層的一例)，和Al(鋁)氮化物半導體層5(第1氮化物半導體層的一例)，和GaN層6，和Al窒化物半導體層7(第2氮化物半導體層的一例)。 　　[0024] Si基板1係例如由p型之Si所成。對於Si基板1表面係露出有(111)面。然而，Si基板1係具有n型之導電型亦可，而亦可為半絕緣性。對於Si基板1表面係露出有(100)面或(110)面。Si基板1係例如具有2～8英吋直徑，具有250μm～1000μm之厚度。 　　[0025] SiC層2係接觸於Si基板1，而加以形成於Si基板1上。SiC層2係例如，由3C-SiC、4H-SiC、或6H-SiC等而成。特別是，SiC層2則為加以磊晶成長於Si基板1上之情況，一般而言，SiC層2係由3C-SiC而成。 　　[0026] SiC層2係於由碳化Si基板1之表面者而加以得到之SiC所成之基底層上，使用MBE(Molecular Beam Epitaxy)法、CVD(Chemical Vapor Deposition)法、或LPE(Liquid Phase Epitaxy)法等，經由使SiC加以同質磊晶成長之時而加以形成亦可。SiC層2係僅經由碳化Si基板1的表面而加以形成亦可。更且，SiC層2係於Si基板1表面，經由(或夾持緩衝層)使其異質磊晶成長之時而加以形成亦可。SiC層2係例如，加以摻雜N(氮)等，具有n型之導電型。SiC層2係例如，具有0.1μm以上3.5μm以下之厚度。然而，SiC層2係具有p型之導電型亦可，而亦可為半絕緣性。 　　[0027] LT-AlN層3係接觸於SiC層2，而加以形成於SiC層2上。HT-AlN層4係接觸於LT-AlN層3，而加以形成於LT-AlN層3上。LT-AlN層3及HT-AlN層4係例如由AlN之單結晶所成，達成作為緩和SiC層2與Al氮化物半導體層5之晶格常數的差之緩衝層的機能。LT-AlN層3及HT-AlN層4係例如，使用MOCVD(Metal Organic Chemical Vapor Deposition)法而加以形成。此時，作為Al源氣體係例如，加以使用TMA(Tri Methyl Aluminium)，或TEA(Tri Ethyl Aluminium)等。作為N源氣體係例如，使用NH3 (氨氣)。LT-AlN層3係例如，具有12nm以上100nm以下之厚度。經由將LT-AlN層3之厚度作為12nm以上之時，可確保高的縱方向之耐電壓，而經由將LT-AlN層3之厚度作為100nm以下之時，可抑制彎曲的產生者。LT-AlN層3係理想具有15nm以上60nm以下之厚度，而更理想為具有20nm以上50nm以下之厚度。HT-AlN層4係例如，具有50nm以上1000nm以下之厚度。 　　[0028] Al氮化物半導體層5係接觸於HT-AlN層4，而加以形成於HT-AlN層4上。Al氮化物半導體層5係由含有Al之氮化物半導體而成，例如由Alx Ga1-x N(0＜x≦1)所表示之材料所成。另外，Al氮化物半導體層5係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。Al氮化物半導體層5係達成作為HT-AlN層4與GaN層6之晶格常數的差之緩衝層的機能。Al氮化物半導體層5例如，具有500nm以上3μm以下之厚度。Al氮化物半導體層5係例如，使用MOCVD法而加以形成。然而，在Al氮化物半導體層5之深度方向，Al的濃度產生變化亦可。 　　[0029] GaN層6係接觸於Al氮化物半導體層5，而加以形成於Al氮化物半導體層5上。GaN層6例如，具有500nm以上3μm以下之厚度。GaN層6係成為HEMT之電子走行層。GaN層6係例如，使用MOCVD法而加以形成。此時，作為Ga源氣體係例如，加以使用TMG(Tri Methyl Gallium)，或TEG(Tri Ethyl Gallium)等。作為N源氣體係例如，使用NH3 等。 　　[0030] 對於GaN層6之一部分係加以摻雜使C等之導電性下降之不純物亦可。摻雜C之情況，GaN層6係含有：摻雜有C之C-GaN層61，和未摻雜有C之u(未摻雜)-GaN層62。C-GaN層61係加以形成於較u-GaN層62為下側(接近於Al氮化物半導體層5側)。在摻雜有C之情況的C-GaN層61之C的平均濃度係例如為5×1018 atom/cm3 以上5×1019 atom/cm3 以下。 　　[0031] 經由將使絕緣性提升之不純物摻雜於GaN層6之時，化合物半導體基板CS之縱方向(垂直於GaN層6之表面的方向，圖1中縱方向)之耐壓則提升。另外，將摻雜不純物之部分，作為接近於在GaN層6之Al氮化物半導體層5的部分之時，可抑制缺陷增加於在GaN層6之形成有通道之部分(接近於Al氮化物半導體層7之部分)的事態，而可抑制因不純物之摻雜而引起之電流崩塌之惡化者。 　　[0032] Al氮化物半導體層7係接觸於GaN層6，而加以形成於GaN層6上。Al氮化物半導體層7係由含有Al之氮化物半導體而成，例如由Alv Ga1-v N(0＜v≦1)所表示之材料所成。另外，Al氮化物半導體層7係亦可由Alv Inw Ga1-v-w N (0＜v≦1、0≦w＜1)所表示之材料而成。AlN氮化物半導體層7係成為HEMT之障壁層。AlN氮化物半導體層7例如，具有10nm以上50nm以下之厚度。然而，在Al氮化物半導體層7之深度方向，Al的濃度產生變化亦可。 　　[0033] 化合物半導體基板CS係由以下的方法而加以製造。於Si基板1上形成SiC層2。於SiC層2上形成LT-AlN層3。於LT-AlN層3上形成HT-AlN層4。於HT-AlN層4上形成Al氮化物半導體層5。於Al氮化物半導體層5上形成GaN層6。於GaN層6上形成Al氮化物半導體層7。HT-AlN層4係由較形成LT-AlN層3時之溫度(成膜溫度)為高之溫度加以形成。形成LT-AlN層3時之溫度係700℃以上1000℃以下，而理想係800℃以上900℃以下。形成HT-AlN層4時之溫度係例如，1000℃以上1500℃以下。 　　[0034] [實施形態的效果] 　　[0035] 圖2係說明在本發明之一實施形態所得到之效果的圖。 　　[0036] 參照圖2(a)，LT-AlN層3係由較HT-AlN層4為低之成膜溫度加以形成。經由此，在形成LT-AlN層3時，可增加生成於SiC層2上之AlN的核3a數(初期AlN層之核密度)者。各AlN的核3a係如以箭頭所示，成長於平行於SiC層2之表面的方向(圖2(a)中橫方向)，連結有核3a彼此。其結果，如圖2(b)所示，於SiC層2上形成有LT-AlN層3。 　　[0037] 一般而言，在形成AlN層於SiC層上時，經由將AlN層之成膜溫度作為較1000℃為高溫之時，可將AlN層的結晶性作為良好者。LT-AlN層3之成膜溫度係較一般的AlN層之成膜溫度為低之故，LT-AlN層3係含有許多缺陷，而LT-AlN層3之結晶性為差。 　　[0038] 參照圖2(c)，HT-AlN層4係由較LT-AlN層3為高之成膜溫度加以形成。HT-AlN層4係因將LT-AlN層3作為基底而加以成膜之故，與LT-AlN層3作比較而加以降低缺陷，而改善結晶性。另外，因改善HT-AlN層4之結晶性之故，亦降低形成於HT-AlN層4上方之Al氮化物半導體層5，GaN層6、及Al氮化物半導體層7之缺陷，改善結晶性。 　　[0039] 更且，化合物半導體基板CS係作為GaN層6之基底層而含有SiC層2。SiC之晶格常數係因與Si之晶格常數比較而接近於與GaN之晶格常數之故，經由加以形成GaN層6於SiC層2上之時，可改善GaN層6之結晶性。 　　[0040] 因改善GaN層6之結晶性之故，即使摻雜有使絕緣性提升之不純物於GaN層6、集中有在GaN層6之電子之位置係比較於以往的GaN層為少。其結果，提升縱方向之耐電壓之同時，可降低電流崩塌者。 　　[0041] 更且，因改善HT-AlN層4之結晶性之故，即使厚膜化形成於HT-AlN層4上方之各Al氮化物半導體層5，GaN層6、及Al氮化物半導體層7，亦可良好地保持結晶性。其結果，加以改善結晶性。 　　[0042] [第1實施例] 　　[0043] 本申請發明者們係以不同的條件，製作各試料1～試料6，計測各試料1～試料6之縱方向的耐電壓。 　　[0044] 圖3係顯示共通於在本發明之第1實施例的試料1～試料6之構成的化合物半導體基板CS1之構成的剖面圖。圖4係顯示在本發明之第1實施例的試料1～試料6之各製作條件，和所計測之縱方向的耐電壓之關係的平台。 　　[0045] 參照圖3及圖4，化合物半導體基板CS1係具備基板SB，和AlN層AL，和Al氮化物半導體層5，和GaN層6，和Al氮化物半導體層7。對於基板SB上係依序加以層積各AlN層AL、Al氮化物半導體層5、GaN層6、及Al氮化物半導體層7而形成。 　　[0046] 各試料1～試料6之製作條件係如以下。 　　[0047] 試料1(比較例)：在化合物半導體基板CS1中，作為基板SB而使用Si基板，未形成SiC層。對於基板SB上係作為AlN層AL，以1100℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0048] 試料2(比較例)：在化合物半導體基板CS1中，作為基板SB而使用於Si基板上形成SiC層之構成。對於基板SB上係作為AlN層AL，以1100℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0049] 試料3(比較例)：在化合物半導體基板CS1中，作為基板SB而使用Si基板，未形成SiC層。對於基板SB上係作為AlN層AL，以1000℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0050] 試料4(本發明例)：在化合物半導體基板CS1中，作為基板SB而使用於Si基板上形成SiC層之構成。對於基板SB上係作為AlN層AL，以1000℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0051] 試料5(比較例)：在化合物半導體基板CS1中，作為基板SB而使用Si基板，未形成SiC層。對於基板SB上係作為AlN層AL，呈以800℃之成膜溫度而形成LT-AlN層時，溫度過低而LT-AlN層則未成長。因此，無法製作化合物半導體基板CS1。 　　[0052] 試料6(本發明例)：在化合物半導體基板CS1中，作為基板SB而使用於Si基板上形成SiC層之構成。對於基板SB上係作為AlN層AL，以800℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0053] 本申請發明者們係由以下的方法而計測所製作之試料1～試料4及試料6的各縱方向之耐電壓。 　　[0054] 圖5係顯示在本發明之第1實施例的縱方向之耐電壓之計測方法的剖面圖。 　　[0055] 參照圖4及圖5，於貼上於玻璃板21上之銅板22上，固定作為計測對象之試料(化合物半導體基板CS1)。於所固定之試料的Al氮化物半導體層7上，呈接觸於Al氮化物半導體層7地設置Al所成之電極23。將曲線紀錄器24之一方的端子連接於銅板22，而將另一方的端子連接於電極23。使用曲線紀錄器24而加上電壓於銅板22與電極23之間，計測流動在銅板22與電極23之間的電流(在試料流動於縱方向的電流)。所計測的電流則到達為1A/cm2 時，看作試料為絕緣破壞者，將此時之銅板22與電極23之間的電壓作為耐電壓而計測。 　　[0056] 此結果，以一定溫度而形成AlN層AL之試料2的縱方向之耐電壓係501V。對此，以二階段的溫度而形成AlN層AL之試料4及試料6的耐電壓係各為709V及763V，而較試料2之耐電壓為高。另外，作為基板SB而僅使用Si基板之試料1及3的耐電壓係各為642V及650V。試料4及試料6之耐電壓係較試料1及試料3之耐電壓為高。 　　[0057] [第2實施例] 　　[0058] 本申請發明者們係以不同的條件，製作各試料11～試料15，計測各試料11～試料15之縱方向的耐電壓。 　　[0059] 圖6係顯示在本發明之第2實施例的試料11～試料15之各製作條件，和所計測之縱方向的耐電壓之關係的平台。 　　[0060] 參照圖6，試料11～試料15之各製作條件係如以下。 　　[0061] 試料11(本發明例)：在圖1所示之化合物半導體基板CS中，以900℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0062] 試料12(本發明例)：在圖1所示之化合物半導體基板CS中，以850℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0063] 試料13(本發明例)：在圖1所示之化合物半導體基板CS中，以800℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0064] 試料14(本發明例)：在圖1所示之化合物半導體基板CS中，以750℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0065] 試料15(本發明例)：在圖1所示之化合物半導體基板CS中，以700℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0066] 本申請發明者們係使用與圖5所示之計測方法類似的方法而計測所製作之試料11～試料15之各縱方向的耐電壓。具體而言，計測流動在銅板22與電極23之間的電流(在試料流動於縱方向之電流)，而所計測的電流則到達為1×10-4 A/cm2 時，看作流動有洩漏電流，而將此時之銅板22與電極23之間的電壓作為耐電壓而計測。 　　[0067] 其結果，LT-AlN層之成膜溫度為不足800℃之試料14及試料15的耐電壓係各為317V及24V。對此，LT-AlN層的成膜溫度為800℃以上900℃以下之試料11～試料13的耐電壓係各為371V、399V、及450V，而較試料14及試料15的耐電壓為高。 　　[0068] [第3實施例] 　　[0069] 本申請發明者們係以不同的條件，製作各試料21～試料25，計測試料11～試料15之各電容回復特性。 　　[0070] 圖7係顯示在本發明之第3實施例的試料21～試料25之各製作條件的平台。 　　[0071] 參照圖7，試料21～試料25之各製作條件係如以下。 　　[0072] 試料21(本發明例)：在圖3所示之化合物半導體基板CS1中，作為基板SB而使用於Si基板上形成SiC層之構成。對於基板SB上係作為AlN層AL，以800℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。於GaN層6之下部，形成具有1×1019 atom/cm3 的C之平均濃度的C-GaN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0073] 試料22(比較例)：在圖3所示之化合物半導體基板CS1中，作為基板SB而使用於Si基板上形成SiC層之構成。對於基板SB上係作為AlN層AL，以1100℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。於GaN層6之下部，形成具有1×1019 atom/cm3 的C之平均濃度的C-GaN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0074] 試料23(比較例)：在圖3所示之化合物半導體基板CS1中，作為基板SB而使用Si基板，未形成SiC層。對於基板SB上係作為AlN層AL，以1100℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。於GaN層6之下部，形成具有1×1019 atom/cm3 的C之平均濃度的C-GaN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0075] 試料24(比較例)：在圖3所示之化合物半導體基板CS1中，作為基板SB而使用於Si基板上形成SiC層之構成。對於基板SB上係作為AlN層AL，以1100℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。於GaN層6之下部，形成具有1×1018 atom/cm3 的C之平均濃度的C-GaN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0076] 試料25(比較例)：在圖3所示之化合物半導體基板CS1中，作為基板SB而使用Si基板，未形成SiC層。對於基板SB上係作為AlN層AL，以1100℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。於GaN層6之下部，形成具有1×1018 atom/cm3 的C之平均濃度的C-GaN層。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0077] 本申請發明者們係由以下的方法而計測所製作之試料21～試料24的各電容回復特性。 　　[0078] 圖8係顯示在本發明之第3實施例的靜電電容之計測方法的剖面圖。 　　[0079] 參照圖8，於作為計測對象之試料(化合物半導體基板CS1)之Al氮化物半導體層7上，經由呈接觸於Al氮化物半導體層7地，相互拉開間隔而設置各電極12及電極13之時，製作HEMT。自圖8中上側而視之情況，電極12係呈圍繞電極13地形成為圓環狀。接著，將計測裝置25之正端子連接於電極13，而將負端子連接於電極12，再將電極12及Si基板1之背面(圖8中下側的面)作為接地。接著，使用計測裝置25而計測電極13與電極12之間的靜電電容(相當於電壓施加前之靜電電容)。接著，使用計測裝置25而於電極13與電極12之間，施加60秒-30V之電壓(將電極12之電位作為基準之電壓)之後，停止電壓的施加。從停止電壓的施加之時刻之後，使用計測裝置25而計測電極13與電極12之間的靜電電容(相當於電壓施加後之靜電電容)之時間變化。 　　[0080] 圖9係顯示在本發明之第3實施例的對於電壓施加前之靜電電容之電壓施加後之靜電電容的比率，和經過時間之關係的圖表。然而，在圖9的圖表中，顯示自停止電壓的施加之時刻的經過時間。 　　[0081] 參照圖9，當施加負的電壓於電極13與電極12之間時，GaN層6中之電子則自電極13遠離。此時，集中電子之位置(缺陷的一種)則如存在於GaN層6中時，電子的一部分係被集中於此位置。所集中的電子係在停止負的電壓之施加之後，亦持續加以集中於此位置，成為無法自由地移動。隨之，在電流崩塌大的裝置中，對於GaN層係包含許多集中電子之位置之故，經由負的電壓之施加而許多的電子則被集中於此位置，對於停止負的電壓之施加之後的電極13與電極12之靜電電容之回復需要時間。此靜電電容的回復之測定係成為電流崩塌特性之指標者，可說是如以短時間回復為佳。 　　[0082] 對於電壓施加前的靜電電容之電壓施加後的靜電電容之比率則回復為0.9以上為止之時間，在試料21中為約5秒。至此回復為止之時間係施加電壓之時間以內，而為施加電壓之時間的85%以內。另一方面，在試料24中係約100秒，在試料25中係約150秒，在試料22及試料23中係約300秒以上，均較施加電壓的時間為大。隨之，在試料21中，了解到加以降低電流崩塌者。 　　[0083] [第4實施例] 　　[0084] 本申請發明者們係製作具有不同厚度之LT-AlN層之各試料31～33(均為本發明品)，再進行縱方向之耐電壓及彎曲的計測，以及斷裂之產生有無的確認。對於縱方向的耐電壓係以圖5所示之方法而計測。 　　[0085] 各試料31～33之製作條件係如以下。在圖1所示之化合物半導體基板CS中，以800℃之成膜溫度而形成LT-AlN層，而於LT-AlN層上，以1200℃之成膜溫度而形成HT-AlN層。將試料31之LT-AlN層的厚度作為15nm，而將試料32之LT-AlN層的厚度作為30nm，將試料33之LT-AlN層的厚度作為60nm。對於此等以外的層係以記載於上述之實施形態的方法而形成。 　　[0086] 計測試料31～33之縱方向的耐電壓之結果，各得到708V、780V、688V之縱耐電壓。另外，在試料31～33之任一中，彎曲均為小，伴隨著LT-AlN層之厚度變小而彎曲係變小。更且，在試料31及32中係未看到斷裂的產生，而在試料33中僅看到些微斷裂的產生。 　　[0087] [其他] 　　[0088] 上述之實施形態及實施例係應認為例示在所有的點，並非限制性的構成。本發明之範圍係並非上述之說明，而經由申請專利範圍所示，特意包含有與申請專利範圍均等意思及在範圍內之所有的變更者。
[0089]
1‧‧‧Si(矽)基板
2‧‧‧SiC(碳化矽)層
3‧‧‧LT(Low Temperature)-AlN(氮化鋁)層
3a‧‧‧AlN的核
4‧‧‧HT(High Temperature)-AlN層
5、7‧‧‧Al(鋁)氮化物半導體層
6‧‧‧GaN(氮化鎵)層
12、13、23‧‧‧電極
21‧‧‧玻璃板
22‧‧‧銅板
24‧‧‧曲線紀錄器
25‧‧‧計測裝置
61‧‧‧C(碳)-GaN層
62‧‧‧u(未摻雜)-GaN層
AL‧‧‧AlN層
CS、CS1‧‧‧化合物半導體基板
SB‧‧‧基板
[0020] 　　圖1係顯示在本發明之一實施形態的化合物半導體基板CS之構成的剖面圖。 　　圖2係說明在本發明之一實施形態所得到之效果的圖。 　　圖3係顯示共通於在本發明之第1實施例的試料1～試料6之構成的化合物半導體基板CS1之構成的剖面圖。 　　圖4係顯示在本發明之第1實施例的試料1～試料6之各製作條件，和所計測之縱方向的耐電壓之關係的平台。 　　圖5係顯示在本發明之第1實施例的縱方向之耐電壓之計測方法的剖面圖。 　　圖6係顯示在本發明之第2實施例的試料11～試料15之各製作條件，和所計測之縱方向的耐電壓之關係的平台。 　　圖7係顯示在本發明之第3實施例的試料21～試料25之各製作條件的平台。 　　圖8係顯示在本發明之第3實施例的靜電電容之計測方法的剖面圖。 　　圖9係顯示在本發明之第3實施例的對於電壓施加前之靜電電容之電壓施加後之靜電電容的比率，和經過時間之關係的圖表。

Claims (5)

  1. 一種化合物半導體基板之製造方法，其特徵為具備：於Si基板上形成SiC層之工程， 　　和於前述SiC層上，以700℃以上1000℃以下而形成具有12nm以上100nm以下之厚度的第1AlN層之工程， 　　和以較形成前述第1AlN層時之溫度為高之溫度，於前述第1AlN層上形成第2AlN層之工程， 　　和於前述第2AlN層上，形成含有Al之第1氮化物半導體層之工程， 　　和於前述第1氮化物半導體層上形成GaN層之工程， 　　和於前述GaN層上，形成含有Al之第2氮化物半導體層之工程。
  2. 如申請專利範圍第1項記載之化合物半導體基板，其中，在形成前述第1AlN層之工程中，以800℃以上900℃以下之溫度而形成前述第1AlN層。
  3. 如申請專利範圍第1項記載之化合物半導體基板，其中，在形成前述第2AlN層之工程中，以1000℃以上1500℃以下之溫度而形成前述第2AlN層。
  4. 如申請專利範圍第1項記載之化合物半導體基板，其中，在形成前述第2AlN層之工程中，以50nm以上1000nm以下之厚度而形成前述第2AlN層。
  5. 一種化合物半導體基板，其特徵為具備：Si基板 　　和形成於前述Si基板上之SiC層， 　　和形成於前述SiC層上之AlN層， 　　和包含形成於前述AlN層上之Al之第1氮化物半導體層， 　　和形成於前述第1氮化物半導體層上之GaN層， 　　和包含形成於前述GaN層上之Al的第2氮化物半導體層； 　　在前述第2氮化物半導體層上，與前述第2氮化物半導體層接觸而加以設置之第1電極，和於前述第2氮化物半導體層上，與前述第2氮化物半導體層接觸而加以設置之第2電極，於與呈圍繞前述第1電極地加以設置之第2電極之間，60秒鐘施加-30V之電壓之後，停止前述電壓的施加之情況，從在停止前述電壓之施加之後，至回復於對於前述電壓之施加前的靜電電容之前述電壓的施加後之靜電電容的比率為0.9以上為止之時間係施加完電壓後之時間以內。＜0}
TW106139616A 2016-11-18 2017-11-16 化合物半導體基板之製造方法及化合物半導體基板 TWI800493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-225198 2016-11-18
JP2016225198A JP6925117B2 (ja) 2016-11-18 2016-11-18 化合物半導体基板の製造方法および化合物半導体基板

Publications (2)

Publication Number Publication Date
TW201834023A true TW201834023A (zh) 2018-09-16
TWI800493B TWI800493B (zh) 2023-05-01

Family

ID=62145434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139616A TWI800493B (zh) 2016-11-18 2017-11-16 化合物半導體基板之製造方法及化合物半導體基板

Country Status (7)

Country Link
US (1) US11476115B2 (zh)
EP (1) EP3544045A1 (zh)
JP (1) JP6925117B2 (zh)
KR (1) KR102372451B1 (zh)
CN (1) CN109964306B (zh)
TW (1) TWI800493B (zh)
WO (1) WO2018092689A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113693A (ja) * 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板
JP2022018560A (ja) * 2020-07-15 2022-01-27 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
CN116525671B (zh) * 2023-06-09 2024-01-30 中电科先进材料技术创新有限公司 氮化镓半导体器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831419B2 (ja) 1990-12-25 1996-03-27 名古屋大学長 単結晶珪素基板上への化合物半導体単結晶の作製方法
JPH0831419A (ja) 1994-07-14 1996-02-02 Osaka Gas Co Ltd リチウム二次電池用負極材料およびリチウム二次電池
JP2999435B2 (ja) 1996-06-14 2000-01-17 松下電器産業株式会社 半導体の製造方法及び半導体発光素子
US7226850B2 (en) 2005-05-19 2007-06-05 Raytheon Company Gallium nitride high electron mobility transistor structure
US20100084687A1 (en) 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP5788296B2 (ja) 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6052570B2 (ja) 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
JP6015053B2 (ja) 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
WO2014104973A1 (en) 2012-12-26 2014-07-03 Agency For Science, Technology And Research A semiconductor device for high-power applications
US9525054B2 (en) 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US9847401B2 (en) * 2014-02-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
JP6266490B2 (ja) * 2014-11-04 2018-01-24 エア・ウォーター株式会社 半導体装置およびその製造方法
US10217641B2 (en) * 2015-01-20 2019-02-26 International Business Machines Corporation Control of current collapse in thin patterned GaN
JP6473017B2 (ja) 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
US9530846B2 (en) * 2015-03-31 2016-12-27 Coorstek Kk Nitride semiconductor substrate
JP6239017B2 (ja) * 2015-03-31 2017-11-29 クアーズテック株式会社 窒化物半導体基板
US9620362B2 (en) 2015-04-29 2017-04-11 Taiwan Semiconductor Manufacutring Co., Ltd. Seed layer structure for growth of III-V materials on silicon
US20170069721A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
CN108026638B (zh) * 2015-10-21 2020-08-07 爱沃特株式会社 具备SiC层的化合物半导体基板

Also Published As

Publication number Publication date
JP2018082121A (ja) 2018-05-24
CN109964306B (zh) 2023-09-19
CN109964306A (zh) 2019-07-02
US20190279864A1 (en) 2019-09-12
JP6925117B2 (ja) 2021-08-25
US11476115B2 (en) 2022-10-18
EP3544045A4 (en) 2019-09-25
TWI800493B (zh) 2023-05-01
KR102372451B1 (ko) 2022-03-10
WO2018092689A1 (ja) 2018-05-24
EP3544045A1 (en) 2019-09-25
KR20190077571A (ko) 2019-07-03

Similar Documents

Publication Publication Date Title
JP3960957B2 (ja) 半導体電子デバイス
JP5787417B2 (ja) 窒化物半導体基板
TWI791495B (zh) 化合物半導體基板
US10354864B2 (en) Compound semiconductor substrate with SiC layer
KR20170122267A (ko) 화합물 반도체 기판
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
TWI814756B (zh) 化合物半導體基板
TW201834023A (zh) 化合物半導體基板之製造方法及化合物半導體基板
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US11869942B2 (en) Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
WO2020149184A1 (ja) 化合物半導体基板
JP2020145331A (ja) 半導体装置
WO2022014592A1 (ja) 化合物半導体基板および化合物半導体基板の製造方法
JP2020068287A (ja) 半導体ウエハー及びその製造方法
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
TW201937663A (zh) 半導體晶圓及半導體晶圓的製造方法