TW201826369A - 晶圓的製造方法 - Google Patents

晶圓的製造方法 Download PDF

Info

Publication number
TW201826369A
TW201826369A TW106137926A TW106137926A TW201826369A TW 201826369 A TW201826369 A TW 201826369A TW 106137926 A TW106137926 A TW 106137926A TW 106137926 A TW106137926 A TW 106137926A TW 201826369 A TW201826369 A TW 201826369A
Authority
TW
Taiwan
Prior art keywords
wafer
holding
frequency
grinding
defect
Prior art date
Application number
TW106137926A
Other languages
English (en)
Inventor
松崎榮
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201826369A publication Critical patent/TW201826369A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[課題]提供一種晶圓的製造方法，其能夠在短時間內製造具備去疵(gettering)層之晶圓。 [解決方法]一種晶圓的製造方法，是對在正面側具有元件之晶圓進行加工，以製造在背面側具備去疵層之晶圓，該製造方法包含保持步驟及去疵層形成步驟，該保持步驟是透過已貼附於正面之保護構件，於具有凸狀地彎曲之保持面的保持台的保持面上保持晶圓，該去疵層形成步驟是在保持步驟後，使氬氣電漿化而得的氬離子碰撞於沿著保持面的形狀而凸狀地彎曲之晶圓的背面側，藉此在晶圓的背面側形成去疵層。

Description

晶圓的製造方法
發明領域 本發明是有關於一種用於製造具備去疵(gettering)層之晶圓的製造方法。
發明背景 為了讓組裝在各種電子設備等的元件晶片更小型化、輕量化，將分割成元件晶片前的晶圓薄化加工處理的機會已逐漸增加。例如，可以藉由讓將複數個磨粒分散在結合材中而構成的磨石工具旋轉，並使其接觸於晶圓的任意之面，來將此晶圓磨削並薄化。另一方面，當使用如上述的磨石工具來磨削晶圓時，會在被磨削面上殘留磨削痕跡或是磨削應變，而導致晶圓的抗折強度降低。
於是，磨削晶圓之後，會利用研磨(如化學機械研磨)、或是蝕刻(例如電漿蝕刻)等方法來去除殘留在被磨削面的磨削痕跡或磨削應變。但是，當完全去除磨削痕跡或磨削應變時，會導致能收集對元件有不良影響的金屬等的去疵效果也失去。其結果，變得容易導致元件的功能損壞。
為了解決此問題，已有下述方法之技述方案被提出：讓晶圓的被磨削面暴露於由非活性氣體所生成的電漿(特別是離子)中，而在被磨削面上形成細微的凹凸，以再次取得去疵效果(參考例如專利文獻1)。在此方法中，相較於以磨削痕跡或磨削應變的去除為目的之蝕刻，所使用的是低頻的交流電力。這是因為，若使用高頻的交流電力時，會使得質量大的離子變得無法追隨交流電力的頻率，而無法得到適合於晶圓的加工之離子的移動量(振幅)之故。 先前技術文獻 專利文獻
專利文獻1：日本專利特開2010-177430號公報
發明概要 發明欲解決之課題 如上述，於晶圓的被磨削面上形成擁有去疵效果的微細的凹凸(以下，稱去疵層)時，所期望的是以能夠確保離子之移動量的程度來將交流電力的頻率抑制得較低。然而，當交流電力的頻率變得過低時，會使所生成的電漿(離子)的密度也變低，而導致在晶圓的加工上需要較長的時間。
本發明是有鑒於所述問題點而作成的發明，其主要目的為提供一種晶圓的製造方法，其能夠在較短的時間內製造具備去疵層之晶圓。 用以解決課題之手段
根據本發明之一態樣，可提供一種晶圓的製造方法，其為對在正面側具有元件之晶圓進行加工，以製造在背面側具備去疵層之晶圓，且該晶圓的製造方法之特徵在於具備下述步驟： 保持步驟，透過已貼附在該正面的保護構件，於具有凸狀地彎曲的保持面之保持台的該保持面上保持晶圓；及 去疵層形成步驟，在該保持步驟後，使氬氣電漿化而得的氬離子碰撞於沿著該保持面的形狀而凸狀地彎曲之晶圓的該背面側，藉此在晶圓的該背面側形成去疵層。
較佳地，於本發明之一態樣中，更具備有蝕刻步驟，該蝕刻步驟是在該去疵層形成步驟之前，供給第1頻率之交流電力來使第1氣體電漿化，藉此將晶圓的該背面電漿蝕刻以去除該背面之磨削痕跡或磨削應變，且於該去疵層形成步驟中，以使該第1頻率之交流電力與比該第1頻率更低的第2頻率之交流電力重疊的方式供給，而使該氬氣電漿化而得之氬離子碰撞於晶圓的該背面，藉此在晶圓的該背面側形成去疵層。 發明效果
在涉及本發明的一態樣之晶圓的製造方法中，由於是使氬離子碰撞於沿著保持台之保持面的形狀而凸狀地彎曲之晶圓的背面側，所以能夠將構成晶圓之原子的原子間距離拉長，而使碰撞於背面側的氬離子變得容易侵入晶圓的內部。藉此，能夠在短時間內形成去疵層。亦即，能夠在短時間內製造具備去疵層之晶圓。
用以實施發明之形態 參照附圖，說明本發明之一態樣的實施形態。涉及本實施形態之晶圓的製造方法，包含磨削步驟(參照圖2)、保持步驟(參照圖4(A))、蝕刻步驟(參照圖4(B))、以及去疵層形成步驟(參照圖4(C))。
在磨削步驟中，是磨削在正面側具有元件之晶圓的背面側，以將此晶圓薄化至規定的厚度。在保持步驟中，是透過已貼附在晶圓的正面側的保護構件，於保持台之凸狀地彎曲的保持面上保持晶圓。在蝕刻步驟中，是供給第1頻率之交流電力以使第1氣體電漿化，藉此將晶圓的背面電漿蝕刻來去除磨削痕跡或磨削應變。
在去疵層形成步驟中，是使第1頻率之交流電力、與比第1頻率更低的第2頻率之交流電力重疊而得之稀有氣體(第18族元素)之離子，碰撞於沿著保持面的形狀而凸狀地彎曲之晶圓的背面側，藉此形成具有去疵功能之去疵層。以下，針對本實施形態之晶圓的製造方法，進行詳細敘述。
圖1(A)是示意地顯示在本實施形態中所使用之晶圓11的構成例的立體圖。如圖1(A)所示，晶圓11是使用矽(Si)等半導體材料來形成圓盤狀，且將其正面11a側區分成例如中央的元件區域、及包圍元件區域之外周剩餘區域。元件區域是以排列成格子狀之切斷預定線(切割道，Street)13進一步區劃為複數個區域，且於各區域中形成有IC(積體電路，Integrated Circuit)、記憶體等元件15。
再者，在本實施形態中，雖然是使用以矽等半導體材料構成的圓盤狀的晶圓11，但對晶圓11的材質、形狀、構造、大小等並未限制。也可以使用例如，以其他的半導體、陶瓷、樹脂、金屬等的材料所形成之基板作為晶圓11。同樣地，對元件15的種類、數量、大小、配置等亦無限制。
在實施本實施形態之晶圓的製造方法之前，是預先於上述之晶圓11的正面11a側貼附保護構件。圖1(B)是示意地顯示將保護構件21貼附於晶圓11之情形的立體圖。保護構件21是例如具有與晶圓11大致相同形狀之樹脂製的薄膜(膠帶)等，且於其正面21a側設有具有黏著力之糊層。
因此，如圖1(B)所示，藉由使保護構件21之正面21a側密合於晶圓11之正面11a側，可以將保護構件21貼附在晶圓11之正面11a側。如此，能夠藉由將保護構件21貼附在晶圓11之正面11a側，而緩和在之後的各步驟中所施加的衝擊等，並防止晶圓11(特別是元件15)之破損。
已將保護構件21貼附在晶圓11之正面11a側後，進行磨削步驟，該磨削步驟是磨削此晶圓11之背面11b側，以將晶圓11薄化至規定的厚度。圖2是用於針對磨削步驟進行說明之局部截面側面圖。磨削步驟是使用例如圖2所示的磨削裝置2來進行。
磨削裝置2具備有用於吸引、保持晶圓11的工作夾台4。工作夾台4是與馬達等的旋轉驅動源(圖未示)連結，並繞著與鉛直方向大致平行的旋轉軸旋轉。又，在工作夾台4的下方設置有移動機構(圖未示)，工作夾台4是藉由此移動機構而在水平方向上移動。
工作夾台4的上表面的一部分是形成為吸引、保持晶圓11之正面11a側(保護構件21側)等的保持面4a。保持面4a是透過形成在工作夾台4的內部的吸引路(圖未示)等而連接到吸引源(圖未示)。藉由讓吸引源的負壓作用於保持面4a上，可將晶圓11吸引、保持於工作夾台4。再者，取代此工作夾台4，而使用以機械或電氣上的其他方法來保持晶圓11之工作夾台亦可。
於工作夾台4的上方配置有磨削單元6。磨削單元6具有由升降機構(圖未示)所支撐之主軸殼體(圖未示)。在主軸殼體中收容有主軸8，且在主軸8的下端部固定有圓盤狀的安裝座10。
安裝座10的下表面裝設有與安裝座10大致相同直徑的磨削輪12。磨削輪12具備有以不銹鋼、鋁等金屬材料所形成的輪基台14。於輪基台14的下表面，環狀地配置有將鑽石等磨粒以樹脂等結合材固定而成之複數個磨削磨石16。
主軸8的上端側(基端側)連結有馬達等之旋轉驅動源(圖未示)，且磨削輪12是藉由從此旋轉驅動源所產生之力，而繞著與鉛直方向大致平行的旋轉軸旋轉。磨削單元6之內部或是附近，配置有噴嘴(圖未示)，該噴嘴是用於對晶圓11等供給純水等磨削液。
在磨削步驟中，首先是使已黏貼於晶圓11的保護構件21的背面21b接觸於工作夾台4的保持面4a，並使吸引源的負壓作用。藉此，晶圓11會以背面11b側露出於上方的狀態被保持於工作夾台4。
接著，使工作夾台4移動至磨削單元6之下方。並且，如圖2所示，一邊使工作夾台4與磨削輪12各自旋轉並對晶圓11的背面11b等供給磨削液，一邊使主軸殼體(主軸8、磨削輪12)下降。
主軸殼體的下降速度是在可適當地將磨削磨石16的下表面壓抵於晶圓11的背面11b側的範圍內來調整。藉此，可以磨削背面11b側來將晶圓11變薄。當晶圓11變薄至所希望的厚度時，磨削步驟即結束。
於磨削步驟之後，是進行保持步驟，該保持步驟是在保持台的凸狀地彎曲的保持面上保持晶圓。圖3是示意地顯示在保持步驟等中所使用的電漿處理裝置22的構成例之圖。再者，在本實施形態中，雖然是針對使用容量結合型之電漿處理裝置22的例子進行說明，但亦可使用誘導結合型或其他的電漿處理裝置。
如圖3所示，電漿處理裝置22具備有於內部形成有處理用之空間24的腔室26。於腔室26的側壁26a，形成有用於搬入、搬出晶圓11之開口28。於開口28的外部，安裝有用於關閉開口28的閘門30。
於閘門30的下方，設有開關機構32，閘門30是藉由此關關機構32而朝上下移動。藉由以開關機構32使閘門30朝下方移動，以打開開口28，可以通過開口28來將晶圓11搬入至腔室26之空間24、或是將晶圓11從腔室26之空間24搬出。
於腔室26之底壁26b中，形成有排氣口34。此排氣口34是連接於真空幫浦等排氣單元36。於腔室26之空間24，是將下部電極單元38與上部電極單元40配置成相向。下部電極單元38包含支柱42、及設於支柱42之上端的圓盤狀的保持台44。支柱42可插入至形成於腔室26之底壁26b的開口46。
於底壁26b與支柱42之間設有絕緣材48，腔室26與下部電極單元38是藉由此絕緣材48而被絕緣。又，下部電極單元38(支柱42)是在腔室26的外部連接到例如2種交流電源50、52。
交流電源50是對下部電極單元38供給第1頻率之交流電力(高頻電力)。第1頻率是在例如13.56MHz至60MHz之範圍內所選擇的任意頻率，具體而言是13.56MHz、27MHz、40MHz、60MHz等。
另一方面，交流電源52是對下部電極單元38供給比第1頻率更低的第2頻率之交流電力(高頻電力)。第2頻率是在例如400kHz至2MHz之範圍內所選擇之任意頻率，具體而言是400kHz、800kHz、1MHz、2MHz等。
上述交流電源50、52是構成為能夠以至少2種態樣來對下部電極單元38供給交流電力。在第1態樣中，是從交流電源50將電力供給到下部電極單元38，但不從交流電源52對下部電極單元38供給電力。另一方面，在第2態樣中，是從交流電源50、52之雙方均對下部電極單元38供給電力。亦即，是將第1頻率之交流電力與第2頻率之交流電力以使其重疊的方式供給。
保持台44的上表面的一部分是形成為用於保持晶圓11之正面11a側(保護構件21側)的保持面44a(參照圖4(A))。此保持面44a是朝上彎曲成凸起的形狀(凸狀)。具體來說，是例如使對應於晶圓11的中心之保持面44a的中央部的高度，相對於對應於晶圓11的外周緣之保持面44a的周緣部而形成為2mm至20mm，較佳為8mm至12mm，代表性的是10mm左右。藉此，可以如後述地在短時間內形成去疵層。
又，於保持面44a上設有複數個吸引口44b(參照圖4(A)等)，此吸引口44b是透過形成於下部電極單元38的內部的吸引路54等而連接到吸引源56。使吸引源56的負壓作用於吸引口44b，藉此可將晶圓11吸引、保持於保持面44a。
保持台44的上表面側，設有構成保持面44a的一部分的絕緣材58。絕緣材58的內部內埋入有複數個電極60。藉由例如將電力供給此電極60，來使其在各電極60與晶圓11之間產生電力(代表性的是靜電引力)，可以吸附、保持晶圓11。由於在腔室26之空間24為已減壓的情況下，會變得無法以吸引源56的負壓來保持晶圓11，因此利用此電力來保持晶圓11。
又，於保持台44的內部形成有冷卻流道62。冷卻流道62的一端是透過形成於支柱42的內部的冷媒供給路徑64而連接到循環單元66，冷卻流道62的另一端是透過形成於支柱42的內部的冷媒排出路徑68而連接到循環單元66。當使此循環單元66作動時，冷媒會依冷媒供給路徑64、冷卻流道62、冷媒排出路徑68的順序流動，來冷卻保持台44。
另一方面，上部電極單元40包含有支柱70、及設於支柱70的下端之圓盤狀的氣體供給板72。支柱70是被插入在形成於腔室26之上壁26c的開口74。於上壁26c與支柱70之間配置有絕緣材76，且腔室26與上部電極單元40是藉由此絕緣材76而被絕緣。
上部電極單元40已有接地。又，於支柱70的上端部連接有升降機構78的支撐臂80。上部電極單元40是藉由此升降機構78而朝上下移動。氣體供給板72的下表面形成有複數個氣體供給口82。氣體供給口82是透過形成於支柱70的內部的氣體供給路徑84，而可連接到例如2種氣體供給源86、88。
由氣體供給源86可供給適合於晶圓11的蝕刻之第1氣體。在晶圓11以矽形成的情況下，作為第1氣體宜使用例如六氟化硫(SF6 )或四氟化碳(CF4 )等所代表之氟類的氣體。另一方面，由氣體供給源88可供給適合於去疵層的形成之第2氣體。作為第2氣體宜使用例如氦(He)、氖(Ne)、氬(Ar)所代表之稀有氣體。
圖4(A)是用於針對保持步驟進行說明之局部截面側面圖。在保持步驟中，首先是藉由開關機構32使閘門30朝下方移動，以開啟開口28。接著，通過開口28，將晶圓11搬入至腔室26內之空間24，並載置於保持台44的保持面44a。具體來說，是讓已貼附在晶圓11之保護構件21的背面21b接觸於保持面44a。再者，於晶圓11的搬入時，宜預先使上部電極單元40上升，以確保用於搬入晶圓11的空間。
之後，例如使吸引源56的負壓作用在保持面44a上，且對電極60供給電力。藉此，晶圓11可在使磨削後的背面11b側露出於上方的狀態下保持在保持台44上。如上述，由於保持面44a是凸狀地彎曲，所以已保持在此保持面44a上的晶圓11也是沿著保持面44a的形狀而凸狀地彎曲。再者，已將晶圓11保持在保持面44a上之後，亦可阻斷吸引源56的負壓。
在保持步驟之後，進行蝕刻步驟，該蝕刻步驟是用於去除殘留在磨削後的晶圓11的背面11b之磨削痕跡或磨削應變。圖4(B)是用於針對蝕刻步驟進行說明之局部截面側面圖。在蝕刻步驟中，首先是藉由開關機構32使閘門30朝上方移動，以關閉開口28。藉此，可將空間24密閉。
接著，使排氣單元36作動，以對空間24進行減壓。又，以升降機構78使上部電極單元40下降，以調整下部電極單元38與上部電極單元40的距離。當在此狀態下，一邊由氣體供給源86以規定的流量供給第1氣體，一邊由交流電源50對下部電極單元38供給第1頻率之交流電力時，會在下部電極單元38與上部電極單元40之間產生電位差，而將第1氣體電漿化。
此蝕刻步驟的條件是例如以下所述。 第1氣體：六氟化硫(SF6 ) 晶圓的上表面(背面)與氣體供給板的下表面之間的距離：10mm 交流電力：100W至5KW 交流電力的頻率：13.56MHz 腔室內的壓力：1Pa至200Pa 處理時間：10秒至10分鐘
藉此，使由六氟化硫(第1氣體)所生成的電漿(自由基、離子等)31作用於晶圓11的背面11b，便能夠去除殘留於此背面11b的磨削痕跡或磨削應變。其結果，晶圓11的抗折強度即提升。惟，上述之條件是可因應於晶圓11的材質或對背面11b所要求之品質等而適當地變更。例如，亦可一併供給第2氣體、或氮氣、氧氣、氫氣等。
在蝕刻步驟之後，是進行去疵層形成步驟，該去疵層形成步驟是於晶圓11的背面11b側形成具有去疵功能的去疵層。圖4(C)是用於針對去疵層形成步驟進行說明之局部截面側面圖。在去疵層形成步驟中，首先，是在停止由氣體供給源86所進行之第1氣體的供給之後，由氣體供給源88開始進行第2氣體的供給。藉此，以第2氣體充滿腔室26之空間24。
又，以升降機構78使上部電極單元40上升，以將下部電極單元38與上部電極單元40之間的距離調整成變得比蝕刻步驟更大。當在此狀態下，由交流電源50、52之雙方對下部電極單元38供給交流電力時，會在下部電極單元38與上部電極單元40之間產生電位差，而將第2氣體電漿化。
此去疵層形成步驟的條件，是例如以下所示。 第2氣體：氬氣(Ar) 晶圓的上表面(背面)與氣體供給板的下表面之間的距離：50mm至100mm 第1交流電力：100W至5KW 第1交流電力的頻率：13.56MHz 第2交流電力：100W至5KW 第2交流電力的頻率：2MHz 腔室內的壓力：1Pa至800Pa 處理時間：10秒至10分鐘
藉此，可以使氬氣電漿化而得之氬離子33碰撞於晶圓11的背面11b，而形成包含微細的凹凸之去疵層11c。一般而言，當提高交流電力的頻率時，容易生成高密度的電漿(離子)。然而，在此情況中，會使質量較大的離子追隨不上交流電力的頻率，而變得無法得到適合於晶圓11的加工之離子移動量(振幅)。
針對此問題，在本實施形態之晶圓的製造方法中，由於是將較高之頻率的交流電力與較低之頻率的交流電力以使其重疊的方式供給，所以可一邊藉由較高之頻率的交流電力生成密度較高的電漿(離子)，一邊藉由較低之頻率的交流電力使離子適當地移動。藉此，可以使氬離子33對晶圓11的背面11b適當地碰撞，而形成去疵層11c，該去疵層11c是用於捕捉成為元件15的污染之原因的金屬等之層。
又，在本實施形態中，可以藉由將晶圓11的正面11a側保持在凸狀地彎曲的保持面44a上，而使晶圓11沿著保持面44a的形狀而彎曲。藉此，可將構成晶圓11的背面11b側之原子的原子間距離拉長，而使氬離子33變得容易侵入晶圓11的內部。藉此，能夠在短時間內形成去疵層11c。
再者，於去疵層形成步驟之後，只要於停止交流電力及第2氣體(在本實施形態中為氬氣)的供給後，開啟閘門30，並通過開口28將晶圓11朝腔室26外搬出即可。藉此，完成在正面11a側具有元件15，且在背面11b側具備去疵層11c的晶圓11。
如以上，在本實施態樣之晶圓的製造方法中，由於是使氬離子33碰撞於沿著保持台44的保持面44a而凸狀地彎曲的晶圓11的背面11b側，因此可將構成晶圓11的原子之原子間距離拉長，讓碰撞於背面11b側的氬離子33變得容易侵入晶圓11的內部。藉此，能夠在短時間內形成去疵層11c。亦即，能夠在短時間內製造具備去疵層11c的晶圓11。
再者，本發明並不因上述實施形態之記載而受限制，並可作各種變更而實施。例如，在上述實施形態中，雖然為了去除磨削痕跡或磨削應變而進行將晶圓11的背面11b電漿蝕刻的蝕刻步驟，但本發明並不限定於此態樣。例如，取代蝕刻步驟，而進行研磨(例如化學機械研磨)晶圓11的背面11b以去除磨削痕跡或磨削應變的研磨步驟亦可。
另外，上述實施形態之構造、方法等，只要在不脫離本發明之目的之範圍內，均可適當變更而實施。
11‧‧‧晶圓
11a、21a‧‧‧正面
11b、21b‧‧‧背面
11c‧‧‧去疵層
13‧‧‧切斷預定線(切割道)
15‧‧‧元件
21‧‧‧保護構件
31‧‧‧電漿(自由基、離子等)
33‧‧‧氬離子
2‧‧‧磨削裝置
4‧‧‧工作夾台
4a、44a‧‧‧保持面
6‧‧‧磨削單元
8‧‧‧主軸
10‧‧‧安裝座
12‧‧‧磨削輪
14‧‧‧輪基台
16‧‧‧磨削磨粒
22‧‧‧電漿處理裝置
24‧‧‧空間
26‧‧‧腔室
26a‧‧‧側壁
26b‧‧‧底壁
26c‧‧‧上壁
28、74‧‧‧開口
30‧‧‧閘門
32‧‧‧開關機構
34‧‧‧排氣口
36‧‧‧排氣單元
38‧‧‧下部電極單元
40‧‧‧上部電極單元
42、70‧‧‧支柱
44‧‧‧保持台
44b‧‧‧吸引口
46‧‧‧開口
48、58、76‧‧‧絕緣材
50、52‧‧‧交流電源
54‧‧‧吸引路
56‧‧‧吸引源
60‧‧‧電極
62‧‧‧冷却流道
64‧‧‧冷媒供給路徑
66‧‧‧循環單元
68‧‧‧冷媒排出路徑
72‧‧‧氣體供給板
78‧‧‧升降機構
80‧‧‧支撐臂
82‧‧‧氣體供給口
84‧‧‧氣體供給路徑
86、88‧‧‧氣體供給源
圖1(A)是示意地顯示晶圓的構成例的立體圖，圖1(B)是示意地顯示將保護構件貼附在晶圓上之情形的立體圖。 圖2是用於針對磨削步驟進行說明之局部截面側面圖。 圖3是示意地顯示電漿處理裝置的構成例之圖。 圖4(A)是用於針對保持步驟進行說明之局部截面側面圖，圖4(B)是用於針對蝕刻步驟進行說明之局部截面側面圖，圖4(C)是用於針對去疵層形成步驟進行說明之局部截面側面圖。

Claims (2)

  1. 一種晶圓的製造方法，是對在正面側具有元件之晶圓進行加工，以製造在背面側具備去疵層之晶圓，且該晶圓的製造方法之特徵在於具備下述步驟： 保持步驟，透過已貼附於該正面之保護構件，於具有凸狀地彎曲的保持面之保持台的該保持面上保持晶圓；及 去疵層形成步驟，在該保持步驟後，使氬氣電漿化而得的氬離子碰撞於沿著該保持面的形狀而凸狀地彎曲之晶圓的該背面側，藉此在晶圓的該背面側形成去疵層。
  2. 如請求項1之晶圓的製造方法，其更具備蝕刻步驟，該蝕刻步驟是在該去疵層形成步驟之前，供給第1頻率之交流電力來使第1氣體電漿化，藉此將晶圓的該背面電漿蝕刻以去除該背面之磨削痕跡或磨削應變， 且於該去疵層步驟中，以使該第1頻率之交流電力與比該第1頻率更低的第2頻率之交流電力重疊的方式供給，而使該氬氣電漿化而得之氬離子碰撞於晶圓的該背面，藉此在晶圓的該背面側形成去疵層。
TW106137926A 2016-12-09 2017-11-02 晶圓的製造方法 TW201826369A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-239245 2016-12-09
JP2016239245A JP6746230B2 (ja) 2016-12-09 2016-12-09 ウェーハの製造方法

Publications (1)

Publication Number Publication Date
TW201826369A true TW201826369A (zh) 2018-07-16

Family

ID=62633058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137926A TW201826369A (zh) 2016-12-09 2017-11-02 晶圓的製造方法

Country Status (4)

Country Link
JP (1) JP6746230B2 (zh)
KR (1) KR20180066852A (zh)
CN (1) CN108231577B (zh)
TW (1) TW201826369A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7304708B2 (ja) * 2019-02-15 2023-07-07 株式会社ディスコ ウェーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120133A (en) * 1980-02-26 1981-09-21 Nippon Telegr & Teleph Corp <Ntt> Gettering process method using the bending of substrate
KR970003885B1 (ko) * 1987-12-25 1997-03-22 도오교오 에레구토론 가부시끼 가이샤 에칭 방법 및 그 장치
JPH0461325A (ja) * 1990-06-29 1992-02-27 Tokyo Electron Ltd 処理装置
JPH0824117B2 (ja) * 1992-10-27 1996-03-06 東京エレクトロン株式会社 プラズマ処理方法
JP3220619B2 (ja) * 1995-05-24 2001-10-22 松下電器産業株式会社 ガス伝熱プラズマ処理装置
JP4154067B2 (ja) * 1999-04-06 2008-09-24 株式会社ディスコ 研削装置
JP5226287B2 (ja) * 2007-12-07 2013-07-03 株式会社ディスコ ウェーハの研削方法
JP5331500B2 (ja) * 2009-01-29 2013-10-30 株式会社ディスコ ウエーハの処理方法
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP6495086B2 (ja) * 2015-04-24 2019-04-03 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR20180066852A (ko) 2018-06-19
CN108231577B (zh) 2022-10-11
JP6746230B2 (ja) 2020-08-26
CN108231577A (zh) 2018-06-29
JP2018098286A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP5331500B2 (ja) ウエーハの処理方法
JP4288252B2 (ja) 半導体チップの製造方法
US11164783B2 (en) Manufacturing method of semiconductor device with metal film
US10790193B2 (en) Wafer processing method
TW201643957A (zh) 晶圓的分割方法
US10790192B2 (en) Wafer processing method
TW201826369A (zh) 晶圓的製造方法
US11456213B2 (en) Processing method of wafer
JP7353712B2 (ja) ウェーハの加工方法
JP7229631B2 (ja) ウェーハの加工方法
JP6509636B2 (ja) ゲッタリング層形成方法
KR102721337B1 (ko) 웨이퍼의 가공 방법
KR102721338B1 (ko) 웨이퍼의 가공 방법
JP7520455B2 (ja) ウェーハの加工方法
JP3624905B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
JP2023172142A (ja) チップの製造方法
JP2018081950A (ja) ウエーハの加工方法
JP2003151964A (ja) 半導体装置の製造方法
JP2005094045A (ja) プラズマエッチング装置およびプラズマエッチング方法