TW201824284A - 具有電源偵測器的雙軌裝置 - Google Patents

具有電源偵測器的雙軌裝置 Download PDF

Info

Publication number
TW201824284A
TW201824284A TW106127471A TW106127471A TW201824284A TW 201824284 A TW201824284 A TW 201824284A TW 106127471 A TW106127471 A TW 106127471A TW 106127471 A TW106127471 A TW 106127471A TW 201824284 A TW201824284 A TW 201824284A
Authority
TW
Taiwan
Prior art keywords
power supply
power
circuit
dual
domain circuit
Prior art date
Application number
TW106127471A
Other languages
English (en)
Other versions
TWI686809B (zh
Inventor
林洋緒
鄭基廷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824284A publication Critical patent/TW201824284A/zh
Application granted granted Critical
Publication of TWI686809B publication Critical patent/TWI686809B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本發明實施例係關於一種雙軌裝置，該雙軌裝置包含：一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器；及一第二電力域電路，其耦合至一第二電源供應器。該第一電源供應器及該第二電源供應器具有不同穩態電壓位準。該第一電力域電路介接至該第二電力域電路。該裝置亦包含一電源偵測器電路，其用於回應於該第二電源供應器之一電壓位準而針對該第一頭端控制開關提供一控制訊號。

Description

具有電源偵測器的雙軌裝置
本發明實施例係有關具有電源偵測器的雙軌裝置。
雙軌裝置(諸如雙軌靜態隨機存取記憶體(SRAM))具有以不同電力供應電壓操作之不同邏輯電路。例如，與記憶體陣列之位元(其以一較高供應電壓VDDM操作)相比，SRAM之一部分(稱為一記憶體周邊邏輯電路)可以一較低電力供應電壓VDD操作以減少動態電力消耗。此技術允許減少有效電力同時維持足夠效能。然而，雙軌設計遭受當打開/關閉兩個電源供應器時之顯著跨域洩漏。
根據本發明的一實施例，一種雙軌裝置包括：一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器；一第二電力域電路，其耦合至一第二電源供應器，其中該第一電源供應器及該第二電源供應器具有不同穩態電壓位準，且其中該第一電力域電路介接至該第二電力域電路；及一電源偵測器電路，其用於回應於該第二電源供應器之一電壓位準而針對該第一頭端控制開關提供一控制訊號。 根據本發明的一實施例，一種雙軌裝置，其包括：一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器；一第二電力域電路，其耦合至一第二電源供應器，其中該第一電源供應器及該第二電源供應器具有不同穩態電壓位準，且其中該第一電力域電路介接至該第二電力域電路；及一電源偵測器電路，其用於回應於該第二電源供應器之一電壓位準而針對該第一頭端控制開關提供一控制訊號，其中該電源偵測器電路經組態以控制該第一頭端控制開關以在該第二電源供應器處於其穩態電壓位準時將該第一電力域電路連接至該第一電源供應器，且其中該電源偵測器電路經組態以控制該第一頭端控制開關以在該第二電源供應器在一關斷狀態與其穩態電壓位準之間轉變時之一週期之至少部分期間使該第一電力域電路與該第一電源供應器斷開連接。 根據本發明的一實施例，一種操作具有可用一第一電源供應器操作之一第一電力域電路及可用一第二電源供應器操作之一第二電力域電路之一雙軌裝置之方法，其包括以下步驟：在斜升期間偵測該第二電源供應器之一電壓位準；在該第二電源供應器之斜升期間使該第一電源供應器與該第一電力域電路斷開連接直至該第二電源供應器電壓位準達到一上升觸發點；在斜降期間偵測該第二電源供應器之一電壓位準；及在該第二電源供應器之斜降期間該第二電源供應器下降至一下降觸發點時使該第一電源供應器與該第一電力域電路斷開連接。
下列揭露描述用於實施標的物之不同構件之多種例示性實施例。下文描述組件及裝置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，應瞭解，當一元件稱為「連接至」或「耦合至」另一元件時，其可直接連接至或耦合至另一元件或可能存在一或多個中介元件。 本揭露係關於雙軌裝置，在實施例中，雙軌裝置可為一SRAM裝置。一雙軌裝置包含在VDDM電力域中操作之一第一電路。此電路可稱為一VDDM域電路。該裝置亦包含在VDD電力域中操作之一第二電路。此電路可稱為一VDD域電路。VDD域電路114可為(例如)以一較低電力供應電壓VDD操作之一記憶體周邊邏輯電路且VDDM域電路可為以一較高供應電壓VDDM操作之一SRAM胞陣列。該等電路彼此介接。VDDM可為高於VDD之一電源供應器。VDDM域電路在一頭端控制訊號之控制下透過一各自頭端開關連接至VDDM供應器。VDD域電路在一頭端控制訊號之控制下透過一各自頭端開關連接至VDD供應器。頭端開關可為PMOS電晶體開關，此意謂VDDM域電路及VDD域電路在頭端控制訊號係邏輯低時耦合至電源供應器(VDDM及VDD)。當然，可使用其他類型之開關，諸如NMOS電晶體開關。 現在論述VDDM電源供應器分別在(例如)裝置通電及斷電期間斜升及斜降之時序。應理解，VDD及VDDM可在不同時間且彼此獨立地通電/斷電。假定在VDDM開啟之前VDD已處於其適當位準之一情境。當然，相反情境(即，在VDD開啟之前VDDM已處於或接近其適當位準)亦係可能的。又，假定五個連續時間週期(a)至(e)。在週期(a)期間，VDD係在其適當位準並連接至VDD域電路。VDDM未開啟。在此時間週期期間，存在VDDM域電路與VDD域電路之間之大量非所要介面洩漏電流。在時間週期(b)期間，VDDM接通並朝向其目標或穩態值斜升。在此時間週期期間，仍存在VDDM域電路與VDD域電路之間之非所要洩漏電流。在時間週期(c)期間，VDDM達到其適當值且VDDM域電路及VDD域電路兩者可操作。在此週期(c)期間在VDDM域電路及VDD域電路兩者經供電並可操作且VDDM值超過VDD值之情況下不存在洩漏電流問題。在週期(d)期間，VDDM關斷並斜降。如同週期(b)，存在VDDM域電路與VDD域電路之間之非所要洩漏電流。最終，在週期(e)期間，VDDM完全關斷。如同週期(a)，在此週期期間存在VDDM域電路與VDD域電路之間之大量非所要洩漏電流。 在圖1中繪示之一實施例中，一雙軌裝置100包含VDDM域電路112、VDD域電路114及回應於頭端控制訊號之VDDM頭端開關116及VDD頭端開關118。雙軌裝置100包含一VDDM電源偵測器120，其耦合至VDDM電源供應器及VDD電源供應器兩者且提供用於控制VDD頭端開關118之頭端控制訊號VDDM_on_b。基本上，在圖1之實施例中，當VDDM低於一或若干給定臨限值時，VDDM電源偵測器操作以斷開VDD域頭端開關118以防止或減少VDD域洩漏。結合圖2之時序圖詳細解釋VDDM電源偵測器之操作。 圖2係展示VDDM電源供應器分別在(例如)裝置通電及斷電期間斜升及斜降之一時序圖。在圖2中展示七個週期且將其等標記為(a)至(g)。在週期(a)期間，VDD處於其適當位準並連接至VDD域電路114。VDDM未開啟。在此時間週期期間，控制訊號VDDM_on_b係邏輯高。在VDDM_on_b處於邏輯高之情況下，VDD頭端開關118斷開，從而使VDD與VDD域電路114斷開連接。因為VDD與VDD域電路斷開連接，所以不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 在週期(b)期間，VDDM接通並開始朝向其適當值斜升。在此時間期間，VDDM_on_b保持在邏輯高，此使VDD頭端開關118斷開並使VDD與VDD域電路114斷開連接。因而，不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 在週期(c)期間，在VDDM達到一上升臨限值位準之後，VDDM_on_b變得邏輯低，此閉合VDD頭端開關118並允許VDD連接至VDD域電路114。一些低位準介面洩漏電流可在VDDM達到VDD之前之此限制時間週期期間在VDDM域電路112與VDD域電路114之間通過。 在時間週期(d)期間，VDDM達到其適當值且VDDM域電路112與VDD域電路114兩者可操作。VDDM_on_b在此時間週期期間保持邏輯低。在此週期(d)期間不存在洩漏電流問題。 在週期(e)期間，VDDM關斷並斜降。如同週期(c)，在此限制時間週期期間可存在在VDDM域電路112與VDD域電路114之間通過之低位準介面洩漏電流。 在VDDM達到一下降臨限值之後，VDDM_on_b變得邏輯高，此斷開VDD頭端開關118。在週期(f)中繪示此情境。如同週期(b)，在使VDD與VDD域電路114斷開連接之情況下，不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 最終，在週期(g)期間，VDDM完全關斷。如同週期(a)，因為VDD與VDD域電路114斷開連接，所以不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 在實施例中，用於觸發VDDM_on_b之上升臨限值與用於觸發VDDM_on_b之下降臨限值相同。在實施例中，上升臨限值與下降臨限值不同。在實施例中，如由所要設計所指示，上升臨限值高於下降臨限值或反之亦然。在實施例中，上升臨限值大於VDDM/2以便維持VDD與VDD域電路114斷開連接達大於VDDM之上升週期之一半，即，以延遲將VDD連接至VDD域電路114並限制可能存在介面洩漏電流之週期。在實施例中，在下降週期早期，下降臨限值高於VDDM/2以便使VDD與VDD域電路114斷開連接，因此限制可能存在介面洩漏電流之週期。 在圖3中繪示之另一實例中，除了VDDM電源偵測器120之外或代替VDDM電源偵測器120，一雙軌裝置100A亦包含一VDD電源偵測器130。大致相同於VDDM電源偵測器120操作以透過控制訊號VDDM_on_b控制VDD域頭端開關118，VDD電源偵測器130操作以透過控制訊號VDD_on_b控制VDDM域頭端開關116。即，VDD電源偵測器130耦合至VDD及VDDM兩者並操作以在VDD低於一或若干給定臨限值時斷開VDDM域頭端開關116以防止或減少VDDM域洩漏。結合圖4中之時序圖詳細解釋VDD電源偵測器130之操作。 圖4係展示VDD電源供應器分別在(例如)裝置通電及斷電期间斜升及斜降之一時序圖。在圖4中展示七個週期且將其等標記為(a)至(g)。在週期(a)期間，VDDM處於其適當位準並連接至VDDM域電路112。VDD未開啟。在此時間週期期間，控制訊號VDD_on_b係邏輯高。在VDD_on_b處於邏輯高之情況下，VDDM頭端開關116斷開，從而使VDDM與VDDM域電路112斷開連接。因為VDDM與VDDM域電路112斷開連接，所以不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 在週期(b)期間，VDD接通並開始朝向其適當值斜升。在此時間期間，VDD_on_b保持在邏輯高，此使VDDM頭端開關116斷開且使VDDM與VDDM域電路112斷開連接。因而，不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 在週期(c)期間，在VDD達到一上升臨限值位準後，VDD_on_b變得邏輯低，此閉合VDDM頭端開關116並允許VDDM連接至VDDM域電路112。一些低位準介面洩漏電流可在此限制時間週期期間在VDDM域電路112與VDD域電路114之間通過。 在週期(d)期間，VDD達到其適當值且VDDM域電路112及VDD域電路114兩者可操作。VDD_on_b在此時間週期期間保持邏輯低。在此週期(d)期間在VDDM域電路及VDD域電路兩者經供電並可操作且VDDM值超過VDD值之情況下不存在洩漏電流問題。 在週期(e)期間，VDD關斷並斜降。如同週期(c)，在此限制時間週期期間可存在在VDDM域電路112與VDD域電路114之間通過之低位準介面洩漏電流。 在VDD達到一下降臨限值之後，VDD_on_b變得邏輯高，此斷開VDDM頭端開關116。在週期(f)中繪示此情境。如同週期(b)，在VDDM與VDDM域電路112斷開連接之情況下，不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 最終，在週期(g)期間，VDD完全關斷。如同週期(a)，因為VDDM與VDDM域電路112斷開連接，所以不存在VDDM域電路112與VDD域電路114之間之洩漏電流。 在實施例中，VDDM電源偵測器120及VDD電源偵測器130可為或包含一史密特(Schmitt)觸發器電路。其係將一類比輸入訊號-此處為監測電力供應電壓-轉換至一數位輸出訊號之一主動電路。電路留存其值直至輸入充分改變以觸發一變化。在實施例中，使用一反相史密特觸發器，使得在輸入高於一經選取臨限值時，輸出為低。當輸入低於一經選取臨限值時，輸出為高，且當輸入介於兩個位準之間時，輸出留存其值。 圖5繪示實施為一反相史密特觸發器之一VDDM電源偵測器電路200之一項實施例。電路200包含耦合於VDD與接地之間且包含第一NMOS電晶體202以及第一PMOS電晶體204及第二PMOS電晶體206之一電晶體堆疊。電晶體202、204及206之閘極端子耦合至監測電力供應電壓，該監測電力供應電壓在此實施例中係VDDM。第三PMOS電晶體208耦合至PMOS電晶體204、206之間之節點203。PMOS 208之其他源極/汲極端子耦合至第二NMOS電晶體210之一源極/汲極端子，第二NMOS電晶體210具有接高至VDD之一閘極端子。應理解，連接至NMOS 210之閘極端子之「VDD」及連結至PMOS 206之源極/汲極端子之「VDD」具有由VDD域指示之相同邏輯高值但不一定源自相同VDD分支且因此可一起或彼此獨立斜升/斜降。在節點205處提供控制訊號VDDM_on_b，節點205在NMOS電晶體202與PMOS電晶體204之間並連結至PMOS 208之閘極端子。此史密特觸發器電路200具有不同於下降觸發點之一上升觸發點，且特定言之上升觸發點高於下降觸發點。即，上升觸發點僅由包含NMOS 202、PMOS 204及PMOS 206之反相器堆疊設定。觸發點由堆疊中之NMOS電晶體及PMOS電晶體之數目及其等之驅動強度判定且可由堆疊中之NMOS電晶體及PMOS電晶體之數目及其等之驅動強度客製化。其他電晶體(特定言之PMOS 208及NMOS 210 )用來弱化驅動PMOS電晶體204、206，此降低下降觸發點，從而更難以將VDDM_on_b自低切換至高。此電路有效減少在VDDM斜升及斜降時之洩漏電流且可在一設計要求更難以在VDDM斷電時將VDD與VDD域電路斷開連接之情況下加以使用，例如以避免在正常操作期間歸因於VDDM漣波(例如，電源彈跳)而意外地將VDD與VDD域電路斷開連接。 圖6繪示實施為一反相史密特觸發器之一VDDM電源偵測器電路200A之另一實施例。在電路200A中類似地標記與電路200相同之組件。電路200A包含一電晶體堆疊，此電晶體堆疊耦合於VDD與接地之間且包含NMOS電晶體202、216及PMOS電晶體206。用NMOS電晶體216取代PMOS電晶體204，用NMOS電晶體212取代PMOS電晶體208且用PMOS電晶體214取代NMOS電晶體210。藉由將PMOS電晶體214之閘極端子連接至VSS而加偏壓於PMOS電晶體214。在電晶體堆疊之PMOS部分與NMOS部分之間之節點207處提供控制訊號VDDM_on_b。此控制訊號加偏壓於耦合於節點209與PMOS電晶體214之間之NMOS電晶體212之閘極端子。此史密特觸發器電路200A具有不同於下降觸發點之一上升觸發點，且特定言之上升觸發點高於下降觸發點。即，下降觸發點僅由包含NMOS電晶體202、216及PMOS 206之反相器堆疊設定。下降觸發點由堆疊中之NMOS電晶體及PMOS電晶體之數目及其等之驅動強度判定且可由堆疊中之NMOS電晶體及PMOS電晶體之數目及其等之驅動強度客製化。其他電晶體(特定言之，NMOS 212及PMOS 214)用來弱化驅動NMOS電晶體202、216，此降低NMOS電晶體202、216之能力以將VDDM_on_b自高驅動至低且因此使上升觸發點升高而高於下降觸發點。此電路有效減少在VDDM斜升及斜降時之洩漏電流且可在一設計要求更難以在通電時觸發VDD連接至VDD域電路之情況下加以使用，例如以儘可能長久維持VDD與VDD域電路斷開連接。 圖7係一VDDM電源偵測器電路200B之另一實施例。此實施例將上升觸發點設定為高於反相器堆疊(即，包括NMOS電晶體202、216及PMOS電晶體204、206)之切換點且將下降觸發點設定為低於反相器堆疊之切換點。電路200B本質上係分別來自圖5及圖6之電路200、200A之一組合且以相同方式標記相似組件。此組態在VDDM上升時確保VDDM_on_b延遲降低，藉此維持VDD與VDD域電路斷開連接，且在VDDM下降時確保VDDM_on_b未過早切換以將VDD與VDD域電路斷開連接。此方法減少在VDDM之斜升及斜降兩者期間之洩漏電流。 應理解，圖5至圖7繪示一VDDM電源偵測器之實施例，但相同設計可視情況用於僅用VDDM取代VDD且用VDD取代VDDM之一VDD電源偵測器。 在實施例中，當VDDM浮動、關斷、斜升或斜降時，本文中描述之電源偵測器處於作用中以將一VDD電源供應器與VDD域電路斷開連接以減少介面洩漏電流。在實施例中，當VDD浮動、關斷、斜升或斜降時，本文中描述之電源偵測器處於作用中以將一VDDM電源供應器與VDDM域電路斷開連接以減少介面洩漏電流。 在一項實施例中，假定在0.5 V至0.8 V之規範操作範圍中之一VDD值及在0.6 V至1.0 V之規範操作範圍中之一VDDM值，用以撤銷啟動VDDM電源偵測器(即，使VDDM_on_b降低)之上升臨限值可為0.6 V或更小，且用以啟動VDDM電源偵測器(即，使VDDM_on_b升高)之VDDM下降臨限值可為0.6 V或更小。在一項實施例中，假定在0.5 V至1.1 V之規範操作範圍中之一VDD值及在0.45 V至0.9 V之規範操作範圍中之一VDDM值，用以撤銷啟動VDDM電源偵測器(即，使VDDM_on_b降低)之上升臨限值可為0.45 V，且用以啟動VDDM電源偵測器(即，使VDDM_on_b升高)之VDDM下降臨限值可為0.45 V或更小。 在實施例中，可使用電源偵測器輸出以用一預期狀態值預設或重設計時器/控制器中之機器狀態。 圖8繪示根據操作一雙軌裝置中之一電源偵測器之實施例之一方法300。在步驟302，在第二電源供應器之斜升期間偵測一第二電源供應器之電壓位準。在步驟304，使第一電源供應器與第一電力域電路斷開連接直至第二電源供應器電壓位準達到上升觸發點。在步驟306，在斜降期間偵測第二電源供應器之電壓位準。在步驟308，在第二電源供應器電壓下降至下降觸發點時，使第一電源供應器與第一電力域電路斷開連接。接著重複該方法。 在一雙軌裝置之實施例中，雙軌裝置包含透過一第一頭端控制開關耦合至一第一電源供應器之一第一電力域電路及耦合至一第二電源供應器之一第二電力域電路。第一電源供應器及第二電源供應器具有不同穩態電壓位準。第一電力域電路介接至第二電力域電路。裝置亦包含用於回應於第二電源供應器之一電壓位準而針對第一頭端控制開關提供一控制訊號之一電源偵測器電路。 在一雙軌裝置之實施例中，雙軌裝置包含：一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器；一第二電力域電路，其耦合至一第二電源供應器，其中第一電源供應器及第二電源供應器具有不同穩態電壓位準，且其中第一電力域電路介接至第二電力域電路；及一電源偵測器，其用於回應於第二電源供應器之一電壓位準而針對第一頭端控制開關提供一控制訊號。電源偵測器電路經組態以控制第一頭端控制開關以在第二電源供應器處於其穩態電壓位準時將第一電力域電路連接至第一電源供應器，且電源偵測器電路經組態以控制第一頭端控制開關以在該第二電源供應器在一關斷狀態與其穩態電壓位準之間轉變時之一週期之至少部分期間使該第一電力域電路與該第一電源供應器斷開連接，藉此減少在該週期期間第一電力域電路與第二電力域電路之間之介面洩漏電流。 在一雙軌裝置之實施例中，雙軌裝置包含：一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器；一第二電力域電路，其耦合至一第二電源供應器，其中第一電源供應器及第二電源供應器具有不同穩態電壓位準，且其中第一電力域電路介接至第二電力域電路；及一電源偵測器電路，其用於回應於第二電源供應器之一電壓位準而針對第一頭端控制開關提供一控制訊號。電源偵測器電路經組態以控制第一頭端控制開關以在第二電源供應器在一關斷狀態與其穩態電壓位準之間轉變時之一週期之至少部分期間將第一電力域電路與第一電源供應器斷開連接，藉此減少在該週期期間第一電力域電路與第二電力域電路之間之介面洩漏電流。電源偵測器具有：用於在第二電源供應器自關斷狀態轉變至其穩態電壓位準時將第一電力域電路連接至第一電源供應器之一上升觸發點；及用於在第二電源供應器自其穩態電壓位準轉變至關斷狀態時將第一電源供應器與第一電力域電路斷開連接之一下降觸發點。雙軌裝置係一靜態隨機存取記憶體(SRAM)，且第一電力域電路及第二電力域電路之一者係一SRAM記憶體胞陣列且第一電力域電路及第二電力域電路之另一者係一周邊邏輯電路。 在實施例中，一種操作具有可用一第一電源供應器操作之一第一電力域電路及可用一第二電源供應器操作之一第二電力域電路之一雙軌裝置之方法包含以下步驟：在斜升期間偵測第二電源供應器之一電壓位準；在第二電源供應器之斜升期間將第一電源供應器與第一電力域電路斷開連接直至第二電源供應器電壓位準達到一上升觸發點；在斜降期間偵測第二電源供應器之一電壓位準；及在第二電源供應器之斜降期間第二電源供應器下降至一下降觸發點時將第一電源供應器與第一電力域電路斷開連接。 前文概述數項實施例之特徵，使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應明白，其等可容易將本揭露用作用於設計或修改其他製程及結構之一基礎以實行本文中介紹之實施例之相同目的及/或達成相同優點。熟習此項技術者亦應認識到，此等等效構造未脫離本揭露之精神及範疇，且其等可在不脫離本揭露之精神及範疇的情況下在本文中進行各種改變、置換及更改。
100‧‧‧雙軌裝置
100A‧‧‧雙軌裝置
112‧‧‧VDDM域電路
114‧‧‧VDD域電路
116‧‧‧VDDM頭端開關/VDDM域頭端開關
118‧‧‧VDD頭端開關/VDD域頭端開關
120‧‧‧VDDM電源偵測器
130‧‧‧VDD電源偵測器
200‧‧‧VDDM電源偵測器電路/史密特觸發器電路
200A‧‧‧VDDM電源偵測器電路/史密特觸發器電路
200B‧‧‧VDDM電源偵測器電路
202‧‧‧第一NMOS電晶體
203‧‧‧節點
204‧‧‧第一PMOS電晶體
205‧‧‧節點
206‧‧‧第二PMOS電晶體
207‧‧‧節點
208‧‧‧第三PMOS電晶體
209‧‧‧節點
210‧‧‧第二NMOS電晶體
212‧‧‧NMOS電晶體
214‧‧‧PMOS電晶體
216‧‧‧NMOS電晶體
300‧‧‧方法
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
VDD_on_b‧‧‧控制訊號
VDDM_on_b‧‧‧控制訊號
在結合附圖閱讀時，可自以下詳細描述最佳理解本揭露之態樣。應注意，各個構件不必按比例繪製。實際上，為了清楚論述，可任意增大或減小各個構件之尺寸。 圖1繪示根據一些實施例之一雙軌裝置。 圖2係展示根據一些實施例之VDDM電源供應器分別在(例如)圖1之雙軌裝置之裝置通電及斷電期間斜升及斜降之一時序圖及一頭端開關控制訊號。 圖3繪示根據一些實施例之一雙軌裝置。 圖4係展示根據一些實施例之VDD電源供應器分別在(例如)圖5之雙軌裝置之裝置通電及斷電期間斜升及斜降之一時序圖及一頭端開關控制訊號。 圖5繪示根據一些實施例之一電源偵測器電路。 圖6繪示根據一些實施例之一電源偵測器電路。 圖7繪示根據一些實施例之一電源偵測器電路。 圖8繪示根據一些實施例之一方法。

Claims (20)

  1. 一種雙軌裝置，其包括： 一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器； 一第二電力域電路，其耦合至一第二電源供應器，其中該第一電源供應器及該第二電源供應器具有不同穩態電壓位準，且其中該第一電力域電路介接至該第二電力域電路；及 一電源偵測器電路，其用於回應於該第二電源供應器之一電壓位準而針對該第一頭端控制開關提供一控制訊號。
  2. 如請求項1之雙軌裝置，其中該第二電力域電路透過一第二頭端控制開關耦合至該第二電源供應器。
  3. 如請求項2之雙軌裝置，其進一步包括用於回應於該第一電源供應器之一電壓位準而針對該第二頭端控制開關提供一第二控制訊號之一第二電源偵測器電路。
  4. 如請求項1之雙軌裝置，其中該雙軌裝置係一靜態隨機存取記憶體(SRAM)。
  5. 如請求項4之雙軌裝置，其中該第一電力域電路及該第二電力域電路之一者係一SRAM記憶體胞陣列，且該第一電力域電路及該第二電力域電路之另一者係一周邊邏輯電路。
  6. 如請求項1之雙軌裝置，其中該電源偵測器電路可操作以控制該第一頭端控制開關以在該第二電源供應器處於其穩態電壓位準時將該第一電源供應器連接至該第一電力域電路，且在該第二電源供應器在一關斷狀態與其穩態電壓位準之間轉變時之一週期之至少部分期間使該第一電源供應器與該第一電力域電路斷開連接。
  7. 如請求項6之雙軌裝置，其中用於在該第二電源供應器自該關斷狀態轉變至其穩態電壓位準時將該第一電源供應器連接至該第一電力域電路之一上升觸發點不同於在該第二電源供應器自其穩態電壓位準轉變至該關斷狀態時之一下降觸發點。
  8. 如請求項7之雙軌裝置，其中該上升觸發點高於該下降觸發點。
  9. 如請求項7之雙軌裝置，其中該下降觸發點高於該上升觸發點。
  10. 如請求項1之雙軌裝置，其中該電源偵測器電路係一史密特觸發器電路。
  11. 如請求項10之雙軌裝置，其中該史密特觸發器電路包含一反相器，該反相器耦合於該第一電源供應器與一接地節點之間，該反相器具有耦合至該第二電源供應器之一輸入及用於提供該控制訊號之一輸出。
  12. 如請求項11之雙軌裝置， 其中該反相器包含NMOS電晶體及PMOS電晶體之一堆疊，且該堆疊包含多於NMOS電晶體之PMOS電晶體， 其中該史密特觸發器電路進一步包含具有耦合至該輸出之一閘極端子之一PMOS電晶體，該PMOS電晶體具有耦合至該反相器堆疊之該等PMOS電晶體之一第一源極/汲極端子及耦合至一NMOS電晶體之一第一源極/汲極端子之一第二源極/汲極端子，該NMOS電晶體具有耦合至該接地節點之一第二源極/汲極端子及連結至一邏輯高電壓之一閘極端子。
  13. 如請求項11之雙軌裝置， 其中該反相器包含NMOS電晶體及PMOS電晶體之一堆疊，且該堆疊包含多於PMOS電晶體之NMOS電晶體， 其中該史密特觸發器電路進一步包含具有耦合至該輸出之一閘極端子之一NMOS電晶體，該NMOS電晶體具有耦合至該反相器堆疊之該等NMOS電晶體之一第一源極/汲極端子及耦合至一PMOS電晶體之一第一源極/汲極端子之一第二源極/汲極端子，該PMOS電晶體具有耦合至該第一電源供應器之一第二源極/汲極端子及連結至一邏輯低電壓之一閘極端子。
  14. 如請求項11之雙軌裝置， 其中該反相器包含至少第一及第二NMOS電晶體以及第一及第二PMOS電晶體， 其中該史密特觸發器電路進一步包含： 一第三PMOS電晶體，其具有耦合至該輸出之一閘極端子，該第三PMOS電晶體具有耦合至該反相器之該等PMOS電晶體之一第一源極/汲極端子及耦合至一第三NMOS電晶體之一第一源極/汲極端子之一第二源極/汲極端子，該第三NMOS電晶體具有耦合至該接地節點之一第二源極/汲極端子及連結至一邏輯高電壓之一閘極端子；及 一第四NMOS電晶體，其具有耦合至該輸出之一閘極端子，該第四NMOS電晶體具有耦合至該反相器之該等NMOS電晶體之一第一源極/汲極端子及耦合至一第四PMOS電晶體之一第一源極/汲極端子之一第二源極/汲極端子，該第四PMOS電晶體具有耦合至該第一電源供應器之一第二源極/汲極端子及連結至一邏輯低電壓之一閘極端子。
  15. 一種雙軌裝置，其包括： 一第一電力域電路，其透過一第一頭端控制開關耦合至一第一電源供應器； 一第二電力域電路，其耦合至一第二電源供應器，其中該第一電源供應器及該第二電源供應器具有不同穩態電壓位準，且其中該第一電力域電路介接至該第二電力域電路；及 一電源偵測器電路，其用於回應於該第二電源供應器之一電壓位準而針對該第一頭端控制開關提供一控制訊號， 其中該電源偵測器電路經組態以控制該第一頭端控制開關以在該第二電源供應器處於其穩態電壓位準時將該第一電力域電路連接至該第一電源供應器，且 其中該電源偵測器電路經組態以控制該第一頭端控制開關以在該第二電源供應器在一關斷狀態與其穩態電壓位準之間轉變時之一週期之至少部分期間使該第一電力域電路與該第一電源供應器斷開連接。
  16. 如請求項15之雙軌裝置，其中該電源偵測器具有：用於在該第二電源供應器自該關斷狀態轉變至其穩態電壓位準時將該第一電力域電路連接至該第一電源供應器之一上升觸發點；及用於在該第二電源供應器自其穩態電壓位準轉變至該關斷狀態時將該第一電源供應器與該第一電力域電路斷開連接之一下降觸發點。
  17. 如請求項16之雙軌裝置，其中該上升觸發點與該下降觸發點處於不同電壓位準。
  18. 如請求項15之雙軌裝置，其中該電源偵測器包含一史密特觸發器。
  19. 如請求項15之雙軌裝置，其中該第二電力域電路透過一第二頭端控制開關耦合至該第二電源供應器，其中該雙軌裝置進一步包括用於回應於該第一電源供應器之一電壓位準而針對該第二頭端控制開關提供一第二控制訊號之一第二電源偵測器電路， 其中該第二電源偵測器電路經組態以控制該第二頭端控制開關以在該第一電源供應器處於其穩態電壓位準時將該第二電力域電路連接至該第二電源供應器，及 其中該第二電源偵測器經組態以控制該第二頭端控制開關以在該第一電源供應器在一關斷狀態與其穩態電壓位準之間轉變時之一第二週期之至少部分期間將該第二電力域電路與該第二電源供應器斷開連接，藉此減少在該第二週期期間該第一電力域電路與該第二電力域電路之間之介面洩漏電流。
  20. 一種操作具有可用一第一電源供應器操作之一第一電力域電路及可用一第二電源供應器操作之一第二電力域電路之一雙軌裝置之方法，其包括以下步驟： 在斜升期間偵測該第二電源供應器之一電壓位準； 在該第二電源供應器之斜升期間使該第一電源供應器與該第一電力域電路斷開連接直至該第二電源供應器電壓位準達到一上升觸發點； 在斜降期間偵測該第二電源供應器之一電壓位準；及 在該第二電源供應器之斜降期間該第二電源供應器下降至一下降觸發點時使該第一電源供應器與該第一電力域電路斷開連接。
TW106127471A 2016-12-15 2017-08-14 具有電源偵測器的雙軌裝置 TWI686809B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434558P 2016-12-15 2016-12-15
US62/434,558 2016-12-15
US15/471,937 2017-03-28
US15/471,937 US10141045B2 (en) 2016-12-15 2017-03-28 Dual rail device with power detector for controlling power to first and second power domains

Publications (2)

Publication Number Publication Date
TW201824284A true TW201824284A (zh) 2018-07-01
TWI686809B TWI686809B (zh) 2020-03-01

Family

ID=62561861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127471A TWI686809B (zh) 2016-12-15 2017-08-14 具有電源偵測器的雙軌裝置

Country Status (4)

Country Link
US (3) US10141045B2 (zh)
KR (1) KR102015171B1 (zh)
CN (1) CN108231113B (zh)
TW (1) TWI686809B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797947B (zh) * 2021-02-26 2023-04-01 台灣積體電路製造股份有限公司 電源管理電路、系統上晶片裝置及電源管理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446196B1 (en) * 2018-10-18 2019-10-15 Qualcomm Incorporated Flexible power sequencing for dual-power memory
TWI706621B (zh) * 2019-03-18 2020-10-01 智原科技股份有限公司 具多電源域的電路系統
US10839875B2 (en) * 2019-03-29 2020-11-17 Advanced Micro Devices, Inc. Timer for use dual voltage supplies
US10839866B1 (en) * 2019-06-03 2020-11-17 Qualcomm Incorporated Memory core power-up with reduced peak current
US11169590B2 (en) * 2019-07-19 2021-11-09 Arm Limited Core ramp detection circuitry
US11307644B2 (en) * 2019-07-25 2022-04-19 Apple Inc. Cross-domain power control circuit
WO2021111772A1 (ja) * 2019-12-03 2021-06-10 富士電機株式会社 比較回路、半導体装置
WO2021159526A1 (zh) * 2020-02-14 2021-08-19 华为技术有限公司 一种集成电路、控制方法及系统
CN113889969A (zh) * 2020-07-02 2022-01-04 瑞昱半导体股份有限公司 应用在多个电源域的电路
CN112489707B (zh) * 2020-12-15 2023-09-22 深圳天狼芯半导体有限公司 双轨sram电路及sram存储器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7570100B2 (en) * 2004-08-16 2009-08-04 Texas Instruments Incorporated Potential and rate adjust header switch circuitry reducing transient current
TWI345377B (en) * 2008-01-28 2011-07-11 Faraday Tech Corp Schmitt trigger as level detection circuit
US7629830B1 (en) * 2008-07-30 2009-12-08 Intel Corporation Voltage level shifter
US8134874B2 (en) * 2009-01-16 2012-03-13 Apple Inc. Dynamic leakage control for memory arrays
CN102576236B (zh) * 2009-09-09 2015-03-25 马维尔国际贸易有限公司 具有多个电源和/或多个低功率模式的存储器
US8488396B2 (en) 2010-02-04 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual rail static random access memory
US9098666B2 (en) * 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US8736333B1 (en) * 2013-01-08 2014-05-27 Freescale Semiconductor, Inc. Schmitt trigger circuit with near rail-to-rail hysteresis
US9647453B2 (en) 2013-08-02 2017-05-09 Samsung Electronics Co., Ltd. Dual supply memory
US20150089250A1 (en) * 2013-09-25 2015-03-26 Apple Inc. Contention Prevention for Sequenced Power Up of Electronic Systems
US9058046B1 (en) * 2013-12-16 2015-06-16 International Business Machines Corporation Leakage-aware voltage regulation circuit and method
US9251889B2 (en) * 2014-01-21 2016-02-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Area-efficient, high-speed, dynamic-circuit-based sensing scheme for dual-rail SRAM memories
US9379700B2 (en) * 2014-02-24 2016-06-28 Freescale Semiconductor, Inc. Dual-voltage detector having disable outputs within separate voltage domain and related methods
US9595307B2 (en) * 2014-05-22 2017-03-14 Samsung Electronics Co., Ltd. Volatile memory device and system-on-chip including the same
US9966955B2 (en) * 2014-07-30 2018-05-08 Arm Limited Overdrive receiver circuitry
KR102252643B1 (ko) 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797947B (zh) * 2021-02-26 2023-04-01 台灣積體電路製造股份有限公司 電源管理電路、系統上晶片裝置及電源管理方法
US11726539B2 (en) 2021-02-26 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd Power management circuit, system-on-chip device, and method of power management
US12072750B2 (en) 2021-02-26 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Power management circuit, system-on-chip device, and method of power management

Also Published As

Publication number Publication date
KR20180069666A (ko) 2018-06-25
CN108231113A (zh) 2018-06-29
US10141045B2 (en) 2018-11-27
US20200020387A1 (en) 2020-01-16
US10490263B2 (en) 2019-11-26
KR102015171B1 (ko) 2019-08-27
CN108231113B (zh) 2020-12-01
TWI686809B (zh) 2020-03-01
US20190172523A1 (en) 2019-06-06
US10811085B2 (en) 2020-10-20
US20180174643A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
TWI686809B (zh) 具有電源偵測器的雙軌裝置
KR100908550B1 (ko) 파워 온 리셋 회로
KR100618518B1 (ko) 리셋 회로
US8493125B2 (en) Level shift circuit
US20080272809A1 (en) Integrated circuit power-on control and programmable comparator
JP6299554B2 (ja) パワーオンリセット回路
US7459957B2 (en) Fuse circuit with leakage path elimination
TWI582787B (zh) 電源壓降偵測電路及其操作方法
US20100194453A1 (en) Semiconductor device
JP5278167B2 (ja) 半導体集積回路装置及び電源システム
JP5565252B2 (ja) 半導体集積回路
US20090167359A1 (en) Current mode logic circuit and control apparatus therefor
JP2017537544A (ja) 負荷スイッチのための出力放電技法
JP4528254B2 (ja) 電源電圧検出回路
US9407255B2 (en) Circuit
EP2711930B1 (en) Low swing dynamic circuit
JP2021044613A (ja) ドライバ回路および半導体装置
TWI543527B (zh) 上電復位電路
TWI797947B (zh) 電源管理電路、系統上晶片裝置及電源管理方法
JP5191196B2 (ja) レベルシフタ回路
KR101524701B1 (ko) 전하 충전회로
KR101650434B1 (ko) 모터 구동장치 및 그의 구동 방법
KR20070014550A (ko) 내부전압 발생장치