CN112489707B - 双轨sram电路及sram存储器 - Google Patents

双轨sram电路及sram存储器 Download PDF

Info

Publication number
CN112489707B
CN112489707B CN202011472173.5A CN202011472173A CN112489707B CN 112489707 B CN112489707 B CN 112489707B CN 202011472173 A CN202011472173 A CN 202011472173A CN 112489707 B CN112489707 B CN 112489707B
Authority
CN
China
Prior art keywords
voltage
sram
circuit
further configured
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011472173.5A
Other languages
English (en)
Other versions
CN112489707A (zh
Inventor
曾健忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202011472173.5A priority Critical patent/CN112489707B/zh
Publication of CN112489707A publication Critical patent/CN112489707A/zh
Application granted granted Critical
Publication of CN112489707B publication Critical patent/CN112489707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种双轨SRAM电路及SRAM存储器，通过控制电路输出第一控制信号；第一电压转换电路当接收输入电压时，根据第一控制信号将输入电压转换为第一供电电压；第二电压转换电路当接收输入电压时，根据第一控制信号将输入电压转换为标称电压；标称电压为双轨SRAM电路的额定电压；SRAM外围电路根据第一供电电压上电工作；SRAM存储阵列根据标称电压上电工作；其中，第一供电电压小于等于标称电压；故减小了双轨SRAM电路的功耗。

Description

双轨SRAM电路及SRAM存储器
技术领域
本申请属于存储器领域，尤其涉及一种双轨SRAM电路及SRAM存储器。
背景技术
传统额定电压的工艺制程之下，一般静态随机存取存储器(Static Random-Access Memory，SRAM)电路都会提供高密度(high density，HD)以及高电流高功耗(highcurrent/high Power，HC/HP)两种选择给客户做设计使用.其中HD一般应用于对于SRAM电路速度不追求,但是SRAM密度高的产品,而HC/HP通常用于需要高速SRAM读写,同时愿意牺牲芯片面积的应用。
一个完整的SRAM电路包括SRAM存储单元和SRAM外围电路。
SRAM电路又根据不同的电源配置方式可以分为单轨SRAM电路和双轨SRAM电路，有两个电源模块和两条不同的电源线造成双轨SRAM电路的面积会比单轨SRAM电路大，如图1和图2所示，单轨SRAM电路由于电源模块和电源线都只有一个,所以面积会比双轨SRAM电路小。双轨SRAM电路虽然面积大但是应用上却有特别的好处，当一般系统芯片(System-on-a-Chip，SOC)要进入睡眠模式的时候,为了能够快速回复同时兼顾省电的考虑,会特别去采用双轨SRAM电路，这样就可以在睡眠模式的时候将SRAM外围电路的第一电源模块关掉以达到省电的目的,但是维持SRAM存储单元的第二电源模块输出数据维持电压，如此就可以保留SRAM存储单元里面暂存的信息，当系统回复的时候,不需要重新载入数据,因此保有快速回复的能力。
而SRAM外围电路的工作电压则是受限于数字电路的最低工作电压,该最低工作电压是由晶圆厂根据不同工艺节点所设定的,例如，55至40nm制程下为0.9V，28nm制程下为0.7V，故导致降低功耗难的问题。
发明内容
本申请的目的在于提供一种双轨SRAM电路及SRAM存储器，旨在解决传统的双轨SRAM电路降低功耗难的问题。
本申请实施例的提供了一种双轨SRAM电路，包括：
控制电路，配置为输出第一控制信号；
第一电压转换电路，与所述控制电路连接，配置为当接收输入电压时，根据所述第一控制信号将所述输入电压转换为第一供电电压；
第二电压转换电路，与所述控制电路连接，配置为当接收所述输入电压时，根据所述第一控制信号将所述输入电压转换为标称电压；所述标称电压为所述双轨SRAM电路的额定电压；
SRAM外围电路，与所述第一电压转换电路连接，配置为根据所述第一供电电压上电工作；
SRAM存储阵列，与所述第二电压转换电路和所述SRAM外围电路连接，配置为根据所述标称电压上电工作；
其中，所述第一供电电压小于等于所述标称电压。
在其中一个实施例中，所述第一供电电压为所述SRAM外围电路的近阈值电压，所述近阈值电压为所述SRAM外围电路的晶体管阀值电压。
在其中一个实施例中，所述SRAM外围电路包括：
数据读取模块，与所述SRAM存储阵列连接，用于输出读取的数据；
数据写入模块，与所述SRAM存储阵列连接，用于输入写入的数据；
行译码模块，与所述SRAM存储阵列连接，用于对行地址信号进行译码以生成行编码信号；
列译码模块，与所述SRAM存储阵列连接，用于对列地址信号进行译码以生成列编码信号；
逻辑模块，与所述数据读取模块和所述数据写入模块连接，输出逻辑信号控制所述数据读取模块和所述数据写入模块的打开或关闭，实现对数据的写入和读取；
所述SRAM存储阵列还配置为根据所述行编码信号和所述列编码信号读取数据或写入数据；
其中，所述第一电压转换电路对所述数据读取模块、所述数据写入模块、所述行译码模块、所述列译码模块以及所述逻辑模块进行供电。
在其中一个实施例中，所述SRAM存储阵列包括多个SRAM存储单元。
在其中一个实施例中，所述控制电路还配置为输出第二控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第二控制信号将所述输入电压转换为所述标称电压；
第二电压转换电路还配置为当接收所述输入电压时，根据所述第二控制信号将所述输入电压转换为所述标称电压；
SRAM外围电路还配置为根据所述标称电压上电工作；
SRAM存储阵列还配置为根据所述标称电压上电工作。
在其中一个实施例中，所述控制电路还配置为输出第三控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第三控制信号将所述输入电压转换为所述第一供电电压；
第二电压转换电路还配置为当接收所述输入电压时，根据所述第三控制信号将所述输入电压转换为数据保持电压；
SRAM外围电路还配置为根据所述第一供电电压上电工作；
SRAM存储阵列还配置为根据所述数据保持电压上电维持数据的保存。
在其中一个实施例中，所述控制电路还配置为输出第四控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第四控制信号关断电压的输出；
第二电压转换电路还配置为当接收所述输入电压时，根据第三控制信号将所述输入电压转换为数据保持电压；
SRAM外围电路还配置为根据所述电压的关断停止工作；
SRAM存储阵列还配置为根据所述数据保持电压维持数据的保存。
在其中一个实施例中，所述控制电路还配置为输出第五控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第五控制信号关断电压的输出；
第二电压转换电路还配置为当接收所述输入电压时，根据所述第五控制信号关断电压的输出；
SRAM外围电路还配置为根据所述电压的关断停止工作；
SRAM存储阵列还配置为根据所述电压的关断停止工作。
本发明实施例还提供一种SRAM存储器，其特征在于，包括如上述的双轨SRAM电路。
本发明实施例与现有技术相比存在的有益效果是：由于SRAM外围电路根据第一供电电压上电工作；SRAM存储阵列根据标称电压上电工作；且第一供电电压小于等于标称电压；标称电压为双轨SRAM电路的额定电压，而额定电压为数字电路工艺允许的最高电压，即SRAM存储阵列工作在正常工作模式，而SRAM外围电路工作速度较低，数据的读取和写入速度较慢，但是减小了双轨SRAM电路的功耗。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的双轨SRAM电路的一种结构示意图；
图2为传统的双轨SRAM电路的另一种结构示意图；
图3为本申请一实施例提供的双轨SRAM电路的一种结构示意图；
图4为本申请一实施例提供的双轨SRAM电路中SRAM外围电路的一种结构示意图；
图5为本申请一实施例提供的双轨SRAM电路中7管SRAM存储单元的一种部分示例电路原理图；
图6为本申请一实施例提供的双轨SRAM电路中8管SRAM存储单元的一种部分示例电路原理图；
图7为本申请一实施例提供的双轨SRAM电路中9管SRAM存储单元的一种部分示例电路原理图；
图8为本申请一实施例提供的双轨SRAM电路中10管SRAM存储单元的一种部分示例电路原理图；
图9为本申请一实施例提供的双轨SRAM电路中12管SRAM存储单元的一种部分示例电路原理图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图3示出了本申请较佳实施例提供的双轨SRAM电路的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
上述双轨SRAM电路包括控制电路11、第一电压转换电路12、第二电压转换电路13、SRAM外围电路14以及SRAM存储阵列15。
控制电路11，配置为输出第一控制信号；
第一电压转换电路12，与控制电路11连接，配置为当接收输入电压时，根据第一控制信号将输入电压转换为第一供电电压；
第二电压转换电路13，与控制电路11连接，配置为当接收输入电压时，根据第一控制信号将输入电压转换为标称电压；标称电压为双轨SRAM电路的额定电压；
SRAM外围电路14，与第一电压转换电路12连接，配置为根据第一供电电压上电工作；
SRAM存储阵列15，与第二电压转换电路13和SRAM外围电路14连接，配置为根据标称电压上电工作；
其中，第一供电电压小于等于标称电压。
具体实施中，第一供电电压可以为SRAM外围电路14的近阈值电压，近阈值电压为SRAM外围电路14的晶体管阀值电压。输入电压可以为双轨SRAM电路的供电电压。
由于SRAM外围电路14根据第一供电电压上电工作；SRAM存储阵列15根据标称电压上电工作；且第一供电电压小于等于标称电压；由于标称电压为双轨SRAM电路的额定电压，而额定电压为数字电路工艺允许的最高电压，即SRAM存储阵列15工作在正常工作模式，而SRAM外围电路14工作速度较低，数据的读取和写入速度较慢而功耗较小，双轨SRAM电路工作在低功耗低速工作模式。
除了以上的第一种情况，双轨SRAM电路还可以根据其它具体情况工作在不同的其它工作模式，具体如下：
第二种情况下，控制电路11还配置为输出第二控制信号；
第一电压转换电路12还配置为当接收输入电压时，根据第二控制信号将输入电压转换为标称电压；
第二电压转换电路13还配置为当接收输入电压时，根据第二控制信号将输入电压转换为标称电压；
SRAM外围电路14还配置为根据标称电压上电工作；
SRAM存储阵列15还配置为根据标称电压上电工作。
在第二种情况下，SRAM外围电路14和SRAM存储阵列15均根据标称电压上电工作，由于标称电压为双轨SRAM电路的额定电压，而额定电压为数字电路工艺允许的最高电压，即双轨SRAM电路工作在正常工作模式，故SRAM外围电路14和SRAM存储阵列15可以高速运行，提高了数据的读取和写入速度。
第三种情况下，控制电路11还配置为输出第三控制信号；
第一电压转换电路12还配置为当接收输入电压时，根据第三控制信号将输入电压转换为第一供电电压；
第二电压转换电路13还配置为当接收输入电压时，根据第三控制信号将输入电压转换为数据保持电压；
SRAM外围电路14还配置为根据第一供电电压上电工作；
SRAM存储阵列15还配置为根据数据保持电压上电维持数据的保存。
第三种情况下，SRAM存储阵列15根据数据保持电压上电维持数据的保存，而SRAM外围电路14还配置为根据第一供电电压上电工作，故SRAM存储阵列15维持内部数据不丢失，而SRAM外围电路14工作在超低电压模式，此时，无法读出或写入数据，但是内部数据不丢失，且仅需将数据保持电压转换为标称电压，即进入第一种情况下的低功耗低速工作模式，故在第三种情况下，双轨SRAM电路工作在浅度睡眠模式。
第四种情况下，控制电路11还配置为输出第四控制信号；
第一电压转换电路12还配置为当接收输入电压时，根据第四控制信号关断电压的输出；
第二电压转换电路13还配置为当接收输入电压时，根据第三控制信号将输入电压转换为数据保持电压；
SRAM外围电路14还配置为根据电压的关断停止工作；
SRAM存储阵列15还配置为根据数据保持电压维持数据的保存。
第四种情况下，SRAM存储阵列15根据数据保持电压上电维持数据的保存，而SRAM外围电路14根据电压的关断停止工作，故SRAM存储阵列15维持内部数据不丢失，而SRAM外围电路14停止工作，此时，无法读出或写入数据，但是内部数据不丢失，且需将数据保持电压转换为标称电压的同时重启SRAM外围电路14，才可以进入第一种情况下的低功耗低速工作模式或者第二种情况下的正常工作模式，故在第四种情况下，双轨SRAM电路工作在深度睡眠模式。
第五种情况下，控制电路11还配置为输出第五控制信号；
第一电压转换电路12还配置为当接收输入电压时，根据第五控制信号关断电压的输出；
第二电压转换电路13还配置为当接收输入电压时，根据第五控制信号关断电压的输出；
SRAM外围电路14还配置为根据电压的关断停止工作；
SRAM存储阵列15还配置为根据电压的关断停止工作。
第四种情况下，SRAM存储阵列15和SRAM外围电路14根据电压的关断停止工作，故SRAM存储阵列15内部数据丢失，而SRAM外围电路14停止工作，无法读出或写入数据，且内部数据丢失，此时，需同时重启SRAM外围电路14和SRAM存储阵列15，才可以进入第一种情况下的低耗能低速工作模式或者第二种情况下的正常工作模式，故在第五种情况下，双轨SRAM电路不工作。
如图4所示，SRAM外围电路14包括数据读取模块141、数据写入模块142、行译码模块143、列译码模块144和逻辑模块145。
数据读取模块141，与SRAM存储阵列15连接，用于输出读取的数据；
数据写入模块142，与SRAM存储阵列15连接，用于输入写入的数据；
行译码模块143，与SRAM存储阵列15连接，用于对行地址信号进行译码以生成行编码信号；
列译码模块144，与SRAM存储阵列15连接，用于对列地址信号进行译码以生成列编码信号；
逻辑模块145，与数据读取模块141和数据写入模块142连接，输出逻辑信号控制数据读取模块141和数据写入模块142的打开或关闭，实现对数据的写入和读取；
SRAM存储阵列15还配置为根据行编码信号和列编码信号读取数据或写入数据；
其中，第一电压转换电路12对数据读取模块141、数据写入模块142、行译码模块143、列译码模块144以及逻辑模块145进行供电。
通过以上SRAM外围电路14的具体结构，实现了SRAM存储阵列15的读出和写入，且该结构简单可靠。
SRAM存储阵列15包括多个SRAM存储单元。
作为示例而非限定，SRAM存储单元可以为7管SRAM存储单元、8管SRAM存储单元、9管SRAM存储单元、10管SRAM存储单元或12管SRAM存储单元。
7管SRAM存储单元的一种示意电路图如图5所示。该7管SRAM存储单元在6TSRAM存储单元基础上增加了门控管N13，以此门控管N13的导通和关断来控制SRAM存储单元处于正常操作状态或待机状态。
8管SRAM存储单元的一种示意电路图如图6所示。该8管SRAM存储单元采用读写分开的策略，是的不会产生读破坏，而且读的静态噪声容限可以通过写电路扩大，提高了SRAM存储单元的稳定性。
9管SRAM存储单元的一种示意电路图如图7所示。通过采用读写分开的策略，避免了读破坏，读与写分别采用一个根字线和一根位线来实现，这种单端口位线的方式节省了布线通道。
10管SRAM存储单元的一种示意电路图如图8所示。
12管SRAM存储单元的一种示意电路图如图9所示。
本发明实施例还提供一种SRAM存储器，包括如上述的双轨SRAM电路。
本发明实施例通过控制电路输出第一控制信号；第一电压转换电路当接收输入电压时，根据第一控制信号将输入电压转换为第一供电电压；第二电压转换电路当接收输入电压时，根据第一控制信号将输入电压转换为标称电压；标称电压为双轨SRAM电路的额定电压；SRAM外围电路根据第一供电电压上电工作；SRAM存储阵列根据标称电压上电工作；其中，第一供电电压小于等于标称电压；由于SRAM外围电路根据所述第一供电电压上电工作；SRAM存储阵列根据所述标称电压上电工作；且所述第一供电电压小于等于所述标称电压；由于标称电压为双轨SRAM电路的额定电压，而额定电压为数字电路工艺允许的最高电压，即SRAM存储阵列工作在正常工作模式，而SRAM外围电路工作速度较低，数据的读取和写入速度较慢，但是减小了双轨SRAM电路的功耗。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (8)

1.一种双轨SRAM电路，其特征在于，包括：
控制电路，配置为输出第一控制信号；
第一电压转换电路，与所述控制电路连接，配置为当接收输入电压时，根据所述第一控制信号将所述输入电压转换为第一供电电压；
第二电压转换电路，与所述控制电路连接，配置为当接收所述输入电压时，根据所述第一控制信号将所述输入电压转换为标称电压；所述标称电压为所述双轨SRAM电路的额定电压；
SRAM外围电路，与所述第一电压转换电路连接，配置为根据所述第一供电电压上电工作；
SRAM存储阵列，与所述第二电压转换电路和所述SRAM外围电路连接，配置为根据所述标称电压上电工作；
其中，所述第一供电电压小于或等于所述标称电压；
所述控制电路还配置为输出第四控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第四控制信号关断电压的输出；
第二电压转换电路还配置为当接收所述输入电压时，根据第三控制信号将所述输入电压转换为数据保持电压；
SRAM外围电路还配置为根据所述电压的关断停止工作；
SRAM存储阵列还配置为根据所述数据保持电压维持数据的保存。
2.如权利要求1所述的双轨SRAM电路，其特征在于，所述第一供电电压为所述SRAM外围电路的近阈值电压，所述近阈值电压为所述SRAM外围电路的晶体管阀值电压。
3.如权利要求1所述的双轨SRAM电路，其特征在于，所述SRAM外围电路包括：
数据读取模块，与所述SRAM存储阵列连接，用于输出读取的数据；
数据写入模块，与所述SRAM存储阵列连接，用于输入写入的数据；
行译码模块，与所述SRAM存储阵列连接，用于对行地址信号进行译码以生成行编码信号；
列译码模块，与所述SRAM存储阵列连接，用于对列地址信号进行译码以生成列编码信号；
逻辑模块，与所述数据读取模块和所述数据写入模块连接，输出逻辑信号控制所述数据读取模块和所述数据写入模块的打开或关闭，实现对数据的写入和读取；
所述SRAM存储阵列还配置为根据所述行编码信号和所述列编码信号读取数据或写入数据；
其中，所述第一电压转换电路对所述数据读取模块、所述数据写入模块、所述行译码模块、所述列译码模块以及所述逻辑模块进行供电。
4.如权利要求1所述的双轨SRAM电路，其特征在于，所述SRAM存储阵列包括多个SRAM存储单元。
5.如权利要求1所述的双轨SRAM电路，其特征在于，所述控制电路还配置为输出第二控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第二控制信号将所述输入电压转换为所述标称电压；
第二电压转换电路还配置为当接收所述输入电压时，根据所述第二控制信号将所述输入电压转换为所述标称电压；
SRAM外围电路还配置为根据所述标称电压上电工作；
SRAM存储阵列还配置为根据所述标称电压上电工作。
6.如权利要求1所述的双轨SRAM电路，其特征在于，所述控制电路还配置为输出第三控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第三控制信号将所述输入电压转换为所述第一供电电压；
第二电压转换电路还配置为当接收所述输入电压时，根据所述第三控制信号将所述输入电压转换为数据保持电压；
SRAM外围电路还配置为根据所述第一供电电压上电工作；
SRAM存储阵列还配置为根据所述数据保持电压上电维持数据的保存。
7.如权利要求1所述的双轨SRAM电路，其特征在于，所述控制电路还配置为输出第五控制信号；
第一电压转换电路还配置为当接收输入电压时，根据所述第五控制信号关断电压的输出；
第二电压转换电路还配置为当接收所述输入电压时，根据所述第五控制信号关断电压的输出；
SRAM外围电路还配置为根据所述电压的关断停止工作；
SRAM存储阵列还配置为根据所述电压的关断停止工作。
8.一种SRAM存储器，其特征在于，包括如权利要求1至7任意一项所述的双轨SRAM电路。
CN202011472173.5A 2020-12-15 2020-12-15 双轨sram电路及sram存储器 Active CN112489707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011472173.5A CN112489707B (zh) 2020-12-15 2020-12-15 双轨sram电路及sram存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011472173.5A CN112489707B (zh) 2020-12-15 2020-12-15 双轨sram电路及sram存储器

Publications (2)

Publication Number Publication Date
CN112489707A CN112489707A (zh) 2021-03-12
CN112489707B true CN112489707B (zh) 2023-09-22

Family

ID=74917544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011472173.5A Active CN112489707B (zh) 2020-12-15 2020-12-15 双轨sram电路及sram存储器

Country Status (1)

Country Link
CN (1) CN112489707B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148056A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 静态随机存取内存宏及用以操作其的方法
CN108231098A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 双轨存储器、存储器宏以及相关的混合供电方法
CN108231113A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 具有电源检测器的双轨器件及其操作方法
CN110581703A (zh) * 2018-06-08 2019-12-17 Arm 有限公司 电平转换锁存器电路
DE102019116215A1 (de) * 2018-06-14 2019-12-19 RACYICS GmbH Speicherbaustein, insbesondere SRAM Makro

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724421B2 (en) * 2012-07-18 2014-05-13 Lsi Corporation Dual rail power supply scheme for memories
US9013943B2 (en) * 2012-11-21 2015-04-21 Oracle International Corporation Static random access memory circuit with step regulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148056A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 静态随机存取内存宏及用以操作其的方法
CN108231098A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 双轨存储器、存储器宏以及相关的混合供电方法
CN108231113A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 具有电源检测器的双轨器件及其操作方法
CN110581703A (zh) * 2018-06-08 2019-12-17 Arm 有限公司 电平转换锁存器电路
DE102019116215A1 (de) * 2018-06-14 2019-12-19 RACYICS GmbH Speicherbaustein, insbesondere SRAM Makro

Also Published As

Publication number Publication date
CN112489707A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US8169814B2 (en) Schmitt trigger-based finFET SRAM cell
US20100142258A1 (en) Ten-transistor static random access memory architecture
US9202555B2 (en) Write word-line assist circuitry for a byte-writeable memory
CN102176323A (zh) 一种带自适应漏电流切断机制的存储单元电路
JP2005025863A (ja) 半導体記憶装置
US20110205787A1 (en) Dual-rail sram with independent read and write ports
CN112489707B (zh) 双轨sram电路及sram存储器
US12106802B2 (en) Storage array having half schmitt inverter
US6304482B1 (en) Apparatus of reducing power consumption of single-ended SRAM
Gupta et al. A 65nm 16kb SRAM with 131.5 pW leakage at 0.9 V for wireless IoT sensor nodes
CN110189780A (zh) 一种隧穿场效应晶体管静态随机存储器单元的电路结构
CN102592660A (zh) 一种单端操作的亚阈值存储单元电路
CN117316234A (zh) 一种超低功耗的静态随机存取存储器单元
US20230215503A1 (en) Semiconductor memory
CN214203219U (zh) 一种嵌入式fpga存储电路
CN116030861A (zh) 一种具有高稳定性的mosfet-tfet混合型14t-sram单元电路、模块
CN209880162U (zh) 一种具有低功耗和写增强的混合10t tfet-mosfet sram单元电路
US20120057399A1 (en) Asymmetric virtual-ground single-ended sram and system thereof
CN112509622A (zh) 一种具有低功耗和高写裕度的10t tfet sram单元电路
CN201910251U (zh) 一种带自适应漏电流切断机制的存储单元电路
CN114758700A (zh) 一种读写分离的12t tfet sram单元电路
CN108962309B (zh) 一种高能量利用率低功耗的堆叠sram阵列结构
CN113628650B (zh) 静态随机存取存储器单元结构及静态随机存取存储器
Imani et al. A low power and reliable 12t sram cell considering process variation in 16nm cmos
CN202549310U (zh) 一种单端操作的亚阈值存储单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant