TW201823531A - 晶圓以及晶圓的製造方法 - Google Patents

晶圓以及晶圓的製造方法 Download PDF

Info

Publication number
TW201823531A
TW201823531A TW106127277A TW106127277A TW201823531A TW 201823531 A TW201823531 A TW 201823531A TW 106127277 A TW106127277 A TW 106127277A TW 106127277 A TW106127277 A TW 106127277A TW 201823531 A TW201823531 A TW 201823531A
Authority
TW
Taiwan
Prior art keywords
film layer
wafer
thin film
oxide film
substrate
Prior art date
Application number
TW106127277A
Other languages
English (en)
Other versions
TWI655326B (zh
Inventor
金寅謙
金在宣
柳炅旼
張圭逸
Original Assignee
樂金矽得榮股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160102268A external-priority patent/KR20180017833A/ko
Priority claimed from KR1020160102269A external-priority patent/KR101962174B1/ko
Priority claimed from KR1020160104060A external-priority patent/KR20180019853A/ko
Application filed by 樂金矽得榮股份有限公司 filed Critical 樂金矽得榮股份有限公司
Publication of TW201823531A publication Critical patent/TW201823531A/zh
Application granted granted Critical
Publication of TWI655326B publication Critical patent/TWI655326B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明揭示一種晶圓的製造方法，包含晶錠成長以產生有一單晶矽結構的一晶錠；藉由加工該晶錠產生一次基板；沉積多晶矽以在次基板上沉積一多晶矽結構的一薄膜層；研磨一晶圓來研磨薄膜層；清潔晶圓；以及完成清潔晶圓後進行後處理。

Description

晶圓以及晶圓的製造方法
本發明關於一種晶圓及其製造方法。
本節中描述的內容僅用於提供實施例的背景，而不構成現有技術。
一般來說，浮熔帶法(floating zone‧FZ)和晶體生長提拉法(Czochralski‧CZ)主要用於生產單晶矽。晶體生長提拉法通常用於成長單晶矽晶錠，因為成長單晶矽晶錠的浮熔帶法，有很大的直徑和極高的製程成本，因此有難以生產的問題。
根據晶體生長提拉法，將多晶矽放入石英坩堝中，藉由石墨加熱器加熱熔化，將晶種浸入所得熔融的矽溶液中，在熔融溶液的界面處進行結晶，然後向上拉，並同時旋轉。結果，生長一單晶矽晶錠。
與此同時，多晶矽與單晶矽有不同的晶體結構。
本發明的一個目的是提供一種包含組合單晶矽和多晶矽的結構的晶圓及其製造方法。
本發明的一方面，提供一種晶圓的製造方法，包含晶錠成長以產生有一單晶矽結構的一晶錠；藉由加工該晶錠產生一次基板；沉積多晶矽以在次基板上沉積一多晶矽結構的一薄膜層；研磨晶圓來研磨薄膜層；清潔晶圓；以及完成清潔晶圓後進行後處理。
本發明的另一方面，提供一種晶圓的製造方法，包含準備一次基板；形成一氧化膜層在次基板上；沉積包含多晶矽的一薄膜層在氧化膜層上；以及對沉積有薄膜層的晶圓進行退火；其中沉積薄膜層的步驟包含一第一階段升溫，以及晶體成長，第一階段升溫包含加熱一腔體的一內部，腔體放置有晶圓，將腔體的溫度升高到薄膜層的沉積溫度；晶體成長包含在氧化膜層上噴射一氣體源以在氧化膜層上生長一多晶矽晶體。
本發明的另一方面，提供一種晶圓，包含單晶矽的一次基板，一氧化膜層形成在次基板上；以及一薄膜層形成在氧化膜層上，薄膜層包含多晶矽；其中次基板的電阻係數為1 kΩcm 至 10 kΩcm；以及晶圓的翹曲度控制在小於或等於50μm。
本發明的另一方面，提供一種晶圓，包含單晶矽的一次基板，一氧化膜層形成在次基板上；以及一薄膜層形成在氧化膜層上，薄膜層包含多晶矽；其中該次基板的電阻係數為1 kΩcm 至 10 kΩcm；以及該次基板的平整度(SFQR)控制在小於或等於0.08 μm。
在本發明的實施例中，氧化膜層有效地改善了晶圓的電阻，並且形成了薄膜層的多晶矽結構，不同於次基板的單晶矽結構。
本發明的實施例可省略一去除氧化膜層(可能形成在晶圓製造期間)的步驟，從而有效地減少生產晶圓所需的時間、成本和勞動。
藉由進行退火，本發明的實施例有效地降低晶圓的翹曲度和彎曲度，從而產生高品質的晶圓。
藉由分別在不同沉積溫度的至少兩個區域進行沉積薄膜層，本發明的實施例有效地降低晶圓的翹曲度，從而改善晶圓的品質。
在下文中，將參照附圖詳細描述實施例。實施例可以進行各種修改，並且可以用各種形式實現。在附圖中顯示了某些實施例，並在詳細說明中詳細描述。然而，這種修改不被解釋為將實施例限制為本發明具體公開的實施例，並且應當理解，本發明包括實施例的精神和範圍內的所有修改、均等物和替代方案。
術語例如“第一”和“第二”之類的術語可用於描述各種元件，但元件不應受到術語的限制。也就是說，這些術語僅用於將一個元件與另一個元件區分開來。此外，僅為了說明實施例而提供，考慮到實施例的配置和實施例的行為而具體定義術語，並且不應被解釋為限制實施例的範圍。
在實施例的描述中，應當理解，當元件被稱為在另一元件 “上”或“下”時，兩個元件可以直接彼此接觸，或者一個或多個中間元件也可以存在於兩個元件中間，藉此間接形成兩個元件。此外，針對一個元件，“上”或“下”可以包括向上方向的含義以及向下方向的含義。
另外，以下使用的上/下的相對術語不需要也不包括這些實體或元件之間的物理或邏輯關係或順序，並且可以用於區分一個實體或元件與另一個實體或元件。
圖1係說明根據一實施例的晶圓10的製造方法的一流程圖。晶圓10的製造方法可包含晶錠成長(S110)、產生次基板100(S120)、沉積多晶矽(S130)、研磨晶圓10(S140)、清潔晶圓10 (S150)以及後處理(S160)。
在晶錠成長(S110)步驟中，在一晶錠成長裝置中產生有一單晶矽結構的一晶錠，晶錠成長裝置包含一坩堝(未圖示)。在這種情況下，晶錠可能主要有圓柱的形狀，有圓形的橫截面。
在產生次基板100(S120)步驟中，可藉由加工晶錠產生一次基板100。例如，產生次基板100(S120)步驟可包含將單晶矽結構的晶錠切片成有適合厚度的一切片基板和清潔切片基板。兩個表面都清潔過的切片基板可藉由一研磨裝置研磨兩個表面都清潔過的切片基板。
在研磨之後，可經過必要的處理如清潔獲得次基板100。
沉積多晶矽(S130)的步驟可包括在次基板100上沉積一多晶矽結構的一薄膜層300，以及包含在薄膜層300上沉積形成一氧化膜層200。
沉積多晶矽(S130)的步驟可在一腔體(未圖示)中進行，腔體配置有各種設備生產晶圓10，並提供使用設備產生晶圓10的最佳條件。
在這種情況下，在沉積多晶矽(S130)過程中，可藉由在一大氣壓下在氧化膜200上沉積而形成薄膜層300。另外，也可藉由在一大氣壓下形成氧化膜層200。
也就是說，實施例中的沉積多晶矽可藉由提供一大氣壓在一腔體中進行化學氣相沉積(APCVD)而獲得多晶矽沉積。
在氧化膜層200的形成中，氧化膜層200可以形成在次基板100上。氧化膜層200可以藉由將次基板100的上表面暴露於外面的空氣並保持相同溫度在約1000℃的高溫下。
在另一實施例中，可藉由將次基板100的上表面暴露於氧氣或水蒸氣中來形成氧化膜層200。
在沉積薄膜層300的步驟中，包含多晶矽的薄膜層300可沉積在氧化膜層上。在這種情況下氧化膜層200可以用作形成有多晶矽結構的薄膜層300的介質。
在沉積薄膜層300的步驟中，可藉由噴射一氣體源到氧化膜層200上來形成薄膜層300，致使氣體沉積和層壓在氧化膜層200上。
研磨晶圓10(S140)的步驟可在完成沉積多晶矽(S130)的步驟之後進行，特別是薄膜層300的沉積之後進行。在研磨晶圓10(S140)的步驟中，沉積在晶圓上的薄膜層300被研磨。特別地，薄膜層300的上表面被研磨。更特別地，是之後將描述的主層320的上表面可被研磨。
藉由研磨晶圓10，可以在主層320的上表面上形成稍後描述的研磨表面330。
在清潔晶圓10(S150)的步驟中，可在完成研磨晶圓10(S140)的步驟後進行清潔晶圓10。在清潔晶圓10(S150)的步驟中，特別是，可藉此清除在沉積薄膜層300的過程中以及在研磨晶圓10(S140)中產生的顆粒。
在這種情況下，顆粒可能意味著由於加工缺陷而附著在晶圓10的表面上的異物，或在晶圓10的表面上產生的突起和凹槽。隨著顆粒數量和尺寸的增加，晶圓10的品質可能惡化。
因此，在清潔晶圓10(S150)的過程中，藉由化學或物理方法去除顆粒可避免晶圓10的品質惡化。
在進行後處理S160的步驟中，可以進行製造成品晶圓10所需的操作。例如，測量清潔晶圓10的平整度(site flatness quality requirements‧SFQR)、翹曲度等，並且測量存在於晶圓10表面上的顆粒的數量和尺寸。
如果需要，可以清潔晶圓10以去除顆粒等。
考慮到測量結果，篩选和處置有缺陷的晶圓，並且可以只選擇和封裝用於出貨產品的高質量晶圓。
圖2係說明根據一實施例的晶圓的示意圖。如圖2所示，晶圓10可以使用前述的晶圓10的製造方法進行生產成品，參照圖1。
實施例中的晶圓10可包含一次基板100、一氧化膜層200和一薄膜層300，如圖2所示。
例如，次基板100可包含單晶矽。也就是說次基板100可有一單晶矽結構。單晶矽是指矽為有規則排列的矽原子的一晶體結構。
在這種情況下，單晶矽可以由多個矽晶體組成，但是各自的晶體可以具有相似的尺寸和形狀，並且其排列也可以是規則的。
如上所述，例如有單晶矽結構的次基板100可經由晶錠成長(S110)步驟產生或經由產生次基板100(S120)的製造來產生。
與此同時，次基板100例如可有1kΩcm至10kΩcm的電阻係數。考慮到一般p型次基板的電阻係數約為10Ωcm，次基板100有高得多的電阻係數。
其原因在於，例如由於實施例的晶圓10能夠用於高電阻SOI（絕緣體上矽）基板的製造中，因此適當地增加次基板100的電阻率。
也就是說，為了使實施例的晶圓10用於生產高電阻SOI基板，晶圓10應該具有整體電阻，因此次基板100應該具有越高越好的電阻率。
次基板100可以包括雜質。雜質可以是例如硼（B）或磷（P）。通過控制次基板100製造時的雜質濃度，能夠調整次基板100的上述電阻率或其它特性。
氧化膜層200可形成在次基板100上。氧化膜層200例如可為二氧化矽膜。
由於氧化膜層200具有高的電阻，所以可用於製造高電阻SOI基板的實施例的晶圓10。
氧化膜層200可以是次基板100的一表面暴露於外面的空氣時所形成的一氧化膜，也就是說，次基板100的一上表面暴露於外面的空氣時所形成的一氧化膜，如圖2所示。在另一個實施例中，氧化膜層200可藉由將次基板100的上表面暴露於氧氣(O2 )或水蒸氣(H2 O)而形成。
在這種情況下，能夠形成氧化膜層200的溫度可為高溫，例如約1000℃。
在另一個實施例中，氧化膜層200可藉由將次基板100的上表面暴露於氧氣(O2 )或水蒸氣(H2 O)而形成。
通常，在多晶矽沉積在有單晶矽結構的次基板100上的基板的情況下，在高溫氣氛下暴露於外面的空氣中所形成的氧化膜層200在製造過程中被去除。
然而，在實施例中，由於氧化膜層200具有高的電阻，它是有用的，可用來製造高電阻SOI基板的實施例的晶圓10。因此，在實施例中，薄膜層300可沉積在氧化膜層200上，而非移除氧化膜層200。
薄膜層300可藉由沉積在氧化膜層200上形成。也就是說，薄膜層300可形成在氧化膜層200上以及薄膜層300可包含多晶矽。
在這種情況下，多晶矽可能有比單晶矽有更多的不規則的矽晶體的尺寸和排列。
也就是說，相較於單晶矽結構，多晶矽包含不規則排列的矽原子，構成多晶矽的矽晶體之間的尺寸和形狀存在很大的差異，矽晶體的排列也是不規則的。
薄膜層300可藉由一化學氣相(CVD)沉積法形成，化學氣相沉積法包括噴射一氣體源到氧化膜層200上以層壓(laminate)形成薄膜層300。在這種情況下，噴射到氧化膜層200上的用來形成薄膜層300的氣體源例如可為三氯氫矽(SiHCl3 )。
可藉由沉積和層壓在氧化膜層200上而形成薄膜層300，其中將氣體源噴射到氧化膜層200上。
如圖2所示，薄膜層300可包含一晶種層310和一主層320兩層。晶種層310可形成在氧化膜層200上，而主層320可以在晶種層310上形成。
晶種層310形成在氧化膜層200上。在這種情況下，氧化膜層200有與次基板100不同的晶體結構。因此，沉積在氧化膜層200上的晶種層310有不規則尺寸，形狀和排列的生長，因此具有一隨機晶粒，與次基板100不同。
晶種層310有一隨機晶粒結構，隨機晶粒結構為沒有或只有極低的晶體成長取向（方向性），因此提供晶種層310有隨機形狀的晶體結構（隨機晶粒）。
主層320可包含一柱狀晶粒。在晶種層310形成之後，噴射一氣體源到氧化膜層200上，當矽晶體連續生長而不受氧化膜層200的影響時，矽晶體可以有取向（方向性）生長。
在取向的薄膜層300中成長的矽晶體的一部分可以成為主層320。在這種情況下，矽晶體的成長方向使主層320能有一柱狀晶粒。
最終，晶種層310和主層320可以根據柱狀晶粒所包含的晶粒來確定。然而由於用以區分隨機晶粒與柱狀晶粒的標準並不清楚，因此可能難以準確地確定晶種層310和主層320之間的邊界。
當薄膜層300(在SE2時間內)的沉積連續進行時，有一隨機晶粒結構的晶種層310形成在與氧化膜層200相鄰的部分，同時有一柱狀晶粒結構的一主層320形成在遠離氧化膜層200的部分。
如圖2所示，薄膜層30可有一研磨表面330。研磨表面330可藉由研磨薄膜層300的一部分形成在薄膜層300的上表面上。
也就是說，既然研磨表面330係藉由研磨主層320的一部分而形成，所以可以設置在主層320的上表面上。
實施例的晶圓10可以設置有各種裝置，或者可以通過如重新連接到另一基板的操作來成為成品半導體基板的元件。
因此，晶圓10的上表面和下表面被研磨，來使用晶圓10製造成品半導體基板。與此同時，在製造次基板100時可預先研磨次基板100的下表面。
如圖2所示，氧化膜層200有一厚度(TH1)，例如為10Å 至 15Å。氧化膜層200的厚度(TH1)可能比薄膜層300的厚度(TH2)更小。
其原因在於，考慮到雖然氧化膜層200的厚度薄（TH1）但電阻卻很高的事實，因此較佳形成厚度（TH1）越小越好的氧化膜層200，氧化膜層200用於形成有多晶矽結構的薄膜層300，並且由於氧化膜層晶體結構的生長，氧化膜層的厚度難以增加。
與此同時，薄膜層30例如可藉由沉積形成1 μm 至 10 μm的厚度(TH2)。較佳地，可考慮藉由研磨移除厚度(TH3)來確定薄膜層300的厚度(TH2)。
與此同時，考慮表面條件（例如研磨表面330的平整度和表面粗糙度）、研磨裝置的特性、晶圓10的尺寸等等，可以選擇藉由研磨薄膜層300的上表面以形成研磨表面330而去除研磨厚度（TH3）。此時，研磨厚度（TH3）例如可為0.1μm至1μm。
再次參考圖2的實施例，藉由沉積1 μm 至 10 μm的厚度(TH2)後形成薄膜層300a，藉由研磨厚度0.1 μm 至 1 μm的沉積薄膜層300來形成研磨表面330，並且在研磨完成之後，薄膜層300最終的厚度(TH4)可小於或等於9.9 μm。很明顯，薄膜層300的厚度（TH4）不能為零。
在實施例中，氧化膜層200有效地改善了晶圓10的電阻，並且形成了與次基板100的單晶矽結構不同的多晶矽結構的薄膜層300。
圖3係表示一實施例的晶圓的製造方法的圖表。圖3顯示了關於製造晶圓10的方法，特別是薄膜層300的沉積，腔體內部的溫度隨著時間的推移的變化。在實施例中薄膜層300的沉積可包含階段升溫(在SE1時間內)、沉積(在SE2時間內)和冷卻(在SE3時間內)。
階段升溫(在SE1時間內)是一個腔體的內部溫度升高到薄膜層300的沉積溫度的過程。可在形成氧化膜層200之後進行階段升溫(在SE1時間內)。
在實施例中，在氧化膜層200形成之後以及在階段升溫(在SE1時間內)之前，可以在腔體內清洗以移除異物。清洗可能導致腔內溫度的暫時下降。
因此，如圖3所示，在階段升溫(在SE1時間內)過程中，清洗腔體可能導致腔內溫度的波動。
在沉積(在SE2時間內)過程中，薄膜層300可沉積在氧化膜層200上。在沉積(在SE2時間內)中，薄膜層300的沉積溫度例如可為925°C至1100°C。藉由在腔體中提供加熱器來加熱腔體的內部，以獲得如此高的溫度條件。
與此同時，如前所述，由於氧化膜層200可用於製造高電阻SOI基板，所以在沉積(在SE2時間內)過程中，氧化膜層200不被去除，並且薄膜層300藉由將氣體源加入到氧化膜層200中來沉積在氧化膜層200上。
本發明的實施例可省略移除氧化膜層200的步驟，其中氧化膜層200可在晶圓10的製造過程中形成，因此有效的減少了製造晶圓10所需的時間、成本和勞動。
可在至少兩個區域單獨的進行沉積(在SE2時間內)，例如，薄膜層300的第一區域和一第二區域有不同的沉積溫度。特別地，沉積(在SE2時間內)可以在薄膜層300的沉積溫度為925℃至1050℃的第一區域中單獨進行，以及沉積溫度為1050℃至1100℃的第二區域中單獨進行。
單獨在第一區域以及第二區域進行沉積(在SE2時間內)的原因，如前所述，是為了減少晶圓10的翹曲。這個效果將參照圖4進行詳細描述。
在沉積(在SE2時間內)中，第一區域的沉積和第二區域的沉積可互相交換。例如，薄膜層300的沉積可先在第一區域進行，然後在第二區域進行。反過來，薄膜層300的沉積可先在第二區域進行，然後在第一區域進行。
另外，沉積(在SE2時間內)可在多個第一區域和多個第二區域中重複進行。在這種情況下，第一區域和第二區域的重複頻率可以根據腔體和晶圓10的尺寸和特性來適當選擇。
可在完成沉積(在SE2時間內)後，並且在研磨晶圓10(S140)之前進行冷卻(在SE3時間內)。研磨晶圓10(S140)可以使用一研磨裝置，在從腔體內取出的晶圓10上進行研磨。
因此，為了從腔體內取出的晶圓10，在冷卻(在SE3時間內)過程中，將腔體的內部溫度降低以冷卻晶圓10。
當沉積有薄膜層300的晶圓10被快速冷卻時，晶圓10可能變形。為了防止這種變形，在冷卻(在SE3時間內)過程中，可以控制腔體內溫度的下降時間、每單位時間的溫度降低等。
圖4係表示薄膜層的沉積溫度與晶圓翹曲度的關係的試驗結果圖。如圖4的圖表所示，水平軸為沉積溫度，可意味沉積（在SE2時間內）時的腔體內溫度。
在測試中，參考圖2，在描述的數量範圍內從晶圓10中隨機選擇一些確定用於測試的多個晶圓10。很明顯的用於測試的晶圓10有完成清潔晶圓10（S150）而形成的研磨表面330。
此時，925/1050℃和925/1100℃表示在兩個溫度條件下分開進行沉積（在SE2時間內）的情況，即在沉積溫度不同的第一區域和第二區域中，前述的數字分別對應於第一區域和第二區域的沉積溫度。
此外，925℃和950℃表示在單一溫度條件下，即在恆定的沉積溫度下進行沉積（在SE2時間內）的情況，並且該數字對應於沉積溫度。
使用多個晶圓10在圖表中的各個不同溫度下的進行測試，圖中的“+”表示幾個測試結果值的平均值。
與此同時，圖表的縱軸表示晶圓10的翹曲度。虛擬參考表面位於設置在晶圓10的上表面和下表面的中間的中間表面，即為形成晶圓10厚度中心的表面，面向晶圓10的上表面和下表面之一，而晶圓10的翹曲度被定義為距離虛擬參考表面的距離的最大值和最小值之間的差值。
從圖1的測試結果可以看出，如圖4所示，當薄膜層300的沉積（在SE2時間內）在兩個溫度條件下進行時，即在第一區域和第二區域中，隨著沉積溫度的升高，薄膜層300的翹曲度顯著減少。
因此，參考圖4，當在兩個溫度條件下進行薄膜層300沉積（在SE2時間內），並且將第一區域/第二區域的溫度條件設定為約925/1100℃時，晶圓的翹曲度控制在50μm以下，更佳為40μm以下。
此外，實施例的晶圓有控制在小於或等於0.08μm的平整度(SFQR)，更佳為小於或等於0.05μm的平整度(位置平整度質量要求：位置前方的最小平方範圍）。
在本發明實施例中，藉由在不同沉積溫度的至少兩個區域內單獨進行薄膜層300的沉積，有顯著減少晶圓10的翹曲度並改善晶圓10的品質的效果。
圖5係表示另一實施方式的晶圓10的製造方法的流程圖。下面描述的製造晶圓10的方法的準備次基板（S210）到研磨薄膜層300（S270）的各個步驟可以在腔體（未示出）中進行，腔體設置有用於生產晶圓10的各種裝置，並且提供使用該裝置來生產晶圓10的最佳條件。
根據實施例的晶圓10的製造方法可包含準備次基板100(S210)、形成氧化膜層200(S220)、沉積薄膜層300(S230)、進行退火(S250)、冷卻晶圓10(S260)以及研磨薄膜層300(S270)。
在本發明的實施例中，可在與用來形成氧化膜層200(S220)和沉積薄膜層300(S230)的同樣的腔體中進行退火(S250)的步驟，或是從腔體中取出晶圓10，並在晶圓10上使用一個額外的加熱器進行退火(S250)的步驟。
在準備次基板(S210)的步驟中，可提供一次基板100。次基板100可透過晶錠成長(S110)來進行製造，如上所述產生次基板100(S120)等。製造的次基板100可以設置在進行後續步驟的腔體內，即在形成氧化膜層200的腔體內。
在形成氧化膜層200(S220)的過程中，氧化膜層200可形成在次基板100上。氧化膜層200可藉由露出次基板100的上表面到外面的空氣中來形成，而且維持在相同的約1000°C的高溫氣氛下。
在另一實施例中，氧化膜層200可藉由將次基板100的上表面暴露於氧氣或水蒸氣來形成。
在沉積薄膜層300(S230)的步驟中，包含多晶矽的薄膜層300可沉積在氧化膜層200上。
此時，沉積薄膜層300（S230）可藉由在一大氣壓氣氛下在氧化膜層200上沉積薄膜層300來進行。另外，氧化膜層200也可以在一大氣壓下形成。
在沉積薄膜層300(S230)的步驟中，如前所述，薄膜層300可藉由噴射一氣體源到氧化膜層200，然後沉積和層壓來形成薄膜層300。
此時，在沉積薄膜層300(S230)的步驟中，可藉由在一大氣壓氣氛下在氧化膜層200上進行沉積來形成薄膜層300。此外，氧化膜層200也可以在一大氣壓下形成。
也就是說，本發明的實施例的多晶矽沉積可藉由在一大氣壓力氣氛下的一腔體中進行化學氣相沉積(APCVD)來沉積多晶矽。
與此同時，如前所述，由於氧化膜層200可用於製造高電阻SOI基板，因此在薄膜層300的沉積中，薄膜層300可以藉由摻入一氣體源而沉積在氧化膜層200上，而不去除氧化膜層200。
在本發明的實施例中可省略移除氧化膜層200的步驟，其中氧化膜層200可在製造晶圓10的過程中形成，從而有效地減少生產晶圓所需的時間、成本和勞動。
如上所述，在沉積薄膜層300(S230)中，薄膜層300可藉由摻入氣體源而沉積在氧化膜層200上，而不去除氧化膜層200。
在沉積薄膜層300(S230)的步驟中，薄膜層300的沉積溫度例如可為925°C至1100°C，如前所述。藉由在腔體中提供加熱器來加熱腔體的內部以獲得如此高的溫度條件。
沉積薄膜層300(S230)可在兩個區域單獨的進行，例如，薄膜層300的沉積溫度不同的一第一區域和一第二區域。特別地，沉積薄膜層300(S230)可單獨在第一區域和第二區域中進行，第一區域的薄膜層300的沉積溫度為925°C 至 1050°C，而且第二區域的沉積溫度為1050°C 至 1100°C。
如前所述，單獨在第一區域以及第二區域進行沉積薄膜層300(S230)，晶圓10的翹曲度可減少。這個效果將參照圖8和圖9進行詳細描述。
在沉積薄膜層300(S230)的過程中，第一區域的沉積和第二區域的沉積可互相交換。例如，薄膜層300的沉積可先在第一區域進行，然後在第二區域進行。反過來，薄膜層300的沉積可先在第二區域進行，然後在第一區域進行。
另外，薄膜層300的沉積可在多個第一區域和多個第二區域中重複進行。在這種情況下，第一區域和第二區域的重複頻率可以根據腔體和晶圓10的尺寸和特性來適當選擇。
可在晶體成長(S232)步驟和進行退火(S250)步驟之間進行第二階段升溫(S240)。在第二階段升溫(S240)過程中，在沉積薄膜層300(S230)過程中將晶圓10的溫度升高到高於薄膜層300的沉積溫度。
基於晶圓10的溫度，晶圓10的退火溫度可以高於晶圓10的薄膜層300的沉積溫度。因此，在第二階段升溫（S240）中，可以調整晶圓10的溫度來設定退火溫度。可以藉由使用在腔體中設置的加熱器加熱腔體的內部來進行階段升溫。
在進行退火(S250)步驟過程中，可對於在上面沉積有薄膜層300的晶圓10進行退火。在第二階段升溫（S240）過程中晶圓10的溫度升高，並且在進行退火(S250)過程中，在上面沉積有薄膜層300的晶圓10，可在比薄膜層300的沉積溫度高的溫度下進行退火。
在進行退火(S250)的步驟中，可以藉由退火、熱處理方法，來減少可能在晶圓10或研磨薄膜層300（S270）上形成的變形，例如翹曲度和彎曲度的變形。
進行退火(S250)的步驟例如晶圓10可在條件為氫氣(H2 )的氣氛下進行。由於在高溫下進行退火（S250），所以暴露在高溫下的晶圓10可以與外部空氣接觸而產生氧化膜。氫氣氣氛係用來抑制這種現象。
因此，在進行退火(S250)過程中，當氫氣噴射到晶圓10時，由於氫可以引起還原，從而抑制晶圓10上氧化膜的形成。
在進行退火(S250)過程中，晶圓10的溫度例如可保持在1100°C至1160°C。另外，進行退火(S250)的時間可為30秒至60秒。將參照附圖如圖8，詳細描述進行退火（S250）的溫度和時間條件的影響。
可在進行退火(S250)之後進行冷卻晶圓10(S260)。在冷卻晶圓10（S260）的過程中，可以冷卻晶圓10。藉由緩慢冷卻升高的溫度和加熱的晶圓10，可獲得退火效果。
因此，在冷卻晶圓10(S260)的過程中，經過升高的溫度和在進行退火(S250)過程中加熱的晶圓10，較佳的進行緩慢冷卻。此時，考慮到晶圓10的尺寸和特性，可以適當地選擇冷卻時間、每單位時間的冷卻速度等。
研磨薄膜層300(S270)可在完成冷卻晶圓10(S260)之後進行。在完成冷卻晶圓10(S260)之後，可藉由使用一個額外的研磨裝置，在晶圓10上進行研磨薄膜層300(S270)，晶圓10是從腔體中移出。
研磨薄膜層300(S270)的過程中，薄膜層300的上表面被研磨，特別地，主層320的上表面可被研磨。藉由研磨薄膜層300，可形成研磨表面330。
圖6係表示圖5的沉積薄膜層300(S230)的子步驟的流程圖。沉積薄膜層300(S230)可包含第一階段升溫(S231)和晶體成長(S232)。
在第一階段升溫(S231)過程中，藉由加熱容置有晶圓10的腔體的內部，可以將溫度提高到薄膜層300的沉積溫度。既然第一階段升溫（S231）是在完成形成氧化膜層200（S220）之後進行，將腔體的內部溫度和晶圓10的溫度將升高到薄膜層300的沉積溫度，以便在形成氧化膜層200在晶圓10上之後，沉積薄膜層300。
在晶體成長(S232)過程中，在完成第一階段升溫(S231)過程之後，可藉由噴射一氣體源在氧化膜層200的上表面，成長多晶矽晶體在氧化膜層200上。
在晶體成長(S232)過程中，當噴射一氣體源，晶種層310和主層320可隨後沉積在氧化膜層200上。在包括有晶種層310和主層320的薄膜層300沉積到預定厚度之後，可以進行研磨薄膜層300（S270）。
圖7係表示另一實施例的晶圓10的製造方法的圖表。圖7的圖表顯示在製造晶圓10的過程中腔體內的溫度隨時間的變化。
在本發明的實施例中，在形成氧化膜層200(S220)之後以及第一階段升溫(S231)之前，可在腔體中進行清洗來去除異物。清洗可能導致腔內溫度的暫時下降。
因此，在第一階段升溫(S231)過程中，如圖7所示，清洗腔體可能導致腔內溫度的波動。
在晶體成長(S232)步驟中，薄膜層300的沉積可單獨在第一區域進行，第一區域的薄膜層300的沉積溫度為950°C，然而如上所述，薄膜層300的沉積例如可單獨在第一區域和第二區域中進行。
獲得的圖表顯示在圖中，在第二階段升溫過程中，升高腔體的溫度來調整腔體內的溫度到退火溫度。在進行退火（S250）過程中，晶圓10可以在預定退火溫度下進行退火。
在冷卻晶圓10(S260)過程中，腔體內的溫度緩慢降低，來緩慢冷卻經升高的溫度以及經加熱的晶圓10。
圖8係表示另一實施例的晶圓10的製造方法，在不同條件下的翹曲度的試驗結果的圖表。圖9是顯示圖8的各條件的表格。
圖9的單一溫度區域是指在不改變溫度條件的情況下，進行沉積薄膜層300（S230）的情況，以及兩個溫度區域是指在不同區域的第一區域和第二區域中，分別進行沉積薄膜層300（S230）的情況。
如上所述，例如，薄膜層300的沉積溫度為925°C 至 1100°C。另外，沉積薄膜層300(S230)可在至少兩個區域單獨的進行，例如沉積溫度不同的一第一區域和一第二區域。特別地，第一區域的沉積溫度為925°C至1050°C，而且第二區域的沉積溫度為1050°C至1100°C。另外，在進行退火(S250)過程中，晶圓10的溫度為1100°C 至 1160°C，而且退火時間為30秒至60秒。
圖8顯示在前述之條件下的測試結果。圖8顯示次基板100的翹曲度、薄膜層300的翹曲度以及研磨後的薄膜層300的翹曲度，也就是說，對於研磨後的薄膜層，係薄膜層300經過研磨薄膜層(S270)的步驟。
考慮如圖8和圖9所示的測試結果。當在第一區域和第二區域中獨立地進行沉積薄膜層300（S230）時，隨著退火溫度的升高和退火時間的延長，薄膜層300和經研磨的薄膜層300的翹曲度可以減少。
在這種情況下，次基板100的翹曲度不遵循這種行為，而且次基板100的翹曲度不因為條件變化而受到很大的影響。
圖10係表示薄膜層300的退火時間和薄膜層的彎曲度(bow)之間的關係的試驗結果圖表。在圖10和圖11中，對於具有約2.2μm厚度的薄膜層300進行測試。
薄膜層300的彎曲度(bow)是定義為，在完整平面的情況下薄膜層300的中間表面和在彎曲的情況下薄膜層300的中間表面，兩者的最大距離，其中，中間表面是指設置在晶圓10的上表面和下表面的中間的表面，即形成晶圓10的厚度中心的表面。
從圖10所示的測試結果可以看出，隨著退火時間的增加，薄膜層300的彎曲度減小。特別地，當退火時間為30秒至60秒時，薄膜層300的彎曲度顯著降低。
圖11是表示薄膜層300的退火時間與薄膜層的翹曲度(warp)的關係的試驗結果圖。薄膜層300的翹曲度和如上所述的晶圓10的翹曲度一樣。
從圖11所示的測試結果可以看出，隨著退火時間的增加，薄膜層300的翹曲度減小。特別地，當退火時間為30秒至60秒時，薄膜層300的翹曲度顯著降低。
在本發明的實施例，進行退火(S250)有效地降低晶圓的翹曲度和彎曲度，從而產生高品質的晶圓。
圖12是顯示一實施例在單一溫度區域和兩個溫度區域中，進行沉積薄膜層300(S230)的沉積試驗，作為顆粒直徑的函數的結果的圖表。
顆粒可能代表在完成實施例的晶圓10的生產之後，存在於晶圓10的表面上的異物，或由於加工缺陷而在晶圓10的表面上產生的突起或凹槽。隨著顆粒的尺寸增加，晶圓10的品質惡化。
在測試中，測量晶圓10的上表面上存在的顆粒，也就是說測量薄膜層300的研磨表面330上存在的顆粒。測試條件和溫度條件顯示與圖9的圖表相同，參照圖9可以看出。
與此同時，在圖12的圖表中，y軸，即縱軸表示在測試晶圓上存在的顆粒之間，大於或等於0.16μm之顆粒的數量。在這種情況下，顆粒的尺寸意味著顆粒的直徑和最大長度，或代表顆粒尺寸的數字。
可以根據顆粒測量裝置而改變定義顆粒的標準，但是在測試中，使用相同的顆粒測量裝置在單一溫度區域和兩個溫度區域之間比較測試結果，藉此證實哪個區域更有利。
另外，將被測量的顆粒的尺寸定義為大於或等於0.16 um，並且相似的，雖然這樣的標準可以取決於顆粒測量裝置，使用相同的顆粒測量裝置進行測試。因此，使用相同的顆粒測量裝置在單一溫度區域和兩個溫度區域之間比較測試結果，藉此證實哪個區域更有利。
從圖12所示的測試結果可以看出，當在兩個溫度條件下進行沉積薄膜層300(S230)，也就是說，與在單一溫度條件下進行沉積的情況相比（即一個溫度區域），在兩個溫度區域下，可以減少大於或等於0.16μm之顆粒的數量。
因此在本發明的實施例中，在不同沉積溫度的至少兩個區域內單獨進行沉積薄膜層300(S230)，藉此有利地降低存在於晶圓10的表面上的顆粒尺寸，從而改善晶圓10的品質。
雖然本文中描述了幾個實施例，其他未描述的實施例仍可被實施。如上所述之實施例的技術內容可用各種形式組合，只要各種形式彼此兼容，並且可因此成為新的實施例。
10‧‧‧晶圓
100‧‧‧次基板
200‧‧‧氧化膜層
300‧‧‧薄膜層
310‧‧‧晶種層
320‧‧‧主層
330‧‧‧研磨表面
TH1‧‧‧厚度
TH2‧‧‧厚度
TH3‧‧‧厚度
TH4‧‧‧厚度
圖1係說明根據一實施例的晶圓的製造方法的一流程圖。 圖2係說明根據一實施例的晶圓的示意圖。 圖3係表示根據一實施例的晶圓的製造方法的圖表。 圖4係表示薄膜層的沉積溫度與晶圓翹曲的關係的試驗結果圖。 圖5係表示另一實施方式的晶圓的製造方法的流程圖。 圖6係表示圖5的薄膜層的沉積的子步驟的流程圖。 圖7係表示另一實施例的晶圓的製造方法的圖表。 圖8係表示另一實施例的晶圓的製造方法在不同條件下的翹曲度的試驗結果的圖表。 圖9係顯示圖8的各條件的表格。 圖10係表示一實施例的退火時間和薄膜層的翹曲(bow)之間的關係的試驗結果圖表。 圖11是表示一實施例的退火時間與薄膜層的翹曲度(warp)的關係的試驗結果圖。 圖12是顯示在單一溫度區域和兩個溫度區域中，進行沉積薄膜層的沉積試驗，作為顆粒直徑的函數的結果的圖表。

Claims (20)

  1. 一種晶圓的製造方法，包含： 晶錠成長以產生有一單晶矽結構的一晶錠； 藉由加工該晶錠產生一次基板； 沉積多晶矽以在該次基板上沉積一多晶矽結構的一薄膜層； 研磨一晶圓來研磨該薄膜層； 清潔該晶圓；以及 完成清潔該晶圓後進行後處理。
  2. 如請求項1之晶圓的製造方法，其中沉積多晶矽的步驟包含： 形成一氧化膜層在該次基板上；以及 沉積該薄膜層在該氧化膜層上； 其中沉積該薄膜層的步驟包含： 形成一晶種層在該氧化膜層上；以及 形成一主層在該晶種層上。
  3. 如請求項2之晶圓的製造方法，其中該主層包含一柱狀晶粒；藉由在一大氣壓力下沉積該薄膜層在該氧化膜層上；以及該薄膜層的沉積溫度為925°C 至 1100°C。
  4. 如請求項1之晶圓的製造方法，其中沉積該薄膜層的步驟是分別進行在沉積溫度為925°C 至 1050°C的一第一區域以及沉積溫度為1050°C 至 1100°C的一第二區域。
  5. 如請求項3之晶圓的製造方法，其中沉積該薄膜層的步驟藉由提供一氣體源到該氧化膜層來進行，沒有移除該氧化膜層。
  6. 如請求項2之晶圓的製造方法，其中形成該氧化膜層的步驟是藉由露出該次基板的一表面到外面的空氣中，該氧化膜層的厚度為 10Å 至 15Å；以及藉由沉積所形成之該薄膜層的厚度為1 μm 至 10 μm。
  7. 如請求項1之晶圓的製造方法，其中研磨該晶圓的步驟包含藉由研磨該薄膜層的一部分，形成一研磨表面在該薄膜層的上表面；其中藉由沉積形成厚度為1μm至10μm的該薄膜層來形成該研磨表面，然後沉積的該薄膜層的研磨厚度為0.1μm至1μm。
  8. 如請求項1之晶圓的製造方法，其中該多晶矽沉積的步驟包含： 形成一氧化膜層在該次基板上；以及 沉積該薄膜層在該氧化膜層上； 其中沉積該薄膜層的步驟是分別進行在有不同沉積溫度的至少兩個區域。
  9. 一種晶圓的製造方法，包含： 準備一次基板； 形成一氧化膜層在該次基板上； 沉積包含多晶矽的一薄膜層在該氧化膜層上；以及 對沉積有該薄膜層的該晶圓進行退火； 其中沉積該薄膜層的步驟包含： 一第一階段升溫，包含加熱一腔體的一內部，該腔體放置晶圓，將該腔體的溫度升高到該薄膜層的沉積溫度；以及 晶體成長，包含在該氧化膜層上噴射一氣體源以在該氧化膜層上生長一多晶矽晶體。
  10. 如請求項9之晶圓的製造方法，更包含： 在進行退火和晶體成長的步驟之間，一第二階段升溫，在該薄膜層沉積期間將該晶片的溫度升高到高於該薄膜層的沉積溫度。
  11. 如請求項9之晶圓的製造方法，其中沉積該薄膜層的步驟是分別進行在沉積溫度為925°C 至 1050°C的一第一區域以及沉積溫度為1050°C 至 1100°C的一第二區域。
  12. 如請求項9之晶圓的製造方法，更包含： 在進行退火之後冷卻該晶圓；以及 研磨該薄膜層的一上表面。
  13. 如請求項9之晶圓的製造方法，其中退火的步驟是該晶圓的溫度在1100℃至1160℃下進行退火30秒至60秒。
  14. 如請求項9之晶圓的製造方法，其中該次基板包含電阻係數為1 kΩcm 至 10 kΩcm的單晶矽。
  15. 一種晶圓，包含： 一次基板，包含單晶矽； 一氧化膜層形成在該次基板上；以及 一薄膜層形成在該氧化膜層上，該薄膜層包含多晶矽； 其中該次基板的電阻係數為1 kΩcm 至 10 kΩcm ；以及 該晶圓的翹曲控制在小於或等於50μm。
  16. 如請求項15之晶圓，其中用來沉積該薄膜層的該氣體源是三氯氫矽(SiHCl3 )。
  17. 如請求項15之晶圓，其中該晶圓的翹曲控制在小於或等於40 μm。
  18. 如請求項15之晶圓，其中該次基板包含硼(B)或磷(P)。
  19. 一種晶圓，包含： 一次基板，包含單晶矽； 氧化膜層形成在該次基板上；以及 一薄膜層形成在該氧化膜層上，該薄膜層包含多晶矽； 其中該次基板的電阻係數為1 kΩcm 至 10 kΩcm；以及該次基板的SFQR平整度控制在小於或等於0.08 μm。
  20. 如請求項19之晶圓，其中該晶圓的平整度(SFQR)控制在小於或等於0.05 μm。
TW106127277A 2016-08-11 2017-08-11 晶圓以及晶圓的製造方法 TWI655326B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??10-2016-0102269 2016-08-11
??10-2016-0102268 2016-08-11
KR1020160102268A KR20180017833A (ko) 2016-08-11 2016-08-11 웨이퍼 제조방법
KR1020160102269A KR101962174B1 (ko) 2016-08-11 2016-08-11 웨이퍼 제조방법
KR1020160104060A KR20180019853A (ko) 2016-08-17 2016-08-17 웨이퍼
??10-2016-0104060 2016-08-17

Publications (2)

Publication Number Publication Date
TW201823531A true TW201823531A (zh) 2018-07-01
TWI655326B TWI655326B (zh) 2019-04-01

Family

ID=61162293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127277A TWI655326B (zh) 2016-08-11 2017-08-11 晶圓以及晶圓的製造方法

Country Status (2)

Country Link
TW (1) TWI655326B (zh)
WO (1) WO2018030666A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
KR100270620B1 (ko) * 1992-10-19 2000-12-01 윤종용 다결정 실리콘 박막의 제조방법
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
CN1280891C (zh) * 2001-12-31 2006-10-18 台湾茂矽电子股份有限公司 非挥发性存储器结构及其制造方法
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
KR101051570B1 (ko) * 2009-01-29 2011-07-22 주식회사 엘지실트론 선택적 에피택시를 이용하여 휨이 제어된 에피택셜 웨이퍼 및 그 제조 방법
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Also Published As

Publication number Publication date
WO2018030666A1 (ko) 2018-02-15
TWI655326B (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
KR101155029B1 (ko) 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼
CN107533959B (zh) 外延硅晶片的制造方法
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
JP2008532315A (ja) バッフル・ウェーハおよびそのために使用されるランダム配向した多結晶シリコン
JP5757088B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP7161158B2 (ja) ダイヤモンド基板層の製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
CN207362367U (zh) 外延涂覆的硅晶片
TWI655326B (zh) 晶圓以及晶圓的製造方法
KR101485830B1 (ko) 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법
JP2014024701A (ja) 炭化珪素基板の製造方法
CN108447772A (zh) 一种coolmos用硅外延片的制造方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
KR101962174B1 (ko) 웨이퍼 제조방법
JP4655861B2 (ja) 電子デバイス用基板の製造方法
KR101029140B1 (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
TWI665342B (zh) 單晶矽半導體晶圓及製造半導體晶圓的方法
KR20180019853A (ko) 웨이퍼
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
TWI474389B (zh) 矽磊晶晶圓的製造方法
KR20180017833A (ko) 웨이퍼 제조방법
JP2021031363A (ja) 炭化ケイ素多結晶基板の製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片