TW201810556A - 具有穿模冷卻通道之半導體裝置總成 - Google Patents

具有穿模冷卻通道之半導體裝置總成 Download PDF

Info

Publication number
TW201810556A
TW201810556A TW106119235A TW106119235A TW201810556A TW 201810556 A TW201810556 A TW 201810556A TW 106119235 A TW106119235 A TW 106119235A TW 106119235 A TW106119235 A TW 106119235A TW 201810556 A TW201810556 A TW 201810556A
Authority
TW
Taiwan
Prior art keywords
die
cavity
semiconductor device
encapsulant
device assembly
Prior art date
Application number
TW106119235A
Other languages
English (en)
Other versions
TWI672775B (zh
Inventor
布萊德利 R 比茲
曉 李
傑斯皮德 S 甘德席
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201810556A publication Critical patent/TW201810556A/zh
Application granted granted Critical
Publication of TWI672775B publication Critical patent/TWI672775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文中揭示具有堆疊半導體晶粒及包含蒸氣室之熱傳遞裝置之半導體裝置總成。在一項實施例中，一半導體裝置總成包含具有一基區之一第一半導體晶粒、在該基區處之至少一個第二半導體晶粒，及附接至該第一晶粒及該第二晶粒之一熱傳遞裝置。該熱傳遞裝置包含至少部分包圍該第二晶粒之一囊封劑及形成於該囊封劑中之一通路。該囊封劑至少部分界定鄰近該第一晶粒之一周邊區之一冷卻通道。該通路包含至少部分填充該通道之一工作流體及/或一固體熱導體。

Description

具有穿模冷卻通道之半導體裝置總成
所揭示之實施例係關於半導體裝置總成，且特定言之係關於具有具一穿模冷卻通道之一封裝罩殼之半導體裝置總成。 包含記憶體晶片、微處理器晶片及成像器晶片之封裝半導體晶粒通常包含安裝在一基板上且圍封在一塑膠保護罩中之一半導體晶粒。晶粒包含功能構件(諸如記憶體胞、處理器電路及成像器裝置)，以及電連接至該等功能構件之焊墊。焊墊可電連接至保護罩外部之端子以允許晶粒連接至更高層級電路。 半導體製造商不斷減小晶粒封裝之大小以配合在電子裝置之空間限制內，同時亦增大各封裝之功能能力以滿足操作參數。用於增大一半導體封裝之處理能力而不實質上增大由封裝覆蓋之表面積(即，封裝之「佔據面積」)之一個方法係在一單一封裝中將多個半導體晶粒垂直地彼此上下堆疊。可藉由使用矽穿孔(TSV)將個別晶粒之焊墊與鄰近晶粒之焊墊電耦合而使此等垂直堆疊封裝中之晶粒互連。在垂直堆疊封裝中，產生之熱難以消散，此增大個別晶粒、其間之接面及封裝整體之操作溫度。此可導致堆疊晶粒在許多類型之裝置中達到超出其等最大操作溫度(Tmax )之溫度。
下文中描述具有形成在一封裝罩殼之一囊封劑(例如，包覆模製件)中之一穿模冷卻通道之半導體裝置總成之數個實施例之特定細節。在下文中描述之各種實施例中，穿模冷卻通道包含可促成來自一半導體裝置總成之一或多個半導體晶粒之熱傳遞之一熱導體。術語「半導體裝置」通常係指包含半導體材料之一固態裝置。舉例而言，一半導體裝置可包含一半導體基板、晶圓或自一晶圓或基板單粒化之晶粒。貫穿揭示內容，大致在半導體晶粒之內容背景中描述半導體裝置；然而，半導體裝置不限於半導體晶粒。 術語「半導體裝置封裝」可指代具有併入至一通用封裝中之一或多個半導體裝置之一配置。一半導體封裝可包含部分或完全囊封至少一個半導體裝置之一外殼或罩殼。一半導體裝置封裝亦可包含承載一或多個半導體裝置且附接至罩殼或以其他方式併入至罩殼中之一中介層基板。術語「半導體裝置總成」可指代一或多個半導體裝置、半導體裝置封裝及/或基板(例如，中介層、支撐件或其他適合基板)之一總成。舉例而言，可以離散封裝形式、條或矩陣形式及/或晶圓面板形式製造半導體裝置總成。如本文中使用，術語「垂直」、「橫向」、「上」及「下」可指代半導體裝置中之構件鑑於圖中展示之定向之相對方向或位置。舉例而言，「上」或「最上方」可指代與另一構件相比，定位為更接近一頁面之頂部之一構件。然而，此等術語應廣泛解釋為包含具有其他定向(諸如顛倒或傾斜定向)之半導體裝置，其中頂部/底部、上方/下方、之上/之下、上/下及左/右可取決於定向而互換。 圖1A係根據本技術之一實施例組態之一半導體裝置總成100 (「總成100」)之一剖面圖，且圖1B係該半導體裝置總成100之俯視平面圖。參考圖1A，總成100包含：一封裝支撐基板102 (例如，一中介層)；一第一半導體晶粒104，其在支撐基板102上；複數個第二半導體晶粒106，其等安裝至第一晶粒104；及一熱傳遞裝置(TTD) 108，其在第一晶粒104及第二晶粒106上方。第一晶粒104包含一基區118及鄰近該基區118之一周邊區120 (熟習此項技術者稱為一「邊沿(porch)」或「托架(shelf)」)。將第二晶粒106配置在基區118上之一堆疊124 (「晶粒堆疊124」)中。 TTD 108包含一囊封劑110，該囊封劑110具有：一上表面112；一通路148，其形成在上表面112中；及一散熱器(例如，一蓋105)，其耦合至上表面112。囊封劑110形成至少部分包圍晶粒堆疊124及第一晶粒104之周邊區120之一外部分107之一保護罩殼153。罩殼153包含內側壁部分114a及外側壁部分114b (統稱為「側壁114」)。側壁114至少部分界定一空腔，或冷卻通道150，諸如一孔、一溝槽、一空腔或囊封劑110中之類似構件。通道150具有緊鄰囊封劑110之上表面112之一開口152。空腔150自上表面112延伸至定位在通道之基底處之一下表面113。在一些實施例中，下表面113可為第一晶粒104之一作用表面。在下文中描述之一項實施例中，作用表面可為在於第一晶粒104上形成囊封劑110之前，形成於該第一晶粒104之周邊區120上之一導電構件(諸如一金屬跡線或接觸墊)之一表面。在下文中描述之其他實施例中，下表面113可為至少部分覆蓋周邊區120處之一作用表面之一界面材料(未展示)(諸如熱導體或一介電間隔材料)之一表面。 通路148包含至少部分填充通道150且與處於通道150之基底處之下表面113直接接觸之一熱導體。在圖1A中，熱導體係經組態以將第一晶粒104之周邊區120與蓋105熱耦合之一工作流體122 (例如，一介電流體)。可用一黏著劑123將蓋105附接至囊封劑110之上表面112。舉例而言，適合黏著劑可包含一熱界面材料(「TIM」)或含有(例如)摻雜有導電材料及/或相變材料之聚矽氧基潤滑脂、凝膠或黏著劑之其他黏著劑。蓋105可包含一冷凝器、一散熱片、一散熱件及/或用於散熱之其他結構。工作流體122可為通常不導電之一介電流體，諸如一介電液體或油(例如，一矽油)。舉例而言，工作流體122可由全氟碳化物、氫氟醚、單氟酮及/或增大電阻且防止工作流體122干擾總成100之電氣操作之其他成分構成。在一項實施例中，工作流體122可為可購自明尼蘇達州Maplewood之3M公司之一Novec Engineered Fluid™。在下文中描述之各種實施例中，工作流體122及蓋105形成經組態以將熱傳遞遠離第一晶粒104之周邊區120至總成100外部之周圍環境之一浸沒冷卻系統之部分。 囊封劑110可包含一環氧樹脂或可經模製或塑形以藉由轉移模製或壓縮模製而形成罩殼153之其他適合材料。囊封劑110可包含經選擇以具有適合導熱性、黏著性、耐化學性、強度及/或其他性質之各種添加劑(例如，耦合劑、固化促進劑、矽石填充劑(諸如氧化鋁填充劑)等)。可藉由蝕刻、雷射切割、鋸切或以其他方式移除囊封劑110之鄰近晶粒堆疊124及第一晶粒104之周邊區120之部分而形成通道150。在一些實施例中，通道150可具有在約200 μm至約1,000 μm之範圍中(例如，500 μm)之一寬度w1 ，及在約500 μm至約1,500 μm之範圍中(例如，700 μm或1100 μm)之一高度h1 。 第一晶粒104及第二晶粒106可包含各種類型之半導體組件及功能構件，諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、快閃記憶體、其他形式之積體電路記憶體、處理電路、成像組件及/或其他半導體構件。在各種實施例中，舉例而言，總成100可經組態為一混合記憶體立方體(HMC)，其中堆疊之第二晶粒106係DRAM晶粒或提供資料儲存之其他記憶體晶粒且第一晶粒104係在HMC內提供記憶體控制(例如，DRAM控制)之一高速邏輯晶粒。在其他實施例中，第一晶粒104及第二晶粒106可包含其他半導體組件及/或晶粒堆疊124中之個別第二晶粒106之半導體組件可能不同。在圖1A中圖解說明之實施例中，第一晶粒104包含形成在周邊區120中之一積體電路128。在一項實施例中，周邊區120中之積體電路128之部分可包含在操作期間產生相對大量熱之一或多個電路組件，諸如串列/解串列(SERDES)電路。在一相關實施例中，在操作期間產生相對較少量熱之電路組件可經定位遠離周邊區及/或在晶粒堆疊124正下方。 晶粒堆疊124可藉由複數個導電元件130 (例如，銅柱、焊料凸塊及/或其他導電構件)電耦合至封裝支撐基板102且彼此電耦合。第一晶粒104及第二晶粒106之各者可包含在相對側上耦合至導電元件130之複數個矽穿孔(TSV) 131。除電氣通信以外，導電元件130及TSV 131將熱至少垂直地傳遞遠離晶粒堆疊124且朝向蓋105。在一些實施例中，總成100亦可包含填隙地定位在第一晶粒104與第二晶粒106之間之複數個導熱元件或「虛設元件」(未展示)以進一步促成透過晶粒堆疊124之熱傳遞。此等虛設元件可在結構及組合物方面至少大致類似於導電元件130及/或TSV 131，惟其等未電耦合至第一晶粒104及第二晶粒106之功能電路除外。 總成100可進一步包含第二晶粒106之各者之間及第一晶粒104與底部第二晶粒106之間之一底膠填充材料134以在導電元件130之間提供機械支撐及電隔離。底膠填充材料134可形成在緊鄰第一晶粒104之一區中自晶粒堆疊124向外延伸之一填角136。在一些實施例中，囊封劑110可符合填角136之形狀。在其他實施例中，填角136可經部分蝕刻或移除以增大通路148之相對寬度w1 。 圖1B更詳細地展示通道150，其中出於圖解說明之目的自總成100移除蓋105 (圖1A)。工作流體122 (圖1A)可經由囊封劑110中之開口152滴注至通道150中及下表面113上方。在圖1B中，通道150包圍晶粒堆疊124之一外周長P1 (以虛線展示)。在其他實施例中，通道150不完全包圍晶粒堆疊124。舉例而言，在圖2中展示之一項實施例中，一通路248a之一通道可為形成在囊封劑110中且在晶粒堆疊124之非所有側(例如，一左手側225a)上方延伸之一長形溝槽250a。在一些實施例中，另一通路248b可形成在晶粒堆疊124之一或多個其他側(例如，一右手側225b)上方之囊封劑110中。通路248b可形成在類似於溝槽250a之一溝槽250b (統稱為「溝槽250」)中。在圖2之實例中，溝槽250彼此橫向隔開，且該兩者皆用工作流體122 (圖1A)填充。囊封劑110可包含在溝槽250之間且沿著晶粒堆疊124之相對側225c及225d延伸之外側壁部分214a及214b (統稱為「側壁214」)。 在圖3中展示之另一實施例中，一通路348a之一空腔可為形成在囊封劑110中之一孔350a (例如，一圓形、方形或矩形孔)。孔350a可經定位為緊鄰一鄰近通路348b之另一孔350b。在圖3中，其他通路348c及對應孔350c形成在囊封劑110中且沿著晶粒堆疊124之各個側排列。囊封劑110包含在個別孔350a至350c之間且將個別通路348a至348c彼此分離之個別分離器部分314 (「分離器314」)。孔350a至350c可各自用工作流體122 (圖1A)填充。在下文中描述之一項實施例中，孔、溝槽、通道及/或其他空腔可形成在定位於晶粒堆疊124上方之囊封劑之一上部區315中。 在各種實施例中，囊封劑中之通道之形狀、大小(例如，寬度)、位置及/或數目可經選擇以增大囊封劑110之附接強度。返回參考圖1A，在一些實施例中，一較小通道150及/或沿著晶粒堆疊124之周長P1 (圖1B)分佈之較少數目之較小通道可增加囊封劑110與總成100之各種組件(諸如蓋105、支撐基板102、第一晶粒104、第二晶粒106之一或多者及/或填角136)之間之表面間接觸量。另外或替代地，側壁114、側壁214 (圖2)、分離器314 (圖3)及/或形成在囊封劑110中之其他構件之一或多者可經定尺寸及/或經定位以提供適合結構加固。在一些實施例中，增大之表面間接觸及/或結構加固可防止囊封劑在製造期間塌陷、摺疊及/或層離，諸如在將蓋105安裝於囊封劑110上時及/或在將工作流體122滴注於一通道或一通路之其他流體容納構件中時。 圖4係根據本技術之另一實施例組態之一半導體裝置總成400 (「總成400」)之一剖面圖。總成400可包含大致類似於上文中參考圖1A至圖3描述之半導體裝置總成之構件。舉例而言，總成400包含具有形成在囊封劑110中之一通路448之一TTD 408。然而，在圖4中，TTD 408包含耦合至囊封劑110之上表面112之一冷凝器結構405 (「冷凝器405」)。 可使用(例如)一黏著劑(未展示)(諸如一TIM)將冷凝器405附接至上表面112。冷凝器405包含具有一內表面465之一外壁462，及定位在該內表面465處之一冷凝區468。外壁462界定經由開口152流體地耦合至囊封劑110中之通道150之一空腔或內部隔室467。在一些實施例中，可自導熱材料(諸如銅、鋁、陶瓷材料或具有適合高導熱性之其他材料)形成外壁462。在一項實施例中，自經捲曲或彎曲以界定隔室467之形狀之擠出金屬形成外壁462。在另一實施例中，自藉由銅焊或其他金屬結合程序結合在一起之導電金屬部件形成隔室467。 在一些實施例中，冷凝器405可包含附接至或一體地形成在外壁462中之其他結構及/或構件。舉例而言，冷凝器405可包含一額外散熱片(未展示)(諸如導熱鰭片)，或外壁462可由一半導體材料(例如，矽)製成。在一些實施例中，外壁462可包含具有一開口472之一進口470，工作流體122穿過該開口472施配至隔室467及囊封劑110中之通道150中。可用密封(例如，氣密地密封) TTD 408之內部空腔之一插塞474 (例如，一金屬或塑膠插塞)罩蓋流體進口470。在一些實施例中，插塞474可能可自開口472移除，使得可透過進口470補充工作流體122。在其他實施例中，可永久地密封外壁462。 冷凝區468延伸於囊封劑110之通道150及上表面112上方之內表面465之一部分上方。在一些實施例中，冷凝區468可包含經組態以沿著內表面465芯吸經冷凝(即，液相)流體以將流體返回至定位在冷凝區468下方之流體之貯集器之一芯吸構件(例如，一網狀物)。在圖4中，工作流體122完全填充通道150，且至少部分填充隔室467。在其他實施例中，工作流體122可完全填充隔室467。替代地，隔室467可大致為空且可用工作流體122部分或完全填充通道150。 通路448進一步包含在第一晶粒104之周邊區120之一表面419上方且在通道150中之側壁114上方之一界面材料或導熱襯裏480。在一些實施例中，導熱襯裏480可包含一無電鍍或電鍍銅(例如，多孔銅)、一焊膏及/或一燒結銀膏。導熱襯裏之材料可經選擇以具有一高導熱性以促成熱傳遞。舉例而言，銅、焊膏及燒結銀膏可分別具有300 W/mk、58 W/mk及175 W/mk之導熱性。在額外或替代實施例中，導熱襯裏480可包含一各向同性/各向異性黏著劑、一陶瓷材料或一TIM。在一些實施例中，導熱襯裏480可塗佈一超薄濕氣障壁及/或介電障壁(諸如CVD沈積之聚對二甲苯)。 在操作中，當總成400被加熱至一高溫及/或在一高溫下操作時，第一晶粒104將熱自周邊區120傳遞至緊鄰通道150之工作流體122中，如藉由箭頭F展示。在一些實施例中，由晶粒堆疊124產生之熱亦可透過上覆於堆疊124之囊封劑110之一上部區415傳遞至工作流體122中。當工作流體122被加熱超過其蒸發溫度時，流體蒸發，如藉由箭頭H展示。汽相流體擴散至冷凝區468中，其中其歸因於此區中之相對較低溫度而冷凝。當工作流體122冷凝時，其潛熱被傳遞至冷凝器405之外壁462，其繼而將潛熱傳遞至總成400外之外部環境。蒸發冷卻可繼續，此係因為經冷凝工作流體122在通道150及隔室467中重新加熱並蒸發且再次在冷凝區468中冷凝。 圖5係根據本技術之另一實施例組態之一半導體裝置總成500 (「總成500」)之一剖面圖。總成500可包含大致類似於上文中參考圖1A至圖4描述之半導體裝置總成之構件。舉例而言，總成500包含一TTD 508，該TTD 508具有一囊封劑510及一通路548，該通路548具有形成在一囊封劑510中且用工作流體122填充之一通道550。然而，在圖5中，通路548包含在通道550之基底處覆蓋第一晶粒104之周邊區120之一間隔材料558 (例如，一介電材料)。間隔材料558可包括囊封劑510之一部分。在一些實施例中，間隔材料558可為在於囊封劑510中形成通道550之後剩餘之囊封劑510之一部分。在各種實施例中，通道550在一囊封程序(諸如膜輔助模製、空腔直接注入模製等)期間經部分或完全塑形或模製。在其他實施例中，通道550可在囊封之後諸如使用機械、化學及/或雷射方法透過切割、蝕刻、消融及/或其他材料移除程序形成。在各種實施例中，當囊封劑呈離散封裝形式、呈條或矩陣形式或呈晶圓面板形式時，通道可形成在囊封劑中。 間隔材料558可經組態以在工作流體122與第一晶粒104之周邊區120之間提供一導熱路徑，同時亦使周邊區120電絕緣。間隔材料558可具有經組態以使周邊區120處之一作用表面電絕緣之一厚度及/或組合物。在一些實施例中，間隔材料558可在其中工作流體122比一傳統介電流體更導電之情況中提供電絕緣。在此等實施例中，工作流體122可包含乙二醇或易於增大導電性之其他成分。 圖6係根據本技術之另一實施例組態之一半導體裝置總成600 (「總成600」)之一剖面圖。總成600可包含大致類似於上文中參考圖1A至圖5描述之半導體裝置總成之構件。舉例而言，總成600包含一TTD 608，該TTD 608具有一第一通路648a，該第一通路648a具有形成在一囊封劑610中且用工作流體122填充之一第一通道650a。然而，在圖6中，TTD 608包含形成在晶粒堆疊124上方之囊封劑610之一上部區615中之複數個第二通路648b。第二通路648b之各者延伸至處於上部區615中且定位在相對側壁部分614之間之一對應第二通道650b中。用工作流體122填充第二通道650b。通路648a及648b之各者包含處於對應通道650a及650b之基底處之一間隔材料658。在其他實施例中，間隔材料658可自第一通路648a及/或第二通路648b省略。替代地，個別通路648a及648b可包含除間隔材料658以外或代替間隔材料658之一金屬襯裏。 圖7係根據本技術之另一實施例組態之一半導體裝置總成700 (「總成700」)之一剖面圖。總成700可包含大致類似於上文中參考圖1A至圖6描述之半導體裝置總成之構件。舉例而言，總成700包含具有一通路748之一TTD 708，其中該通路748包含形成在一囊封劑710中之一通道750。然而，在圖7中，用包括代替工作流體122 (圖1)之一固體填充材料722之一熱導體填充通道750。固體填充材料722可包含在蓋105與第一晶粒104之周邊區120之間延伸之一金屬芯745 (諸如一銅芯焊球)。金屬芯745具有藉由一第一導電材料736a耦合至周邊區120之一下部分746，及藉由一第二導電材料736b耦合至蓋105之一內表面729之一上部分747。舉例而言，第一導電材料及第二導電材料可包含金屬焊料、一導電膏、一TIM或類似者。在圖7中，第一晶粒104之周邊區120包含提供第一導電材料736a所附接(例如，焊接)至之一表面之一接觸墊726 (例如，一金屬墊)。在一些實施例中，接觸墊726可為未電連接至積體電路128或第一晶粒104之其他電氣構件之一虛設墊。 在其他實施例中，總成700可包含形成在囊封劑710之一上部區715中且以類似於通路750之一方式用一固體填充材料(未展示)填充之一或多個額外通路751 (以虛線展示)。額外通路751可完全延伸穿過上部區715以接觸晶粒堆疊124之最上方第二晶粒106，或部分延伸穿過上部區715以在通路751與最上方第二晶粒106之間留下一間隔材料，如上文中論述。 上文中參考圖1A至圖7描述之堆疊半導體裝置總成之任一者可併入至大量更大及/或更複雜系統(其之一代表性實例係圖8中示意性地展示之系統890)之任一者中。系統890可包含一半導體裝置總成800、一電源892、一驅動器894、一處理器896及/或其他子系統或組件898。半導體裝置總成800可包含大致類似於上文中參考圖1A至圖7描述之半導體裝置總成之構件，且可因此包含增強散熱之各種構件。所得系統890可執行多種功能之任一者，諸如記憶體儲存、資料處理及/或其他適合功能。相應地，代表性系統890可包含(不限制於)手持裝置(例如，行動電話、平板電腦、數位閱讀器及數位音訊播放器)、電腦、車輛、儀器及其他產品。系統890之組件可容置於一單一單元中或分佈遍及多個、互連單元(例如，透過一通信網路)。系統890之組件亦可包含遠端裝置及多種電腦可讀媒體之任一者。 自前述內容，將瞭解本文中已出於圖解說明之目的描述技術之特定實施例，但可作出各種修改而不偏離揭示內容。此外，儘管關於HMC描述半導體晶粒總成之許多實施例，然而在其他實施例中，半導體晶粒總成可經組態為其他記憶體裝置或其他類型之堆疊晶粒總成。另外，在特定實施例之內容背景中描述之新技術之特定態樣亦可在其他實施例中組合或免除。此外，儘管與新技術之特定實施例相關聯之優點已在彼等實施例之內容背景中描述，然而其他實施例亦可展現此等優點且並非全部實施例必定需要展現此等優點以落在技術之範疇內。相應地，揭示內容及相關聯之技術可涵蓋本文中未明確展示或描述之其他實施例。
100‧‧‧半導體裝置總成
102‧‧‧封裝支撐基板
104‧‧‧第一半導體晶粒
105‧‧‧蓋
106‧‧‧第二半導體晶粒
107‧‧‧外部分
108‧‧‧熱傳遞裝置(TTD)
110‧‧‧囊封劑
112‧‧‧上表面
113‧‧‧下表面
114a‧‧‧內側壁部分
114b‧‧‧外側壁部分
118‧‧‧基區
120‧‧‧周邊區
122‧‧‧工作流體
123‧‧‧黏著劑
124‧‧‧晶粒堆疊
128‧‧‧積體電路
130‧‧‧導電元件
131‧‧‧矽穿孔(TSV)
134‧‧‧底膠填充材料
136‧‧‧填角
148‧‧‧通路
150‧‧‧空腔/冷卻通道
152‧‧‧開口
153‧‧‧保護罩殼
214a‧‧‧外側壁部分
214b‧‧‧外側壁部分
225a‧‧‧左手側
225b‧‧‧右手側
225c‧‧‧相對側
225d‧‧‧相對側
248a‧‧‧通路
248b‧‧‧通路
250a‧‧‧溝槽
250b‧‧‧溝槽
314‧‧‧分離器部分
315‧‧‧上部區
348a‧‧‧通路
348b‧‧‧通路
348c‧‧‧通路
350a‧‧‧孔
350b‧‧‧孔
350c‧‧‧孔
400‧‧‧半導體裝置總成
405‧‧‧冷凝器結構
408‧‧‧熱傳遞裝置(TTD)
415‧‧‧上部區
419‧‧‧表面
448‧‧‧通路
462‧‧‧外壁
465‧‧‧內表面
467‧‧‧內部隔室
468‧‧‧冷凝區
470‧‧‧進口
472‧‧‧開口
474‧‧‧插塞
480‧‧‧導熱襯裏
500‧‧‧半導體裝置總成
508‧‧‧熱傳遞裝置(TTD)
510‧‧‧囊封劑
548‧‧‧通路
550‧‧‧通道
558‧‧‧間隔材料
600‧‧‧半導體裝置總成
608‧‧‧熱傳遞裝置(TTD)
610‧‧‧囊封劑
614‧‧‧側壁部分
615‧‧‧上部區
648a‧‧‧第一通路
648b‧‧‧第二通路
650a‧‧‧第一通道
650b‧‧‧第二通道
658‧‧‧間隔材料
700‧‧‧半導體裝置總成
708‧‧‧熱傳遞裝置(TTD)
710‧‧‧囊封劑
715‧‧‧上部區
722‧‧‧固體填充材料
726‧‧‧接觸墊
729‧‧‧內表面
736a‧‧‧第一導電材料
736b‧‧‧第二導電材料
745‧‧‧金屬芯
746‧‧‧下部分
747‧‧‧上部分
748‧‧‧通路
750‧‧‧通道
751‧‧‧額外通路
800‧‧‧半導體裝置總成
890‧‧‧系統
892‧‧‧電源
894‧‧‧驅動器
896‧‧‧處理器
898‧‧‧其他子系統或組件
w1‧‧‧ 寬度
h1‧‧‧ 高度
P1‧‧‧ 外周長
圖1A及圖1B分別為展示根據本技術之一實施例組態之具有一冷卻通道之一半導體裝置總成之剖面圖及俯視圖。 圖2及圖3係展示根據本技術之實施例組態之具有穿模及其他冷卻構件之半導體裝置總成之俯視圖。 圖4至圖7係展示根據本技術之實施例組態之具有穿模及其他冷卻構件之半導體裝置總成之剖面圖。 圖8係展示根據本技術之實施例之包含一半導體裝置之一系統之一示意圖。
100‧‧‧半導體裝置總成
102‧‧‧封裝支撐基板
104‧‧‧第一半導體晶粒
105‧‧‧蓋
106‧‧‧第二半導體晶粒
107‧‧‧外部分
108‧‧‧熱傳遞裝置(TTD)
110‧‧‧囊封劑
112‧‧‧上表面
113‧‧‧下表面
114a‧‧‧內側壁部分
114b‧‧‧外側壁部分
118‧‧‧基區
120‧‧‧周邊區
122‧‧‧工作流體
123‧‧‧黏著劑
124‧‧‧晶粒堆疊
128‧‧‧積體電路
130‧‧‧導電元件
131‧‧‧矽穿孔(TSV)
134‧‧‧底膠填充材料
136‧‧‧填角
148‧‧‧通路
150‧‧‧空腔/冷卻通道
152‧‧‧開口
153‧‧‧保護罩殼
w1‧‧‧寬度
h1‧‧‧高度

Claims (36)

  1. 一種半導體裝置總成，其包括： 一第一半導體晶粒，其具有一基區及鄰近該基區之一周邊區； 至少一個第二半導體晶粒，其在該基區處；及 一熱傳遞裝置，其附接至該第一晶粒及該第二晶粒，該熱傳遞裝置包含：一囊封劑，其至少部分包圍該第二晶粒；形成在該囊封劑中之一通路，該通路至少部分界定鄰近該第一晶粒之該周邊區之一空腔；及一工作流體，其至少部分填充該空腔。
  2. 如請求項1之半導體裝置總成，其中： 該囊封劑包含一上表面； 該空腔包含形成在該上表面中之一開口；且 該熱傳遞裝置進一步包含附接至該上表面且覆蓋該空腔之該開口之一散熱器。
  3. 如請求項2之半導體裝置總成，其中： 該通路包含一界面材料； 該界面材料在該第一晶粒之該周邊區與該工作流體之間；且 該工作流體與該界面材料直接接觸。
  4. 如請求項1之半導體裝置總成，其中該第一晶粒之該周邊區包含一作用表面，且其中該作用表面與該工作流體直接接觸。
  5. 如請求項1之半導體裝置總成，其中該第一晶粒之該周邊區包含一導電構件，且其中該導電構件與該工作流體直接接觸。
  6. 如請求項1之半導體裝置總成，其中： 該囊封劑包含一上表面； 該空腔包含形成在該上表面中之一開口；且 該熱傳遞裝置進一步包含附接至該上表面且經由該開口與該空腔流體連通之一冷凝器結構。
  7. 如請求項6之半導體裝置總成，其中： 該冷凝器結構包含一外壁； 該外壁界定一內部隔室；且 該工作流體至少部分填充該隔室。
  8. 如請求項1之半導體裝置總成，其中該第二晶粒具有一外周長，且其中該囊封劑包含該外周長與該空腔之間之一側壁部分。
  9. 如請求項8之半導體裝置總成，其中該空腔係包圍該第二晶粒之該外周長之一通道。
  10. 如請求項1之半導體裝置總成，其中： 該空腔係一第一孔； 該囊封劑至少部分界定緊鄰該第一孔之一第二孔；且 該工作流體至少部分填充該第二孔。
  11. 如請求項1之半導體裝置總成，其中： 該第二晶粒包含一第一側及與該第一側相對之一第二側； 該空腔係在該第二晶粒之該第一側上方延伸之一第一溝槽； 該囊封劑至少部分界定在該第二晶粒之該第二側上方延伸之一第二溝槽；且 該工作流體至少部分填充該第二溝槽。
  12. 如請求項1之半導體裝置總成，其中： 該空腔係一第一空腔； 該囊封劑包含該第二晶粒上方之一上部區； 該囊封劑在該上部區中界定一第二空腔；且 該工作流體至少部分填充該第二空腔。
  13. 一種半導體裝置總成，其包括： 複數個半導體晶粒，其等包含一第一晶粒及該第一晶粒上之一第二晶粒堆疊；及 一囊封劑，其至少部分囊封該複數個半導體晶粒，該囊封劑包含在該第一晶粒及該第二晶粒堆疊之至少一者之一區上方界定一空腔之第一側壁及第二側壁；及 一熱導體，其至少部分填充該空腔。
  14. 如請求項13之半導體裝置總成，其中該熱導體包含一介電流體。
  15. 如請求項13之半導體裝置總成，其中： 該空腔係第一空腔； 該第一空腔經定位在該第一晶粒之一第一區上方； 該囊封劑進一步包含在該第二晶粒堆疊之一第二區上方界定一第二空腔之第三側壁及第四側壁；且 該第一晶粒之該第一區在該第二晶粒堆疊之該第二區周邊。
  16. 如請求項15之半導體裝置總成，其中該熱導體包括一介電流體，該介電流體至少部分填充該第一空腔及該第二空腔。
  17. 如請求項15之半導體裝置總成，其中該熱導體包括一固體填充材料，該固體填充材料至少部分填充該第一空腔及該第二空腔。
  18. 如請求項13之半導體裝置總成，其中該熱導體包含一固體填充材料。
  19. 如請求項18之半導體裝置總成，其中： 該囊封劑進一步包含一上表面； 該第一晶粒具有該上表面下方之一周邊區； 該空腔延伸於該周邊區與該囊封劑之該上表面之間；且 該半導體裝置總成進一步包含附接至該上表面之一散熱器。
  20. 如請求項19之半導體裝置總成，其中該熱導體包含一固體填充材料，該固體填充材料將該第一晶粒之該周邊區熱耦合至該散熱器。
  21. 如請求項20之半導體裝置總成，其中該固體填充材料經焊接至該散熱器及該第一晶粒之該周邊區之至少一者。
  22. 如請求項19之半導體裝置總成，其中該熱導體包含一介電流體，該介電流體將該第一晶粒之該周邊區熱耦合至該散熱器。
  23. 如請求項13之半導體裝置總成，其中該等第二晶粒係記憶體晶粒。
  24. 如請求項23之半導體裝置總成，其中該第一晶粒係一邏輯晶粒。
  25. 一種用於製造一半導體裝置總成之方法，其包括： 將一半導體晶粒堆疊至少部分囊封在一囊封劑中，其中該半導體晶粒堆疊包含具有一第一晶粒及該第一晶粒上之一第二晶粒堆疊之複數個半導體晶粒；及 在該囊封劑中形成一通路，其中形成該通路包含： 在該囊封劑中形成一空腔，其中該空腔鄰近該第一晶粒之一周邊區，且 將一熱導體至少沈積在該空腔中。
  26. 如請求項25之方法，其中沈積該熱導體包含：滴注一工作流體於該空腔中。
  27. 如請求項25之方法，其中： 形成該通路進一步包含透過該空腔將一界面材料沈積在該第一晶粒之該周邊區上方；且 沈積該熱導體包含在沈積該界面材料之後滴注一工作流體於該空腔中。
  28. 如請求項25之方法，其進一步包括在該空腔之基底處形成一介電間隔件，其中該介電間隔件在該熱導體與該第一晶粒之該周邊區之間。
  29. 如請求項28之方法，其中該介電間隔件包括該囊封劑之一部分。
  30. 如請求項25之方法，其進一步包括將一散熱器定位在該空腔之一開口上方且將該散熱器附接至該囊封劑。
  31. 如請求項30之方法，其中該散熱器係具有與該空腔熱連通之一內部隔室之一冷凝器結構，且其中沈積該熱導體包含滴注一工作流體於該空腔及該內部隔室中。
  32. 如請求項25之方法，其中沈積該熱導體包含：將一固體填充材料沈積在該空腔中。
  33. 如請求項32之方法，其中形成該通路進一步包含：將該固體填充材料焊接至該空腔內之該周邊區之一表面。
  34. 如請求項25之方法，其中該形成該空腔包含：在一封裝罩殼中形成一通道，其中該封裝罩殼至少部分包圍該半導體晶粒堆疊。
  35. 如請求項25之方法，其進一步包括： 在一半導體晶圓上方形成該囊封劑；及 在該囊封劑中形成複數個通道，其中通道之一者包含該空腔。
  36. 如請求項25之方法，其進一步包括： 在配置成一陣列之複數個半導體晶粒上方形成該囊封劑；及 在該囊封劑中形成複數個通道，其中該等通道之一者包含該空腔。
TW106119235A 2016-06-13 2017-06-09 具有穿模冷卻通道之半導體裝置總成 TWI672775B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/181,212 US9960150B2 (en) 2016-06-13 2016-06-13 Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US15/181,212 2016-06-13

Publications (2)

Publication Number Publication Date
TW201810556A true TW201810556A (zh) 2018-03-16
TWI672775B TWI672775B (zh) 2019-09-21

Family

ID=60573051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119235A TWI672775B (zh) 2016-06-13 2017-06-09 具有穿模冷卻通道之半導體裝置總成

Country Status (7)

Country Link
US (4) US9960150B2 (zh)
EP (1) EP3469628B1 (zh)
JP (1) JP6875422B2 (zh)
KR (1) KR102204808B1 (zh)
CN (1) CN109314093B (zh)
TW (1) TWI672775B (zh)
WO (1) WO2017218290A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712121B (zh) * 2018-06-29 2020-12-01 台灣積體電路製造股份有限公司 半導體封裝
TWI743449B (zh) * 2018-03-26 2021-10-21 美商雷森公司 單晶微波積體電路（ｍｍｉｃ）冷卻結構
TWI798015B (zh) * 2021-03-09 2023-04-01 日商古河電氣工業股份有限公司 散熱器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
US20190357386A1 (en) * 2018-05-16 2019-11-21 GM Global Technology Operations LLC Vascular polymeric assembly
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
JP7063224B2 (ja) * 2018-10-09 2022-05-09 株式会社デンソー 半導体モジュール
US10763186B2 (en) * 2018-12-31 2020-09-01 Micron Technology, Inc. Package cooling by coil cavity
US10985085B2 (en) * 2019-05-15 2021-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN112687614A (zh) 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
US20220375902A1 (en) * 2019-10-17 2022-11-24 Micron Technology, Inc. Microelectronic device assemblies and packages and related methods and systems
KR20210066387A (ko) * 2019-11-28 2021-06-07 삼성전자주식회사 반도체 패키지
GB202001872D0 (en) * 2020-02-11 2020-03-25 Iceotope Group Ltd Housing for immersive liquid cooling of multiple electronic devices
EP3893274A1 (en) * 2020-04-07 2021-10-13 ABB Schweiz AG Cooling element and method of manufacturing a cooling element
US11282825B2 (en) * 2020-05-19 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
US11742260B2 (en) * 2021-03-19 2023-08-29 Arm Limited Three-dimensional device cooling
US11967538B2 (en) * 2021-04-09 2024-04-23 Google Llc Three dimensional IC package with thermal enhancement
CN113421864B (zh) * 2021-06-11 2023-11-10 西安电子科技大学 三维封装相变散热装置
CN114551385B (zh) * 2022-04-28 2022-09-13 之江实验室 含有微流道散热结构的三维堆叠封装结构及其封装方法
US20240014099A1 (en) * 2022-07-07 2024-01-11 Marvell Asia Pte Ltd Integrated circuit device exposed die package structure with adhesive

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) * 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP2007324544A (ja) * 2006-06-05 2007-12-13 Fuji Xerox Co Ltd 積層型半導体パッケージ
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US20100117209A1 (en) 2007-02-28 2010-05-13 Bezama Raschid J Multiple chips on a semiconductor chip with cooling means
JPWO2008108334A1 (ja) * 2007-03-06 2010-06-17 株式会社ニコン 半導体装置及び該半導体装置の製造方法
US8586465B2 (en) * 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
US8035223B2 (en) * 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
US20100186820A1 (en) * 2008-11-10 2010-07-29 Schon Steven G Solar electricity generation with improved efficiency
US7928563B2 (en) * 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
KR101013564B1 (ko) * 2009-03-06 2011-02-14 주식회사 하이닉스반도체 적층 반도체 패키지
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
US8299633B2 (en) 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012212786A (ja) * 2011-03-31 2012-11-01 Elpida Memory Inc 半導体装置の製造方法
US9269646B2 (en) * 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9224673B2 (en) * 2013-03-08 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of cooling packaged semiconductor devices
WO2014185088A1 (ja) * 2013-05-17 2014-11-20 富士通株式会社 半導体装置とその製造方法、及び電子機器
US9856136B2 (en) * 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
US9070656B2 (en) * 2013-06-12 2015-06-30 Micron Technology, Inc. Underfill-accommodating heat spreaders and related semiconductor device assemblies and methods
KR102184989B1 (ko) * 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9111870B2 (en) 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9287240B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US9356009B2 (en) 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
CN104064535B (zh) * 2014-05-29 2016-08-24 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
US9524959B1 (en) * 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743449B (zh) * 2018-03-26 2021-10-21 美商雷森公司 單晶微波積體電路（ｍｍｉｃ）冷卻結構
TWI712121B (zh) * 2018-06-29 2020-12-01 台灣積體電路製造股份有限公司 半導體封裝
US10916488B2 (en) 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having thermal conductive pattern surrounding the semiconductor die
TWI798015B (zh) * 2021-03-09 2023-04-01 日商古河電氣工業股份有限公司 散熱器

Also Published As

Publication number Publication date
EP3469628A4 (en) 2020-02-26
US9960150B2 (en) 2018-05-01
KR20190004841A (ko) 2019-01-14
US10424531B2 (en) 2019-09-24
US10916487B2 (en) 2021-02-09
US20190333840A1 (en) 2019-10-31
CN109314093A (zh) 2019-02-05
EP3469628B1 (en) 2024-02-14
CN109314093B (zh) 2022-08-05
JP6875422B2 (ja) 2021-05-26
JP2019517735A (ja) 2019-06-24
TWI672775B (zh) 2019-09-21
US20180219002A1 (en) 2018-08-02
US11688664B2 (en) 2023-06-27
WO2017218290A1 (en) 2017-12-21
KR102204808B1 (ko) 2021-01-20
EP3469628A1 (en) 2019-04-17
US20170358556A1 (en) 2017-12-14
US20210125899A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
TWI672775B (zh) 具有穿模冷卻通道之半導體裝置總成
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US10424495B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN106663661B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
TWI588915B (zh) 製造具有高效率散熱路徑之堆疊式半導體晶粒總成之方法
TWI680543B (zh) 具有底部填充控制腔之半導體裝置總成
TWI548056B (zh) 具有高效率散熱路徑之堆疊式半導體晶粒總成及相關系統