CN109314093B - 具有穿模冷却通道的半导体装置组合件 - Google Patents

具有穿模冷却通道的半导体装置组合件 Download PDF

Info

Publication number
CN109314093B
CN109314093B CN201780033807.7A CN201780033807A CN109314093B CN 109314093 B CN109314093 B CN 109314093B CN 201780033807 A CN201780033807 A CN 201780033807A CN 109314093 B CN109314093 B CN 109314093B
Authority
CN
China
Prior art keywords
die
cavity
encapsulant
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780033807.7A
Other languages
English (en)
Other versions
CN109314093A (zh
Inventor
布拉德利·R·比茨
李晓
杰斯皮德·S·甘德席
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109314093A publication Critical patent/CN109314093A/zh
Application granted granted Critical
Publication of CN109314093B publication Critical patent/CN109314093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文中揭示具有堆叠式半导体裸片及包含蒸汽室的热传递装置的半导体装置组合件。在一个实施例中，半导体装置组合件包含：具有基区的第一半导体裸片、所述基区处的至少一个第二半导体裸片，及附接到所述第一裸片及所述第二裸片的热传递装置。所述热传递装置包含至少部分包围所述第二裸片的囊封剂及形成在所述囊封剂中的通路。所述囊封剂至少部分界定邻近所述第一裸片的外围区的冷却通道。所述通路包含至少部分填充所述通道的工作流体及/或固态热导体。

Description

具有穿模冷却通道的半导体装置组合件
技术领域
所揭示实施例涉及半导体装置组合件，且特定来说涉及具有具穿模冷却通道的封装壳体的半导体装置组合件。
封装式半导体裸片，包含存储器芯片、微处理器芯片及成像器芯片，通常包含安装在衬底上且围封在塑料保护罩中的半导体裸片。裸片包含功能构件(例如存储器单元、处理器电路及成像器装置)以及电连接到功能构件的接合垫。接合垫可电连接到保护罩外部的端子以允许裸片连接到更级别电路。
半导体制造商不断减小裸片封装的大小以适配电子装置的空间约束，同时还增大每一封装的功能能力以满足操作参数。一种用于增大半导体封装的处理能力而不大体增大由封装覆盖的表面积(即，封装的“占据面积”)的方法是在单一封装中将多个半导体裸片垂直地彼此上下堆叠。可通过使用硅穿孔(TSV)将个别裸片的接合垫与邻近裸片的接合垫电耦合而使此些垂直堆叠式封装中的裸片互连。在垂直堆叠式封装中，所生成的热难以消散，这增大个别裸片、其间的结及封装整体的操作温度。这可致使堆叠式裸片在许多类型的装置中达到超出其最大操作温度(Tmax)的温度。
附图说明
图1A及1B分别是展示根据本技术的实施例配置的具有冷却通道的半导体装置组合件的截面图及俯视图。
图2及3是展示根据本技术的实施例配置的具有穿模及其它冷却构件的半导体装置组合件的俯视图。
图4到7是展示根据本技术的实施例配置的具有穿模及其它冷却构件的半导体装置组合件的截面图。
图8是展示根据本技术的实施例的包含半导体装置的系统的示意图。
具体实施方式
下文描述具有形成在封装壳体的囊封剂(例如，包覆模制件)中的穿模冷却通道的半导体装置组合件的若干实施例的特定细节。在下文所描述的各种实施例中，穿模冷却通道包含可促进来自半导体装置组合件的一或多个半导体裸片的热传递的热导体。术语“半导体装置”通常是指包含半导体材料的固态装置。举例来说，半导体装置可包含半导体衬底、晶片或从晶片或衬底单粒化的裸片。贯穿揭示内容，在半导体裸片的背景下大体上描述半导体装置；然而，半导体装置不限于半导体裸片。
术语“半导体装置封装”可指具有并入到通用封装中的一或多个半导体装置的布置。半导体封装可包含部分或完全囊封至少一个半导体装置的外壳或壳体。半导体装置封装还可包含承载一或多个半导体装置且附接到壳体或以其它方式并入到壳体中的中介层衬底。术语“半导体装置组合件”可指一或多个半导体装置、半导体装置封装及/或衬底(例如，中介层、支撑件或其它适合衬底)的组合件。举例来说，可以离散封装形式、条带或矩阵形式及/或晶片面板形式制造半导体装置组合件。如本文中所使用，术语“垂直”、“横向”、“上”及“下”可指半导体装置中的构件鉴于附图中所展示的定向的相对方向或位置。举例来说，“上”或“最上方”可指与另一构件相比，定位成更接近于页面的顶部的构件。然而，这些术语应广泛地被解译为包含具有其它定向(例如颠倒或倾斜定向)的半导体装置，其中顶部/底部、上方/下方、上面/下面、上/下及左/右可取决于定向而互换。
图1A是根据本技术的实施例配置的半导体装置组合件100(“组合件100”)的截面图，且图1B是所述半导体装置组合件100的俯视平面图。参考图1A，组合件100包含：封装支撑衬底102(例如，中介层)；第一半导体裸片104，其是在支撑衬底102上；多个第二半导体裸片106，其安装到第一裸片104；及热传递装置(TTD)108，其是在第一裸片104及第二裸片106上方。第一裸片104包含基区118及邻近基区118的外围区120(所属领域的技术人员称为“边沿”或“托架”)。将第二裸片106布置在基区118上的堆叠124(“裸片堆叠124”)中。
TTD 108包含囊封剂110，所述囊封剂110具有：上表面112；通路148，其形成在上表面112中；及散热器(例如，盖105)，其耦合到上表面112。囊封剂110形成至少部分包围裸片堆叠124及第一裸片104的外围区120的外部分107的保护壳体153。壳体153包含内侧壁部分114a及外侧壁部分114b(统称为“侧壁114”)。侧壁114至少部分界定空腔，或冷却通道150，例如孔、沟槽、空腔或囊封剂110中的类似构件。通道150具有紧邻囊封剂110的上表面112的开口152。空腔150从上表面112延伸到位于通道的基底处的下表面113。在一些实施例中，下表面113可为第一裸片104的主动表面。在下文所描述的一个实施例中，主动表面可为在第一裸片104上形成囊封剂110之前，形成在第一裸片104的外围区120上的导电构件(例如金属迹线或接触垫)的表面。在下文所描述的其它实施例中，下表面113可为至少部分覆盖外围区120处的主动表面的界面材料(未展示)(例如热导体或电介质间隔件材料)的表面。
通路148包含至少部分填充通道150且与通道150的基底处的下表面113直接接触的热导体。在图1A中，热导体是经配置以将第一裸片104的外围区120与盖105热耦合的工作流体122(例如，电介质流体)。可用粘合剂123将盖105附接到囊封剂110的上表面112。举例来说，适合粘合剂可包含热界面材料(“TIM”)或含有(例如)掺杂有导电材料及/或相变材料的硅酮类润滑脂、凝胶或粘合剂的其它粘合剂。盖105可包含冷凝器、散热片、散热件及/或用于散热的其它结构。工作流体122可为通常不导电的电介质流体，例如电介质液体或油(例如，硅油)。举例来说，工作流体122可由全氟碳化物、氢氟醚、单氟酮及/或增大电阻且防止工作流体122干扰组合件100的电操作的其它成分构成。在一个实施例中，工作流体122可为可购自明尼苏达州梅普尔伍德(Maplewood)的3M公司的Novec Engineered FluidTM。在下文所描述的各种实施例中，工作流体122及盖105形成经配置以将热传递远离第一裸片104的外围区120到组合件100外部的周围环境的浸没冷却系统的部分。
囊封剂110可包含环氧树脂或可经模制或塑形以通过转移成型或压缩成型而形成壳体153的其它适合材料。囊封剂110可包含经选择以具有适合热导率、粘合性、耐化学性、强度及/或其它性质的各种添加剂(例如，偶合剂、固化促进剂、硅石填充剂(例如氧化铝填充剂)等)。可通过蚀刻、激光切割、锯切或以其它方式去除囊封剂110的邻近裸片堆叠124及第一裸片104的外围区120的部分而形成通道150。在一些实施例中，通道150可具有在约200μm到约1,000μm的范围中(例如，500μm)的宽度w1，及在约500μm到约1,500μm的范围中(例如，700μm或1100μm)的高度h1。
第一裸片104及第二裸片106可包含各种类型的半导体组件及功能构件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器、其它形式的集成电路存储器、处理电路、成像组件及/或其它半导体构件。在各种实施例中，举例来说，组合件100可被配置为混合式存储器立方体(HMC)，其中堆叠式第二裸片106是DRAM裸片或提供数据存储的其它存储器裸片，且第一裸片104是HMC内提供存储器控制(例如，DRAM控制)的高速逻辑裸片。在其它实施例中，第一裸片104及第二裸片106可包含其它半导体组件，及/或裸片堆叠124中的个别第二裸片106的半导体组件可能不同。在图1A中所说明的实施例中，第一裸片104包含形成在外围区120中的集成电路128。在一个实施例中，外围区120中的集成电路128的部分可包含在操作期间产生相对大量热的一或多个电路组件，例如串行/解串行器(SERDES)电路。在相关实施例中，在操作期间产生相对较少量热的电路组件可定位成远离外围区及/或定位于裸片堆叠124正下方。
裸片堆叠124可通过多个导电元件130(例如，铜柱、焊料凸块及/或其它导电构件)电耦合到封装支撑衬底102且彼此电耦合。第一裸片104及第二裸片106中的每一者可包含在相对侧上耦合到导电元件130的多个硅穿孔(TSV)131。除电连通之外，导电元件130及TSV131还将热至少垂直地传递远离裸片堆叠124且朝向盖105。在一些实施例中，组合件100还可包含填隙地位于第一裸片104与第二裸片106之间的多个导热元件或“虚设元件”(未展示)以进一步促进通过裸片堆叠124的热传递。此些虚设元件在结构及组合物方面可至少大体上类似于导电元件130及/或TSV 131，唯此些虚设元件未电耦合到第一裸片104及第二裸片106的功能电路除外。
组合件100可进一步包含第二裸片106中的每一者之间及第一裸片104与底部第二裸片106之间的底部填充材料134以在导电元件130之间提供机械支撑及电隔离。底部填充材料134可形成在紧邻第一裸片104的区中从裸片堆叠124向外延伸的圆角部136。在一些实施例中，囊封剂110可符合圆角部136的形状。在其它实施例中，圆角部136可经部分蚀刻或去除以增大通路148的相对宽度w1。
图1B更详细地展示通道150，其中出于说明目的从组合件100去除盖105(图1A)。工作流体122(图1A)可经由囊封剂110中的开口152滴注到通道150中及下表面113上方。在图1B中，通道150包围裸片堆叠124的外周边P1(以隐藏线展示)。在其它实施例中，通道150不完全包围裸片堆叠124。举例来说，在图2中所展示的一个实施例中，通路248a的通道可为形成在囊封剂110中且在裸片堆叠124的非所有侧(例如，左手侧225a)上方延伸的细长形沟槽250a。在一些实施例中，另一通路248b可形成在裸片堆叠124的一或多个其它侧(例如，右手侧225b)上方的囊封剂110中。通路248b可形成在类似于沟槽250a的沟槽250b(统称为“沟槽250”)中。在图2的实例中，沟槽250彼此横向隔开，且两者均用工作流体122(图1A)填充。囊封剂110可包含在沟槽250之间且沿裸片堆叠124的相对侧225c及225d延伸的外侧壁部分214a及214b(统称为“侧壁214”)。
在图3中所展示的另一实施例中，通路348a的空腔可为形成在囊封剂110中的孔350a(例如，圆形、正方形或矩形孔)。孔350a可定位成紧邻邻近通路348b的另一孔350b。在图3中，其它通路348c及对应孔350c形成在囊封剂110中且沿裸片堆叠124的各侧排列。囊封剂110包含在个别孔350a到350c之间且将个别通路348a到348c彼此分离的个别分离器部分314(“分离器314”)。孔350a到350c可各自用工作流体122(图1A)填充。在下文所描述的一个实施例中，孔、沟槽、通道及/或其它空腔可形成在囊封剂的位于裸片堆叠124上方的上部区315中。
在各种实施例中，囊封剂中的通道的形状、大小(例如，宽度)、位置及/或数目可经选择以增大囊封剂110的附接强度。返回参考图1A，在一些实施例中，较小通道150及/或沿裸片堆叠124的周边P1(图1B)分布的较少数目个较小通道可增大囊封剂110与组合件100的各种组件(例如盖105、支撑衬底102、第一裸片104、第二裸片106中的一或多者及/或圆角部136)之间的表面间接触的量。另外或替代地，侧壁114、侧壁214(图2)、分离器314(图3)及/或形成在囊封剂110中的其它构件中的一或多者可经定大小及/或经定位以提供适合结构加固。在一些实施例中，增大的表面间接触及/或结构加固可防止囊封剂在制造期间塌陷、折叠及/或层离，例如在将盖105安设在囊封剂110上时及/或于在通路的通道或(若干)其它流体容纳构件中滴注工作流体122时。
图4是根据本技术的另一实施例配置的半导体装置组合件400(“组合件400”)的截面图。组合件400可包含大体上类似于上文参考图1A到3所描述的半导体装置组合件的构件。举例来说，组合件400包含具有形成在囊封剂110中的通路448的TTD 408。然而，在图4中，TTD 408包含耦合到囊封剂110的上表面112的冷凝器结构405(“冷凝器405”)。
可使用例如粘合剂(未展示)(例如TIM)将冷凝器405附接到上表面112。冷凝器405包含具有内表面465的外壁462，及位于内表面465处的冷凝区468。外壁462界定经由开口152流体地耦合到囊封剂110中的通道150的空腔或内部隔室467。在一些实施例中，可由导热材料(例如铜、铝、陶瓷材料或具有适合高导热率的其它材料)形成外壁462。在一个实施例中，由经卷曲或弯曲以界定隔室467的形状的挤出金属形成外壁462。在另一实施例中，由通过铜焊或其它金属结合工艺结合在一起的导电金属部件形成隔室467。
在一些实施例中，冷凝器405可包含附接到或一体地形成在外壁462中的其它结构及/或构件。举例来说，冷凝器405可包含额外散热片(未展示)(例如导热鳍片)，或外壁462可由半导体材料(例如，硅)制成。在一些实施例中，外壁462可包含具有开口472的进口470，工作流体122穿过开口472施配到隔室467及囊封剂110中的通道150中。可用密封(例如，气密地密封)TTD 408的内部空腔的插塞474(例如，金属或塑料插塞)罩盖流体进口470。在一些实施例中，插塞474可从开口472去除，使得可通过进口470补充工作流体122。在其它实施例中，可永久地密封外壁462。
冷凝区468在囊封剂110的通道150及上表面112上方于内表面465的部分上方延伸。在一些实施例中，冷凝区468可包含芯吸构件(例如，网状物)，其经配置以沿内表面465芯吸经冷凝(即，液相)流体以使流体返回到位于冷凝区468下方的流体的储液器。在图4中，工作流体122完全填充通道150，且至少部分填充隔室467。在其它实施例中，工作流体122可完全填充隔室467。替代地，隔室467可大体上为空且可用工作流体122部分或完全填充通道150。
通路448进一步包含在第一裸片104的外围区120的表面419上方且在通道150中的侧壁114上方的界面材料或导热衬里480。在一些实施例中，导热衬里480可包含无电镀覆或电镀铜(例如，多孔铜)、焊膏及/或烧结银膏。导热衬里的材料可经选择以具有高导热率以促进热传递。举例来说，铜、焊膏及烧结银膏可分别具有300W/mk、58W/mk及175W/mk的导热率。在额外或替代实施例中，导热衬里480可包含各向同性/各向异性粘合剂、陶瓷材料或TIM。在一些实施例中，导热衬里480可涂布有超薄湿气障壁及/或电介质障壁，例如经CVD沉积的聚对二甲苯。
在操作中，当组合件400被加热到高温及/或在高温下操作时，第一裸片104将热从外围区120传递到紧邻通道150的工作流体122中，如由箭头F所展示。在一些实施例中，由裸片堆叠124产生的热还可通过上覆于堆叠124的囊封剂110的上部区415传递到工作流体122中。当工作流体122被加热超过其汽化温度时，流体汽化，如由箭头H所展示。气相流体扩散到冷凝区468中，在所述冷凝区中，气相流体归因于这个区中的相对较低温度而冷凝。当工作流体122冷凝时，其潜热被传递到冷凝器405的外壁462，外壁462继而将潜热传递到组合件400外的外部环境。汽化冷却可继续，这是因为经冷凝工作流体122在通道150及隔室467中经重新加热并汽化且再次在冷凝区468中冷凝。
图5是根据本技术的另一实施例配置的半导体装置组合件500(“组合件500”)的截面图。组合件500可包含大体上类似于上文参考图1A到4所描述的半导体装置组合件的构件。举例来说，组合件500包含TTD 508，TTD 508具有囊封剂510及通路548，通路548具有形成在囊封剂510中且用工作流体122填充的通道550。然而，在图5中，通路548包含在通道550的基底处覆盖第一裸片104的外围区120的间隔件材料558(例如，电介质材料)。间隔件材料558可包括囊封剂510的部分。在一些实施例中，间隔件材料558可为在囊封剂510中形成通道550之后剩余的囊封剂510的部分。在各种实施例中，通道550在囊封工艺(例如膜辅助成型、空腔直接注入成型等)期间经部分或完全塑形或模制。在其它实施例中，通道550可在囊封之后例如使用机械、化学及/或激光方法通过切割、蚀刻、消融及/或其它材料去除工艺而形成。在各种实施例中，当囊封剂呈离散封装形式、呈条带或矩阵形式或呈晶片面板形式时，通道可形成在囊封剂中。
间隔件材料558可经配置以在工作流体122与第一裸片104的外围区120之间提供导热路径，同时还使外围区120电绝缘。间隔件材料558可具有经配置以使外围区120处的主动表面电绝缘的厚度及/或组合物。在一些实施例中，间隔件材料558可在工作流体122比传统电介质流体更具导电性的情况中提供电绝缘。在此些实施例中，工作流体122可包含乙二醇或易于增大导电率的其它成分。
图6是根据本技术的另一实施例配置的半导体装置组合件600(“组合件600”)的截面图。组合件600可包含大体上类似于上文参考图1A到5所描述的半导体装置组合件的构件。举例来说，组合件600包含TTD 608，TTD 608具有第一通路648a，第一通路648a具有形成在囊封剂610中且用工作流体122填充的第一通道650a。然而，在图6中，TTD 608包含形成在裸片堆叠124上方的囊封剂610的上部区615中的多个第二通路648b。第二通路648b中的每一者延伸到在上部区615中且位于相对侧壁部分614之间的对应第二通道650b中。用工作流体122填充第二通道650b。通路648a及648b中的每一者包含对应通道650a及650b的基底处的间隔件材料658。在其它实施例中，间隔件材料658可从第一通路648a及/或第二通路648b省略。替代地，除间隔件材料658之外或代替间隔件材料658，个别通路648a及648b还可包含金属衬里。
图7是根据本技术的另一实施例配置的半导体装置组合件700(“组合件700”)的截面图。组合件700可包含大体上类似于上文参考图1A到6所描述的半导体装置组合件的构件。举例来说，组合件700包含具有通路748的TTD 708，其中通路748包含形成在囊封剂710中的通道750。然而，在图7中，用包括代替工作流体122(图1)的固态填充材料722的热导体填充通道750。固态填充材料722可包含在盖105与第一裸片104的外围区120之间延伸的金属芯745(例如铜芯焊球)。金属芯745具有通过第一导电材料736a耦合到外围区120的下部分746，及通过第二导电材料736b耦合到盖105的内表面729的上部分747。举例来说，第一导电材料及第二导电材料可包含金属焊料、导电膏、TIM或类似者。在图7中，第一裸片104的外围区120包含提供第一导电材料736a附接(例如，焊接)至的表面的接触垫726(例如，金属垫)。在一些实施例中，接触垫726可为未电连接到集成电路128或第一裸片104的其它电构件的虚设垫。
在其它实施例中，组合件700可包含形成在囊封剂710的上部区715中且以类似于通路750的方式用固态填充材料(未展示)填充的一或多个额外通路751(以隐藏线展示)。额外通路751可完全延伸穿过上部区715以接触裸片堆叠124的最上方第二裸片106，或部分延伸穿过上部区715以在通路751与最上方第二裸片106之间留下间隔件材料，如上文所论述。
上文参考图1A到7所描述的堆叠式半导体装置组合件中的任一者可并入到大量更大及/或更复杂系统中的任一者中，所述更复杂系统的代表性实例是图8中示意性地展示的系统890。系统890可包含半导体装置组合件800、电源892、驱动器894、处理器896及/或其它子系统或组件898。半导体装置组合件800可包含大体上类似于上文参考图1A到7所描述的半导体装置组合件的那些构件的构件，且可因此包含增强热耗散的各种构件。所得系统890可执行多种功能中的任一者，例如存储器存储、数据处理及/或其它适合功能。相应地，代表性系统890可包含(不限于)手持装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机、车辆、仪器及其它产品。系统890的组件可容置在单个单元中或分布遍及多个互连单元(例如，通过通信网路)。系统890的组件还可包含远程装置及多种计算机可读媒体中的任一者。
从前述内容将了解，本文中已出于说明目的描述了本技术的特定实施例，但可在不背离本发明的情况下进行各种修改。此外，尽管关于HMC描述半导体裸片组合件的许多实施例，但在其它实施例中，半导体裸片组合件可被配置为其它存储器装置或其它类型的堆叠式裸片组合件。另外，在特定实施例的背景下所描述的新技术的特定方面还可在其它实施例中组合或免除。此外，尽管与新技术的特定实施例相关联的优点已在那些实施例的背景下描述，但其它实施例还可展现此些优点且并非所有实施例一定需要展现此些优点以落在本技术的范围内。因此，本发明及相关联技术可涵盖本文中未明确展示或描述的其它实施例。

Claims (22)

1.一种半导体装置组合件，其包括：
第一半导体裸片，其具有基区及邻近所述基区的外围区；
至少一个第二半导体裸片，其是在所述基区处；及
热传递装置，其附接到所述第一半导体裸片及所述第二半导体裸片，所述热传递装置包含：囊封剂，其至少部分包围所述第二半导体裸片；形成在所述囊封剂中的通路，其至少部分界定邻近所述第一半导体裸片的所述外围区的空腔；及工作流体，其至少部分填充所述空腔，
其中所述第一半导体裸片的所述外围区包含主动表面，且其中所述主动表面与所述工作流体直接接触。
2.根据权利要求1所述的半导体装置组合件，其中：
所述囊封剂包含上表面；
所述空腔包含形成在所述上表面中的开口；且
所述热传递装置进一步包含附接到所述上表面且覆盖所述空腔的所述开口的散热器。
3.根据权利要求1所述的半导体装置组合件，其中：
所述囊封剂包含上表面；
所述空腔包含形成在所述上表面中的开口；且
所述热传递装置进一步包含冷凝器结构，其附接到所述上表面且经由所述开口与所述空腔进行流体连通。
4.根据权利要求3所述的半导体装置组合件，其中：
所述冷凝器结构包含外壁；
所述外壁界定内部隔室；且
所述工作流体至少部分填充所述内部隔室。
5.根据权利要求1所述的半导体装置组合件，其中所述第二半导体裸片具有外周边，且其中所述囊封剂包含所述外周边与所述空腔之间的侧壁部分。
6.根据权利要求5所述的半导体装置组合件，其中所述空腔是包围所述第二半导体裸片的所述外周边的通道。
7.根据权利要求1所述的半导体装置组合件，其中：
所述空腔是第一孔；
所述囊封剂至少部分界定紧邻所述第一孔的第二孔；且
所述工作流体至少部分填充所述第二孔。
8.根据权利要求1所述的半导体装置组合件，其中：
所述第二半导体裸片包含第一侧及与所述第一侧相对的第二侧；
所述空腔是在所述第二半导体裸片的所述第一侧上方延伸的第一沟槽；
所述囊封剂至少部分界定在所述第二半导体裸片的所述第二侧上方延伸的第二沟槽；且
所述工作流体至少部分填充所述第二沟槽。
9.根据权利要求1所述的半导体装置组合件，其中：
所述空腔是第一空腔；
所述囊封剂包含所述第二半导体裸片上方的上部区；
所述囊封剂在所述上部区中界定第二空腔；且
所述工作流体至少部分填充所述第二空腔。
10.一种半导体装置组合件，其包括：
多个半导体裸片，其包含第一裸片及所述第一裸片上的第二裸片的堆叠；及
囊封剂，其至少部分囊封所述多个半导体裸片，所述囊封剂包含界定空腔的第一侧壁及第二侧壁，其中所述囊封剂进一步包含上表面，且其中所述空腔在所述第一裸片的外围区与所述囊封剂的所述上表面之间延伸穿过所述第二裸片的堆叠，其中所述第一裸片的所述外围区包含主动表面；及
热导体，其至少部分填充所述空腔，
其中所述热导体包含电介质流体，所述电介质流体直接接触所述第一裸片的所述外围区的所述主动表面。
11.根据权利要求10所述的半导体装置组合件，其中：
所述空腔是第一空腔；
所述囊封剂进一步包含在所述第二裸片的堆叠的第二区上方界定第二空腔的第三侧壁及第四侧壁；且
所述第一裸片的所述外围区在所述第二裸片的堆叠的所述第二区外围。
12.根据权利要求11所述的半导体装置组合件，其中所述电介质流体至少部分填充所述第一空腔及所述第二空腔。
13.根据权利要求10所述的半导体装置组合件，其中：
所述半导体装置组合件进一步包含附接到所述上表面的散热器。
14.根据权利要求13所述的半导体装置组合件，其中所述电介质流体将所述第一裸片的所述外围区热耦合到所述散热器。
15.根据权利要求10所述的半导体装置组合件，其中所述第二裸片是存储器裸片。
16.根据权利要求15所述的半导体装置组合件，其中所述第一裸片是逻辑裸片。
17.一种用于制造半导体装置组合件的方法，其包括：
将半导体裸片的堆叠至少部分囊封在囊封剂中，其中所述半导体裸片的堆叠包含具有第一裸片及所述第一裸片上的第二裸片的堆叠的多个半导体裸片；及
在所述囊封剂中形成通路，其中形成所述通路包含
在所述囊封剂中形成空腔，其中所述空腔邻近所述第一裸片的外围区，其中所述第一裸片的所述外围区包括主动表面；及
将热导体至少沉积在所述空腔中，其中沉积所述热导体包含在所述空腔中滴注工作流体，且其中所述工作流体直接接触所述第一裸片的所述外围区的所述主动表面。
18.根据权利要求17所述的方法，其进一步包括使散热器位于所述空腔的开口上方及将所述散热器附接到所述囊封剂。
19.根据权利要求18所述的方法，其中所述散热器是具有与所述空腔热连通的内部隔室的冷凝器结构，且其中沉积所述热导体包含在所述空腔及所述内部隔室中滴注工作流体。
20.根据权利要求17所述的方法，其中所述形成所述空腔包含在封装壳体中形成通道，其中所述封装壳体至少部分包围所述半导体裸片的堆叠。
21.根据权利要求17所述的方法，其进一步包括：
在所述半导体裸片上方形成所述囊封剂；及
在所述囊封剂中形成多个通道，其中通道中的一者包含所述空腔。
22.根据权利要求17所述的方法，其进一步包括：
在布置成阵列的多个半导体裸片上方形成所述囊封剂；及
在所述囊封剂中形成多个通道，其中所述通道中的一者包含所述空腔。
CN201780033807.7A 2016-06-13 2017-06-08 具有穿模冷却通道的半导体装置组合件 Active CN109314093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/181,212 2016-06-13
US15/181,212 US9960150B2 (en) 2016-06-13 2016-06-13 Semiconductor device assembly with through-mold cooling channel formed in encapsulant
PCT/US2017/036560 WO2017218290A1 (en) 2016-06-13 2017-06-08 Semiconductor device assembly with through-mold cooling channel

Publications (2)

Publication Number Publication Date
CN109314093A CN109314093A (zh) 2019-02-05
CN109314093B true CN109314093B (zh) 2022-08-05

Family

ID=60573051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033807.7A Active CN109314093B (zh) 2016-06-13 2017-06-08 具有穿模冷却通道的半导体装置组合件

Country Status (7)

Country Link
US (4) US9960150B2 (zh)
EP (1) EP3469628B1 (zh)
JP (1) JP6875422B2 (zh)
KR (1) KR102204808B1 (zh)
CN (1) CN109314093B (zh)
TW (1) TWI672775B (zh)
WO (1) WO2017218290A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
US11152279B2 (en) * 2018-03-26 2021-10-19 Raytheon Company Monolithic microwave integrated circuit (MMIC) cooling structure
US20190357386A1 (en) * 2018-05-16 2019-11-21 GM Global Technology Operations LLC Vascular polymeric assembly
US10916488B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having thermal conductive pattern surrounding the semiconductor die
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
JP7063224B2 (ja) * 2018-10-09 2022-05-09 株式会社デンソー 半導体モジュール
US10763186B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Package cooling by coil cavity
US10985085B2 (en) * 2019-05-15 2021-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US20220375902A1 (en) * 2019-10-17 2022-11-24 Micron Technology, Inc. Microelectronic device assemblies and packages and related methods and systems
CN112687614A (zh) 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
KR20210066387A (ko) * 2019-11-28 2021-06-07 삼성전자주식회사 반도체 패키지
GB202001872D0 (en) * 2020-02-11 2020-03-25 Iceotope Group Ltd Housing for immersive liquid cooling of multiple electronic devices
EP3893274A1 (en) * 2020-04-07 2021-10-13 ABB Schweiz AG Cooling element and method of manufacturing a cooling element
US11282825B2 (en) * 2020-05-19 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
JP7029009B1 (ja) * 2021-03-09 2022-03-02 古河電気工業株式会社 ヒートシンク
US11742260B2 (en) * 2021-03-19 2023-08-29 Arm Limited Three-dimensional device cooling
US11967538B2 (en) * 2021-04-09 2024-04-23 Google Llc Three dimensional IC package with thermal enhancement
CN113421864B (zh) * 2021-06-11 2023-11-10 西安电子科技大学 三维封装相变散热装置
CN114551385B (zh) * 2022-04-28 2022-09-13 之江实验室 含有微流道散热结构的三维堆叠封装结构及其封装方法
US20240014099A1 (en) * 2022-07-07 2024-01-11 Marvell Asia Pte Ltd Integrated circuit device exposed die package structure with adhesive

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100100346A (ko) * 2009-03-06 2010-09-15 주식회사 하이닉스반도체 적층 반도체 패키지
CN103988296A (zh) * 2011-11-14 2014-08-13 美光科技公司 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) * 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP2007324544A (ja) * 2006-06-05 2007-12-13 Fuji Xerox Co Ltd 積層型半導体パッケージ
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US20100117209A1 (en) 2007-02-28 2010-05-13 Bezama Raschid J Multiple chips on a semiconductor chip with cooling means
WO2008108334A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置及び該半導体装置の製造方法
US8586465B2 (en) * 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
US8035223B2 (en) * 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
US20100186820A1 (en) * 2008-11-10 2010-07-29 Schon Steven G Solar electricity generation with improved efficiency
US7928563B2 (en) * 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
US8299633B2 (en) 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012212786A (ja) * 2011-03-31 2012-11-01 Elpida Memory Inc 半導体装置の製造方法
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US20140225248A1 (en) 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9224673B2 (en) * 2013-03-08 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of cooling packaged semiconductor devices
WO2014185088A1 (ja) * 2013-05-17 2014-11-20 富士通株式会社 半導体装置とその製造方法、及び電子機器
US9856136B2 (en) * 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
US9070656B2 (en) * 2013-06-12 2015-06-30 Micron Technology, Inc. Underfill-accommodating heat spreaders and related semiconductor device assemblies and methods
KR102184989B1 (ko) * 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9111870B2 (en) 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9287240B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US9356009B2 (en) * 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
CN104064535B (zh) * 2014-05-29 2016-08-24 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
US9524959B1 (en) * 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100100346A (ko) * 2009-03-06 2010-09-15 주식회사 하이닉스반도체 적층 반도체 패키지
CN103988296A (zh) * 2011-11-14 2014-08-13 美光科技公司 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法

Also Published As

Publication number Publication date
US20170358556A1 (en) 2017-12-14
US20210125899A1 (en) 2021-04-29
EP3469628B1 (en) 2024-02-14
US20190333840A1 (en) 2019-10-31
WO2017218290A1 (en) 2017-12-21
US11688664B2 (en) 2023-06-27
US10424531B2 (en) 2019-09-24
EP3469628A1 (en) 2019-04-17
KR20190004841A (ko) 2019-01-14
US10916487B2 (en) 2021-02-09
JP2019517735A (ja) 2019-06-24
TW201810556A (zh) 2018-03-16
TWI672775B (zh) 2019-09-21
CN109314093A (zh) 2019-02-05
KR102204808B1 (ko) 2021-01-20
US9960150B2 (en) 2018-05-01
US20180219002A1 (en) 2018-08-02
EP3469628A4 (en) 2020-02-26
JP6875422B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
CN109314093B (zh) 具有穿模冷却通道的半导体装置组合件
US10551129B2 (en) Semiconductor device assembly with vapor chamber
US20220157624A1 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US10461059B2 (en) Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
CN106663661B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
JP6550140B2 (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant