KR20100100346A - 적층 반도체 패키지 - Google Patents

적층 반도체 패키지 Download PDF

Info

Publication number
KR20100100346A
KR20100100346A KR1020090019180A KR20090019180A KR20100100346A KR 20100100346 A KR20100100346 A KR 20100100346A KR 1020090019180 A KR1020090019180 A KR 1020090019180A KR 20090019180 A KR20090019180 A KR 20090019180A KR 20100100346 A KR20100100346 A KR 20100100346A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
chip
semiconductor chips
electrode
Prior art date
Application number
KR1020090019180A
Other languages
English (en)
Other versions
KR101013564B1 (ko
Inventor
서민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090019180A priority Critical patent/KR101013564B1/ko
Priority to US12/639,222 priority patent/US8159065B2/en
Publication of KR20100100346A publication Critical patent/KR20100100346A/ko
Application granted granted Critical
Publication of KR101013564B1 publication Critical patent/KR101013564B1/ko
Priority to US13/418,845 priority patent/US8358016B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

적층 반도체 패키지가 개시되어 있다. 적층 반도체 패키지는 적층 반도체 패키지는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖고, 상기 칩 영역 으로부터 상기 주변 영역으로 향하는 통로가 형성된 기판, 상기 칩 영역에 적어도 2 개가 상호 이격되어 적층되며 각각 관통홀이 형성된 반도체 칩들을 포함하는 반도체 칩 모듈 및 상기 반도체 칩 모듈의 측면 및 상면을 덮어 상기 반도체 칩들 사이에 상기 관통홀들과 연통된 냉각 공간을 형성 및 상기 반도체 칩들 중 상부 반도체 칩의 상기 관통홀과 연결된 개구를 갖는 몰딩 부재를 포함한다.

Description

적층 반도체 패키지{STACKED SEMICONDUCTOR PACKAGE}
본 발명은 적층 반도체 패키지에 관한 것이다.
최근 방대한 데이터를 저장 및 방대한 데이터를 단 시간내 처리하는 것이 가능한 반도체 패키지가 개발되고 있다.
최근에는 적어도 2 개의 반도체 칩들을 적층하여 데이터 저장 용량을 향상 및 데이터 처리 속도를 보다 향상시킨 적층 반도체 패키지가 개발되고 있다.
적어도 2 개가 적층된 반도체 칩들을 갖는 적층 반도체 패키지의 경우 각 반도체 칩들이 고속으로 동작됨에 따라 발생된 다량의 열이 쉽게 방열되지 않아 적층 반도체 패키지의 전반적인 성능이 감소되는 문제점을 갖는다.
또한, 적층 반도체 패키지의 적층된 반도체 칩들의 사이에 갭-필 부재가 채워질 경우, 갭-필 부재가 단열재 역할을 하여 각 반도체 칩으로부터 발생된 열이 신속하게 외부로 배출되지 않아 적층 반도체 패키지의 성능이 더욱 감소되는 문제점을 갖는다.
본 발명의 하나의 목적은 적층된 반도체 칩들로부터 발생된 열을 신속하게 방열하기에 적합한 구조를 갖는 적층 반도체 패키지를 제공한다.
본 발명에 따른 적층 반도체 패키지는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖고, 상기 칩 영역 으로부터 상기 주변 영역으로 향하는 통로가 형성된 기판, 상기 칩 영역에 적어도 2 개가 상호 이격되어 적층되며 각각 관통홀이 형성된 반도체 칩들을 포함하는 반도체 칩 모듈 및 상기 반도체 칩 모듈의 측면 및 상면을 덮어 상기 반도체 칩들 사이에 상기 관통홀들과 연통된 냉각 공간을 형성 및 상기 반도체 칩들 중 상부 반도체 칩의 상기 관통홀과 연결된 개구를 갖는 몰딩 부재를 포함한다.
적층 반도체 패키지의 상기 기판은 상기 칩 영역에 배치된 접속 패드들을 포함하고, 상기 반도체 칩 모듈은 상기 각 반도체 칩들을 관통하며 상기 접속 패드들에 전기적으로 접속된 관통 전극을 포함한다.
적층 반도체 패키지의 상기 관통 전극의 측면에는 상기 관통 전극의 측면의 부식을 방지하기 위한 금층 및 절연막 중 어느 하나가 형성된다.
적층 반도체 패키지의 상기 관통 전극을 형성하기 위한 관통 전극홀은 제1 사이즈를 갖고, 상기 관통홀은 상기 제1 사이즈보다 작은 제2 사이즈를 갖는다.
적층 반도체 패키지는 상기 몰딩 부재의 상기 개구와 연결된 제1 배관, 상기 통로와 연결된 제2 배관 및 상기 제1 및 제2 배관들과 연결되어 상기 제1 및 제2 배관들 및 상기 냉각 공간에 채워진 냉각 유체를 순환시키기 위한 순환 펌프를 더 포함한다.
적층 반도체 패키지는 상기 몰딩 부재의 상기 개구를 밀봉하는 제1 밀봉 부재, 상기 통로를 밀봉하는 제2 밀봉 부재, 상기 냉각 공간 내에 채워진 냉각 유체 및 상기 냉각 유체를 순환시키는 순환 펌프를 포함한다.
적층 반도체 패키지의 상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 동일한 위치에 형성된다.
적층 반도체 패키지의 상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 서로 다른 위치에 형성된다.
적층 반도체 패키지는 상기 냉각 공간으로 상기 몰딩 부재가 유입되는 것을 방지하기 위해 상기 각 반도체 칩의 상면 및 상기 상면과 대향 하는 하면의 에지를 따라 폐루프 형상으로 형성된 접착성 밀봉 부재를 더 포함한다.
적층 반도체 패키지의 상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리의 절반이다.
적층 반도체 패키지의 상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리와 동일하다.
본 발명에 따르면, 적층된 반도체 칩들에 냉각 유체가 순환되는데 필요한 관통홀을 형성하고 반도체 칩들 사이에 관통홀과 연결된 냉각 공간을 형성하여 반도체 칩들을 신속히 냉각시킬 뿐만 아니라 반도체 칩들 사이에 갭-필 부재를 형성하지 않아 반도체 패키지의 제조 공정수를 감소시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 적층 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 적층 반도체 패키지(100)는 기판(10), 반도체 칩 모듈(20) 및 몰딩 부재(30)를 포함한다.
기판(10)은, 예를 들어, 직육면체 형상을 갖는 인쇄회로기판이다. 기판(10)은 칩 영역(CR) 및 주변 영역(PR)을 포함한다. 칩 영역(CR)은 기판(10)의 중앙 부분에 배치되고, 주변 영역(PR)은 칩 영역(CR)을 따라 배치된다.
기판(10)의 상면(1)의 칩 영역(CR) 내에는 접속 패드(4)들이 배치된다. 본 실시예에서, 접속 패드(4)들은 칩 영역(CR) 뿐만 아니라 주변 영역(PR)에 배치되어도 무방하며, 접속 패드(4)들은 주변 영역(PR)에만 배치될 수 있다.
기판(10)의 상면(1)과 대향하는 하면(2)에는 볼 랜드(5)들이 배치되며, 볼 랜드(5)들은 접속 패드(4)들과 전기적으로 연결된다.
기판(10)은 접속 패드(4) 및 볼 랜드(5) 이외에 통로(7)를 갖는다. 통로(7)는 칩 영역(CR)으로부터 주변 영역(PR)을 향해 형성된다. 통로(7)의 일측 단부는 칩 영역(CR)과 연통되고, 통로(7)의 상기 일측 단부와 대향 하는 타측 단부는 주변 영역(PR)과 연통된다.
반도체 칩 모듈(20)은 칩 영역(CR) 내에 배치된다. 반도체 칩 모듈(20)은 적어도 2 개의 반도체 칩(22)들을 포함하며, 반도체 칩(22)들은 기판(10)의 상면(1)으로부터 수직한 방향으로 적층된다.
반도체 칩 모듈(20)의 각 반도체 칩(22)들은 관통홀(23) 및 관통 전극(24)을 포함한다.
관통홀(23)은 각 반도체 칩(22)의 상면(22a) 및 상면(22a)과 대향하는 하면(22b)을 관통하고, 관통홀(23)은 제1 사이즈를 갖는다. 인접한 반도체 칩(22)들의 관통홀(23)들은 동일한 위치에 형성될 수 있다. 이와 다르게, 인접한 반도체 칩(23)들의 관통홀(23)들은 서로 다른 위치에 형성될 수 있다.
관통 전극(24)은 관통홀(23)과 이격된 곳에 배치되며, 관통 전극(24)은 각 반도체 칩(22)의 상면(22a) 및 하면(22b)을 관통하고, 관통 전극(24)은 제1 사이즈보다 큰 제2 사이즈를 갖는다. 관통 전극(24)은, 예를 들어, 구리를 포함할 수 있다. 각 반도체 칩(22)의 각 관통 전극(24)들은 지정된 위치에 형성되고, 이로 인해 인접한 반도체 칩(22)의 각 관통 전극(24)들은 전기적으로 연결된다.
관통 전극(24)의 일측 단부 또는 관통 전극(24)의 양쪽 단부는 반도체 칩(22)의 상면(22a) 및 하면(22b)으로부터 지정된 길이로 돌출되고, 돌출된 관통 전극(24)의 측면에는 관통 전극(24)의 부식을 방지하기 위한 보호막(27)이 형성된다. 관통 전극(24)의 측면에 형성된 보호막(27)은 금층 또는 절연막일 수 있다.
반도체 칩 모듈(20)의 각 관통 전극(24)들은 기판(10)에 형성된 접속 패드(4)들과 전기적으로 접속된다.
몰딩 부재(30)는 반도체 칩 모듈(20)의 측면 및 상면을 덮는다. 몰딩 부재(30)는 반도체 칩 모듈(20)의 인접한 반도체 칩(22)들의 사이를 막아 반도체 칩(22)들 사이에 냉각 공간(28)을 형성한다. 인접한 반도체 칩(22)들 사이의 간격이 좁기 때문에 몰딩 부재(30)는 반도체 칩(22)들의 에지를 따라 배치된다.
본 실시예에서, 몰딩 부재(30)에 의하여 냉각 공간(28)이 협소해지는 것을 방지하기 위해 반도체 칩(22)의 상면(22a) 및 하면(22b)에는 도 1의 좌측에 도시된 바와 같이 각각 접착성 밀봉 부재(29a,29b)들이 형성될 수 있다. 접착성 밀봉 부재(29a,29b)들은, 반도체 칩(22)의 상면(22a)의 에지 및 하면(22b)의 에지를 따라 폐루프 형상으로 형성될 수 있다. 접착성 밀봉 부재(29a,29b)들의 높이는, 예를 들어, 반도체 칩(22)의 상면(22a)의 에지 및 하면(22b)으로부터 돌출된 관통 전극(24)의 돌출 길이와 실질적으로 동일할 수 있다. 이와 다르게, 접착성 밀봉 부재는 반도체 칩(22)의 상면(22a) 또는 하면(22b)에만 배치될 수 있고, 이 경우 접착성 밀봉 부재의 높이는 인접한 반도체 칩(22)들 사이의 갭과 실질적으로 동일하다.
한편, 몰딩 부재(30)는 반도체 칩 모듈(20)의 반도체 칩(22)들 중 최상부에 배치된 반도체 칩(22)의 관통홀(23)을 노출하는 개구를 갖는다.
몰딩 부재(30)의 개구에는 제1 배관(32)이 연결되고, 기판(10)의 통로(7)에는 제2 배관(34)이 연결되고, 제1 및 제2 배관(32,34)들에는 열 교환기를 갖는 순환 펌프(36)가 배치된다. 또한, 반도체 칩 모듈(20)의 냉각 공간(28)에는 반도체 칩(22)에서 발생된 열을 몰딩 부재(30) 외부로 전달하기 위한 냉매(또는 냉각 유체)가 채워질 수 있다. 본 실시예에서, 제1 배관(32) 및 제2 배관(34)은 제1 및 제2 배관(32,34)의 파손을 방지하기 위해서 몰딩 부재(30)의 내부에 배치되어도 무방하다.
한편, 다른 실시예로 몰딩 부재(30)의 개구는 제1 밀봉 부재에 의하여 밀봉되고, 기판(10)의 통로(7)는 제2 밀봉 부재에 의하여 밀봉되고, 냉각 공간(28)에는 냉매가 채워진 상태에서 냉각 공간(28)에 냉매(또는 냉각 유체)를 순환시키는 순환 펌프가 배치될 수 있다.
도 2 내지 도 6들은 도 1에 도시된 적층 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 2를 참조하면, 예를 들어, 반도체 칩 모듈(20)을 제조하는 공정이 수행된다. 반도체 칩 모듈(20)을 제조하기 위해서는 먼저 반도체 소자 제조 공정에 의하여 웨이퍼에 반도체 칩(22)들이 제조된다.
반도체 칩(22)이 제조된 후, 반도체 칩(22)의 상면(22a) 및 상면(22a)과 대향하는 하면(22b)을 관통하는 관통 전극(24)이 형성된다. 관통 전극(24)은 도금 공정 등에 의하여 형성되며, 관통 전극(24)은 반도체 칩(22)의 상면(22a) 및 하면(22b)으로부터 소정 높이로 돌출된다. 관통 전극(24) 중 반도체 칩(22)의 상 면(22a) 및 하면(22b)으로부터 돌출된 관통 전극(24)의 측면에는 관통 전극(24)의 부식을 방지하기 위한 보호막(27)이 형성된다. 보호막(27)은, 예를 들어, 금층 또는 절연막일 수 있다.
한편, 반도체 칩(22)의 상면(22a) 및 하면(22b)에는 상면(22a) 및 하면(22b)의 에지를 따라 폐루프 형상으로 접착성 밀봉 부재(29a,29b)들이 형성된다. 접착성 밀봉 부재(29a,29b)는, 예를 들어, 관통 전극(24)의 돌출 길이와 실질적으로 동일한 두께를 가질 수 있다.
도 3을 참조하면, 반도체 칩(22)에 관통 전극(24)이 형성된 후, 반도체 칩(22)의 상면(22a) 및 하면(22b)을 관통하는 관통홀(23)이 형성된다. 본 실시예에서, 관통홀(23)은 반도체 칩(22)의 적어도 2 곳에 형성될 수 있다. 본 실시예에서 관통홀(23)의 사이즈는, 예를 들어, 반도체 칩(22)의 사이즈보다 작게 형성된다.
도 4를 참조하면, 관통홀(23)이 형성된 적어도 2 개의 반도체 칩(22)들은 상호 적층되고, 적층된 반도체 칩(22)들의 관통 전극(24)들은, 예를 들어, 직렬 방식으로 접속되어 반도체 칩 모듈(20)이 제조된다. 적층된 반도체 칩(22)들 사이에는 반도체 칩(22)으로부터 돌출된 관통 전극(24)에 의하여 지정된 간격으로 갭(G)이 형성된다.
도 5를 참조하면, 반도체 칩 모듈(20)이 제조된 후, 반도체 칩 모듈(20)의 관통 전극(24)은 기판(10)의 칩 영역(CR)에 형성된 접속 패드(4)와 전기적으로 접속된다. 기판(10)의 내부에는 통로(7)가 형성되고, 통로(7)의 일측 단부는 칩 영역(CR)에 형성되고, 통로(7)의 타측 단부는 칩 영역(CR)의 주변에 배치된 주변 영 역(PR)에 배치된다.
도 6을 참조하면, 반도체 칩 모듈(20)이 기판(10)에 실장된 후, 기판(10) 및 반도체 칩 모듈(20)은 몰딩 금형 내에 배치되고, 몰딩 금형에 주입된 몰딩 물질에 의하여 몰딩되어 몰딩 부재(30)가 형성된다. 이때, 몰딩 물질의 압력을 조절하여 반도체 칩 모듈(20)의 측면 및 상면은 덮히고 반도체 칩 모듈(20)의 반도체 칩(22)들 사이에는 냉각 공간(28)이 형성된다. 냉각 공간(28)은 각 반도체 칩(22)의 관통홀(23)들과 연결된다. 몰딩 부재(30) 중 최상부 반도체 칩(22)의 관통홀(23)과 대응하는 부분에는 개구가 형성된다.
도 1을 다시 참조하면, 몰딩 부재(30)의 관통홀(23)을 노출하는 개구에는 제1 배관(32)이 연결되고, 기판(10)의 주변 영역(PR)과 연결된 통로(7)에는 제2 배관(34)이 배치되며, 제1 및 제2 배관(32,34)들에는 열 교환기를 갖는 순환 펌프(36)가 배치된다. 한편, 냉각 공간에는 순환 펌프에 의하여 순환되는 냉매(또는 냉각 유체)가 채워진다. 이와 다르게, 냉각 공간(28)에 냉매를 채운 후 몰딩 부재(30)의 개구 및 기판(10)의 통로(7)를 제1 및 제2 밀봉 부재로 밀봉한 후 냉각 공간(28)에 배치된 순환 펌프를 이용하여 냉매를 순환시켜도 무방하다.
본 발명에는 비록 기판에 통로를 형성하여 냉각 유체를 순환시키는 구조 및 방법이 도시 및 설명되고 있지만, 이와 다르게 통로를 몰딩 부재에 형성하여도 무방하며, 통로를 개구 형태로 기판 또는 몰딩 부재에 형성하지 않고 중공을 갖는 파이프를 몰딩 부재에 설치하여도 무방하다.
이상에서 상세하게 설명한 바에 의하면, 적층된 반도체 칩들에 냉각 유체가 순환되는데 필요한 관통홀을 형성하고 반도체 칩들 사이에 관통홀과 연결된 냉각 공간을 형성하여 반도체 칩들을 신속히 냉각시킬 뿐만 아니라 반도체 칩들 사이에 갭-필 부재를 형성하지 않아 반도체 패키지의 제조 공정수를 감소시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.
도 2 내지 도 6들은 도 1에 도시된 적층 반도체 패키지의 제조 방법을 도시한 단면도들이다.

Claims (11)

  1. 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖고, 상기 칩 영역 으로부터 상기 주변 영역으로 향하는 통로가 형성된 기판;
    상기 칩 영역에 적어도 2 개가 상호 이격되어 적층되며 각각 관통홀이 형성된 반도체 칩들을 포함하는 반도체 칩 모듈; 및
    상기 반도체 칩 모듈의 측면 및 상면을 덮어 상기 반도체 칩들 사이에 상기 관통홀들과 연통된 냉각 공간을 형성 및 상기 반도체 칩들 중 상부 반도체 칩의 상기 관통홀과 연결된 개구를 갖는 몰딩 부재를 포함하는 적층 반도체 패키지.
  2. 제1항에 있어서,
    상기 기판은 상기 칩 영역에 배치된 접속 패드들을 포함하고, 상기 반도체 칩 모듈은 상기 각 반도체 칩들을 관통하며 상기 접속 패드들에 전기적으로 접속된 관통 전극을 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  3. 제2항에 있어서,
    상기 관통 전극의 측면에는 상기 관통 전극의 측면의 부식을 방지하기 위한 금층 및 절연막 중 어느 하나가 형성된 것을 특징으로 하는 적층 반도체 패키지.
  4. 제1항에 있어서,
    상기 관통 전극을 형성하기 위한 관통 전극홀은 제1 사이즈를 갖고, 상기 관통홀은 상기 제1 사이즈보다 작은 제2 사이즈를 갖는 것을 특징으로 하는 적층 반도체 패키지.
  5. 제1항에 있어서,
    상기 몰딩 부재의 상기 개구와 연결된 제1 배관;
    상기 통로와 연결된 제2 배관; 및
    상기 제1 및 제2 배관들과 연결되어 상기 제1 및 제2 배관들 및 상기 냉각 공간에 채워진 냉각 유체를 순환시키기 위한 순환 펌프를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  6. 제1항에 있어서,
    상기 몰딩 부재의 상기 개구를 밀봉하는 제1 밀봉 부재;
    상기 통로를 밀봉하는 제2 밀봉 부재;
    상기 냉각 공간 내에 채워진 냉각 유체; 및
    상기 냉각 유체를 순환시키는 순환 펌프를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  7. 제1항에 있어서,
    상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩 의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 동일한 위치에 형성된 것을 특징으로 하는 적층 반도체 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 서로 다른 위치에 형성된 것을 특징으로 하는 적층 반도체 패키지.
  9. 제1항에 있어서,
    상기 냉각 공간으로 상기 몰딩 부재가 유입되는 것을 방지하기 위해 상기 각 반도체 칩의 상면 및 상기 상면과 대향 하는 하면의 에지를 따라 폐루프 형상으로 형성된 접착성 밀봉 부재를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  10. 제9항에 있어서,
    상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리의 절반인 것을 특징으로 하는 적층 반도체 패키지.
  11. 제9항에 있어서,
    상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리와 동일한 것을 특징으로 하는 적층 반도체 패키지.
KR1020090019180A 2009-03-06 2009-03-06 적층 반도체 패키지 KR101013564B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090019180A KR101013564B1 (ko) 2009-03-06 2009-03-06 적층 반도체 패키지
US12/639,222 US8159065B2 (en) 2009-03-06 2009-12-16 Semiconductor package having an internal cooling system
US13/418,845 US8358016B2 (en) 2009-03-06 2012-03-13 Semiconductor package having an internal cooling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019180A KR101013564B1 (ko) 2009-03-06 2009-03-06 적층 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100100346A true KR20100100346A (ko) 2010-09-15
KR101013564B1 KR101013564B1 (ko) 2011-02-14

Family

ID=43006435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019180A KR101013564B1 (ko) 2009-03-06 2009-03-06 적층 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101013564B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004841A (ko) * 2016-06-13 2019-01-14 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673380B1 (ko) * 2004-12-20 2007-01-24 삼성전자주식회사 냉매로가 형성된 반도체 칩과, 그를 이용한 반도체 패키지및 반도체 패키지 냉각 시스템
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004841A (ko) * 2016-06-13 2019-01-14 마이크론 테크놀로지, 인크 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
CN109314093A (zh) * 2016-06-13 2019-02-05 美光科技公司 具有穿模冷却通道的半导体装置组合件
US10916487B2 (en) 2016-06-13 2021-02-09 Micron Technology, Inc. Method for manufacturing a semiconductor device assembly with through-mold cooling channel formed in encapsulant
CN109314093B (zh) * 2016-06-13 2022-08-05 美光科技公司 具有穿模冷却通道的半导体装置组合件
US11688664B2 (en) 2016-06-13 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant

Also Published As

Publication number Publication date
KR101013564B1 (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US8159065B2 (en) Semiconductor package having an internal cooling system
US9818680B2 (en) Scalable semiconductor interposer integration
US10134710B2 (en) Semiconductor package
US8049329B2 (en) Wafer stacked package waving bertical heat emission path and method of fabricating the same
US10199319B2 (en) Printed circuit board and semiconductor package including the same
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
EP2023390B1 (en) Semiconductor device
US9159640B2 (en) Semiconductor device and method for manufacturing the semiconductor device
TWI402954B (zh) Assembly board and semiconductor module
KR102228461B1 (ko) 반도체 패키지 장치
KR20150091886A (ko) 방열부재를 구비하는 반도체 패키지
US9349671B2 (en) Integrated circuit chip comprising electronic device and electronic system
KR102492527B1 (ko) 데이터 스토리지 소자 및 그를 포함하는 전자 장치
EP3024022B1 (en) Packaging substrate with block-type via and semiconductor packages having the same
KR20140001190A (ko) 열 프레임을 갖는 멀티-칩 패키지 및 조립 방법
US11049796B2 (en) Manufacturing method of packaging device
KR101013564B1 (ko) 적층 반도체 패키지
KR101038313B1 (ko) 스택 패키지
TWI808451B (zh) 半導體裝置
US9402331B2 (en) Integrated circuit chip comprising electronic device and electronic system
KR101078746B1 (ko) 반도체 패키지
KR101046384B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee