TW201807741A - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TW201807741A
TW201807741A TW106109244A TW106109244A TW201807741A TW 201807741 A TW201807741 A TW 201807741A TW 106109244 A TW106109244 A TW 106109244A TW 106109244 A TW106109244 A TW 106109244A TW 201807741 A TW201807741 A TW 201807741A
Authority
TW
Taiwan
Prior art keywords
gas
mask
plasma
processing container
film
Prior art date
Application number
TW106109244A
Other languages
English (en)
Other versions
TWI766857B (zh
Inventor
木原嘉英
久松亨
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201807741A publication Critical patent/TW201807741A/zh
Application granted granted Critical
Publication of TWI766857B publication Critical patent/TWI766857B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Photographic Processing Devices Using Wet Methods (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

本發明提供一種被處理體之處理方法，保護遮罩並避免因保護遮罩之保護膜所導致的遮罩扭曲。一實施形態中，晶圓W具備被蝕刻層EL、及設置於被蝕刻層EL上之遮罩MK4；一實施形態之方法MT，重複實行包含以下步驟之程序SQ3：步驟ST9a，產生電漿，對平行平板電極之上部電極30施加直流電壓藉以照射二次電子，並以氧化矽化合物覆蓋遮罩MK4；步驟ST9b，產生氟碳化物系氣體之電漿，於被蝕刻層EL的表面之原子層形成含有自由基之混合層MX2；以及ST9d，產生Ar氣體之電漿，施加偏電壓以去除混合層MX2；藉由重複實行程序SQ3，將被蝕刻層EL逐原子層地去除，而蝕刻被蝕刻層EL。

Description

被處理體之處理方法
本發明之實施形態，係關於被處理體之處理方法，特別是關於包含遮罩的製作之方法。
為了實現半導體元件等裝置之細微化，必須形成具有小尺寸的圖案，該圖案之尺寸較藉由利用迄今之光微影技術的細微加工所獲得之臨界尺寸更小。作為用於形成此等尺寸的圖案之一種手法，係次世代曝光技術之EUV（Extreme Ultraviolet，極紫外線）技術等的開發有所進展。EUV技術，使用相較於習知之UV光源波長明顯為短波長的光，例如使用13.5［nm］之極短波長的光。此外，作為取代習知微影技術之技術，著眼於定向自組裝（Directed Self-Assembly，DSA）技術，其使用係將有序的圖案自發性地組裝之自組裝（self-assembled）材料的一種之自組裝嵌段共聚物（block copolymer，BCP）形成圖案。
利用上述EUV技術及DSA技術等施行窄圖案的圖案蝕刻之情況，由於窄圖案而使遮罩變得脆弱，可能發生遮罩之崩塌等。對此，在專利文獻1、2中，揭露保護遮罩之技術。
專利文獻1所揭露之電漿蝕刻性能強化方法，係 藉由使用電漿將以蝕刻遮罩決定的構造予以蝕刻，而在半導體晶圓上之介電層藉由蝕刻形成不具有彎曲（bowing）的特徵部所用之方法。專利文獻1之技術，在介電層上形成遮罩，於遮罩之露出面形成含保護用矽之被覆層，隔著遮罩及含保護用矽之被覆層而蝕刻特徵部。進一步，在其他方法中，於形成含保護用矽之被覆層之前，部分地蝕刻此特徵部。如此地，專利文獻1之技術中提出：在光阻遮罩上，或在經部分地蝕刻之特徵部的側壁上，使用電漿形成含保護用矽之被覆層，藉由如此地形成之含保護用矽之被覆層，保護遮罩，收縮控制CD（Critical Dimension，臨界尺寸）尺寸，而控制蝕刻所造成的彎曲。
專利文獻2所揭露之電漿蝕刻方法的目的在於，防止並抑制在利用多層光阻遮罩之氧化矽膜等的電漿蝕刻後，因圖案崩塌等而發生之線扭曲（line wiggling）或條紋（striation）。專利文獻2之技術，在使用多層光阻遮罩將被蝕刻膜電漿蝕刻之電漿蝕刻方法中，多層光阻遮罩，包含上層光阻、無機膜系中間膜、及下層光阻，具有在下層光阻的側壁形成側壁保護膜之側壁保護膜形成步驟。 如此地，專利文獻2之技術中提出：為了防止線扭曲、條紋，而對三層構造的遮罩，在處理下層光阻後形成側壁保護膜，以防止此一形成後的蝕刻時之線扭曲、條紋。 ［習知技術文獻］ ［專利文獻］
專利文獻1：日本特開2008－60566號公報 專利文獻2：日本特開2012－15343號公報
［本發明所欲解決的問題］ 然則，如同上述專利文獻1、2般地於遮罩形成保護膜的技術中，特別是在以蝕刻無機膜系時使用的CxFx系氣體，於遮罩形成碳及氟之聚合膜的情況，因離子碰撞該聚合膜而可能在遮罩產生扭曲（wiggling）。因此等遮罩之扭曲，而有阻礙精密之圖案蝕刻的情況，此外亦可能導致遮罩之破損等。另一方面，在減少該聚合膜之沉積的情況，對於遮罩的保護變得不足夠，因而，可能發生遮罩選擇比降低等事態。如同上述，必須實現保護遮罩並避免因保護遮罩之保護膜所導致的遮罩扭曲之技術。 ［解決問題之技術手段］
在一態樣中，提供一種被處理體之處理方法。被處理體，具備被蝕刻層、及設置於該被蝕刻層上之第1遮罩；該被處理體之處理方法，重複實行包含以下步驟之第1程序：第1步驟，在收納有被處理體之電漿處理裝置的處理容器內產生電漿，對設置於該處理容器的平行平板電極之上部電極施加負的直流電壓，藉以對第1遮罩照射二次電子，並從該上部電極所具備之含有矽的電極板釋出矽，以包含該矽的氧化矽化合物覆蓋該第1遮罩；第2步驟，於實行第1步驟後，在處理容器內產生第1氣體之電漿，於被蝕刻層的表面之原子層形成含有該電漿所包含的自由基之混合層；第3步驟，於實行第2步驟後，吹掃處理容器內之空間；第4步驟，於實行第3步驟後，在處理容器內產生第2氣體之電漿，對該電漿施加偏電壓，去除混合層；以及第5步驟，於實行第4步驟後，吹掃處理容器內之空間；藉由重複實行該第1程序，將被蝕刻層逐原子層地去除，而蝕刻該被蝕刻層。
如此地，在將被蝕刻層的表面之原子層去除的第1程序之每次實行中，皆於該次實行施行對於第1遮罩之必要的保護，藉由重複實行此等第1程序，而在第1遮罩形成對於被蝕刻層之蝕刻的必要保護，並可避免過度的保護。因此，充分地減少保護遮罩之保護膜的膜厚，故可避免因該保護膜所導致的遮罩之扭曲。
第1氣體，包含氟碳化物系氣體與稀有氣體。如此地，因第1氣體包含氟碳化物系氣體，故在第2步驟中，對被蝕刻層的表面供給氟自由基及碳自由基，而可於該表面形成含有該兩自由基之混合層。
第2氣體，係稀有氣體。如此地，因第2氣體包含稀有氣體，故在第4步驟中，藉由該稀有氣體之電漿由偏電壓接收的能量，而可將形成於被蝕刻層的表面之混合層，從該表面去除。
在實行第1程序前，更包含第1遮罩形成步驟；該第1遮罩形成步驟，包含第6步驟與第7步驟，在該第6步驟與該第7步驟中，對設置於被蝕刻層上之有機膜、及設置於該有機膜上之防止反射膜，利用設置於該防止反射膜上之第2遮罩施行蝕刻處理，藉而形成第1遮罩；第6步驟，蝕刻防止反射膜；第7步驟，於實行第6步驟後，蝕刻有機膜；第1遮罩，係藉由實行第6步驟及第7步驟而形成，由防止反射膜及有機膜形成。
第6步驟，包含以下步驟：在處理容器內，於第2遮罩的表面以保形方式形成保護膜之步驟（下稱步驟a）；以及於實行步驟a後，利用形成有該保護膜的第2遮罩，藉由在處理容器內產生的電漿將防止反射膜逐原子層地去除，蝕刻該防止反射膜之步驟（下稱步驟b）。如此地，藉由實行步驟a，而將精度經良好控制的保形膜厚之保護膜，無關於遮罩的疏密差地形成在第2遮罩上，維持遮罩的形狀並強化遮罩的對於蝕刻之承受性；進一步，藉由實行步驟b，而改善遮罩之選擇比，減少遮罩的形狀（LWR（Line Width Roughness，線寬粗糙度）及LER（Line Edge Roughness，線緣粗糙度））因蝕刻所受到之影響。
第6步驟，更包含以下步驟：於實行步驟a前，在處理容器內產生電漿，對設置於處理容器之上部電極施加負的直流電壓，藉以對第2遮罩照射二次電子之步驟（下稱步驟c）。如此地，於實行步驟a前，對第2遮罩照射二次電子，故可在保護膜形成前將第2遮罩改質，可抑制後續步驟所造成的第2遮罩之損傷。
步驟c，在處理容器內產生電漿，對上部電極施加負的直流電壓，藉以從電極板釋出矽，以包含該矽的氧化矽化合物覆蓋第2遮罩。如此地，在步驟c中，氧化矽化合物覆蓋第2遮罩，故可進一步抑制後續步驟所造成的第2遮罩之損傷。
步驟a，重複實行包含以下步驟之第2程序：第8步驟，往處理容器內供給第3氣體；第9步驟，於實行第8步驟後，吹掃處理容器內之空間；第10步驟，於實行第9步驟後，在處理容器內產生第4氣體之電漿；以及第11步驟，於實行第10步驟後，吹掃處理容器內之空間；藉由重複實行第2程序，而於第2遮罩的表面以保形方式形成保護膜；而第8步驟，並未產生第3氣體之電漿。如此地，步驟a，藉由與ALD（Atomic Layer Deposition，原子層沉積）法相同之方法，而於第2遮罩的表面以保形方式形成保護膜。
第3氣體，包含含有有機物的胺基矽烷系氣體。如此地因第3氣體包含含有有機物的胺基矽烷系氣體，故藉由第8步驟，而使矽的反應前驅物沿著第2遮罩之原子層形成於第2遮罩上。
一實施形態中，第3氣體之胺基矽烷系氣體，可包含具有1～3個矽原子的胺基矽烷。第3氣體之胺基矽烷系氣體，可包含具有1～3個胺基的胺基矽烷。如此地可於第3氣體之胺基矽烷系氣體，使用包含1～3個矽原子的胺基矽烷。此外，第3氣體之胺基矽烷系氣體，可使用含有1～3個胺基的胺基矽烷。
第4氣體，包含含有氧原子及碳原子的氣體。如此地因第4氣體包含氧原子，故在第10步驟中，該氧原子與形成在第2遮罩上之矽的反應前驅物結合，藉而可於第2遮罩上以保形方式形成氧化矽之保護膜。此外，第4氣體包含碳原子，故可藉由該碳原子抑制氧原子所造成的對於第2遮罩之侵蝕。
步驟b，重複實行包含以下步驟之第3程序：第12步驟，於實行步驟a後，在處理容器內產生第5氣體之電漿，於防止反射膜的表面形成含有該電漿所包含的自由基之混合層；第13步驟，於實行第12步驟後，吹掃處理容器內之空間；第14步驟，於實行第13步驟後，在處理容器內產生第6氣體之電漿，對該電漿施加偏電壓，去除混合層；以及第15步驟，於實行第14步驟後，吹掃處理容器內之空間；藉由重複實行該第3程序，將防止反射膜逐原子層地去除，而蝕刻該防止反射膜。如此地，步驟b，藉由與ALE（Atomic Layer Etching，原子層蝕刻）法相同之方法，而可將防止反射膜逐原子層地去除。
第5氣體，包含氟碳化物系氣體與稀有氣體。如此地，因第5氣體包含氟碳化物系氣體，故在第12步驟中，對防止反射膜的表面供給氟自由基及碳自由基，而可於該表面形成含有該兩自由基之混合層。
第6氣體，包含稀有氣體。如此地，因第6氣體包含稀有氣體，故在第14步驟中，藉由該稀有氣體之電漿由偏電壓接收的能量，而可將形成於防止反射膜的表面之混合層，從該表面去除。
第7步驟，於實行第6步驟後，藉由在處理容器內產生之電漿，利用第3遮罩對有機膜施行蝕刻處理；第3遮罩，係在第6步驟中，由第2遮罩與防止反射膜形成。如此地，藉由實行第6步驟，而將維持形狀且改善選擇比之第3遮罩，無關於遮罩的疏密地形成在有機膜上，故使此等形狀良好之遮罩所進行的有機膜之蝕刻成為可能，可良好地施行有機膜之蝕刻。 ［本發明之效果］
如同上述說明，可實現保護遮罩並避免因保護遮罩之保護膜所導致的遮罩扭曲之技術。
以下，參考附圖茲就各種實施形態予以詳細說明。另，對於在附圖中同一或相當的部分附加同一符號。
以下，參考圖1，對於可利用電漿處理裝置10實施之蝕刻方法（方法MT）予以說明。圖1為，顯示一實施形態之方法的流程圖。圖1所示的一實施形態之方法MT，係被處理體（以下亦稱作「晶圓」）之處理方法。方法MT，為蝕刻晶圓的方法之一例。一實施形態之方法MT，可利用單一電漿處理裝置實行一系列的步驟。
圖2為，顯示電漿處理裝置之一例的圖。於圖2，概略示意可在被處理體之處理方法的各種實施形態利用之電漿處理裝置10的剖面構造。如圖2所示，電漿處理裝置10，為具備平行平板之電極的電漿蝕刻裝置，具有處理容器12。處理容器12，具有略圓筒形狀。處理容器12，例如由鋁構成，對其內壁面施行陽極氧化處理。處理容器12係安全接地。
於處理容器12之底部上，設置略圓筒狀的支持部14。支持部14，例如由絕緣材料構成。構成支持部14之絕緣材料，可如石英般地包含氧。支持部14，在處理容器12內，從處理容器12之底部起往鉛直方向延伸。於處理容器12內，設置載置台PD。載置台PD，係藉由支持部14支持。
載置台PD，在載置台PD的頂面中保持晶圓W。載置台PD，具有下部電極LE及靜電吸盤ESC。下部電極LE，包含第1板18a及第2板18b。第1板18a及第2板18b，例如由鋁等金屬構成，呈略圓盤形狀。第2板18b，設置於第1板18a上，與第1板18a電性連接。
於第2板18b上，設置靜電吸盤ESC。靜電吸盤ESC，具有將係導電膜的電極，配置在一對絕緣層之間或一對絕緣片之間的構造。靜電吸盤ESC的電極，通過開關23而與直流電源22電性連接。靜電吸盤ESC，以藉由來自直流電源22的直流電壓所產生之庫侖力等靜電力吸附晶圓W。藉此，靜電吸盤ESC，可保持晶圓W。
於第2板18b之邊緣部上，以包圍晶圓W邊緣及靜電吸盤ESC的方式配置對焦環FR。對焦環FR，係為了改善蝕刻之均一性而設置。對焦環FR，係由依照蝕刻對象的膜之材料而適當選擇的材料所構成，例如可由石英構成。
於第2板18b之內部，設置冷媒流路24。冷媒流路24，構成溫度調節機構。於冷媒流路24，從設置於處理容器12之外部的急冷器單元（圖示省略）起，通過配管26a而供給冷媒。供給至冷媒流路24的冷媒，通過配管26b而回到急冷器單元。如此地，於冷媒流路24，供給冷媒而使其循環。藉由控制此一冷媒的溫度，而控制以靜電吸盤ESC支持之晶圓W的溫度。
於電漿處理裝置10，設置氣體供給線28。氣體供給線28，將來自熱傳氣體供給機構的熱傳氣體，例如He氣體，往靜電吸盤ESC的頂面與晶圓W的背面之間供給。
於電漿處理裝置10，設置係加熱元件之加熱器HT。加熱器HT，例如嵌入至第2板18b內。加熱器HT，與加熱器電源HP相連接。藉由從加熱器電源HP對加熱器HT供給電力，而調整載置台PD的溫度，以調整載置於載置台PD上之晶圓W的溫度。另，加熱器HT，亦可內建於靜電吸盤ESC。
電漿處理裝置10，具備上部電極30。上部電極30，在載置台PD之上方中，與載置台PD對向配置。下部電極LE與上部電極30，彼此略平行地設置。在上部電極30與下部電極LE之間，提供用於對晶圓W施行電漿處理的處理空間S。
上部電極30，藉由絕緣性遮蔽構件32，而支持在處理容器12之上部。絕緣性遮蔽構件32，由絕緣材料構成，例如可如石英般地包含氧。上部電極30，可包含電極板34及電極支持體36。電極板34面向處理空間S，於該電極板34設置複數個氣體噴吐孔34a。電極板34，在一實施形態中含有矽。在另一實施形態中，電極板34可含有氧化矽。
電極支持體36，以可任意裝卸的方式支持電極板34，例如可由鋁等導電性材料構成。電極支持體36，可具有水冷構造。於電極支持體36之內部，設置氣體擴散室36a。從氣體擴散室36a起，與氣體噴吐孔34a連通之複數個氣體流通孔36b往下方延伸。於電極支持體36，形成將處理氣體往氣體擴散室36a引導的氣體導入口36c，於氣體導入口36c，連接氣體供給管38。
氣體供給管38，通過閥群42及流量控制器群44，而與氣體源群40連接。氣體源群40，具有複數個氣體源。複數個氣體源，可包含含有有機物的胺基矽烷系氣體之氣體源、氟碳化物系氣體（Cx Fy 氣體（x、y為1～10的整數））之氣體源、具有氧原子及碳原子的氣體之氣體源（例如二氧化碳氣體等）、氮氣之氣體源、含氫氣體之氣體源、及稀有氣體之氣體源。作為氟碳化物系氣體，可使用CF4 氣體、C4 F6 氣體、C4 F8 氣體等任意氟碳化物系氣體。作為胺基矽烷系氣體，可使用胺基數目較少之分子構造者，例如可使用單胺基矽烷（H3 －Si－R（R包含有機物，為可取代的胺基））。此外，上述胺基矽烷系氣體（後述氣體G1所包含的氣體），可包含可具有1～3個矽原子的胺基矽烷、或可包含具有1～3個胺基的胺基矽烷。具有1～3個矽原子的胺基矽烷，可為具有1～3個胺基的單矽烷（單胺基矽烷）、具有1～3個胺基的二矽烷、或具有1～3個胺基的三矽烷。進一步，上述胺基矽烷，可具有可取代的胺基。進一步，上述胺基，可藉由甲基、乙基、丙基、及丁基之任一予以取代。進一步，上述甲基、乙基、丙基、或丁基，可藉由鹵素予以取代。作為稀有氣體，可使用Ar氣體、He氣體等任意稀有氣體。
閥群42包含複數個閥，流量控制器群44包含質量流量控制器等複數個流量控制器。氣體源群40之複數個氣體源，各自通過閥群42之對應的閥及流量控制器群44之對應的流量控制器，而與氣體供給管38連接。因此，電漿處理裝置10，可將來自從氣體源群40之複數個氣體源中選擇出的一個以上之氣體源的氣體，以經個別調整的流量，往處理容器12內供給。
電漿處理裝置10中，沿著處理容器12之內壁，以可任意裝卸的方式設置防沉積遮蔽件46。防沉積遮蔽件46，亦設置於支持部14之外周。防沉積遮蔽件46，防止蝕刻副產物（沉積物）附著在處理容器12，可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。防沉積遮蔽件，除了Y2 O3 以外，例如可由如石英般地包含氧的材料構成。
排氣板48，設置於處理容器12的底部側，且位於支持部14與處理容器12的側壁之間。排氣板48，例如可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。排氣口12e，設置於處理容器12，且位於排氣板48的下方。排氣口12e，通過排氣管52而與排氣裝置50相連接。排氣裝置50，具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至期望的真空度。於處理容器12的側壁設置晶圓W之搬出入口12g，藉由閘閥54而可將搬出入口12g開啟關閉。
電漿處理裝置10，進一步具備第1高頻電源62及第2高頻電源64。第1高頻電源62，為產生電漿產生用的第1高頻電力之電源，其產生27～100［MHz］之頻率，在一例中為60［MHz］的高頻電力。第1高頻電源62，通過匹配器66而與上部電極30相連接。匹配器66，係將第1高頻電源62之輸出阻抗與負載側（下部電極LE側）之輸入阻抗匹配所用的電路。另，第1高頻電源62，亦可通過匹配器66而與下部電極LE相連接。
第2高頻電源64，係產生用於將離子導入至晶圓W的第2高頻電力，即高頻偏壓電力的電源，其產生400［kHz］～40.68［MHz］的範圍內之頻率，在一例中為13.56［MHz］之頻率的高頻偏壓電力。第2高頻電源64，通過匹配器68而與下部電極LE相連接。匹配器68，係將第2高頻電源64之輸出阻抗與負載側（下部電極LE側）之輸入阻抗匹配所用的電路。
電漿處理裝置10，進一步具備電源70。電源70，與上部電極30相連接。電源70，對上部電極30，施加用於將存在於處理空間S內之陽離子導入電極板34的電壓，。在一例中，電源70，係產生負的直流電壓之直流電源。若從電源70對上部電極30施加此等電壓，則存在於處理空間S之陽離子，碰撞電極板34。藉此，從電極板34釋出二次電子及／或矽。
一實施形態中，電漿處理裝置10，可進一步具備控制部Cnt。控制部Cnt，係具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，其控制電漿處理裝置10的各部。具體而言，控制部Cnt，與閥群42、流量控制器群44、排氣裝置50、第1高頻電源62、匹配器66、第2高頻電源64、匹配器68、電源70、加熱器電源HP、及急冷器單元相連接。
控制部Cnt，遵循依據輸入之配方的程式而動作，送出控制訊號。藉由來自控制部Cnt的控制訊號，而可控制從氣體源群40供給的氣體之選擇及流量、排氣裝置50之排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、來自急冷器單元之冷媒流量及冷媒溫度。另，本說明書中揭露的被處理體之處理方法MT的各步驟，可藉由以控制部Cnt所進行的控制使電漿處理裝置10的各部動作，而予以實行。
參考圖3的（a）部，說明在圖1所示之方法MT的步驟ST1準備之晶圓W的主要構造。圖3為，顯示圖1所示的各步驟之實施前及實施後的被處理體之狀態的剖面圖。
步驟ST1中準備之晶圓W，如圖3的（a）部所示，具備：基板SB、被蝕刻層EL、有機膜OL、防止反射膜AL、及遮罩MK1（第2遮罩）。被蝕刻層EL，設置於基板SB上。被蝕刻層EL，係由相對於有機膜OL被選擇性地蝕刻之材料構成的層，使用絕緣膜。被蝕刻層EL，例如可由氧化矽（SiO2 ）構成。另，被蝕刻層EL，可由多晶矽等其他材料構成。
有機膜OL，設置於被蝕刻層EL上。有機膜OL，為包含碳的層，例如為SOH（旋塗式硬罩，Spin On Hardmask）層。防止反射膜AL，為含矽之防止反射膜，設置於有機膜OL上。
遮罩MK1，設置於防止反射膜AL上。遮罩MK1，為由光阻材料構成的光阻遮罩，其係以光微影技術將光阻層圖案化藉而製作。遮罩MK1，例如可為ArF光阻。遮罩MK1，部分地覆蓋防止反射膜AL。遮罩MK1，區畫出使防止反射膜AL部分地露出的開口OP1。遮罩MK1的圖案，例如為線與間隔（Line and space）圖案，但可具有俯視時提供圓形之開口的圖案、俯視時提供橢圓形之開口的圖案等，其他各種形狀的圖案。
另，遮罩MK1，例如使用聚苯乙烯－嵌段－聚甲基丙烯酸甲酯（PS－b－PMMA）等嵌段共聚物，進一步，可為利用此PS及PMMA之相分離構造而形成者。
回到圖1，繼續對於方法MT之說明。下述說明中，連同圖1，參考圖3、圖4、圖5而予以說明。圖3為，顯示圖1所示的各步驟之實施前及實施後的被處理體之狀態的剖面圖。圖4為，顯示圖1所示之方法的各步驟之實施後的被處理體之狀態的剖面圖。圖5為，示意圖1所示的形成保護膜之程序中的保護膜之形成樣子的圖。
步驟ST1，準備圖3的（a）部所示之晶圓W，將晶圓W收納於電漿處理裝置10的處理容器12內，載置於靜電吸盤ESC上。在步驟ST1中準備圖3的（a）部所示之上述晶圓W以作為圖2所示之晶圓W後，實行步驟ST2以後的各步驟。步驟ST2～ST7之一系列的步驟（第6步驟），係蝕刻防止反射膜AL之步驟。
接續步驟ST1的步驟ST2，對晶圓W照射二次電子。步驟ST2，係於實行將氧化矽之保護膜（保護膜SX）以保形方式形成在遮罩MK1之程序SQ1（第2程序）及步驟ST4前，在處理容器12內產生電漿，對上部電極30施加負的直流電壓，藉以對遮罩MK1照射二次電子之步驟。
如同上述，在實行形成保護膜SX的程序SQ1～步驟ST4之一系列的步驟前，對遮罩MK1照射二次電子，故可在保護膜SX形成前將遮罩MK1改質，可抑制後續步驟所造成的遮罩MK1之損傷。
具體說明步驟ST2之處理內容。首先，往處理容器12內供給含氫氣體及稀有氣體，從第1高頻電源62供給高頻電力，藉而在處理容器12內產生電漿。從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給含氫氣體及稀有氣體。因此，將處理空間S中的陽離子導入上部電極30，該陽離子碰撞上部電極30。藉由使陽離子碰撞上部電極30，而從上部電極30釋出二次電子。藉由對晶圓W照射釋出的二次電子，而將遮罩MK1改質。此外，藉由使陽離子碰撞電極板34，而將係電極板34之構成材料的矽，與二次電子一同釋出。釋出的矽，與從暴露於電漿的電漿處理裝置10之構成構件釋出的氧結合。該氧，例如從支持部14、絕緣性遮蔽構件32、及防沉積遮蔽件46等構件釋出。藉由矽與氧的結合，而產生氧化矽化合物，該氧化矽化合物沉積於晶圓W上而覆蓋保護遮罩MK1。如此地，對遮罩MK1照射二次電子之步驟ST2中，在處理容器12內產生電漿，對上部電極30施加負的直流電壓，藉以對遮罩MK1照射二次電子，並從電極板34釋出矽，以包含該矽的氧化矽化合物覆蓋遮罩MK1。接著，對遮罩MK1照射二次電子，在以氧化矽化合物覆蓋遮罩MK1後吹掃處理容器12內之空間，前往步驟ST3a。
如同上述，在步驟ST2中，氧化矽化合物覆蓋遮罩MK1，故可進一步抑制後續步驟所造成的遮罩MK1之損傷。
接續步驟ST2，依序實行程序SQ1、步驟ST5、程序SQ2（第3程序）、及步驟ST7（程序SQ1～步驟ST7）。程序SQ1～步驟ST5之一系列的步驟，係將氧化矽膜之保護膜SX以保形方式形成在遮罩MK1的表面之步驟；程序SQ2～步驟ST7之一系列的步驟，係於實行程序SQ1～步驟ST5之一系列的步驟後，利用形成有氧化矽膜之保護膜SX的遮罩MK1，將防止反射膜AL逐原子層地去除，藉而精密地蝕刻防止反射膜AL之步驟。如此地，藉由實行程序SQ1～步驟ST5之一系列的步驟，而將精度經良好控制的保形膜厚之保護膜SX，無關於遮罩的疏密差地形成在遮罩上，維持遮罩的形狀並強化遮罩的對於蝕刻之承受性；進一步，藉由實行程序SQ2～步驟ST7之一系列的步驟，而改善遮罩之選擇比，減少遮罩的形狀（LWR（Line Width Roughness，線寬粗糙度）及LER（Line Edge Roughness，線緣粗糙度））因蝕刻所受到之影響。
接續步驟ST2，實行程序SQ1一次以上。程序SQ1及步驟ST4，係藉由與ALD法相同之方法在晶圓W上以均一的厚度並以保形方式形成氧化矽之保護膜SX的步驟，其包含在程序SQ1中依序實行之步驟ST3a（第8步驟）、步驟ST3b（第9步驟）、步驟ST3c（第10步驟）、及步驟ST3d（第11步驟）。
步驟ST3a，往處理容器12內供給氣體G1（第3氣體）。具體而言，步驟ST3a，如圖5的（a）部所示，往處理容器12內，導入含矽的氣體G1。氣體G1，包含含有有機物的胺基矽烷系氣體。從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給含有有機物的胺基矽烷系氣體之氣體G1。氣體G1，作為含有有機物的胺基矽烷系氣體，例如使用單胺基矽烷（H3 －Si－R（R為含有有機物的胺基））。步驟ST3a，並未產生氣體G1之電漿。
氣體G1之分子，如圖5的（b）部所示，作為反應前驅物（層Ly1）而附著在晶圓W的表面。氣體G1之分子（單胺基矽烷），藉由源自化學鍵結之化學吸附而附著在晶圓W的表面，並未使用電漿。步驟ST3a中，晶圓W的溫度，為攝氏0度以上且為遮罩MK1所包含之材料的玻璃轉移溫度以下（例如攝氏200度以下）之程度。另，若為可在該溫度範圍藉由化學鍵結附著於表面且含有矽者，則亦可利用單胺基矽烷以外的氣體。
如同上述，氣體G1為包含含有有機物的胺基矽烷系氣體，故藉由步驟ST3a，而使矽的反應前驅物（層Ly1）沿著遮罩MK1的表面之原子層形成於遮罩MK1上。
接續步驟ST3a的步驟ST3b，吹掃處理容器12內之空間。具體而言，將在步驟ST3a中供給的氣體G1排氣。步驟ST3b中，作為吹掃氣體，亦可將氮氣或稀有氣體（例如Ar等）等惰性氣體往處理容器12供給。亦即，步驟ST3b的吹掃，可為使惰性氣體在處理容器12內流通的氣體吹掃、或抽真空所造成的吹掃之任一。步驟ST3b，可將過多地附著在晶圓W上之分子亦予以去除。藉由上述方式，反應前驅物的層Ly1，成為極薄的單分子層。
接續步驟ST3b的步驟ST3c，如圖5的（b）部所示，在處理容器12內產生氣體G2（第4氣體）之電漿P1。氣體G2，包含含有氧原子及碳原子的氣體，例如可包含二氧化碳氣體。在步驟ST3c中，產生氣體G2的電漿P1時之晶圓W的溫度，為攝氏0度以上且為遮罩MK1所包含之材料的玻璃轉移溫度以下（例如攝氏200度以下）。從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含含有氧原子及碳原子的氣體之氣體G2。接著，從第1高頻電源62供給高頻電力。此一情況，亦可施加第2高頻電源64的偏壓電力。此外，亦可不使用第1高頻電源62而僅使用第2高頻電源64產生電漿。藉由使排氣裝置50動作，而將處理容器12內之空間的壓力設定為預先設定的壓力。如此地，在處理容器12內產生氣體G2之電漿P1。
如圖5的（b）部所示，若產生氣體G2之電漿P1，則產生氧的活性種及碳的活性種，例如氧自由基、碳自由基，如圖5的（c）部所示，係氧化矽膜的層Ly2（對應於保護膜SX）形成為單分子層。碳自由基，可達到抑制對遮罩MK1之氧侵蝕的功能，故可將氧化矽膜作為保護膜穩定地形成在遮罩MK1的表面中。氧化矽膜之Si－O鍵結的結合能，為192［kcal］程度，較C－C鍵結、C－H鍵結、C－F鍵結各自的結合能（50－110［kcal］程度、70－110［kcal］程度、100－120［kcal］程度）更高，故氧化矽膜，可達到作為保護膜的功能。
如同上述，氣體G2包含氧原子，故在步驟ST3c中，該氧原子與形成在遮罩MK1上之矽的反應前驅物（層Ly1）結合，藉而可於遮罩MK1上以保形方式形成氧化矽膜的層Ly2。此外，氣體G2包含碳原子，故可藉由該碳原子抑制氧原子所造成的對於遮罩MK1之侵蝕。因此，在程序SQ1中，與ALD法同樣地，藉由實行1次（單位周期）程序SQ1，可將氧化矽膜的層Ly2，無關於遮罩MK1的疏密而以薄層之均一膜厚以保形方式形成在晶圓W的表面上。
接續步驟ST3c的步驟ST3d，吹掃處理容器12內之空間。具體而言，將在步驟ST3c中供給的氣體G2排氣。步驟ST3d中，作為吹掃氣體，亦可將氮氣或稀有氣體（例如Ar等）等惰性氣體往處理容器12供給。亦即，步驟ST3d的吹掃，可為使惰性氣體在處理容器12內流通的氣體吹掃、或抽真空所造成的吹掃之任一。
接續程序SQ1的步驟ST4，判定是否結束程序SQ1之實行。具體而言，步驟ST4，判定程序SQ1之實行次數是否達到預先設定的次數。程序SQ1之實行次數的決定，決定圖3的（b）部所示之形成在晶圓W上的保護膜SX之膜的厚度。亦即，以藉由實行1次（單位周期）程序SQ1而形成的氧化矽膜之膜厚與程序SQ1之實行次數的積，可實質上決定最終形成於晶圓W上的保護膜SX之膜的厚度。因此，可因應形成於晶圓W上之保護膜SX的期望厚度，而設定程序SQ1之實行次數。如此地，藉由重複實行程序SQ1，而於遮罩MK1的表面以保形方式形成氧化矽膜之保護膜SX。
步驟ST4中，在判定為程序SQ1之實行次數尚未達到預先設定之次數的情況（步驟ST4：NO），再度重複程序SQ1之實行。另一方面，步驟ST4中，在判定為程序SQ1之實行次數達到預先設定之次數的情況（步驟ST4：YES），結束程序SQ1之實行。藉此，如圖3的（b）部所示，於晶圓W的表面上形成係氧化矽膜之保護膜SX。亦即，藉由使程序SQ1重複預先設定之次數，而將具有預先設定的膜厚之保護膜SX，無關於遮罩MK1的疏密地，以均一之膜厚並以保形方式形成在晶圓W的表面。藉由重複實行程序SQ1，而精度良好地控制設置於遮罩MK1上的保護膜SX之膜的厚度。
如同上述，程序SQ1及步驟ST4之一系列的步驟，藉由與ALD法相同之方法，而可在遮罩MK1的表面以保形方式形成保護膜SX。
藉由程序SQ1及步驟ST4之一系列的步驟形成之保護膜SX，如圖3的（b）部所示，包含領域R1、領域R2及領域R3。領域R3，係在遮罩MK1的側面上沿著該側面延伸之領域。領域R3，從防止反射膜AL的表面起延伸至領域R1的下側為止。領域R1，在遮罩MK1的頂面上及領域R3上延伸。領域R2，在鄰接的領域R3之間，且在防止反射膜AL的表面上延伸。如同上述，程序SQ1，與ALD法同樣地形成保護膜SX，故無關於遮罩MK1的疏密，領域R1、領域R2、及領域R3之各自的膜厚，成為彼此略相等的膜厚。
接續步驟ST4的步驟ST5，以去除領域R1及領域R2之方式，蝕刻（回蝕）保護膜SX。為了去除領域R1及領域R2，需要非等向性之蝕刻條件。因此，步驟ST5，從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含氟碳化物系氣體的處理氣體（Cx Fy 為CF4 、C4 F8 、CHF3 ）。接著，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，藉由使排氣裝置50動作而將處理容器12內之空間的壓力設定為預先設定的壓力。此時為了促進非等向性蝕刻，為了使平均自由徑增長而宜為低壓方向（20［mT］以下）。如此地，產生氟碳化物系氣體之電漿。產生之電漿中的包含氟之活性種，藉由高頻偏壓電力所進行之往鉛直方向的導入，而優先地蝕刻領域R1及領域R2。此一結果，如圖3的（c）部所示，選擇性地去除領域R1及領域R2，以留下的領域R3形成遮罩MS。遮罩MS與遮罩MK1，構成防止反射膜AL的表面上之遮罩MK2。
接續步驟ST5，實行程序SQ2～步驟ST7之一系列的步驟。程序SQ2～步驟ST7之一系列的步驟，為蝕刻防止反射膜AL之步驟。
首先，接續步驟ST5，實行程序SQ2一次以上。程序SQ2，係藉由與ALE法相同之方法，將防止反射膜AL中之未被遮罩MK2覆蓋的領域，無關遮罩MK2的疏密地以高選擇比精密地蝕刻之一系列的步驟，其包含在程序SQ2中依序實行之步驟ST6a（第12步驟）、步驟ST6b（第13步驟）、步驟ST6c（第14步驟）、及步驟ST6d（第15步驟）。
步驟ST6a，在處理容器12內產生氣體G3（第5氣體）之電漿，於防止反射膜AL的表面之原子層形成含有此電漿所包含的自由基之混合層MX1。步驟ST6a中，在將晶圓W載置於靜電吸盤ESC上的狀態下，往處理容器12內供給氣體G3，產生該氣體G3之電漿。氣體G3，係適合蝕刻含有矽的防止反射膜AL之蝕刻劑氣體，其包含氟碳化物系氣體與稀有氣體，例如可為Cx Fy ／Ar氣體。Cx Fy 可為CF4 。具體而言，從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含氟碳化物系氣體與稀有氣體的氣體G3。接著，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，藉由使排氣裝置50動作而將處理容器12內之空間的壓力設定為預先設定的壓力。如此地，在處理容器12內產生氣體G3之電漿。氣體G3之電漿包含碳自由基及氟自由基。
圖6為，顯示圖1所示的方法（程序SQ2、及後述程序SQ3）中之蝕刻原理的圖。圖6中，空心的圓（白圈）表示構成防止反射膜AL的原子，塗黑的圓（黑圈）表示自由基，以圓包圍的「＋」表示後述氣體G4（第6氣體）所包含的稀有氣體之原子的離子（例如Ar原子的離子）。如圖6的（a）部所示，藉由步驟ST6a，對防止反射膜AL的表面，供給氣體G3之電漿所包含的碳自由基及氟自由基。如此地，藉由步驟ST6a，於防止反射膜AL的表面，形成含有構成防止反射膜AL的原子、碳自由基、及氟自由基之混合層MX1。（亦與圖6的（a）部一同參考圖3的（c）部）。
如同上述，氣體G3包含氟碳化物系氣體，故在步驟ST6a中，對防止反射膜AL的表面之原子層供給氟自由基及碳自由基，而可於該原子層形成含有該兩自由基之混合層MX1。
另，在ArF光阻之遮罩MK1中，遮罩MK2所包含的遮罩MS之Si、氣體G3之電漿所包含的碳自由基，作為保護膜而作用。此外，可藉由電源70所產生的直流電壓，控制氟自由基量的調整。
接續步驟ST6a的步驟ST6b，吹掃處理容器12內之空間。具體而言，將在步驟ST6a中供給的氣體G3排氣。步驟ST6b中，作為吹掃氣體，亦可將氮氣或稀有氣體（例如Ar氣體等）等惰性氣體往處理容器12供給。亦即，步驟ST6b的吹掃，可為使惰性氣體在處理容器12內流通的氣體吹掃、或抽真空所造成的吹掃之任一。
接續步驟ST6b的步驟ST6c中，在處理容器12內產生氣體G4之電漿，對該電漿施加偏電壓，去除混合層MX1。氣體G4，包含稀有氣體，例如可包含Ar氣體。具體而言，從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含稀有氣體（例如Ar氣體）之氣體G4，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，藉由使排氣裝置50動作而將處理容器12內之空間的壓力設定為預先設定的壓力。如此地，在處理容器12內產生氣體G4之電漿。產生之電漿中的氣體G4之原子的離子（例如Ar原子的離子），藉由高頻偏壓電力所產生之往鉛直方向的導入，而碰撞防止反射膜AL的表面之混合層MX1，對該混合層MX1供給能量。如圖6的（b）部所示，藉由步驟ST6c，經由氣體G4之原子的離子，對形成於防止反射膜AL的表面之混合層MX1供給能量，藉由此能量而可從防止反射膜AL將混合層MX1去除。
如同上述，氣體G4包含稀有氣體，故在步驟ST6c中，藉由該稀有氣體之電漿由偏電壓接收的能量，而可將形成於防止反射膜AL的表面之混合層MX1，從該表面去除。
接續步驟ST6c的步驟ST6d，吹掃處理容器12內之空間。具體而言，將在步驟ST6c中供給的氣體G4排氣。步驟ST6d中，作為吹掃氣體，亦可將氮氣或稀有氣體（例如Ar氣體等）等惰性氣體往處理容器12供給。亦即，步驟ST6d的吹掃，可為使惰性氣體在處理容器12內流通的氣體吹掃、或抽真空所造成的吹掃之任一。如圖6的（c）部所示，藉由在步驟ST6c施行的吹掃，可將構成防止反射膜AL的表面之混合層的原子、及氣體G4的電漿所包含之過多的離子（例如Ar原子的離子）亦充分地去除。
接續程序SQ2的步驟ST7，判定是否結束程序SQ2之實行。具體而言，步驟ST7，判定程序SQ2之實行次數是否達到預先設定的次數。程序SQ2之實行次數的決定，決定對於防止反射膜AL之蝕刻的程度（深度）。可重複實行程序SQ2，蝕刻防止反射膜AL直至有機膜OL的表面為止。亦即，能夠以使藉由實行1次（單位周期）程序SQ2蝕刻的防止反射膜AL之厚度與程序SQ2之實行次數的積成為防止反射膜AL本身之總厚度的方式，決定程序SQ2之實行次數。因此，可因應防止反射膜AL之厚度，而設定程序SQ2之實行次數。
步驟ST7中，在判定為程序SQ2之實行次數尚未達到預先設定之次數的情況（步驟ST7：NO），再度重複程序SQ2之實行。另一方面，步驟ST7中，在判定為程序SQ2之實行次數達到預先設定之次數的情況（步驟ST7：YES），結束程序SQ2之實行。藉此，如圖4的（a）部所示，蝕刻防止反射膜AL，形成遮罩ALM。亦即，藉由使程序SQ2重複預先設定之次數，將防止反射膜AL，無關於遮罩MK2的疏密（遮罩MK1的疏密）而以與遮罩MK2提供之開口OP2的寬度相同且均一的寬度蝕刻，此外，亦改善選擇比。
遮罩ALM，與遮罩MK2一同提供開口OP3。開口OP3，具備與遮罩MK2提供之開口OP2的寬度（參考圖3的（c）部）相同的寬度。遮罩MK2與遮罩ALM，構成對於有機膜OL之遮罩MK3（第3遮罩）。藉由蝕刻防止反射膜AL而形成之開口OP3的寬度，係藉由重複實行程序SQ2而精度良好地控制。
此外，藉由至步驟ST5為止之一系列的步驟，將膜厚均一且經精度良好地控制之穩定的氧化矽膜，形成於防止反射膜AL上之遮罩MK2的側面，故可減少遮罩MK2的形狀（LWR及LER）因對於防止反射膜AL之程序SQ2的蝕刻所受到之影響。如此地可減少遮罩MK2之形狀因程序SQ2的蝕刻所受到之影響，故亦可減少以蝕刻形成之開口OP3的寬度因程序SQ2的蝕刻所造成之影響，亦可減少遮罩MK2的疏密（遮罩MK1的疏密）所造成之影響。
如同上述，程序SQ2～步驟ST7之一系列的步驟，係在實行將氧化矽膜（保護膜SX之領域R3（遮罩MS））以保形方式形成於遮罩MK1的表面之步驟後（實行步驟ST5後）施行的步驟，其係利用形成有遮罩MS之遮罩MK1（遮罩MK2）重複實行程序SQ2，將防止反射膜AL逐原子層地去除，藉而精密地蝕刻防止反射膜AL之步驟。因此，程序SQ2～步驟ST7之一系列的步驟，藉由與ALE法相同之方法，而可將防止反射膜AL逐原子層地去除。
接續步驟ST7：YES的步驟ST8（第7步驟），蝕刻有機膜OL。步驟ST8，係在施行對於防止反射膜AL之蝕刻處理的程序SQ1～步驟ST7之實行後（步驟ST7：YES後），藉由在處理容器12內產生之電漿，利用遮罩MK3對有機膜OL施行蝕刻處理的步驟。遮罩MK3，係於蝕刻防止反射膜AL之步驟（程序SQ1～步驟ST7）中，由防止反射膜AL形成。
具體說明步驟ST8之處理。首先，從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含氮氣與含氫氣體的處理氣體。作為該氣體，亦可使用包含氧的處理氣體。接著，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，藉由使排氣裝置50動作而將處理容器12內之空間的壓力設定為既定壓力。藉此，產生包含氮氣與含氫氣體的處理氣體之電漿。產生的電漿中之係氫的活性種之氫自由基，蝕刻有機膜OL之全領域中的從遮罩MK3露出之領域。藉由上述方式，如圖4的（b）部所示，蝕刻有機膜OL，從有機膜OL形成具有開口OP4之遮罩OLM，開口OP4的寬度與遮罩MK3提供之開口OP3的寬度（參考圖4的（a）部）相同。遮罩ALM與遮罩OLM，構成對於被蝕刻層EL之遮罩MK4（第1遮罩）。藉由程序SQ2，無關於遮罩MK3的疏密（遮罩MK2的疏密）地改善遮罩MK3之開口OP3的寬度之均一性，此外，遮罩MK3的形狀（LWR及LER）亦良好，因而亦無關於遮罩MK4的疏密（遮罩MK3的疏密）地改善遮罩MK4之開口OP4的寬度之均一性，此外，遮罩MK4的形狀（LWR及LER）亦變得良好。
如同上述，藉由實行步驟ST2～ST7之一系列的步驟，而將維持形狀且改善選擇比之遮罩MK3，無關於遮罩的疏密地形成在有機膜OL上，故使此等形狀良好之遮罩MK3所進行的有機膜OL之蝕刻成為可能，可良好地施行有機膜OL之蝕刻。
接續步驟ST18，實行程序SQ3（第1程序）及步驟ST10。程序SQ3及步驟ST10，係藉由將被蝕刻層EL逐原子層地去除，而蝕刻被蝕刻層EL之一系列的步驟。程序SQ3，包含步驟ST9a（第1步驟）、步驟ST9b（第2步驟）、步驟ST9c（第3步驟）、步驟ST9d（第4步驟）、及步驟ST9e（第5步驟）。
步驟ST9a，在電漿處理裝置10的處理容器12內產生電漿，對設置於處理容器12的平行平板電極之上部電極30施加負的直流電壓，藉以對遮罩MK4照射二次電子，並從上部電極30所具備之含有矽的電極板34釋出矽，以包含該矽的氧化矽化合物覆蓋遮罩MK4。接著，在以氧化矽化合物覆蓋遮罩MK4後吹掃處理容器12內之空間，而後前往步驟ST9b。
具體說明步驟ST9a之處理內容。首先，往處理容器12內供給含氫氣體及稀有氣體（例如Ar氣體），從第1高頻電源62供給高頻電力，藉而在處理容器12內產生電漿。從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給含氫氣體及稀有氣體（例如Ar氣體）。因此，將處理空間S中的陽離子導入上部電極30，該陽離子碰撞上部電極30。藉由使陽離子碰撞上部電極30，而從上部電極30釋出二次電子。藉由對晶圓W照射釋出的二次電子，而將遮罩MK1改質。此外，藉由使陽離子碰撞電極板34，而將係電極板34之構成材料的矽，與二次電子一同釋出。釋出的矽，與從暴露於電漿的電漿處理裝置10之構成構件釋出的氧結合。該氧，例如從支持部14、絕緣性遮蔽構件32、及防沉積遮蔽件46等構件釋出。藉由矽與氧的結合，而產生氧化矽化合物，該氧化矽化合物沉積於晶圓W上而覆蓋保護遮罩MK4。接著，對遮罩MK4照射二次電子，在以氧化矽化合物覆蓋遮罩MK4後吹掃處理容器12內之空間，前往步驟ST9b。
如此地，步驟ST9a，在處理容器12內產生電漿，對上部電極30施加負的直流電壓，藉以對遮罩MK4照射二次電子，並從電極板34釋出矽，以包含該矽的氧化矽化合物覆蓋遮罩MK4。因此，步驟ST9a中，氧化矽化合物覆蓋遮罩MK4，故可抑制後續步驟所造成的遮罩MK4之損傷。
接續步驟ST9a的步驟ST9b，藉由與步驟ST6a相同之方法，在處理容器12內產生氣體G5（第1氣體）之電漿，於被蝕刻層EL的表面之原子層，形成含有該電漿所包含的自由基之混合層MX2。步驟ST9b中，在將晶圓W載置於靜電吸盤ESC上的狀態下，往處理容器12內供給氣體G5，產生該氣體G5之電漿。氣體G5，係適合蝕刻被蝕刻層EL之蝕刻劑氣體，其包含氟碳化物系氣體與稀有氣體，例如可為Cx Fy ／Ar氣體。Cx Fy 可為CF4 。具體而言，從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含氟碳化物系氣體與稀有氣體的氣體G5。接著，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，藉由使排氣裝置50動作而將處理容器12內之空間的壓力設定為預先設定的壓力。如此地，在處理容器12內產生氣體G5之電漿。氣體G5之電漿包含碳自由基及氟自由基。藉由步驟ST9b，於被蝕刻層EL的表面之原子層，形成包含碳自由基及氟自由基之混合層MX2（參考圖6的（a）部以及圖4的（b）部）。因此，氣體G5包含氟碳化物系氣體，故在步驟ST9b中，對被蝕刻層EL的表面之原子層供給氟自由基及碳自由基，而可於該原子層形成含有該兩自由基之混合層MX2。
接續步驟ST9b的步驟ST9c，藉由與步驟ST6b相同之方法，吹掃處理容器12內之空間。具體而言，將在步驟ST9b中供給的氣體G5排氣。步驟ST9c中，作為吹掃氣體，亦可將氮氣或稀有氣體（例如Ar氣體等）等惰性氣體往處理容器12供給。亦即，步驟ST9c的吹掃，可為使惰性氣體在處理容器12內流通的氣體吹掃、或抽真空所造成的吹掃之任一。
接續步驟ST9c的步驟ST9d，藉由與步驟ST6c相同之方法，在處理容器12內產生氣體G6（第2氣體）之電漿，對該電漿施加偏電壓，去除混合層MX2。氣體G6，包含稀有氣體，例如可包含Ar氣體。具體而言，從氣體源群40之複數個氣體源中的選擇出之氣體源，往處理容器12內供給包含稀有氣體（例如Ar氣體）的氣體G6，從第1高頻電源62供給高頻電力，從第2高頻電源64供給高頻偏壓電力，藉由使排氣裝置50動作而將處理容器12內之空間的壓力設定為預先設定的壓力。如此地，在處理容器12內產生氣體G6之電漿。產生之電漿中的氣體G6之原子的離子（例如Ar原子的離子），藉由高頻偏壓電力所產生之往鉛直方向的導入，而碰撞被蝕刻層EL的表面之混合層MX2，對該混合層MX2供給能量。如圖6的（b）部所示，藉由步驟ST6c，經由氣體G6之原子的離子，對形成於被蝕刻層EL的表面之混合層MX2供給能量，藉由此能量而可從被蝕刻層EL將混合層MX2去除。
如同上述，氣體G6包含稀有氣體，故在步驟ST9d中，藉由該稀有氣體之電漿由偏電壓接收的能量，而可將形成於被蝕刻層EL的表面之混合層MX2，從該表面去除。
接續步驟ST9d的步驟ST9e，藉由與步驟ST6d相同之方法，吹掃處理容器12內之空間。具體而言，將在步驟ST9d中供給的氣體G6排氣。步驟ST9e中，作為吹掃氣體，亦可將氮氣或稀有氣體（例如Ar氣體等）等惰性氣體往處理容器12供給。亦即，步驟ST9e的吹掃，可為使惰性氣體在處理容器12內流通的氣體吹掃、或抽真空所造成的吹掃之任一。如圖6的（c）部所示，藉由在步驟ST9e施行的吹掃，可將構成被蝕刻層EL的表面之混合層MX2的原子、及氣體G6的電漿所包含之過多的離子（例如Ar原子的離子）亦充分地去除。因此，程序SQ3～步驟ST10之一系列的步驟，藉由與ALE相同之方法，而可將被蝕刻層EL逐原子層地去除。
接續程序SQ3的步驟ST10，藉由與步驟ST7相同之方法，判定是否結束程序SQ3的實行。具體而言，步驟ST10，判定程序SQ3之實行次數是否達到預先設定的次數。程序SQ3之實行次數的決定，決定對於被蝕刻層EL之蝕刻的程度（深度）。可重複實行程序SQ3，蝕刻被蝕刻層EL直至基板SB的表面為止。亦即，能夠以使藉由實行1次（單位周期）程序SQ3蝕刻的被蝕刻層EL之厚度與程序SQ3之實行次數的積成為被蝕刻層EL本身之總厚度的方式，決定程序SQ3之實行次數。因此，可因應被蝕刻層EL之厚度，而設定程序SQ3之實行次數。
步驟ST10中，在判定為程序SQ3之實行次數尚未達到預先設定之次數的情況（步驟ST10：NO），再度重複程序SQ3之實行。另一方面，步驟ST10中，在判定為程序SQ3之實行次數達到預先設定之次數的情況（步驟ST10：YES），結束程序SQ3之實行。藉此，如圖4的（c）部所示，蝕刻被蝕刻層EL。亦即，藉由使程序SQ3重複預先設定之次數，將被蝕刻層EL，無關於遮罩MK4的疏密（遮罩MK1的疏密）而以與遮罩MK4提供之開口OP4（參考圖4的（b）部）的寬度相同且均一的寬度蝕刻，此外，亦改善選擇比。藉由重複實行程序SQ3，而精度良好地控制藉由被蝕刻層EL的蝕刻而形成之開口OP4的寬度。
在步驟ST9a於被蝕刻層EL上之遮罩MK4的側面形成氧化矽化合物，故減少遮罩MK4的形狀（LWR及LER）因對於被蝕刻層EL之程序SQ3的蝕刻所受到之影響。如此地可減少遮罩MK4之形狀因程序SQ3的蝕刻所受到之影響，故亦可減少以蝕刻形成之開口OP4的寬度因程序SQ3的蝕刻所造成之影響，亦可減少遮罩MK4的疏密（遮罩MK1的疏密）所造成之影響。
如同上述，在將被蝕刻層EL的表面之原子層去除的程序SQ3之每次實行中，皆於該次實行施行對於遮罩MK4之必要的保護，藉由重複實行此等程序SQ3，而在遮罩MK4形成對於被蝕刻層EL之蝕刻的必要保護，並可避免過度的保護。因此，充分地減少保護遮罩MK4之保護膜的膜厚，故可避免因該保護膜所導致的遮罩MK4之扭曲。
另，步驟ST9b中，在氣體G5包含例如CF4 及Ar的情況，若Ar之氣體流量較CF4 之氣體流量更多，進一步，若往處理容器12內供給Ar氣體之時間較往處理容器12內供給CF4 氣體之時間更多，則LWR減少，遮罩MK4之形狀維持變得良好。此外，步驟ST9a中，使用Ar氣體作為使用在二次電子及矽之釋出之稀有氣體的情況，若往處理容器12供給Ar氣體之時間（步驟ST9a之實施時間）越長，則LWR減少，遮罩MK4之形狀維持變得良好。
以上，雖在最佳實施形態中圖示說明本發明之原理，但所屬技術領域中具有通常知識者，知曉可在不脫離此等原理的情況下變更本發明之配置及細節。本發明，並未限定於本實施形態所揭露之特定的構造。因此，發明人請求源自發明申請專利範圍及其精神範圍之全部修正及變更的權利。例如，雖為了蝕刻防止反射膜AL，設置步驟ST2～ST7之一系列的步驟，但防止反射膜AL之蝕刻，可不施行步驟ST2～ST7之一系列的步驟，此外，不施行程序SQ2～步驟ST7之一系列的步驟，而以習知之RIE（Reactive Ion Etching，反應性離子蝕刻）予以蝕刻。此外，可能有不施行步驟ST2～ST7之一系列的步驟中之例如步驟ST2的情況，亦可不施行程序SQ1～步驟ST5。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬出入口
14‧‧‧支持部
18a‧‧‧第1板
18b‧‧‧第2板
22‧‧‧直流電源
23‧‧‧開關
24‧‧‧冷媒流路
26a、26b‧‧‧配管
28‧‧‧氣體供給線
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴吐孔
36‧‧‧電極支持體
36a‧‧‧氣體擴散室
36b‧‧‧氣體流通孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
46‧‧‧防沉積遮蔽件
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66、68‧‧‧匹配器
70‧‧‧電源
AL‧‧‧防止反射膜
ALM‧‧‧遮罩
Cnt‧‧‧控制部
EL‧‧‧被蝕刻層
ESC‧‧‧靜電吸盤
FR‧‧‧對焦環
G1～G5‧‧‧氣體
HP‧‧‧加熱器電源
HT‧‧‧加熱器
LE‧‧‧下部電極
Ly1、Ly2‧‧‧層
MK1～MK4‧‧‧遮罩
MS‧‧‧遮罩
MX1、MX2‧‧‧混合層
OL‧‧‧有機膜
OLM‧‧‧遮罩
OP1～OP4‧‧‧開口
P1‧‧‧電漿
PD‧‧‧載置台
R1～R3‧‧‧領域
S‧‧‧處理空間
SB‧‧‧基板
SQ1～SQ3‧‧‧程序
ST1～ST2、ST3a～ST3d、ST4～ST5、ST6a～ST6d、ST7～ST8、ST9a～ST9e、ST10‧‧‧步驟
SX‧‧‧保護膜
W‧‧‧晶圓
［圖1］係顯示一實施形態之方法的流程圖。 ［圖2］係顯示電漿處理裝置之一例的圖。 ［圖3］具備（a）部、（b）部、（c）部，係顯示圖1所示的各步驟之實施前及實施後的被處理體之狀態的剖面圖。 ［圖4］具備（a）部、（b）部、（c）部，係顯示圖1所示的各步驟之實施後的被處理體之狀態的剖面圖。 ［圖5］（a）～（c）係示意圖1所示的形成保護膜之程序中的保護膜之形成樣子的圖。 ［圖6］（a）～（c）係顯示圖1所示的方法中之蝕刻原理的圖。
SQ1~SQ3‧‧‧程序
ST1~ST2、ST3a~ST3d、ST4~ST5、ST6a~ST6d、ST7~ST8、ST9a~ST9e、ST10‧‧‧步驟

Claims (16)

  1. 一種被處理體之處理方法，該被處理體，具備被蝕刻層、及設置於該被蝕刻層上之第1遮罩； 該被處理體之處理方法，重複實行包含以下步驟之第1程序： 第1步驟，在收納有該被處理體之電漿處理裝置的處理容器內產生電漿，對設置於該處理容器的平行平板電極之上部電極施加負的直流電壓，藉以對該第1遮罩照射二次電子，並從該上部電極所具備之含有矽的電極板釋出矽，以包含該矽的氧化矽化合物覆蓋該第1遮罩； 第2步驟，於實行該第1步驟後，在該處理容器內產生第1氣體之電漿，於該被蝕刻層的表面之原子層形成含有該電漿所包含的自由基之混合層； 第3步驟，於實行該第2步驟後，吹掃該處理容器內之空間； 第4步驟，於實行該第3步驟後，在該處理容器內產生第2氣體之電漿，對該電漿施加偏電壓，去除該混合層；以及 第5步驟，於實行該第4步驟後，吹掃該處理容器內之空間； 藉由重複實行該第1程序，將該被蝕刻層逐原子層地去除，而蝕刻該被蝕刻層。
  2. 如申請專利範圍第1項之被處理體之處理方法，其中， 該第1氣體，包含氟碳化物系氣體與稀有氣體。
  3. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該第2氣體，係稀有氣體。
  4. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 在實行該第1程序前，更包含第1遮罩形成步驟； 該第1遮罩形成步驟，包含第6步驟與第7步驟，在該第6步驟與該第7步驟中，對設置於該被蝕刻層上之有機膜、及設置於該有機膜上之防止反射膜，利用設置於該防止反射膜上之第2遮罩施行蝕刻處理，藉而形成該第1遮罩； 該第6步驟，蝕刻該防止反射膜； 該第7步驟，於實行該第6步驟後，蝕刻該有機膜； 該第1遮罩，係藉由實行該第6步驟及該第7步驟而形成，由該防止反射膜及該有機膜形成。
  5. 如申請專利範圍第4項之被處理體之處理方法，其中， 該第6步驟，包含以下步驟： 保護膜保形形成步驟，在該處理容器內，於該第2遮罩表面以保形方式形成該保護膜；以及 防止反射膜蝕刻步驟，於實行該保護膜保形形成步驟後，利用形成有該保護膜的該第2遮罩，藉由在該處理容器內產生的電漿將該防止反射膜逐原子層地去除，蝕刻該防止反射膜。
  6. 如申請專利範圍第5項之被處理體之處理方法，其中， 該第6步驟，更包含以下步驟： 第2遮罩照射二次電子步驟，於實行該保護膜保形形成步驟前，在該處理容器內產生電漿，對設置於該處理容器之上部電極施加負的直流電壓，藉以對該第2遮罩照射二次電子。
  7. 如申請專利範圍第6項之被處理體之處理方法，其中， 該第2遮罩照射二次電子步驟，在該處理容器內產生電漿，對該上部電極施加負的直流電壓，藉以從該電極板釋出矽，以包含該矽的氧化矽化合物覆蓋該第2遮罩。
  8. 如申請專利範圍第5項之被處理體之處理方法，其中， 該保護膜保形形成步驟，重複實行包含以下步驟之第2程序： 第8步驟，往該處理容器內供給第3氣體； 第9步驟，於實行該第8步驟後，吹掃該處理容器內之空間； 第10步驟，於實行該第9步驟後，在該處理容器內產生第4氣體之電漿；以及 第11步驟，於實行該第10步驟後，吹掃該處理容器內之空間； 藉由重複實行該第2程序，而於該第2遮罩的該表面以保形方式形成該保護膜： 該第8步驟，並未產生該第3氣體之電漿。
  9. 如申請專利範圍第8項之被處理體之處理方法，其中， 該第3氣體，包含含有有機物的胺基矽烷系氣體。
  10. 如申請專利範圍第9項之被處理體之處理方法，其中， 該第3氣體之胺基矽烷系氣體，包含具有1～3個矽原子的胺基矽烷。
  11. 如申請專利範圍第9項之被處理體之處理方法，其中， 該第3氣體之胺基矽烷系氣體，包含具有1～3個胺基的胺基矽烷。
  12. 如申請專利範圍第8項之被處理體之處理方法，其中， 該第4氣體，包含含有氧原子及碳原子的氣體。
  13. 如申請專利範圍第5項之被處理體之處理方法，其中， 該防止反射膜蝕刻步驟，重複實行包含以下步驟之第3程序： 第12步驟，於實行該保護膜保形形成步驟後，在該處理容器內產生第5氣體之電漿，於該防止反射膜的表面之原子層形成含有該電漿所包含的自由基之混合層； 第13步驟，於實行該第12步驟後，吹掃該處理容器內之空間； 第14步驟，於實行該第13步驟後，在該處理容器內產生第6氣體之電漿，對該電漿施加偏電壓，去除該混合層；以及 第15步驟，於實行該第14步驟後，吹掃該處理容器內之空間； 藉由重複實行該第3程序，將該防止反射膜逐原子層地去除，而蝕刻該防止反射膜。
  14. 如申請專利範圍第13項之被處理體之處理方法，其中， 該第5氣體，包含氟碳化物系氣體與稀有氣體。
  15. 如申請專利範圍第13項之被處理體之處理方法，其中， 該第6氣體，包含稀有氣體。
  16. 如申請專利範圍第4項之被處理體之處理方法，其中， 該第7步驟，於實行該第6步驟後，藉由在該處理容器內產生之電漿，利用第3遮罩對該有機膜施行蝕刻處理； 該第3遮罩，係在該第6步驟中，由該第2遮罩與該防止反射膜形成。
TW106109244A 2016-03-29 2017-03-21 被處理體之處理方法 TWI766857B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016065802 2016-03-29
JP2016-065802 2016-03-29
JP2016-147475 2016-07-27
JP2016147475A JP6770848B2 (ja) 2016-03-29 2016-07-27 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
TW201807741A true TW201807741A (zh) 2018-03-01
TWI766857B TWI766857B (zh) 2022-06-11

Family

ID=60006491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109244A TWI766857B (zh) 2016-03-29 2017-03-21 被處理體之處理方法

Country Status (4)

Country Link
US (1) US10763123B2 (zh)
JP (1) JP6770848B2 (zh)
CN (1) CN108885990B (zh)
TW (1) TWI766857B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721522B2 (en) 2018-08-08 2023-08-08 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
KR102549308B1 (ko) 2016-03-29 2023-06-30 도쿄엘렉트론가부시키가이샤 에칭 장치
JP7089881B2 (ja) * 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
KR20200087694A (ko) * 2019-01-11 2020-07-21 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
JPWO2020161879A1 (ja) * 2019-02-08 2021-02-18 株式会社日立ハイテク ドライエッチング方法及びドライエッチング装置
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
CN116631850B (zh) * 2023-07-24 2023-10-03 无锡邑文电子科技有限公司 低损伤碳化硅界面的处理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750420B1 (ko) * 1999-08-17 2007-08-21 동경 엘렉트론 주식회사 플라즈마 보조 처리 실행 방법 및 플라즈마 보조 처리실행 리액터
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP2004207286A (ja) * 2002-12-24 2004-07-22 Sony Corp ドライエッチング方法および半導体装置の製造方法
JP2004273933A (ja) * 2003-03-11 2004-09-30 Seiko Instruments Inc 金属および金属酸化物の微細加工方法
US7604908B2 (en) * 2005-03-09 2009-10-20 Tokyo Electron Limited Fine pattern forming method
JP4946138B2 (ja) * 2006-03-31 2012-06-06 東京エレクトロン株式会社 エッチング方法
MY148830A (en) 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
US20110104901A1 (en) * 2008-06-13 2011-05-05 Tokyo Electron Limited Semiconductor device manufacturing method
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2012015343A (ja) 2010-07-01 2012-01-19 Hitachi High-Technologies Corp プラズマエッチング方法
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
US8993072B2 (en) * 2011-09-27 2015-03-31 Air Products And Chemicals, Inc. Halogenated organoaminosilane precursors and methods for depositing films comprising same
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP5519059B2 (ja) * 2013-05-23 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721522B2 (en) 2018-08-08 2023-08-08 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
CN108885990B (zh) 2023-06-30
JP6770848B2 (ja) 2020-10-21
US10763123B2 (en) 2020-09-01
CN108885990A (zh) 2018-11-23
US20190131141A1 (en) 2019-05-02
JP2017183688A (ja) 2017-10-05
TWI766857B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
TWI766857B (zh) 被處理體之處理方法
KR102362462B1 (ko) 피처리체를 처리하는 방법
US11658036B2 (en) Apparatus for processing substrate
TWI661464B (zh) 被處理體之處理方法
US9911622B2 (en) Method of processing target object
CN107026081B (zh) 对被处理体进行处理的方法
JP7061653B2 (ja) 被処理体を処理する方法
TWI684218B (zh) 蝕刻方法（三）
US11823903B2 (en) Method for processing workpiece
TWI737785B (zh) 被處理體之處理方法
TWI760472B (zh) 成膜方法
KR20190026844A (ko) 피처리체를 처리하는 방법
TWI782975B (zh) 蝕刻方法