TW201742310A - 天線裝置 - Google Patents

天線裝置 Download PDF

Info

Publication number
TW201742310A
TW201742310A TW105136668A TW105136668A TW201742310A TW 201742310 A TW201742310 A TW 201742310A TW 105136668 A TW105136668 A TW 105136668A TW 105136668 A TW105136668 A TW 105136668A TW 201742310 A TW201742310 A TW 201742310A
Authority
TW
Taiwan
Prior art keywords
various embodiments
layer
dielectric layer
antenna
wafer
Prior art date
Application number
TW105136668A
Other languages
English (en)
Inventor
王垂堂
蔡仲豪
謝政憲
林煒恆
余國寵
余振華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201742310A publication Critical patent/TW201742310A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/06—Details
    • H01Q9/065—Microstrip dipole antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Aerials (AREA)

Abstract

一種天線裝置包含封裝體與至少一天線。封裝體包含至少一射頻晶片與壓模膠材。壓模膠材接觸射頻晶片的至少一側壁。天線具有至少一導體。導體至少部分在壓模膠材中，且導體可操作地連接射頻晶片。

Description

天線裝置
本揭露是有關於一種天線裝置。
系統級封裝(System in package；SiP)為多個積體電路包覆在單一的模組中。系統級封裝體可於電子裝置中執行多個功能，且一般用於行動電話、數位音樂播放機等等。在系統級封裝體中的晶片可堆疊在基板上，且連接導線。或者，利用覆晶(Flip chip)技術，以焊球來連接堆疊的晶片，此意指多功能單元可設置於多晶片的封裝體中，使得封裝體僅需少量的外部零件來讓其運作。
根據本揭露多個實施方式，一種天線裝置包含封裝體與至少一天線。封裝體包含至少一射頻晶片與壓模膠材。壓模膠材接觸射頻晶片的至少一側壁。天線包含至少一導體。導體至少部分在壓模膠材中，且導體可操作地連接射頻晶片。
22‧‧‧黏膠層
24‧‧‧緩衝層
26‧‧‧晶種層
28‧‧‧光阻
30‧‧‧開口
32‧‧‧導電件
36、36a‧‧‧導熱介面材
38‧‧‧介電層
100、100a、100b、100c、100d‧‧‧天線裝置
110‧‧‧封裝體
111‧‧‧側壁
112‧‧‧穿孔
114、114a‧‧‧射頻晶片
115‧‧‧導電柱
116‧‧‧壓模膠材
117、118‧‧‧表面
120‧‧‧天線
121‧‧‧整合扇出型通道
122‧‧‧導體
122c‧‧‧連接元件
122r‧‧‧輻射元件
122t‧‧‧整合扇出型通道
125、125a、125b‧‧‧導向器
140、140a、140b‧‧‧輻射元件
150a、150b、150c、150d、150e‧‧‧介電層
160a、160b‧‧‧重佈線層
161、161a、161b、161c‧‧‧通道
162‧‧‧饋入線
164、164a、164b‧‧‧接地元件
166‧‧‧孔洞
180‧‧‧導熱板
190‧‧‧導熱凸塊
191‧‧‧球下金屬層
195‧‧‧電性連接件
210‧‧‧表面黏著裝置
230、240‧‧‧載體
2‧‧‧線段
A‧‧‧區域
θ‧‧‧夾角
當結合所附圖式閱讀時，以下詳細描述將較容易 理解本揭露之態樣。應注意，根據工業中的標準實務，各特徵並非按比例繪製。事實上，出於論述清晰之目的，可任意增加或減小各特徵之尺寸。
第1圖繪示根據本揭露多個實施方式之天線裝置的俯視圖。
第2圖繪示第1圖之天線裝置沿線段2的剖面圖。
第3圖繪示第1圖之第一天線的立體透視圖。
第4~13圖繪示根據本揭露多個實施方式之天線裝置製作方法的剖面圖。
第14圖繪示第13圖之第一天線的俯視圖。
第15圖繪示第14圖之第一天線沿線段15的剖面圖。
第16~21圖繪示根據本揭露多個實施方式之第一天線的俯視圖。
第22~26圖繪示第13圖之後的天線裝置製作方法的剖面圖。
第27圖繪示根據本揭露多個實施方式之天線裝置的剖面圖。
第28圖繪示根據本揭露多個實施方式之天線裝置的剖面圖。
第29圖繪示根據本揭露多個實施方式之天線裝置的剖面圖。
第30圖繪示根據本揭露多個實施方式之天線裝置的剖面圖。
第31圖繪示根據本揭露多個實施方式之輻射元件的局部 剖面圖。
第32圖繪示根據本揭露多個實施方式之重佈線層、接地元件與輻射元件的俯視圖。
第33圖繪示第32圖之重佈線層、接地元件與輻射元件的立體透視圖。
第34圖繪示根據本揭露多個實施方式之重佈線層、接地元件與輻射元件的立體透視圖。
第35圖繪示根據本揭露多個實施方式之重佈線層、接地元件與輻射元件的立體透視圖。
第36圖繪示根據本揭露多個實施方式之重佈線層、接地元件、輻射元件與導向器的俯視圖。
第37圖繪示第36圖之重佈線層、接地元件、輻射元件與導向器的立體透視圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之不同特徵。下文描述組件及排列之特定實例以簡化本揭露。當然，該等實例僅為示例且並不意欲為限制性。舉例來說，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本揭露可在各實例中重複元件符號及/或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各實施例及/ 或配置之間的關係。
進一步地，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所繪示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)，因此可同樣解讀本文所使用之空間相對性描述詞。
第1圖繪示根據本揭露多個實施方式之天線裝置100的俯視圖。第2圖繪示第1圖之天線裝置100沿線段2的剖面圖。同時參閱第1圖與第2圖，天線裝置100包含封裝體110與至少一第一天線120。封裝體110包含至少一射頻(RF)晶片114與壓模膠材(Molding compound)116，且壓模膠材116接觸射頻晶片114的至少一側壁111。壓模膠材116其內具有至少一通孔112。第一天線120具有至少一導體122。導體122位於壓模膠材116的通孔112中，且導體122可操作地連接射頻晶片114。換句話說，第一天線120具有在壓模膠材116中的至少一導電件或導電通道(也就是導體122)。
第3圖繪示第1圖之第一天線120的立體透視圖。如第3圖所示，在多個實施方式中，第一天線120為偶極天線(Dipole antenna)，包含在壓模膠材116中的兩導體122。至少其中之一的導體122的俯視形狀大致為L形。也就是說，導體122為在壓模膠材116中的L形導電牆。在多個實施方式中，至少其中之一的導體122包含輻射元件122r與連接元件 122c。連接元件122c連接輻射元件122r而形成L形導電牆。
同時參閱第1圖與第2圖，由於射頻晶片114設置於壓模膠材116中，因此可達成天線裝置100的微小化設計。在多個實施方式中，天線裝置100的總厚度可介於約400μm至700μm的範圍，例如600μm。
射頻晶片114可例如為毫米波(Millimeter wave；MMW)半導體晶片，例如60GHz射頻晶片，能使用於WiFi傳輸模組。此外，天線裝置100其內可包含其他型式的晶片(未繪示)來增加其他的功能。這樣的設計，天線裝置100為毫米波系統級封裝體。
在多個實施方式中，第一天線120還包含至少一導向器125。導向器125緊鄰輻射元件122r，且輻射元件122r位於導向器125與射頻晶片114(見第1圖)之間。導向器125的俯視形狀大致為直的，且導向器125為壓模膠材116中的導電牆。導向器125可增強第一天線120高頻上的增益。
參閱第2圖，天線裝置100還包含至少一介電層150a。介電層150a位於射頻晶片114與壓模膠材116上方。此外，天線裝置100還包含至少一重佈線層160a。重佈線層160a位於介電層150a中，且重佈線層160a電性連接射頻晶片114與第一天線120的導體122。射頻晶片114具有相對的兩表面117、118。射頻晶片114具有至少一導電柱115。導電柱115位於射頻晶片114朝向介電層150a的表面118上。重佈線層160a電性連接射頻晶片114的導電柱115。導體122的連接元件122c(見第3圖)電性連接重佈線層160a，使得第一天線120 電性連接射頻晶片114。也就是說，射頻晶片114可藉由重佈線層160a接收來自第一天線120的訊號，或可藉由重佈線層160a傳送訊號至第一天線120。由於射頻晶片114與第一天線120的輻射元件122r(見第3圖)之間無焊料凸塊(Solder bump)，因此可降低射頻晶片114與第一天線120間的電力消耗。
在多個實施方式中，天線裝置100還可包含至少一第二天線，且第二天線包含至少一饋入線162、至少一接地元件164、至少一介電層150b與至少一輻射元件140。饋入線162與接地元件164可位於不同層中。或者，在多個實施方式中，饋入線162與接地元件164可大致位在同一平面或位於同一層中，且饋入線162與接地元件164可以為部分的重佈線層160a。饋入線162位於介電層150a中，且饋入線162電性連接射頻晶片114。接地元件164位於介電層150a中且其內具有至少一孔洞166。輻射元件140在接地元件164的投影與接地元件164的孔洞166重疊。介電層150b位於接地元件164與介電層150a上方。輻射元件140位於介電層150b上，且輻射元件140可操作地連接射頻晶片114。經由這樣的配置，接地元件164用來作為輻射元件140的接地平面，且輻射元件140、接地元件164與饋入線162可產生平板天線(Patch antenna)的功能。舉例來說，第2圖的區域A可視為平板天線。
當天線裝置運作時，射頻晶片114可經由饋入線162接收來自輻射元件140的訊號，或者，射頻晶片114可經由饋入線162傳送訊號至輻射元件140。由於射頻晶片114與輻射 元件140之間無焊料凸塊，因此可降低射頻晶片114與平板天線(也就是包含饋入線162、接地元件164與輻射元件140的區域A)間的電力消耗。
在多個實施方式中，天線裝置100還可包含介電層150c。介電層150c位於介電層150b上方，且輻射元件140位於介電層150c中。介電層150c可避免兩相鄰輻射元件140彼此電性接觸。
參閱第1圖，天線裝置100包含複數個第一天線120與複數個輻射元件140。第一天線120設置於靠近壓模膠材116的邊緣，使得輻射元件140由第一天線120圍繞，進而使天線裝置100的尺寸得以縮小。應了解到，第1圖之第一天線120與輻射元件140的數量為示意，並不用以限制本揭露的各種實施方式。
參閱第2圖，天線裝置100還可包含導熱板180。導熱板180熱耦合於射頻晶片114背對介電層150a的表面117，例如經由導熱介面材36。表面117位在射頻晶片114的背側。
此外，天線裝置100還可包含至少一緩衝層24與球下金屬層(Under-bump metallurgy；UBM)191。緩衝層24位於封裝體110背對介電層150a的表面，且球下金屬層191位於緩衝層24中。一些球下金屬層191接觸導熱板180，另一些球下金屬層191接觸整合扇出型通道(Through integrated fan-out vias；TIVs)121。
導熱凸塊190與電性連接件195分別位於球下金 屬層191上。電性連接件195電性連接整合扇出型通道121，而導熱凸塊190熱耦合於導熱板180。導熱板180可將熱從射頻晶片114傳導至導熱凸塊190，因此可降低射頻晶片114的工作溫度。在多個實施方式中，導熱板180可覆蓋射頻晶片114的表面117。也就是說，導熱板180的面積可大致與射頻晶片114之表面117的面積相同，或大於射頻晶片114之表面117的面積。這樣的設計，射頻晶片114可藉由其下方與緊鄰的導熱板180與導熱凸塊190而具有較大的熱擴張面積。
第4~13圖繪示根據本揭露多個實施方式之天線裝置製作方法的剖面圖。參閱第4圖，黏膠層22形成於載體230上。載體230可以為空白玻璃載體、空白陶瓷載體或類似物。黏膠層22可由黏膠製作，例如紫外光膠、光熱轉換(Light-to-heat conversion；LTHC)膠或類似物，其他型式的膠亦可使用。緩衝層24形成於黏膠層22上方。緩衝層24為介電層，可以為聚合物層。此聚合物層可包含例如聚醯亞胺(Polyimide)、聚苯並噁唑(Polybenzoxazole；PBO)、苯並環丁烯(Benzocyclobutene；BCB)、ABF(Ajinomoto buildup film)膜、防焊(Solder resist；SR)膜或類似物。緩衝層24可大致為平面層，具有大致均勻的厚度，此厚度可大於約2μm，可介於2μm至40μm的範圍。在多個實施方式中，封裝體110的上下表面亦可致為平面的。接著，導熱板180可形成並圖案化在緩衝層24上。導熱板180的材質可包含銅、銀或金。
參閱第5圖，晶種層26形成於緩衝層24與導熱板180上，例如可經由物理氣象沉積(PVD)或金屬薄片疊層來形 成。晶種層26可包含銅、銅合金、鋁、鈦、鈦合金或上述材料之組合。在多個實施方式中，晶種層26包含鈦層與在鈦層上方的銅層。或者，晶種層26為銅層。
參閱第6圖，光阻28塗於晶種層26上方，之後被圖案化。如此一來，開口30可形成於光阻28中，而使部分晶種層26從開口30裸露。
參閱第7圖，導電件32經由鍍覆(Plating)而形成於光阻28中，可以為電鍍(Electro plating)或化學鍍(Electro-less plating)。導電件32鍍於裸露的晶種層26上。導電件32可包含銅、鋁、鎢、鎳、焊料或上述材料之合金。導電件32的高度由後續製程所放置的射頻晶片114(見第10圖)厚度來決定。在多個實施方式中，導電件32的高度大於射頻晶片114的厚度。在鍍上導電件32後，移除光阻28，而得到第8圖的結構。在光阻28移除後，部分的晶種層26會裸露。
參閱第9圖，施以蝕刻步驟來移除裸露的部分晶種層26，其中此蝕刻步驟可包含非等向性(Anisotropic)蝕刻。在此蝕刻步驟後，導熱板180為裸露的。晶種層26的多個部分由導電件32覆蓋。從另一方面來看，被導電件32覆蓋的晶種層26是仍未被蝕刻的。在本文中，導電件32與留在其下方的晶種層26的結合體可視為整合扇出型通道(TIV)121，也可視為通道。一些整合扇出型通道121形成導體122與第一天線120的導向器125。雖然晶種層26與導電件32繪示為分離的兩層，但當晶種層26的材質相似或大致相同於其下的導電件32時，晶種層26可與導電件32融合，而讓兩者之間無可辨別 的介面。在其他多個實施方式中，有可辨別的介面存在於晶種層26與其下方的導電件32之間。
第10圖繪示射頻晶片114設置於導熱板180上方。射頻晶片114可藉由導熱介面材36黏合於導熱板180。射頻晶片114可以為其內包含邏輯電晶體的邏輯裝置晶片。射頻晶片114包含接觸導熱介面材36的半導體基板(例如矽基板)。射頻晶片114的背面接觸導熱介面材36。
在多個實施方式中，導電柱115(如銅柱)形成為射頻晶片114的頂部，且電性耦合於射頻晶片114中如電晶體(未繪示)的裝置。在多個實施方式中，介電層38形成於射頻晶片114的頂面，而導電柱115至少底部位在介電層38中。在多個實施方式中，導電柱115的頂面與介電層38的頂面可大致位於同一水平面。或者，不形成介電層38，而導電柱115凸出於射頻晶片114的上介電層(未繪示)。
參閱第11圖，壓模膠材116鑄模成型(Molding)於射頻晶片114、整合扇出型通道121、導體122與導向器125上。壓模膠材116填滿射頻晶片114、整合扇出型通道121、導體122與導向器125之間的間隙，且可接觸緩衝層24。此外，當導電柱115為凸出的導電柱(此設計未繪示)，壓模膠材116填入導電柱115之間的間隙。壓模膠材116的頂面高於導電柱115、整合扇出型通道121、導體122與導向器125的頂端。
在多個實施方式中，壓模膠材116包含聚合物材料。「聚合物」能意指熱固性聚合物、熱塑性聚合物或上述之組合。聚合物材料能包含例如塑膠材料、環氧樹脂、聚醯亞胺、 聚對苯二甲酸乙二酯(PET)、聚氯乙烯(PVC)、聚甲基丙烯酸甲酯(PMMA)、摻雜在包含纖維的填充料中的聚合物成分、黏土、陶瓷、無機分子或上述材料之組合。
接著，執行研磨步驟以減薄壓模膠材116直到導電柱115、整合扇出型通道121、導體122與導向器125裸露。研磨後的結構如第12圖所示，壓模膠材116接觸射頻晶片114的側壁、整合扇出型通道121、導體122與導向器125。由於經研磨步驟，整合扇出型通道121、導體122與導向器125的頂端大致與導電柱115的頂端位於同一水平面(共平面)，且也大致與壓模膠材116的頂面位於同一水平面(共平面)。壓模膠材116的厚度與整合扇出型通道121、導體122與導向器125的厚度大致相同。也就是說，整合扇出型通道121、導體122與導向器125延伸穿過壓模膠材116。待研磨後，可執行清洗步驟，例如經由濕蝕刻移除導電殘留物。
接著請參閱第13圖，重佈線層160a、饋入線162與接地元件164形成於壓模膠材116上方。根據各種實施方式，介電層150a與形成在介電層150a中的重佈線層160a、饋入線162與接地元件164形成於射頻晶片114、壓模膠材116、整合扇出型通道121、導體122與導向器125上方。在多個實施方式中，重佈線層160a、體入線162與接地元件164的形成步驟包含形成第一介電層於封裝體110上、圖案化第一介電層、形成重佈線層160a與饋入線162於圖案化的第一介電層上、形成第二介電層於第一介電層、重佈線層160a與饋入線162上及形成接地元件164於第二介電層上。接著，第三介電層可形成 而覆蓋接地元件164與第二介電層。第一介電層、第二介電層與第三介電層共同形成第13圖的介電層150a。
在多個實施方式中，重佈線層160a、饋入線162與接地元件164的形成步驟包含形成覆銅晶種層(Blanket copper seed layer)、形成與圖案化遮罩層(Mask layer)於覆銅晶種層上方、施以電鍍以形成重佈線層160a、饋入線162與接地元件164、移除遮罩層及施以快速蝕刻(Flash etching)來移除未被重佈線層160a、饋入線162與接地元件164覆蓋的覆銅晶種層。在其他多個實施方式中，重佈線層160a、饋入線162與接地元件164藉由沉積至少一金屬層、圖案化金屬層與用介電層150a填滿圖案化金屬層之間的間隙來形成。
重佈線層160a、饋入線162與接地元件164可包含金屬或合金，如包含鋁、銅、鎢及/或上述材料之合金。在多個實施方式中的介電層150a可包含聚合物，如聚醯亞胺、苯並環丁烯、聚苯並噁唑或類似物。或者，介電層150a可包含無機介電材料，例如矽的氧化物(Silicon oxide)、矽的氮化物(Silicon nitride)、矽的碳化物(Silicon carbide)、矽的氮氧化物(Silicon oxynitride)或類似物。
第14圖繪示第13圖之第一天線120的俯視圖。第15圖繪示第14圖之第一天線120沿線段15的剖面圖。同時參閱第14圖與第15圖，重佈線層160a經由導電通道161電性連接連接元件122c。在多個實施方式中，單一導向器125緊鄰輻射元件122r，但並不用以限制本揭露的各種實施方式。在其他多個實施方式中，如第16圖所示，兩導向器125緊鄰輻射元件 122r。在其他多個實施方式中，如第17圖所示，無導向器緊鄰輻射元件122r。
參閱第18圖，在多個實施方式中，輻射元件122r與連接元件122c之間的夾角θ大於約90度。在多個實施方式中，夾角θ介於100度至150度的範圍，例如120度，但並不用以限制本揭露的各種實施方式。在多個實施方式中，單一導向器125緊鄰輻射元件122r，但並不用以限制本揭露的各種實施方式。在其他多個實施方式中，如第19圖所示，無導向器緊鄰輻射元件122r。
參閱第20圖，在多個實施方式中，導體122不具有連接元件122c，且重佈線層160a電性連接位在輻射元件122r端部的輻射元件122r。第20圖的每一導體122可具有直線的頂部形狀。在多個實施方式中，單一導向器125緊鄰輻射元件122r，但並不用以限制本揭露的各種實施方式。在其他多個實施方式中，如第21圖所示，三導向器125緊鄰輻射元件122r。
參閱第22圖，介電層150b形成於介電層150a上。在多個實施方式中，介電層150b先鑄模成型在介電層150a上，然後經研磨來減薄介電層150b。介電層150b可包含壓模膠材，例如塑膠材料、環氧樹脂、聚醯亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚甲基丙烯酸甲酯、摻雜在包含纖維的填充料中的聚合物成分、黏土、陶瓷、無機分子或上述材料之組合。
參閱第23圖，介電層150c與其內的輻射元件140形成於介電層150b上，使得介電層150b位於介電層150a與介電層150c之間。如此一來，輻射元件140位於射頻晶片114與 壓模膠材116上方，且輻射元件140、接地元件164與饋入線162可產生平板天線的功能。在多個實施方式中，輻射元件140可利用電鍍法或沉積法來形成，但並不用以限制本揭露的各種實施方式。
參閱第23圖與第24圖，在輻射元件140與介電層150c形成於介電層150b上後，封裝體110從載體230上剝離，黏膠層22也從封裝體110被清潔去除。接著，從載體230剝離的結構進一步貼合於另一載體240，其中介電層150c朝向載體240，且介電層150c可接觸載體240。
參閱第25圖，開口形成於緩衝層24中，然後球下金屬層191可選擇性地形成於緩衝層24的開口。在多個實施方式中，一些球下金屬層191形成在導熱板180上，而另一些球下金屬層191形成在整合扇出型通道121上。根據多個實施方式，開口是經由雷射鑽孔法(Laser drill)而形成在緩衝層24中，另外，光微影製程(Photolithography)亦可採用來形成緩衝層24的開口。
接著參閱第26圖，導熱凸塊190與電性連接件195形成於球下金屬層191上。導熱凸塊190與電性連接件195的形成步驟可包含設置焊球於球下金屬層191上(若不形成球下金屬層191時，焊球可設置於裸露的導熱板180與整合扇出型通道121上)，然後回焊焊球。
在導熱凸塊190與電性連接件195形成後，移除載體240，且可施以切割製程來切割第26圖的結構，使得至少一第2圖的天線裝置100產生。
第27圖繪示根據本揭露多個實施方式之天線裝置100a的剖面圖。在多個實施方式中，天線裝置100a還包含介電層150d、150e與至少一導向器125a。介電層150d位於介電層150c與輻射元件140上方，且介電層150e位於介電層150d上方。導向器125a位於介電層150e中且與輻射元件140重疊。導向器125a可增強平板天線(如包含饋入線162、接地元件164與輻射元件140的區域A)高頻上的增益。在多個實施方式中，介電層150d可由介電材料製作，例如低耗散因子(Dissipation factor；IDf)材料、玻璃、有機材料或類似物。在其他多個實施方式中，介電層150d可由壓模膠材製作。
第28圖繪示根據本揭露多個實施方式之天線裝置100b的剖面圖。天線裝置100b還包含表面黏著裝置210(Surface-mount device；SMD)。表面黏著裝置210設置於緩衝層24上。在多個實施方式中，導熱板180位於表面黏著裝置210上方。表面黏著裝置210可以為被動元件，例如電阻、電容或電感，但並不用以限制本揭露的各種實施方式。
第29圖繪示根據本揭露多個實施方式之天線裝置100c的剖面圖。在多個實施方式中，介電層150b並非由壓模膠材製作。也就是說，介電層150b與壓模膠材116是由不同的材料製作。介電層150b可例如由低耗散因子(Df)材料、玻璃、有機材料或類似物製作。在多個實施方式中，介電層150b的低耗散因子小於約0.01，但並不用以限制本揭露的各種實施方式。
第30圖繪示根據本揭露多個實施方式之天線裝 置100d的剖面圖。第30圖的射頻晶片114a背對於介電層150a。也就是說，下表面118為射頻晶片114a的正面側。導熱介面材36a設置於射頻晶片114a朝向介電層150a的表面117。在多個實施方式中，在介電層150a中的接地元件164可作為導熱板來擴大熱擴張面積。射頻晶片114a產生的熱可經導熱介面材36a傳輸至接地元件164，進而使熱經由整合扇出型通道121與球下金屬層191傳輸至電性連接件195。
第31圖繪示根據本揭露多個實施方式之輻射元件122r的局部剖面圖。在多個實施方式中，輻射元件122r包含複數個整合扇出型通道122t、複數個重佈線層160a的區段與複數個重佈線層160b的區段。整合扇出型通道122t藉由重佈線層160a的區段與重佈線層160b的區段而互相連接，以形成輻射元件122r。這樣的設計，因為輻射元件122r具有至少縱向貫穿壓模膠材116的整合扇出型通道122t，因此輻射元件122r的俯視尺寸得以縮小。
在多個實施方式中，第二天線(例如平板天線)也可至少部分形成於壓模膠材116中。第32圖繪示根據本揭露多個實施方式之重佈線層160a、接地元件164a與輻射元件140a的俯視圖。第33圖繪示第32圖之重佈線層160a、接地元件164a與輻射元件140a的立體透視圖。同時參閱第32圖與第33圖，輻射元件140a與接地元件164a為在壓模膠材116中的導電牆，且接地元件164a的俯視形狀與輻射元件140a的俯視形狀為直線。輻射元件140a與接地元件164a由至少部分的壓模膠材116隔開。重佈線層160a經由通道161a電性連接輻射元件 140a。這樣的設計，在壓模膠材116中的輻射元件140a與接地元件164a可產生平板天線的功能。在多個實施方式中，輻射元件140a可大致平行於接地元件164a，但並不用以限制本揭露的各種實施方式。
在多個實施方式中，如第34圖所示，另一接地元件164b形成於介電層150b中。接地元件164b經由介電層150a中的通道161b電性連接接地元件164a。
在多個實施方式中，如第35圖所示，另一輻射元件140b形成於介電層150b中。輻射元件140b經由介電層150a中的通道161c電性連接輻射元件140a。
在多個實施方式中，第二天線具有緊鄰輻射元件140a的至少一導向器。第36圖繪示根據本揭露多個實施方式之重佈線層160a、接地元件164a、輻射元件140a與導向器125b的俯視圖。第37圖繪示第36圖之重佈線層160a、接地元件164a、輻射元件140a與導向器125b的立體透視圖。在多個實施方式中，如第36圖與第37圖所示，導向器125b緊鄰輻射元件140a，而輻射元件140a位於導向器125b與接地元件164a之間。導向器125b為在壓模膠材116中的導電牆，且導向器125b的俯視形狀可例如為直線。導向器125b可增強第二天線高頻的增益。在多個實施方式中，導向器125b緊鄰輻射元件140a，但並不用以限制本揭露的各種實施方式。在其他多個實施方式中，兩個以上的導向器緊鄰輻射元件140a。
在本揭露的多個實施方式中，藉由將天線至少部分嵌入壓模膠材116，使天線能具有至少一厚部，而天線的此 厚部能增強天線的效率與頻寬。
根據本揭露多個實施方式，一種天線裝置包含封裝體與至少一天線。封裝體包含至少一射頻晶片與壓模膠材。壓模膠材接觸射頻晶片的至少一側壁。天線包含至少一導體。導體至少部分在壓模膠材中，且導體可操作地連接射頻晶片。
根據本揭露多個實施方式，一種天線裝置包含封裝體、至少一第一介電層、至少一饋入線、至少一接地元件、至少一第二介電層與至少一輻射元件。封裝體包含至少一射頻晶片與壓模膠材。壓模膠材接觸射頻晶片的至少一側壁。第一介電層位於射頻晶片與壓模膠材上方。饋入線位於第一介電層中且電性連接射頻晶片。接地元件位於第一介電層中且其內具有至少一孔洞。第二介電層位於接地元件上方。輻射元件位於第二介電層上。輻射元件可操作地連接射頻晶片。
根據本揭露多個實施方式，一種天線裝置的製作方法包含：形成至少一輻射元件於緩衝層上。設置至少一射頻晶片於緩衝層上。鑄模成型壓模膠材，使射頻晶片與輻射元件位於其內。
儘管參看本揭露之某些實施例已相當詳細地描述了本揭露，但其他實施例係可能的。因此，所附申請專利範圍之精神及範疇不應受限於本文所含實施例之描述。
將對熟習此項技術者顯而易見的是，可在不脫離本揭露之範疇或精神的情況下對本揭露之結構實行各種修改及變化。鑒於上述，本揭露意欲涵蓋本揭露之修改及變化，前提是該等修改及變化屬於以下申請專利範圍之範疇內。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。
24‧‧‧緩衝層
36‧‧‧導熱介面材
100‧‧‧天線裝置
110‧‧‧封裝體
111‧‧‧側壁
112‧‧‧穿孔
114‧‧‧射頻晶片
115‧‧‧導電柱
116‧‧‧壓模膠材
117、118‧‧‧表面
120‧‧‧天線
121‧‧‧整合扇出型通道
122‧‧‧導體
125‧‧‧導向器
140‧‧‧輻射元件
150a、150b、150c‧‧‧介電層
160a‧‧‧重佈線層
162‧‧‧饋入線
164‧‧‧接地元件
166‧‧‧孔洞
180‧‧‧導熱板
190‧‧‧導熱凸塊
191‧‧‧球下金屬層
195‧‧‧電性連接件
A‧‧‧區域

Claims (1)

  1. 一種天線裝置，包含：一封裝體，包含至少一射頻晶片與一壓模膠材，該壓模膠材接觸該射頻晶片的至少一側壁；以及至少一天線，包含至少一導體，該導體至少部分在該壓模膠材中，且該導體可操作地連接該射頻晶片。
TW105136668A 2016-05-27 2016-11-10 天線裝置 TW201742310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662342735P 2016-05-27 2016-05-27
US15/245,022 US10770795B2 (en) 2016-05-27 2016-08-23 Antenna device and method for manufacturing antenna device

Publications (1)

Publication Number Publication Date
TW201742310A true TW201742310A (zh) 2017-12-01

Family

ID=60420673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136668A TW201742310A (zh) 2016-05-27 2016-11-10 天線裝置

Country Status (3)

Country Link
US (3) US10770795B2 (zh)
CN (1) CN107437654A (zh)
TW (1) TW201742310A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708292B (zh) * 2018-07-03 2020-10-21 聯發科技股份有限公司 半導體封裝結構
US11043441B2 (en) 2018-08-27 2021-06-22 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354964B2 (en) 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN207587730U (zh) * 2017-12-07 2018-07-06 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
US10468355B2 (en) * 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
CN111448713B (zh) * 2017-12-11 2023-09-05 株式会社村田制作所 带天线的基板、以及天线模块
CN207852653U (zh) * 2017-12-27 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
TWI655741B (zh) * 2018-01-10 2019-04-01 矽品精密工業股份有限公司 電子封裝件
KR102511737B1 (ko) * 2018-01-24 2023-03-20 삼성전자주식회사 안테나 구조체 및 안테나 구조체를 포함하는 전자 장치
DE102018202364B4 (de) * 2018-02-15 2022-10-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Moduleinheit mit integrierten Antennen und Verfahren zum Herstellen derselben
US10593635B2 (en) * 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device
CN110401005B (zh) * 2018-04-24 2021-01-29 华为技术有限公司 封装天线及其制备方法、和移动通信终端
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US20190348747A1 (en) * 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US10971461B2 (en) * 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11605877B2 (en) 2018-09-07 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11791312B2 (en) * 2018-12-04 2023-10-17 Qorvo Us, Inc. MMICs with backside interconnects for fanout-style packaging
US11532867B2 (en) 2018-12-28 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous antenna in fan-out package
DE102019124237A1 (de) * 2018-12-28 2020-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogene antenne im fan-out-package
KR102608773B1 (ko) * 2019-02-14 2023-12-04 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 장치
KR102609137B1 (ko) * 2019-02-14 2023-12-05 삼성전기주식회사 반도체 패키지
US11502402B2 (en) * 2019-03-15 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated patch antenna having insulating substrate with antenna cavity and high-K dielectric
US10903561B2 (en) 2019-04-18 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
WO2020237692A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种封装天线装置及终端设备
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11004796B2 (en) * 2019-07-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
US11264316B2 (en) * 2019-07-17 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
CN112349702A (zh) * 2019-08-07 2021-02-09 联发科技股份有限公司 半导体封装
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
CN111430884B (zh) * 2020-04-13 2021-07-20 维沃移动通信有限公司 一种天线模组及电子设备
CN113540808B (zh) * 2020-04-22 2022-11-22 华为技术有限公司 一种电子设备及天线装置
KR20210131477A (ko) * 2020-04-23 2021-11-03 삼성전자주식회사 반도체 장치
CN113937016A (zh) * 2020-07-13 2022-01-14 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
KR20220021755A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 안테나를 포함하는 반도체 패키지
US11538772B2 (en) * 2020-11-19 2022-12-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11587916B2 (en) * 2021-03-04 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20220320705A1 (en) * 2021-04-01 2022-10-06 Hughes Network Systems, Llc Cavity Resonance Suppression Using Thermal Pedestal Arrangements in Active Electronically Scanned Array
CN113555666B (zh) * 2021-07-09 2024-04-05 Oppo广东移动通信有限公司 天线单元和电子设备
CN115692331A (zh) * 2021-07-30 2023-02-03 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process
US7975377B2 (en) * 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
US8058946B2 (en) * 2008-05-29 2011-11-15 Raytheon Company Circuit module with non-contacting microwave interlayer interconnect
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
US9515366B2 (en) * 2013-03-19 2016-12-06 Texas Instruments Incorporated Printed circuit board dielectric waveguide core and metallic waveguide end
US9819098B2 (en) * 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9443921B2 (en) * 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
KR101939047B1 (ko) * 2017-12-26 2019-01-16 삼성전기 주식회사 안테나 모듈 및 듀얼밴드 안테나 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708292B (zh) * 2018-07-03 2020-10-21 聯發科技股份有限公司 半導體封裝結構
US11081453B2 (en) 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11574881B2 (en) 2018-07-03 2023-02-07 Mediatek Inc. Semiconductor package structure with antenna
US11043441B2 (en) 2018-08-27 2021-06-22 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI758571B (zh) * 2018-08-27 2022-03-21 南韓商三星電子股份有限公司 扇出型半導體封裝
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package
TWI776083B (zh) * 2018-08-31 2022-09-01 美商美光科技公司 半導體裝置總成及其製造方法
US11710888B2 (en) 2018-08-31 2023-07-25 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package

Also Published As

Publication number Publication date
US20200411996A1 (en) 2020-12-31
CN107437654A (zh) 2017-12-05
US10770795B2 (en) 2020-09-08
US20170346185A1 (en) 2017-11-30
US11482788B2 (en) 2022-10-25
US20220384958A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US20220384958A1 (en) Antenna device
US11996372B2 (en) Semiconductor device and method of manufacture
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
US11848481B2 (en) Antenna-in-package with frequency-selective surface structure
EP3591758A1 (en) Semiconductor package structure with antenna
TW201903994A (zh) 半導體封裝
EP3573099A1 (en) Antenna integrated in semiconductor package
US11942442B2 (en) Package structure and manufacturing method thereof
KR102205751B1 (ko) 팬-아웃 패키지에서의 이종 안테나
US11908787B2 (en) Package structure and method of manufacturing the same
KR20090071482A (ko) 반도체 장치 및 그 제조 방법
US20240088070A1 (en) Package structure
CN110875194A (zh) 芯片封装结构的形成方法
US11996606B2 (en) Heterogeneous antenna in fan-out package
CN113808956B (zh) 芯片封装方法、芯片封装结构及电子设备
CN109768032B (zh) 天线的封装结构及封装方法
US20190198434A1 (en) Semiconductor packaging structure with antenna assembly
US20240194619A1 (en) Package structure and manufacturing method thereof