CN107437654A - 天线装置 - Google Patents

天线装置 Download PDF

Info

Publication number
CN107437654A
CN107437654A CN201610999342.8A CN201610999342A CN107437654A CN 107437654 A CN107437654 A CN 107437654A CN 201610999342 A CN201610999342 A CN 201610999342A CN 107437654 A CN107437654 A CN 107437654A
Authority
CN
China
Prior art keywords
chip
layer
dielectric layer
multiple embodiments
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610999342.8A
Other languages
English (en)
Inventor
王垂堂
蔡仲豪
谢政宪
林炜恒
余国宠
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107437654A publication Critical patent/CN107437654A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/06—Details
    • H01Q9/065—Microstrip dipole antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Abstract

一种天线装置，包含封装体与至少一天线。封装体包含至少一射频晶片与压模胶材。压模胶材接触射频晶片的至少一侧壁。天线具有至少一导体。导体至少部分在压模胶材中，且导体可操作地连接射频晶片。

Description

天线装置
技术领域
本揭露是有关于一种天线装置。
背景技术
系统级封装(System in package；SiP)为多个集成电路包覆在单一的模块中。系统级封装体可于电子装置中执行多个功能，且一般用于移动电话、数字音乐播放机等等。在系统级封装体中的晶片可堆叠在基板上，且连接导线。或者，利用覆晶(Flip chip)技术，以焊球来连接堆叠的晶片，此意指多功能单元可设置于多晶片的封装体中，使得封装体仅需少量的外部零件来让其运作。
发明内容
根据本揭露多个实施方式，一种天线装置包含封装体与至少一天线。封装体包含至少一射频晶片与压模胶材。压模胶材接触射频晶片的至少一侧壁。天线包含至少一导体。导体至少部分在压模胶材中，且导体可操作地连接射频晶片。
附图说明
当结合所附附图阅读时，以下详细描述将较容易理解本揭露的态样。应注意，根据工业中的标准实务，各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。
图1绘示根据本揭露多个实施方式的天线装置的俯视图；
图2绘示图1的天线装置沿线段2的剖面图；
图3绘示图1的第一天线的立体透视图；
图4～13绘示根据本揭露多个实施方式的天线装置制作方法的剖面图；
图14绘示图13的第一天线的俯视图；
图15绘示图14的第一天线沿线段15的剖面图；
图16～21绘示根据本揭露多个实施方式的第一天线的俯视图；
图22～26绘示图13的后的天线装置制作方法的剖面图；
图27绘示根据本揭露多个实施方式的天线装置的剖面图；
图28绘示根据本揭露多个实施方式的天线装置的剖面图；
图29绘示根据本揭露多个实施方式的天线装置的剖面图；
图30绘示根据本揭露多个实施方式的天线装置的剖面图；
图31绘示根据本揭露多个实施方式的辐射元件的局部剖面图；
图32绘示根据本揭露多个实施方式的重布线层、接地元件与辐射元件的俯视图；
图33绘示图32的重布线层、接地元件与辐射元件的立体透视图；
图34绘示根据本揭露多个实施方式的重布线层、接地元件与辐射元件的立体透视图；
图35绘示根据本揭露多个实施方式的重布线层、接地元件与辐射元件的立体透视图；
图36绘示根据本揭露多个实施方式的重布线层、接地元件、辐射元件与导向器的俯视图；
图37绘示图36的重布线层、接地元件、辐射元件与导向器的立体透视图。
具体实施方式
以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述组件及排列的特定实例以简化本揭露。当然，该等实例仅为示例且并不意欲为限制性。举例来说，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭露可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。
进一步地，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所绘示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)，因此可同样解读本文所使用的空间相对性描述词。
图1绘示根据本揭露多个实施方式的天线装置100的俯视图。图2绘示图1的天线装置100沿线段2的剖面图。同时参阅图1与图2，天线装置100包含封装体110与至少一第一天线120。封装体110包含至少一射频(RF)晶片114与压模胶材(Molding compound)116，且压模胶材116接触射频晶片114的至少一侧壁111。压模胶材116其内具有至少一通孔112。第一天线120具有至少一导体122。导体122位于压模胶材116的通孔112中，且导体122可操作地连接射频晶片114。换句话说，第一天线120具有在压模胶材116中的至少一导电件或导电通道(也就是导体122)。
图3绘示图1的第一天线120的立体透视图。如图3所示，在多个实施方式中，第一天线120为偶极天线(Dipole antenna)，包含在压模胶材116中的两导体122。至少其中之一的导体122的俯视形状大致为L形。也就是说，导体122为在压模胶材116中的L形导电墙。在多个实施方式中，至少其中之一的导体122包含辐射元件122r与连接元件122c。连接元件122c连接辐射元件122r而形成L形导电墙。
同时参阅图1与图2，由于射频晶片114设置于压模胶材116中，因此可达成天线装置100的微小化设计。在多个实施方式中，天线装置100的总厚度可介于约400μm至700μm的范围，例如600μm。
射频晶片114可例如为毫米波(Millimeter wave；MMW)半导体晶片，例如60GHz射频晶片，能使用于WiFi传输模块。此外，天线装置100其内可包含其他型式的晶片(未绘示)来增加其他的功能。这样的设计，天线装置100为毫米波系统级封装体。
在多个实施方式中，第一天线120还包含至少一导向器125。导向器125紧邻辐射元件122r，且辐射元件122r位于导向器125与射频晶片114(见图1)之间。导向器125的俯视形状大致为直的，且导向器125为压模胶材116中的导电墙。导向器125可增强第一天线120高频上的增益。
参阅图2，天线装置100还包含至少一介电层150a。介电层150a位于射频晶片114与压模胶材116上方。此外，天线装置100还包含至少一重布线层160a。重布线层160a位于介电层150a中，且重布线层160a电性连接射频晶片114与第一天线120的导体122。射频晶片114具有相对的两表面117、118。射频晶片114具有至少一导电柱115。导电柱115位于射频晶片114朝向介电层150a的表面118上。重布线层160a电性连接射频晶片114的导电柱115。导体122的连接元件122c(见图3)电性连接重布线层160a，使得第一天线120电性连接射频晶片114。也就是说，射频晶片114可通过重布线层160a接收来自第一天线120的信号，或可通过重布线层160a传送信号至第一天线120。由于射频晶片114与第一天线120的辐射元件122r(见图3)之间无焊料凸块(Solder bump)，因此可降低射频晶片114与第一天线120间的电力消耗。
在多个实施方式中，天线装置100还可包含至少一第二天线，且第二天线包含至少一馈入线162、至少一接地元件164、至少一介电层150b与至少一辐射元件140。馈入线162与接地元件164可位于不同层中。或者，在多个实施方式中，馈入线162与接地元件164可大致位于同一平面或位于同一层中，且馈入线162与接地元件164可以为部分的重布线层160a。馈入线162位于介电层150a中，且馈入线162电性连接射频晶片114。接地元件164位于介电层150a中且其内具有至少一孔洞166。辐射元件140在接地元件164的投影与接地元件164的孔洞166重叠。介电层150b位于接地元件164与介电层150a上方。辐射元件140位于介电层150b上，且辐射元件140可操作地连接射频晶片114。经由这样的配置，接地元件164用来作为辐射元件140的接地平面，且辐射元件140、接地元件164与馈入线162可产生平板天线(Patch antenna)的功能。举例来说，图2的区域A可视为平板天线。
当天线装置运作时，射频晶片114可经由馈入线162接收来自辐射元件140的信号，或者，射频晶片114可经由馈入线162传送信号至辐射元件140。由于射频晶片114与辐射元件140之间无焊料凸块，因此可降低射频晶片114与平板天线(也就是包含馈入线162、接地元件164与辐射元件140的区域A)间的电力消耗。
在多个实施方式中，天线装置100还可包含介电层150c。介电层150c位于介电层150b上方，且辐射元件140位于介电层150c中。介电层150c可避免两相邻辐射元件140彼此电性接触。
参阅图1，天线装置100包含多个第一天线120与多个辐射元件140。第一天线120设置于靠近压模胶材116的边缘，使得辐射元件140由第一天线120围绕，进而使天线装置100的尺寸得以缩小。应了解到，图1的第一天线120与辐射元件140的数量为示意，并不用以限制本揭露的各种实施方式。
参阅图2，天线装置100还可包含导热板180。导热板180热耦合于射频晶片114背对介电层150a的表面117，例如经由导热介面材36。表面117位于射频晶片114的背侧。
此外，天线装置100还可包含至少一缓冲层24与球下金属层(Under-bumpmetallurgy；UBM)191。缓冲层24位于封装体110背对介电层150a的表面，且球下金属层191位于缓冲层24中。一些球下金属层191接触导热板180，另一些球下金属层191接触整合扇出型通道(Through integrated fan-out vias；TIVs)121。
导热凸块190与电性连接件195分别位于球下金属层191上。电性连接件195电性连接整合扇出型通道121，而导热凸块190热耦合于导热板180。导热板180可将热从射频晶片114传导至导热凸块190，因此可降低射频晶片114的工作温度。在多个实施方式中，导热板180可覆盖射频晶片114的表面117。也就是说，导热板180的面积可大致与射频晶片114的表面117的面积相同，或大于射频晶片114的表面117的面积。这样的设计，射频晶片114可通过其下方与紧邻的导热板180与导热凸块190而具有较大的热扩张面积。
图4～13绘示根据本揭露多个实施方式的天线装置制作方法的剖面图。参阅图4，粘胶层22形成于载体230上。载体230可以为空白玻璃载体、空白陶瓷载体或类似物。粘胶层22可由粘胶制作，例如紫外光胶、光热转换(Light-to-heat conversion；LTHC)胶或类似物，其他型式的胶亦可使用。缓冲层24形成于粘胶层22上方。缓冲层24为介电层，可以为聚合物层。此聚合物层可包含例如聚酰亚胺(Polyimide)、聚苯并恶唑(Polybenzoxazole；PBO)、苯并环丁烯(Benzocyclobutene；BCB)、ABF(Ajinomoto buildup film)膜、防焊(Solder resist；SR)膜或类似物。缓冲层24可大致为平面层，具有大致均匀的厚度，此厚度可大于约2μm，可介于2μm至40μm的范围。在多个实施方式中，封装体110的上下表面亦可致为平面的。接着，导热板180可形成并图案化在缓冲层24上。导热板180的材质可包含铜、银或金。
参阅图5，晶种层26形成于缓冲层24与导热板180上，例如可经由物理气象沉积(PVD)或金属薄片叠层来形成。晶种层26可包含铜、铜合金、铝、钛、钛合金或上述材料的组合。在多个实施方式中，晶种层26包含钛层与在钛层上方的铜层。或者，晶种层26为铜层。
参阅图6，光阻28涂于晶种层26上方，的后被图案化。如此一来，开口30可形成于光阻28中，而使部分晶种层26从开口30裸露。
参阅图7，导电件32经由镀覆(Plating)而形成于光阻28中，可以为电镀(Electroplating)或化学镀(Electro-less plating)。导电件32镀于裸露的晶种层26上。导电件32可包含铜、铝、钨、镍、焊料或上述材料的合金。导电件32的高度由后续制程所放置的射频晶片114(见图10)厚度来决定。在多个实施方式中，导电件32的高度大于射频晶片114的厚度。在镀上导电件32后，移除光阻28，而得到图8的结构。在光阻28移除后，部分的晶种层26会裸露。
参阅图9，施以蚀刻步骤来移除裸露的部分晶种层26，其中此蚀刻步骤可包含非等向性(Anisotropic)蚀刻。在此蚀刻步骤后，导热板180为裸露的。晶种层26的多个部分由导电件32覆盖。从另一方面来看，被导电件32覆盖的晶种层26是仍未被蚀刻的。在本文中，导电件32与留在其下方的晶种层26的结合体可视为整合扇出型通道(TIV)121，也可视为通道。一些整合扇出型通道121形成导体122与第一天线120的导向器125。虽然晶种层26与导电件32绘示为分离的两层，但当晶种层26的材质相似或大致相同于其下的导电件32时，晶种层26可与导电件32融合，而让两者之间无可辨别的介面。在其他多个实施方式中，有可辨别的介面存在于晶种层26与其下方的导电件32之间。
图10绘示射频晶片114设置于导热板180上方。射频晶片114可通过导热介面材36粘合于导热板180。射频晶片114可以为其内包含逻辑晶体管的逻辑装置晶片。射频晶片114包含接触导热介面材36的半导体基板(例如硅基板)。射频晶片114的背面接触导热介面材36。
在多个实施方式中，导电柱115(如铜柱)形成为射频晶片114的顶部，且电性耦合于射频晶片114中如晶体管(未绘示)的装置。在多个实施方式中，介电层38形成于射频晶片114的顶面，而导电柱115至少底部位于介电层38中。在多个实施方式中，导电柱115的顶面与介电层38的顶面可大致位于同一水平面。或者，不形成介电层38，而导电柱115凸出于射频晶片114的上介电层(未绘示)。
参阅图11，压模胶材116铸模成型(Molding)于射频晶片114、整合扇出型通道121、导体122与导向器125上。压模胶材116填满射频晶片114、整合扇出型通道121、导体122与导向器125之间的间隙，且可接触缓冲层24。此外，当导电柱115为凸出的导电柱(此设计未绘示)，压模胶材116填入导电柱115之间的间隙。压模胶材116的顶面高于导电柱115、整合扇出型通道121、导体122与导向器125的顶端。
在多个实施方式中，压模胶材116包含聚合物材料。“聚合物”能意指热固性聚合物、热塑性聚合物或上述的组合。聚合物材料能包含例如塑胶材料、环氧树脂、聚酰亚胺、聚对苯二甲酸乙二酯(PET)、聚氯乙烯(PVC)、聚甲基丙烯酸甲酯(PMMA)、掺杂在包含纤维的填充料中的聚合物成分、粘土、陶瓷、无机分子或上述材料的组合。
接着，执行研磨步骤以减薄压模胶材116直到导电柱115、整合扇出型通道121、导体122与导向器125裸露。研磨后的结构如图12所示，压模胶材116接触射频晶片114的侧壁、整合扇出型通道121、导体122与导向器125。由于经研磨步骤，整合扇出型通道121、导体122与导向器125的顶端大致与导电柱115的顶端位于同一水平面(共平面)，且也大致与压模胶材116的顶面位于同一水平面(共平面)。压模胶材116的厚度与整合扇出型通道121、导体122与导向器125的厚度大致相同。也就是说，整合扇出型通道121、导体122与导向器125延伸穿过压模胶材116。待研磨后，可执行清洗步骤，例如经由湿蚀刻移除导电残留物。
接着请参阅图13，重布线层160a、馈入线162与接地元件164形成于压模胶材116上方。根据各种实施方式，介电层150a与形成在介电层150a中的重布线层160a、馈入线162与接地元件164形成于射频晶片114、压模胶材116、整合扇出型通道121、导体122与导向器125上方。在多个实施方式中，重布线层160a、馈入线162与接地元件164的形成步骤包含形成第一介电层于封装体110上、图案化第一介电层、形成重布线层160a与馈入线162于图案化的第一介电层上、形成第二介电层于第一介电层、重布线层160a与馈入线162上及形成接地元件164于第二介电层上。接着，第三介电层可形成而覆盖接地元件164与第二介电层。第一介电层、第二介电层与第三介电层共同形成图13的介电层150a。
在多个实施方式中，重布线层160a、馈入线162与接地元件164的形成步骤包含形成覆铜晶种层(Blanket copper seed layer)、形成与图案化遮罩层(Mask layer)于覆铜晶种层上方、施以电镀以形成重布线层160a、馈入线162与接地元件164、移除遮罩层及施以快速蚀刻(Flash etching)来移除未被重布线层160a、馈入线162与接地元件164覆盖的覆铜晶种层。在其他多个实施方式中，重布线层160a、馈入线162与接地元件164通过沉积至少一金属层、图案化金属层与用介电层150a填满图案化金属层之间的间隙来形成。
重布线层160a、馈入线162与接地元件164可包含金属或合金，如包含铝、铜、钨及/或上述材料的合金。在多个实施方式中的介电层150a可包含聚合物，如聚酰亚胺、苯并环丁烯、聚苯并恶唑或类似物。或者，介电层150a可包含无机介电材料，例如硅的氧化物(Silicon oxide)、硅的氮化物(Silicon nitride)、硅的碳化物(Silicon carbide)、硅的氮氧化物(Silicon oxynitride)或类似物。
图14绘示图13的第一天线120的俯视图。图15绘示图14的第一天线120沿线段15的剖面图。同时参阅图14与图15，重布线层160a经由导电通道161电性连接连接元件122c。在多个实施方式中，单一导向器125紧邻辐射元件122r，但并不用以限制本揭露的各种实施方式。在其他多个实施方式中，如图16所示，两导向器125紧邻辐射元件122r。在其他多个实施方式中，如图17所示，无导向器紧邻辐射元件122r。
参阅图18，在多个实施方式中，辐射元件122r与连接元件122c之间的夹角θ大于约90度。在多个实施方式中，夹角θ介于100度至150度的范围，例如120度，但并不用以限制本揭露的各种实施方式。在多个实施方式中，单一导向器125紧邻辐射元件122r，但并不用以限制本揭露的各种实施方式。在其他多个实施方式中，如图19所示，无导向器紧邻辐射元件122r。
参阅图20，在多个实施方式中，导体122不具有连接元件122c，且重布线层160a电性连接位于辐射元件122r端部的辐射元件122r。图20的每一导体122可具有直线的顶部形状。在多个实施方式中，单一导向器125紧邻辐射元件122r，但并不用以限制本揭露的各种实施方式。在其他多个实施方式中，如图21所示，三导向器125紧邻辐射元件122r。
参阅图22，介电层150b形成于介电层150a上。在多个实施方式中，介电层150b先铸模成型在介电层150a上，然后经研磨来减薄介电层150b。介电层150b可包含压模胶材，例如塑胶材料、环氧树脂、聚酰亚胺、聚对苯二甲酸乙二酯、聚氯乙烯、聚甲基丙烯酸甲酯、掺杂在包含纤维的填充料中的聚合物成分、粘土、陶瓷、无机分子或上述材料的组合。
参阅图23，介电层150c与其内的辐射元件140形成于介电层150b上，使得介电层150b位于介电层150a与介电层150c之间。如此一来，辐射元件140位于射频晶片114与压模胶材116上方，且辐射元件140、接地元件164与馈入线162可产生平板天线的功能。在多个实施方式中，辐射元件140可利用电镀法或沉积法来形成，但并不用以限制本揭露的各种实施方式。
参阅图23与图24，在辐射元件140与介电层150c形成于介电层150b上后，封装体110从载体230上剥离，粘胶层22也从封装体110被清洁去除。接着，从载体230剥离的结构进一步贴合于另一载体240，其中介电层150c朝向载体240，且介电层150c可接触载体240。
参阅图25，开口形成于缓冲层24中，然后球下金属层191可选择性地形成于缓冲层24的开口。在多个实施方式中，一些球下金属层191形成在导热板180上，而另一些球下金属层191形成在整合扇出型通道121上。根据多个实施方式，开口是经由激光钻孔法(Laserdrill)而形成在缓冲层24中，另外，光微影制程(Photolithography)亦可采用来形成缓冲层24的开口。
接着参阅图26，导热凸块190与电性连接件195形成于球下金属层191上。导热凸块190与电性连接件195的形成步骤可包含设置焊球于球下金属层191上(若不形成球下金属层191时，焊球可设置于裸露的导热板180与整合扇出型通道121上)，然后回焊焊球。
在导热凸块190与电性连接件195形成后，移除载体240，且可施以切割制程来切割图26的结构，使得至少一图2的天线装置100产生。
图27绘示根据本揭露多个实施方式的天线装置100a的剖面图。在多个实施方式中，天线装置100a还包含介电层150d、150e与至少一导向器125a。介电层150d位于介电层150c与辐射元件140上方，且介电层150e位于介电层150d上方。导向器125a位于介电层150e中且与辐射元件140重叠。导向器125a可增强平板天线(如包含馈入线162、接地元件164与辐射元件140的区域A)高频上的增益。在多个实施方式中，介电层150d可由介电材料制作，例如低耗散因子(Dissipation factor；Df)材料、玻璃、有机材料或类似物。在其他多个实施方式中，介电层150d可由压模胶材制作。
图28绘示根据本揭露多个实施方式的天线装置100b的剖面图。天线装置100b还包含表面粘着装置210(Surface-mount device；SMD)。表面粘着装置210设置于缓冲层24上。在多个实施方式中，导热板180位于表面粘着装置210上方。表面粘着装置210可以为被动元件，例如电阻、电容或电感，但并不用以限制本揭露的各种实施方式。
图29绘示根据本揭露多个实施方式的天线装置100c的剖面图。在多个实施方式中，介电层150b并非由压模胶材制作。也就是说，介电层150b与压模胶材116是由不同的材料制作。介电层150b可例如由低耗散因子(Df)材料、玻璃、有机材料或类似物制作。在多个实施方式中，介电层150b的低耗散因子小于约0.01，但并不用以限制本揭露的各种实施方式。
图30绘示根据本揭露多个实施方式的天线装置100d的剖面图。图30的射频晶片114a背对于介电层150a。也就是说，下表面118为射频晶片114a的正面侧。导热介面材36a设置于射频晶片114a朝向介电层150a的表面117。在多个实施方式中，在介电层150a中的接地元件164可作为导热板来扩大热扩张面积。射频晶片114a产生的热可经导热介面材36a传输至接地元件164，进而使热经由整合扇出型通道121与球下金属层191传输至电性连接件195。
图31绘示根据本揭露多个实施方式的辐射元件122r的局部剖面图。在多个实施方式中，辐射元件122r包含多个整合扇出型通道122t、多个重布线层160a的区段与多个重布线层160b的区段。整合扇出型通道122t通过重布线层160a的区段与重布线层160b的区段而互相连接，以形成辐射元件122r。这样的设计，因为辐射元件122r具有至少纵向贯穿压模胶材116的整合扇出型通道122t，因此辐射元件122r的俯视尺寸得以缩小。
在多个实施方式中，第二天线(例如平板天线)也可至少部分形成于压模胶材116中。图32绘示根据本揭露多个实施方式的重布线层160a、接地元件164a与辐射元件140a的俯视图。图33绘示图32的重布线层160a、接地元件164a与辐射元件140a的立体透视图。同时参阅图32与图33，辐射元件140a与接地元件164a为在压模胶材116中的导电墙，且接地元件164a的俯视形状与辐射元件140a的俯视形状为直线。辐射元件140a与接地元件164a由至少部分的压模胶材116隔开。重布线层160a经由通道161a电性连接辐射元件140a。这样的设计，在压模胶材116中的辐射元件140a与接地元件164a可产生平板天线的功能。在多个实施方式中，辐射元件140a可大致平行于接地元件164a，但并不用以限制本揭露的各种实施方式。
在多个实施方式中，如图34所示，另一接地元件164b形成于介电层150b中。接地元件164b经由介电层150a中的通道161b电性连接接地元件164a。
在多个实施方式中，如图35所示，另一辐射元件140b形成于介电层150b中。辐射元件140b经由介电层150a中的通道161c电性连接辐射元件140a。
在多个实施方式中，第二天线具有紧邻辐射元件140a的至少一导向器。图36绘示根据本揭露多个实施方式的重布线层160a、接地元件164a、辐射元件140a与导向器125b的俯视图。图37绘示图36的重布线层160a、接地元件164a、辐射元件140a与导向器125b的立体透视图。在多个实施方式中，如图36与图37所示，导向器125b紧邻辐射元件140a，而辐射元件140a位于导向器125b与接地元件164a之间。导向器125b为在压模胶材116中的导电墙，且导向器125b的俯视形状可例如为直线。导向器125b可增强第二天线高频的增益。在多个实施方式中，导向器125b紧邻辐射元件140a，但并不用以限制本揭露的各种实施方式。在其他多个实施方式中，两个以上的导向器紧邻辐射元件140a。
在本揭露的多个实施方式中，通过将天线至少部分嵌入压模胶材116，使天线能具有至少一厚部，而天线的此厚部能增强天线的效率与频宽。
根据本揭露多个实施方式，一种天线装置包含封装体与至少一天线。封装体包含至少一射频晶片与压模胶材。压模胶材接触射频晶片的至少一侧壁。天线包含至少一导体。导体至少部分在压模胶材中，且导体可操作地连接射频晶片。
在本揭露多个实施方式中，上述压模胶材的厚度大致与导体的厚度相同。
在本揭露多个实施方式中，上述导体为在压模胶材中的导电墙。
在本揭露多个实施方式中，上述天线为偶极天线。
在本揭露多个实施方式中，上述天线的导体的俯视形状大致为L形。
在本揭露多个实施方式中，上述导体包含辐射元件。辐射元件至少部分在压模胶材中。天线包含至少一导向器。导向器至少部分在压模胶材中且与辐射元件相隔至少一部分的压模胶材。
在本揭露多个实施方式中，上述导体包含辐射元件。辐射元件至少部分在压模胶材中。天线包含至少一接地元件。接地元件至少部分在压模胶材中且与辐射元件相隔至少一部分的压模胶材。
在本揭露多个实施方式中，上述导体包含辐射元件。辐射元件至少部分在压模胶材中。天线包含至少一接地元件与至少一导向器。辐射元件位于接地元件与导向器之间。
在本揭露多个实施方式中，上述天线装置还包含至少一第一介电层、至少一馈入线、至少一接地元件、至少一第二介电层与至少一辐射元件。第一介电层位于射频晶片与压模胶材上方。馈入线位于第一介电层中且电性连接射频晶片。接地元件位于第一介电层中且其内具有至少一孔洞。第二介电层位于接地元件上方。辐射元件位于第二介电层上。辐射元件可操作地连接射频晶片。
在本揭露多个实施方式中，上述天线装置还包含导热板。导热板热耦合于射频晶片。
在本揭露多个实施方式中，上述天线装置还包含至少一导热凸块。导热凸块热耦合于导热板。
在本揭露多个实施方式中，上述天线装置还包含至少一重布线层。重布线层电性连接射频晶片与天线的导体。
根据本揭露多个实施方式，一种天线装置包含封装体、至少一第一介电层、至少一馈入线、至少一接地元件、至少一第二介电层与至少一辐射元件。封装体包含至少一射频晶片与压模胶材。压模胶材接触射频晶片的至少一侧壁。第一介电层位于射频晶片与压模胶材上方。馈入线位于第一介电层中且电性连接射频晶片。接地元件位于第一介电层中且其内具有至少一孔洞。第二介电层位于接地元件上方。辐射元件位于第二介电层上。辐射元件可操作地连接射频晶片。
在本揭露多个实施方式中，上述射频晶片与辐射元件之间无焊料凸块。
在本揭露多个实施方式中，上述天线装置还包含至少一第三介电层与至少一导向器。第三介电层位于辐射元件上方。导向器位于第三介电层上。
在本揭露多个实施方式中，上述第二介电层与压模胶材为不同材料。
在本揭露多个实施方式中，上述辐射元件在接地元件上的投影与接地元件的孔洞重叠。
根据本揭露多个实施方式，一种天线装置的制作方法包含：形成至少一辐射元件于缓冲层上。设置至少一射频晶片于缓冲层上。铸模成型压模胶材，使射频晶片与辐射元件位于其内。
在本揭露多个实施方式中，上述天线装置的制作方法还包含形成至少一导热板于缓冲层上，且射频晶片设置于导热板上。
在本揭露多个实施方式中，上述天线装置的制作方法还包含形成至少一重布线层，且重布线层电性连接射频晶片与辐射元件。
尽管参看本揭露的某些实施例已相当详细地描述了本揭露，但其他实施例是可能的。因此，所附权利要求书的精神及范畴不应受限于本文所含实施例的描述。
将对熟悉此项技术者显而易见的是，可在不脱离本揭露的范畴或精神的情况下对本揭露的结构实行各种修改及变化。鉴于上述，本揭露意欲涵盖本揭露的修改及变化，前提是这些修改及变化属于权利要求书的范畴内。
上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (1)

1.一种天线装置，其特征在于，包含：
一封装体，包含至少一射频晶片与一压模胶材，该压模胶材接触该射频晶片的至少一侧壁；以及
至少一天线，包含至少一导体，该导体至少部分在该压模胶材中，且该导体可操作地连接该射频晶片。
CN201610999342.8A 2016-05-27 2016-11-14 天线装置 Pending CN107437654A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662342735P 2016-05-27 2016-05-27
US62/342,735 2016-05-27
US15/245,022 2016-08-23
US15/245,022 US10770795B2 (en) 2016-05-27 2016-08-23 Antenna device and method for manufacturing antenna device

Publications (1)

Publication Number Publication Date
CN107437654A true CN107437654A (zh) 2017-12-05

Family

ID=60420673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610999342.8A Pending CN107437654A (zh) 2016-05-27 2016-11-14 天线装置

Country Status (3)

Country Link
US (3) US10770795B2 (zh)
CN (1) CN107437654A (zh)
TW (1) TW201742310A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401005A (zh) * 2018-04-24 2019-11-01 华为技术有限公司 封装天线及其制备方法、和移动通信终端
CN110890352A (zh) * 2018-08-16 2020-03-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN111448713A (zh) * 2017-12-11 2020-07-24 株式会社村田制作所 带天线的基板、以及天线模块
CN111564432A (zh) * 2019-02-14 2020-08-21 三星电机株式会社 半导体封装件
US10903561B2 (en) 2019-04-18 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN112349702A (zh) * 2019-08-07 2021-02-09 联发科技股份有限公司 半导体封装
CN113540808A (zh) * 2020-04-22 2021-10-22 华为技术有限公司 一种电子设备及天线装置
WO2022012523A1 (zh) * 2020-07-13 2022-01-20 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
WO2023279852A1 (zh) * 2021-07-09 2023-01-12 Oppo广东移动通信有限公司 天线单元和电子设备
WO2023005308A1 (zh) * 2021-07-30 2023-02-02 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
US11605877B2 (en) 2018-09-07 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN207587730U (zh) * 2017-12-07 2018-07-06 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
US10468355B2 (en) * 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
CN207852653U (zh) * 2017-12-27 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
TWI655741B (zh) * 2018-01-10 2019-04-01 矽品精密工業股份有限公司 電子封裝件
KR102511737B1 (ko) 2018-01-24 2023-03-20 삼성전자주식회사 안테나 구조체 및 안테나 구조체를 포함하는 전자 장치
DE102018202364B4 (de) * 2018-02-15 2022-10-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Moduleinheit mit integrierten Antennen und Verfahren zum Herstellen derselben
US10593635B2 (en) * 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package
US11791312B2 (en) * 2018-12-04 2023-10-17 Qorvo Us, Inc. MMICs with backside interconnects for fanout-style packaging
DE102019124237A1 (de) * 2018-12-28 2020-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogene antenne im fan-out-package
US11532867B2 (en) 2018-12-28 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous antenna in fan-out package
KR102608773B1 (ko) * 2019-02-14 2023-12-04 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 장치
US11502402B2 (en) 2019-03-15 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated patch antenna having insulating substrate with antenna cavity and high-K dielectric
CN113678318B (zh) * 2019-05-31 2022-12-30 华为技术有限公司 一种封装天线装置及终端设备
US11004796B2 (en) * 2019-07-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11264316B2 (en) * 2019-07-17 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
CN111430884B (zh) * 2020-04-13 2021-07-20 维沃移动通信有限公司 一种天线模组及电子设备
KR20210131477A (ko) * 2020-04-23 2021-11-03 삼성전자주식회사 반도체 장치
KR20220021755A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 안테나를 포함하는 반도체 패키지
US11538772B2 (en) * 2020-11-19 2022-12-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11587916B2 (en) * 2021-03-04 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20220321239A1 (en) * 2021-04-01 2022-10-06 Hughes Network Systems, Llc Cavity Resonance Suppression Using Discrete Thermal Pedestals in Active Electronically Scanned Array

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process
US7975377B2 (en) * 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
US8058946B2 (en) * 2008-05-29 2011-11-15 Raytheon Company Circuit module with non-contacting microwave interlayer interconnect
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
US9312591B2 (en) * 2013-03-19 2016-04-12 Texas Instruments Incorporated Dielectric waveguide with corner shielding
US9819098B2 (en) * 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9443921B2 (en) * 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
KR101939047B1 (ko) * 2017-12-26 2019-01-16 삼성전기 주식회사 안테나 모듈 및 듀얼밴드 안테나 장치

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111448713A (zh) * 2017-12-11 2020-07-24 株式会社村田制作所 带天线的基板、以及天线模块
CN111448713B (zh) * 2017-12-11 2023-09-05 株式会社村田制作所 带天线的基板、以及天线模块
CN110401005B (zh) * 2018-04-24 2021-01-29 华为技术有限公司 封装天线及其制备方法、和移动通信终端
CN110401005A (zh) * 2018-04-24 2019-11-01 华为技术有限公司 封装天线及其制备方法、和移动通信终端
CN110890352A (zh) * 2018-08-16 2020-03-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11610854B2 (en) 2018-08-16 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN110890352B (zh) * 2018-08-16 2022-06-28 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10971461B2 (en) 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11605877B2 (en) 2018-09-07 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN111564432B (zh) * 2019-02-14 2024-05-03 三星电机株式会社 半导体封装件
CN111564432A (zh) * 2019-02-14 2020-08-21 三星电机株式会社 半导体封装件
US10903561B2 (en) 2019-04-18 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN112349702A (zh) * 2019-08-07 2021-02-09 联发科技股份有限公司 半导体封装
CN113540808A (zh) * 2020-04-22 2021-10-22 华为技术有限公司 一种电子设备及天线装置
WO2022012523A1 (zh) * 2020-07-13 2022-01-20 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
WO2023279852A1 (zh) * 2021-07-09 2023-01-12 Oppo广东移动通信有限公司 天线单元和电子设备
WO2023005308A1 (zh) * 2021-07-30 2023-02-02 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
TW201742310A (zh) 2017-12-01
US20200411996A1 (en) 2020-12-31
US20170346185A1 (en) 2017-11-30
US20220384958A1 (en) 2022-12-01
US11482788B2 (en) 2022-10-25
US10770795B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
CN107437654A (zh) 天线装置
TWI727286B (zh) 半導體裝置及其製造方法
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
CN108511426B (zh) 封装、半导体封装及封装结构的形成方法
CN109449141A (zh) 半导体封装
CN107093598A (zh) 包括天线的半导体装置
CN108231750A (zh) 射频器件封装体及其形成方法
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
US10872842B2 (en) Semiconductor device and manufacturing method thereof
US10879197B2 (en) Package structure and method of fabricating package structure
CN107968084A (zh) 具有集成天线的半导体封装及其形成方法
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
US20080280394A1 (en) Systems and methods for post-circuitization assembly
CN110010510A (zh) 多管芯阵列装置
CN101499456B (zh) 半导体器件及其制造方法
CN101501842B (zh) 半导体封装及其制造方法
CN111383926B (zh) 半导体封装件及其形成方法
US20220157746A1 (en) Semiconductor device package and method of manufacturing the same
US11404799B2 (en) Semiconductor device package and method of manufacturing the same
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
US10903561B2 (en) Semiconductor device package and method of manufacturing the same
US20210135333A1 (en) Semiconductor device package and method for manufacturing the same
US11329016B2 (en) Semiconductor device package and method of manufacturing the same
US20230132846A1 (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171205

WD01 Invention patent application deemed withdrawn after publication