TW201740566A - 功率半導體構件和產生功率半導體構件的方法 - Google Patents
功率半導體構件和產生功率半導體構件的方法 Download PDFInfo
- Publication number
- TW201740566A TW201740566A TW106113756A TW106113756A TW201740566A TW 201740566 A TW201740566 A TW 201740566A TW 106113756 A TW106113756 A TW 106113756A TW 106113756 A TW106113756 A TW 106113756A TW 201740566 A TW201740566 A TW 201740566A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- power semiconductor
- doping
- semiconductor component
- doped
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000002800 charge carrier Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000013078 crystal Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66128—Planar diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種功率半導體構件(20、30)，包括具有第一摻雜的半導體基板(21、31)；配置在該半導體基板(21、31)上並且具有第二摻雜的磊晶層(22、32)；以及第一區域(23a、33a)，其至少部分地被該磊晶層(22、32)包圍並且具有第三摻雜，其特徵在於：提供了第二區域(23d、33d)，其係相對於該第一區域(23a、33a)以同心的方式進行配置並且與該第一區域(23a、33a)相距一水平距離，其中該第二區域(23d、33d)係一直延伸到該功率半導體構件(20、30)的邊緣並且具有第四摻雜。
Description
本發明係相關於功率半導體構件和產生功率半導體構件的方法。
具有高阻擋能力的平面功率半導體構件在其主動區外，亦即，在功率半導體晶片的邊緣區域中，係具有較低的崩潰電壓。這是由於在功率半導體晶片的邊緣處之摻雜區的曲率所造成的，其導致在功率半導體晶片的邊緣處的場強度增加，使得功率半導體晶片容易在那裡受到破壞。為了避免功率半導體晶片在高反向電壓下受到破壞，用於增加功率半導體晶片在邊緣區域中的崩潰電壓之結構係已知的。其中一個例子是所謂的Kao環或電位環，其係在IEEE Trans El.Dev.期刊，第55卷，第1409頁，Kao YC和Wolley ED所著之文獻“高電壓平面pn接面(High voltage planar pn-junction)”進行描述。除了以浮動方式配置的這些電位環之外，還提供了所謂的通道停止件，其封閉功率半導體構件的電位環和主動區。藉助於通道停止件，在阻擋情況下，空間電荷區域係停止擴展至晶片邊緣，結果是，
在切割功率半導體晶圓的製程期間所產生的晶體缺陷係不會增加功率半導體晶片在其操中期間的反向電流。
不利的是，這種結構需要很高的空間要求。
本發明的目的是最佳化結構之空間需求。
功率半導體構件包括具有第一摻雜的半導體基板。具有第二摻雜的磊晶層是配置在半導體基板上。第一區域係至少部分地被磊晶層包圍，並且具有第三摻雜。根據本發明，提供第二區域，該第二區域係配置成與第一區域相距一水平距離。第二區域延伸至功率半導體構件之一邊緣，並且具有第四摻雜。換句話說，第二區域一直延伸到至少一個晶片邊緣。
這裡的優點是，產生功率半導體構件係簡單的。
在一個發展中，第一摻雜和第二摻雜具有相同的載體類型。特別是，它們具有n型電荷載體。
在進一步的配置中，第三摻雜和第四摻雜具有相同的電荷載體類型，特別是p型電荷載體。
這裡的優點是，功率半導體構件的阻擋強度係高的。
在一個發展中，在第一區域和第二區域之間提供至少一個進一步的區域，該至少一個進一步的區域係相對於第一區域以同心的方式進行配置。該進一步的區域係配置成與第一區域和第二區域相距一水平距離，其中該進一步的區域具有第五摻雜，第五摻雜具有與第一區域和第二
區域相同的電荷載體類型。
這裡的優點是，可以以簡單的方式產生保護環或防護環或電位環。
根據本發明之用於產生功率半導體構件的方法係包括在功率半導體晶圓上施加磊晶層，產生至少部分被磊晶層包圍的第一區域，產生第二區域，第二區域係相對於第一區域以同心的方式進行配置並且與第一區域相距一水平距離，以及切割功率半導體晶圓，其中功率半導體構件的斷裂邊緣大致垂直地穿過第二區域。
這裡的優點是，在斷裂邊緣上不存在晶體缺陷，結果是功率半導體構件具有高的阻擋強度。
在一個發展中，藉助於雷射光束進行切割。
這裡的優點是，在切割過程中，在晶片的邊緣區域中不產生晶體缺陷。
在進一步的配置中，使用時間短的雷射脈衝來切割功率半導體晶圓。
這裡的優點在於，第二區域的寬度可以選擇成小的寬度，因為不再需要用於通道停止件的空間，並且在分離過程期間沒有移除材料，結果是整個結構佔據較小的空間。
從以下對範例性實施例和/或從隨附的申請專利範圍的描述，進一步優點是顯而易見的。
10‧‧‧功率半導體構件
11‧‧‧矽基板
12‧‧‧磊晶層
13a‧‧‧p摻雜區
13b‧‧‧p摻雜區
13c‧‧‧p摻雜區
14‧‧‧n摻雜區
15‧‧‧介電層
16‧‧‧第一金屬層
17‧‧‧第二金屬層
18‧‧‧第三金屬層
20‧‧‧功率半導體構件
21‧‧‧半導體基板
22‧‧‧磊晶層
23a‧‧‧第一區域
23d‧‧‧第二區域
25‧‧‧介電層
26‧‧‧第一金屬層
27‧‧‧第二金屬層
28‧‧‧第三金屬層
30‧‧‧功率半導體構件
31‧‧‧半導體基板
32‧‧‧磊晶層
33a‧‧‧第一區域
33b‧‧‧第三區域
33c‧‧‧第四區域
33d‧‧‧第二區域
35‧‧‧介電層
51‧‧‧場輪廓
52‧‧‧場輪廓
本發明係基於以下的較佳實施例和隨附的圖式進行說明，其中：圖1顯示了根據現有技術之具有保護環或電位環的功率半導體構件，圖2顯示了功率半導體構件的第一範例性實施例，圖3顯示了功率半導體構件的第二範例性實施例，圖4顯示了功率半導體構件的產生方法，以及圖5顯示了根據圖1之來自現有技術的功率半導體構件與根據圖3之具有四個p摻雜電位環的功率半導體構件之間的場輪廓的比較。
圖1顯示了基於來自600V電壓等級的範例之來自現有技術的功率半導體構件10。功率半導體構件10包括高度n摻雜的矽基板11，其中矽基板11具有前側和後側。例如，包括矽的弱n摻雜的磊晶層12被施加在矽基板11的前側上。例如，其可以是45μm厚，且其摻雜濃度為1x1014/cm3。磊晶層12具有複數個p摻雜區13a、13b和13c。該p摻雜區13a、13b和13c係從磊晶層12的表面延伸進入磊晶層12的內部幾微米。換句話說，p摻雜區13a、13b和13c至少部分地被磊晶層12包圍。在這種情況下，p摻雜區13a包括功率半導體構件10的主動區。p摻雜區13b和13c兩者係配置成圍繞功率半導體構件10的主動區，並且係以同心的方式進行配置作為保護環。
p摻雜區13b和13c兩者係配置成以水平的方式彼此間隔並且與p摻雜區13a相距一水平距離。n摻雜區14係相對於主動區在一水平
距離以同心的方式進行配置。在這種情況下，n摻雜區14包圍p摻雜區13b和13c，並且例如與外部保護環(即p摻雜區13c)的水平距離為20-40μm。n摻雜區14係作用為通道停止件，並且通常具有比p摻雜區13a、13b和13c還小的通道深度。通道停止件的寬度例如在80-120pm之間。介電層15係配置在磊晶層12上，使得p摻雜區13b和13c被完全覆蓋。p摻雜區13a和n摻雜區14至少部分被介電層15覆蓋。p摻雜區13a至少部分地電連接到第一金屬層16。
n摻雜區14至少部分地連接到第二金屬層17，第二金屬層17作用為抵抗雜質的屏障(例如鈉離子)，該雜質可以在功率半導體構件的操作期間從外部滲入到介電層15中。第三金屬層18配置在矽基板11的後側。
來自現有技術的功率半導體構件10是二極體。第一金屬層16作用為陽極端子，第三金屬層18作用為陰極端子。
圖2顯示了根據本發明的功率半導體構件20的第一範例性實施例。功率半導體構件20包括半導體基板21，特別是高度n摻雜的矽基板。半導體基板21具有前側和後側。特別是，弱n摻雜的磊晶層22被施加至半導體基板21的前側上。磊晶層22具有第一區域23a和第二區域23d，其係從磊晶層22的表面延伸到磊晶層22中。第一區域23a和第二區域23d係摻雜了相同類型的電荷載體。特別是，它們具有p型電荷載體。第一區域23a包括或界定功率半導體構件20的主動區。第二區域23d係配置成以同心的方式圍繞第一區域23a或是主動區，並且係與第一區域23a或主動區相距一個水平距離。第一區域23a和第二區域23d具有相同的高度。介電層
25配置在磊晶層22上，使得第一區域23a和第二區域23d至少部分被覆蓋。第一區域23a至少部分地電連接到第一金屬層26。第二區域23d至少部分地電連接到第二金屬層27。第三金屬層28係配置在半導體基板21的後側。相較於根據現有技術的配置，功率半導體構件21的空間電荷區域係在高反向電壓下一直延伸到晶片邊緣。
圖3顯示了根據本發明的功率半導體構件30的第二範例性實施例。功率半導體構件30包括來自圖2的功率半導體構件20之特徵，其中至少一個進一步的或第三區域33b係配置在第一區域33a和第二區域33d之間。換句話說，第三區域對應於進一步的區域。第三區域33b係摻雜了與第一區域33a和第二區域33d相同的電荷載體類型。第三區域33b係配置成以同心的方式圍繞功率半導體構件30的第一區域33a或主動區，並且係與第一區域33a、或與主動區和第二區域33d相距一水平距離。該第三區域33b作用為保護環或電位環。此外，進一步的或第四區域33c可以相對於第三摻雜區33b在一距離處以同心的方式進行配置。換句話說，第四區域也是進一步的區域。第三區域33b和第四區域33c之間的距離在例如是600V的規範之電壓等級的情況下為5~20μm。功率半導體構件30的空間電荷區域係一直延伸到晶片邊緣，使得空間電荷區域在第二區域33d的下方水平地延伸。這意味著，如果空間電荷區域與第二區域33d電接觸，則第二區域33d接受反向電壓並增加功率半導體構件30的崩潰電壓。換句話說，來自現有技術的通道停止件由第二區域33d取代，該第二區域33d具有與已經存在之主動區33a和電位環33b和33c相同的電荷載體類型。
在一個範例性實施例中，特別是在600V電壓等級中，半導
體基板21和31具有的摻雜濃度係大於5x1019/cm3。磊晶層22和32的摻雜濃度係1x1014/cm3，厚度為45μm至60μm。配置在磊晶層表面的摻雜區23a、23c、33a、33b、33c和33d的穿透深度具有3至4μm的深度。介電層15、25和35的高度為1μm，並且其例如包含二氧化矽。
鈍化層至少部分地配置在介電層15、25和35上方。鈍化層包括以氮化物覆蓋的磷玻璃。每一個鈍化層具有例如1μm的厚度。
可選擇地，至少一個電位環具有場板。在這種情況下，電位環的p摻雜區係電連接到場板。
替代性地，半導體基板包括碳化矽。
替代性地，摻雜區的電荷載體類型係互換；這意味著上述p摻雜區是n摻雜的，反之亦然。
圖4顯示了用於產生功率半導體構件的方法400。方法400開始於施加410磊晶層於功率半導體晶圓上。隨後的步驟420涉及產生第一摻雜區以及第二摻雜區，該第一摻雜區至少部分地被磊晶層包圍，該第二摻雜區至少部分被磊晶層包圍並且被配置成與該第一摻雜區水平相距一距離。隨後的步驟430包括對功率半導體晶圓進行切割，其中功率半導體構件的斷裂邊緣大致垂直穿過第二摻雜區，其中斷裂邊緣沒有晶體缺陷。
可選地，切割430的進行係藉助於雷射光束，使得在切割功率半導體晶圓的過程中沒有移除材料。換句話說，功率半導體晶圓係裂開，使得在功率半導體晶片邊緣處實際上不會出現晶體缺陷。這意味著，在功率半導體構件的操作期間，如果空間電荷區域鄰接第二區域或與其接觸，則功率半導體構件的反向電流不會增加。這意味著，與標準鋸切製程相比，
在切割過程完成後，功率半導體構件的反向電流將變得明顯的低。
替代性地，進行了熱雷射分離方法。為此，功率半導體晶圓係藉助於短的第一雷射脈衝在每個晶片位置進行“劃線”，然後係被雷射光束掃過，該雷射光束沿著此線的各點加熱晶圓，並立即被隨後的氣體或氣溶膠氣流進行冷卻。加熱造成的壓縮應力以及局部冷卻造成的拉伸應力之組合係導致功率半導體晶圓的裂開，卻沒有產生晶體缺陷。
在進一步的替代例中，為了切割功率半導體晶圓，使用雷射方法，其中分離位置處的晶體溫度保持低於熔點，並且半導體晶體僅機械地裂開。
在進一步的替代例中，為了切割功率半導體晶圓，使用雷射方法，其中晶圓係藉由雷射光束加熱並隨後由氣體流冷卻時所發生的機械應力而裂開。
替代性地，也可以使用其他基於雷射的分離方法，其中在分離邊緣處不會出現晶體缺陷。
替代性地，還可以使用機械的分離方法，其中例如藉助於鑽石尖端、鑽石鋸刀或雷射光束來刻劃晶圓，其接著係機械地破碎。
該方法可以較佳用於產生平面功率半導體構件，諸如，pn二極體、蕭特基二極體、雙極電晶體、場效電晶體和IGBT。
圖5顯示了根據圖1的現有技術之功率半導體構件的場輪廓51和根據本發明圖3之具有四個p摻雜電位環的功率半導體構件的場輪廓52。x軸和y軸的單位為μm。所顯示的場輪廓51和52在反向電壓崩潰時發生。在這兩種情況下，磊晶層的厚度為2.45μm，並且以1x1014/cm2進行
摻雜。p摻雜區和通道停止件的深度約為3.4μm。
20‧‧‧功率半導體構件
21‧‧‧半導體基板
22‧‧‧磊晶層
23a‧‧‧第一區域
23d‧‧‧第二區域
25‧‧‧介電層
26‧‧‧第一金屬層
27‧‧‧第二金屬層
28‧‧‧第三金屬層
Claims (7)
- 一種功率半導體構件(20、30)，其包括：半導體基板(21、31)，其具有第一摻雜；磊晶層(22、32)，其配置在該半導體基板(21、31)上並且具有第二摻雜；第一區域(23a、33a)，其至少部分地被該磊晶層(22、32)包圍並且具有第三摻雜，其特徵在於：提供了第二區域(23d、33d)，其係相對於該第一區域(23a、33a)以同心的方式進行配置並且與該第一區域(23a、33a)相距一水平距離，其中該第二區域(23d、33d)係一直延伸到該功率半導體構件(20、30)的邊緣並且具有第四摻雜。
- 如申請專利範圍第1項所述的功率半導體構件(20、30)，其中，該第一摻雜和該第二摻雜具有相同的載體類型，特別是n型電荷載體。
- 如申請專利範圍第1或2項所述的功率半導體構件(20、30)，其中，該第三摻雜和該第四摻雜具有相同的載體類型，特別是p型電荷載體。
- 如申請專利範圍第1或2項所述的功率半導體構件(20、30)，其中，在該第一區域(23a、33a)和該第二區域(23d、33d)之間提供至少一個進一步的區域(33b)，其中，該進一步的區域(33b)係配置成以同心的方式圍繞該第一區域(23a、33a)，並且在各個情況下係與該第一區域(23a、33a)和該第二區域(23d、33d)相距一水平距離，其中該進一步的區域(33b)具有第五摻雜，其中該第五摻雜具有與該第一區域(23a、33a)和該第二區 域(23b、33b)相同的電荷載體類型。
- 一種用於產生功率半導體構件(20、30)的方法(400)，其係包括以下步驟：在功率半導體晶圓上施加(410)磊晶層，產生(420)至少部分被該磊晶層包圍的第一摻雜區域，其中該第一摻雜區域特別地是p摻雜的，並且產生第二區域，其係相對於該第一區域以同心的方式進行配置並且與該第一區域相距一水平距離，其中該第二摻雜區域特別地是p摻雜的，並且切割(430)該功率半導體晶圓，其中該功率半導體構件的斷裂邊緣實質上垂直穿過該第二區域。
- 如申請專利範圍第5項所述的方法(400)，其中，藉助於雷射光束進行切割(430)。
- 如申請專利範圍第6項所述的方法，其中，使用時間短的雷射脈衝來切割(430)該功率半導體晶圓。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016207117.3 | 2016-04-27 | ||
| DE102016207117.3A DE102016207117A1 (de) | 2016-04-27 | 2016-04-27 | Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201740566A true TW201740566A (zh) | 2017-11-16 |
| TWI722175B TWI722175B (zh) | 2021-03-21 |
Family
ID=60081595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106113756A TWI722175B (zh) | 2016-04-27 | 2017-04-25 | 功率半導體構件和產生功率半導體構件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| CN (1) | CN107346781A (zh) |
| DE (1) | DE102016207117A1 (zh) |
| FR (1) | FR3050866B1 (zh) |
| TW (1) | TWI722175B (zh) |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347547A (ja) * | 2002-05-27 | 2003-12-05 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
| TWI283929B (en) * | 2004-09-03 | 2007-07-11 | Silicon Based Tech Corp | LOCOS-based schottky barrier diode and its manufacturing methods |
| TWI232525B (en) * | 2004-09-03 | 2005-05-11 | Silicon Based Tech Corp | LOCOS-based junction-pinched SCHOTTKY rectifier and its manufacturing methods |
| DE102006011697B4 (de) * | 2006-03-14 | 2012-01-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung |
| TWI398951B (zh) * | 2009-03-13 | 2013-06-11 | Univ Feng Chia | 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法 |
| JP5235960B2 (ja) * | 2010-09-10 | 2013-07-10 | 株式会社東芝 | 電力用半導体装置及びその製造方法 |
| JP5719167B2 (ja) * | 2010-12-28 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5915076B2 (ja) * | 2011-10-21 | 2016-05-11 | 富士電機株式会社 | 超接合半導体装置 |
| TWI441262B (zh) * | 2011-11-18 | 2014-06-11 | Anpec Electronics Corp | 蕭基二極體元件的製作方法 |
| JP2013149761A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
| JP5991384B2 (ja) * | 2013-01-16 | 2016-09-14 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6248392B2 (ja) * | 2013-01-17 | 2017-12-20 | 富士電機株式会社 | 半導体装置 |
| JP6089733B2 (ja) * | 2013-01-30 | 2017-03-08 | 富士電機株式会社 | 半導体装置 |
| US9406543B2 (en) * | 2013-12-10 | 2016-08-02 | Samsung Electronics Co., Ltd. | Semiconductor power devices and methods of manufacturing the same |
-
2016
- 2016-04-27 DE DE102016207117.3A patent/DE102016207117A1/de active Pending
-
2017
- 2017-04-25 TW TW106113756A patent/TWI722175B/zh active
- 2017-04-25 FR FR1753557A patent/FR3050866B1/fr active Active
- 2017-04-26 CN CN201710281759.5A patent/CN107346781A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI722175B (zh) | 2021-03-21 |
| FR3050866B1 (fr) | 2023-01-27 |
| CN107346781A (zh) | 2017-11-14 |
| DE102016207117A1 (de) | 2017-11-02 |
| FR3050866A1 (fr) | 2017-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5365009B2 (ja) | 半導体装置およびその製造方法 | |
| JP5740820B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6269860B2 (ja) | 半導体装置 | |
| JP6540585B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR101334952B1 (ko) | 반도체장치 | |
| JP6334465B2 (ja) | 半導体装置 | |
| US10347715B2 (en) | Semiconductor device having improved safe operating areas and manufacturing method therefor | |
| JP2018093242A (ja) | 半導体装置 | |
| US20170213766A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20150255290A1 (en) | Method for manufacturing semiconductor device | |
| CN109427563B (zh) | 碳化硅器件和用于制造碳化硅器件的方法 | |
| JP6455514B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI722175B (zh) | 功率半導體構件和產生功率半導體構件的方法 | |
| JP2012089735A (ja) | 半導体装置およびその製造方法 | |
| JP6537711B2 (ja) | 半導体装置 | |
| JP6723784B2 (ja) | ダイオード | |
| CN109390384B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JP2013077593A (ja) | 半導体装置の製造方法 | |
| JP5970806B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2017079315A (ja) | 半導体装置とその製造方法 | |
| JP2011113997A (ja) | 半導体装置とその製造方法 | |
| JP2012129537A (ja) | 半導体装置 | |
| JP6309211B2 (ja) | 炭化ケイ素半導体装置 | |
| JP2009054718A (ja) | 半導体装置の製造方法 | |
| US8900925B2 (en) | Method for manufacturing a diode, and a diode |