TW201740560A - 光電裝置、及電子機器 - Google Patents

光電裝置、及電子機器 Download PDF

Info

Publication number
TW201740560A
TW201740560A TW106104469A TW106104469A TW201740560A TW 201740560 A TW201740560 A TW 201740560A TW 106104469 A TW106104469 A TW 106104469A TW 106104469 A TW106104469 A TW 106104469A TW 201740560 A TW201740560 A TW 201740560A
Authority
TW
Taiwan
Prior art keywords
layer
transistor
pixel
imaginary line
sub
Prior art date
Application number
TW106104469A
Other languages
English (en)
Inventor
腰原健
太田人嗣
野澤陵一
Original Assignee
精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工愛普生股份有限公司 filed Critical 精工愛普生股份有限公司
Publication of TW201740560A publication Critical patent/TW201740560A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明之課題在於即便於將至少1個顏色之副像素排列於橫(左右)方向之情形時，亦可防止來自發光層之光照射至電晶體，且可防止各掃描線之選擇時間縮短。 本發明係對應於沿列方向延伸之作為第1導電層之掃描線22、與沿行方向延伸之作為第2導電層之資料傳輸線26而具備R、G、B之副像素。各色副像素之複數個電晶體沿著行方向配置，且至少1個顏色之副像素之反射層43B係以與各顯示色副像素之任一個電晶體重合之方式沿著列方向配置。具備R、G、B副像素之一像素單位之反射層43B之配置區域R1的中心位置CT1，與一像素單位之電晶體之配置區域R2之中心位置CT2不同。

Description

光電裝置、及電子機器
本發明係關於光電裝置、及電子機器。
近年以來，於如頭戴式顯示器般可形成虛像之電子機器中使用光電裝置，該光電裝置使用OLED(Organic Light Emitting Diode：有機發光二極體)作為發光元件。於此種光電裝置中，如專利文獻1所記載，提出作為實現彩色顯示之方法之一而使用彩色濾光片之方式。 該方式為將白色發光之OLED作為光源，且經由紅色、綠色、藍色三原色之彩色濾光片而獲得紅色、綠色、藍色發光之方式。組合OLED與三原色之任一種顏色之濾光片而形成為副像素，且組合三原色之副像素而形成為像素。而且，矩陣狀排列該像素而構成顯示裝置之畫面，作為該像素之排列方式，已知有將同色之副像素排列於畫面之縱向(上下方向)或橫向(左右方向)之方式。 然而，來自白色發光之OLED之發光為擴散光。又，於OLED與彩色濾光片之間，存在以用以密封OLED之無機膜或樹脂膜構成之具有厚度之透明層。因此，於彩色濾光片方式之光電裝置中，自某副像素之OLED之發光之一部分透過鄰接之副像素之彩色濾光片，根據觀察畫面之角度，有產生混色之問題。 於將同色之副像素排列於畫面縱向(上下方向)之方式中，即便斜向觀察畫面，於縱向亦幾乎不會產生色偏。另一方面，關於橫向(左右)，於斜向觀察面板之情形時，由於目測到紅色與綠色混色而成之光、紅色與藍色混色而成之光、綠色與藍色混色而成之光等混色光，故與自正面觀察之情形相比，產生色偏。 專利文獻1提出一種將紅色與綠色副像素之反射電極排列於橫向(左右方向)，且將藍色副像素之反射電極相對於紅色與綠色副像素之反射電極排列於縱向(上下方向)。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2013-211147號公報
[發明所欲解決之問題] 然而，於專利文獻1所記載之光電裝置中，將各色副像素用之掃描線排列於縱向(上下方向)，故於一水平掃描期間選擇之掃描線數量增加。其結果，一水平掃描期間之各掃描線之選擇時間縮短，有難以自資料傳輸線向像素進行寫入之可能性。 又，如專利文獻1所示，由於藍色副像素之反射層之橫向(左右方向)的寬度，短於合計紅色副像素與綠色副像素而得之於一像素之橫向(左右方向)的寬度，故有藍色光照射於電晶體而使電晶體特性變化之可能性。 本發明係例如鑒於上述課題而完成者，課題在於提供一種即便於將至少1種顏色之副像素排列於橫向(左右)之情形時，亦可防止來自發光層之光照射於電晶體，且可防止各掃描線之選擇時間縮短之光電裝置、及具備該光電裝置之電子機器。 [解決問題之技術手段] 為了解決上述課題，本發明之光電裝置之一態樣的特徵在於具備：複數個第1導電層，其等於第1方向延伸；複數個第2導電層，其等於第2方向延伸；及複數個副像素，其等對應於上述複數個第1導電層與上述複數個第2導電層之各個交叉而排列；且上述複數個副像素係將於上述第1方向鄰接之顯示色不同之複數個副像素作為一像素單位，上述複數個副像素之各者具備發光元件之第3導電層、及複數個電晶體，且上述複數個電晶體配置於像素電路區域之內部，該像素電路區域之上述第1方向之寬度窄於上述第2方向之寬度，上述一像素單位所包含之上述複數個副像素中至少1個副像素之上述第3導電層係其上述第1方向之寬度寬於上述第2方向之寬度，且與上述一像素單位所包含之上述複數個電晶體中之至少1個電晶體重合，上述複數個第1導電層中之1個導電層係與上述一像素單位所包含之上述複數個副像素各者中所含之上述複數個電晶體之至少1個電性連接，於將由第1假想線、第2假想線、第3假想線及第4假想線包圍之區域規定為電晶體配置區域，且將由第5假想線、第6假想線、第7假想線及第8假想線包圍之區域規定為第3導電層之配置區域時，上述第3導電層配置區域之中心位置與上述電晶體配置區域之中心位置不同；上述第1假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第1方向之最一方向側之電晶體之作用區域的上述第1方向之最一方向側之邊；上述第2假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第1方向之最另一方向側之電晶體之作用區域的上述第1方向之最另一方向側之邊；第3假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第2方向之最一方向側之電晶體之作用區域的上述第2方向之最一方向側之邊；第4假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第2方向之最另一方向側之電晶體之作用區域的上述第2方向之最另一方向側之邊；上述第5假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第1方向之最一方向側之第3導電層的上述第1方向之最一方向側之邊；上述第6假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第1方向之最另一方向側之第3導電層之上述第1方向之最另一方向側之邊；第7假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第2方向之最一方向側之第3導電層之上述第2方向之最一方向側之邊；及第8假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第2方向之最另一方向側之第3導電層之上述第2方向之最另一方向側之邊。 根據該態樣，至少1個副像素之第3導電層例如反射層係第1方向例如列方向之寬度寬於第2方向例如行方向之寬度。例如，作為藍色顯示色副像素之第3導電層之一例之反射層係第1方向之寬度寬於第2方向行方向之寬度。因此，於以光電裝置之主光線較大地傾斜之方向成為第1方向之方式設計之情形時，可將同色副像素排列於顯示面之第1方向。其結果，可提供即便自斜向觀察顯示面，於第1方向亦幾乎不會產生色偏之光電裝置。而且，作為第3導電層之一例之反射層以與一像素單位所包含之複數個電晶體中之至少1個電晶體重合之方式配置。因此，藉由作為第3導電層之一例之反射層遮擋來自發光層之光，而防止照射於至少1個電晶體。 又，作為由第1、第2、第3及第4假想線包圍之區域而規定之電晶體配置區域之中心位置，與作為由第5、第6、第7及第8假想線包圍之區域而規定之第3導電層配置區域之中心位置不同。因此，第3導電層能夠以可確實地對電晶體遮光之方式配置。 於上述光電裝置之一態樣中，上述複數個第1導電層亦可為掃描線。根據該態樣，由於各顯示色副像素之複數個電晶體配置於第1方向之寬度窄於第2方向之寬度的像素電路區域之內部，故可使各顯示色副像素用之掃描線共通化。因此，不會使掃描線之數量增加，且可防止一水平掃描期間之各掃描線之選擇時間縮短。 於上述光電裝置之一態樣中，可於上述一像素單位所包含之上述複數個副像素中之至少1個副像素之上述第3導電層、與和上述至少1個副像素之上述第3導電層重合之1個電晶體之間設置第4導電層，該第4導電層係以俯視下與上述至少1個電晶體重合之方式於上述第1方向延伸。根據該態樣，於第3導電層、與和第3導電層重合之電晶體之間，以俯視下與電晶體重合之方式沿著第1方向配置第4導電層例如電源配線。因此，藉由作為第4導電層之一例之電源配線遮擋來自發光層之光而防止照射至電晶體。 於上述光電裝置之一態樣中，上述第4導電層可為連接於上述電晶體之電源配線。根據該態樣，藉由電源配線亦可遮擋來自發光層之光而防止其照射至電晶體。其結果，不使電晶體特性變化而穩定地驅動發光元件。 於上述光電裝置之一態樣中，上述第7假想線或上述第8假想線亦可於俯視下與上述第4導電層重合。根據該態樣，第3導電層之邊，即位於第2方向中最一方向側之邊、或第2方向中最另一方向側之邊俯視下與第4導電層重合。因此，由於第3導電層與第4導電層俯視下於第1方向無間隙地與電晶體重合，故藉由第3導電層與第4導電層確實地遮擋來自發光層之光而防止其照射至電晶體。其結果，不使電晶體特性變化而穩定地驅動發光元件。 於上述光電裝置之一態樣中，上述至少1個副像素之上述第3導電層整體亦可於俯視下與上述第4導電層重合。根據該態樣，由於至少1個第3導電層與第4導電層於俯視下無間隙地與電晶體重合，故藉由第3導電層與第4導電層確實地遮擋來自發光層之光而防止其照射至電晶體。其結果，不使電晶體特性變化而穩定地驅動發光元件。 於上述光電裝置之一態樣中，進而具備第5導電層，其係連接於上述一像素單位所包含之上述複數個副像素中所含之上述複數個電晶體中的至少1個電晶體之閘極層，且於上述第1方向延伸；上述一像素單位所包含之複數個上述第3導電層中於上述第2方向相鄰之2個上述第3導電層，亦可設為其於上述第2方向上對向之邊於俯視下與上述第5導電層或上述複數個第1導電層中之1個導電層重合。根據該態樣，於第2方向相鄰之2個第3導電層、與第5導電層或複數個第1導電層中之1個第1導電層於俯視下無間隙地重合。因此，藉由至少2個第3導電層與第5導電層或複數個第1導電層中之1個第1導電層確實地遮擋來自發光層之光而防止其照射至電晶體。其結果，不使電晶體特性變化而穩定驅動發光元件。 於上述光電裝置之一態樣中，上述第5假想線或上述第6假想線亦可於俯視下與上述第2導電層重合。根據該態樣，由於第3導電層之邊，即位於第1方向中最一方向側之邊、或位於第1方向中最另一方向側之邊俯視下與第2導電層重合。因此，由於第3導電層與第2導電層俯視下於第2方向無間隙地重合，故藉由第3導電層與第2導電層確實地遮擋來自發光層之光而防止其照射至電晶體。其結果，不使電晶體特性變化而穩定地驅動發光元件。 於上述光電裝置之一態樣中，進而具備於上述第2方向延伸之恆定電位之第6導電層，上述第1假想線或上述第2假想線亦可於俯視下與上述第6導電層重合。根據該態樣，由於第3導電層之邊，即位於第1方向中最一方向側之邊、或位於第1方向中最另一方向側之邊俯視下與第6導電層重合。因此，由於第3導電層與第6導電層俯視下於第2方向無間隙地重合，故藉由第3導電層與第6導電層確實地遮擋來自發光層之光而防止其照射至電晶體。其結果，不使電晶體特性變化而穩定地驅動發光元件。 其次，本發明之電子機器具備如上所述之本發明之光電裝置。此種電子機器係藉由具備OLED等發光元件之光電裝置，而提供一種無色偏、且不會因來自發光層之光而引起電晶體特性變化，而且自資料傳輸線向像素確實地進行寫入之圖像品質較高的電子機器。
使用圖式說明本發明之實施形態。再者，於以下之圖式中，由於將各層或各構件設為在圖式上可辨識程度之大小，故對各層或各構件之每一者使縮尺不同。 ＜第1實施形態＞ 圖1係表示本發明之第1實施形態之光電裝置1之構成之立體圖。光電裝置1例如為頭戴式顯示器中顯示圖像之微顯示器。 如圖1所示，光電裝置1具備顯示面板2、及控制顯示面板2之動作之控制電路3。顯示面板2具備複數個像素電路、及驅動該像素電路之驅動電路。於本實施形態中，顯示面板2所具備之複數個像素電路及驅動電路形成於矽基板，且於像素電路使用發光元件之一例即OLED。又，顯示面板2例如收納於在顯示部開口之框狀之外殼82，並且連接有FPC(Flexible Printed Circuits：可撓式印刷電路)基板84之一端。 於FPC基板84，藉由COF(Chip On Film：薄膜覆晶)技術而安裝有半導體晶片之控制電路3，並且設置有複數個端子86而連接於省略圖示之上位電路。 圖2係表示本實施形態之光電裝置1之構成之方塊圖。如上所述，光電裝置1具備顯示面板2、及控制電路3。 對控制電路3，自省略圖示之上位電路與同步信號同步供給數位之圖像資料Vdata。此處，圖像資料Vdata為例如以8位元規定應於顯示面板2(嚴格而言係後述之顯示部100)顯示之圖像之像素灰階位準的資料。又，同步信號為包含垂直同步信號、水平同步信號、及點時脈信號之信號。 控制電路3基於同步信號而產生各種控制信號，並將其供給至顯示面板2。具體而言，控制電路3對顯示面板2供給控制信號Ctr、控制信號Sel(1)、Sel(2)、Sel(3)、及相對於該等信號而處於邏輯反轉關係之控制信號/Sel(1)、/Sel(2)、/Sel(3)。 此處，控制信號Ctr是指包含脈衝信號、時脈信號、啟動信號等複數種信號之信號。 再者，將控制信號Sel(1)、Sel(2)、Sel(3)通稱為控制信號Sel，將/Sel(1)、/Sel(2)、/Sel(3)通稱為控制信號/Sel。 再者，控制電路3基於圖像資料Vdata而產生類比圖像信號Vid。具體而言，於控制電路3中設置將圖像信號Vid所示之電位、及顯示面板2所具備之發光元件(後述之OLED)之亮度建立對應而記憶之對照表。而控制電路3藉由參照該對照表，而產生表示與圖像資料Vdata中規定之發光元件之亮度對應之電位的圖像信號Vid，並將其供給至顯示面板2。 如圖2所示，顯示面板2具備顯示部100、及驅動其之驅動電路(資料傳輸線驅動電路5及掃描線驅動電路6)。 於顯示部100，矩陣狀排列有與應顯示的圖像之像素對應之像素電路110。詳細而言，於顯示部100中，將M列作為第1導電層之掃描線22在圖中於第1方向、例如列方向(X方向)延伸設置。又，將每3行成組之(3N)行之作為第2導電層之資料傳輸線26在圖中於第2方向、例如行方向(Y方向)延伸，且與各掃描線22互相保持電性絕緣而設置。於本實施形態中像素電路110係以M列×(3N)行排列為矩陣狀。 此處，M、N任一者均為自然數。於掃描線22及像素電路110之矩陣中，為了區別列(row)，有在圖中自上而下依序稱作1、2、3、……(M-1)、M列之情形。同樣地為了區別資料傳輸線26及像素電路110之矩陣之行(column)、有在圖中自左而右依序稱作1、2、3、……(3N-1)、3N之情形。 此處，為了一般化說明資料傳輸線26之組，若將1以上之任意整數表示為n，則第(3n-2)行、第(3n-1)行及(3n)之資料傳輸線26屬於自左側數第n個組。 再者，與同一列之掃描線22、及屬於同一組之3行資料傳輸線26對應之3個像素電路110係分別對應於G(綠色)、R(紅色)、B(藍色)顯示色之副像素，而表現該等3個副像素所應顯示之彩色圖像之作為一像素單位之1點。即，於本實施形態中，採用藉由對應於RGB之OLED之發光而以加法混色表現1點之色彩之構成。 掃描線驅動電路6係按照控制信號Ctr而產生於1個訊框期間內用以逐列依序掃描M條掃描線22之掃描信號Swr。此處，將供給至第1、2、3、……M列掃描線22之掃描信號Swr分別表述為Swr(1)、Swr(2)、Swr(3)、……Swr(M-1)、Swr(M)。 再者，掃描線驅動電路6除了掃描信號Swr(1)～Swr(M)以外，亦於每列產生與該掃描信號Swr同步之各種控制信號並供給至顯示部100，但於圖2中省略圖示。又，訊框期間係指光電裝置1顯示1點(彗差)量圖像所需之期間，例如若同步信號所包含之垂直同步信號之頻率為120 Hz，則為其1週期量之8.3毫秒之期間。 資料傳輸線驅動電路5具備：(3N)個資料傳輸電路DT，其等與3(N)行資料傳輸線26之各者1對1對應設置；N個解多工器DM，其等設置於構成各組之3行資料傳輸線26之各者；及資料信號供給電路70。 資料信號供給電路70基於自控制電路3供給之圖像信號Vid與控制信號Ctr而產生資料信號Vd(1)、Vd(2)、……、Vd(N)。即，資料信號供給電路70基於分時多工有資料信號Vd(1)、Vd(2)、……、Vd(N)之圖像信號Vid而產生資料信號Vd(1)、Vd(2)、……、Vd(N)。其次，資料信號供給電路70將資料信號Vd(1)、Vd(2)、……、Vd(N)分別供給至與第1、2、……、N個組對應之解多工器DM。解多工器DM係根據來自控制電路3之控制信號Sel及控制信號/Sel而接通/斷開，且依序將資料信號供給至構成各組之3行資料傳輸線26。 圖3係位於顯示部100內之各副像素之像素電路110之電路圖。如圖3所示，像素電路110構成為包含發光元件45、驅動電晶體Tdr、寫入控制電晶體Twr、電容元件C、發光控制電晶體Tel、及補償電晶體Tcmp。再者，於本實施形態中，將像素電路110之各電晶體(Tdr、Tel、Twr、Tcmp)設為P通道型，但亦可利用N通道型之電晶體。 發光元件45係使包含有機EL材料(OLED)之發光層之發光功能層46介置於第1電極(陽極)E1與第2電極(陰極)E2間之光電元件。第1電極E1個別地形成於每一像素電路110，第2電極E2遍及複數個像素電路110而連續。如自圖3理解般，發光元件45配置於連結作為第4導電層之第1電源導電體(以下，稱作電源配線)41、與第2電源導電體42之路徑上。對電源配線41供給高位側電源電位Vel。對第2電源導電體42供給低位側電源電位(例如接地電位)Vct。本實施形態之像素電路110可藉由所謂之耦合驅動方式、與所謂之電流編程方式之任一種方式而驅動。首先，對利用耦合驅動方式之驅動進行說明。 發光控制電晶體Tel係作為控制驅動電晶體Tdr之一對電流端中之另一者(汲極或源極)與發光元件45之第1電極E1之導通狀態(導通/非導通)的開關而發揮功能。驅動電晶體Tdr產生與自身之閘極-源極間電壓對應之電流量之驅動電流。於將發光控制電晶體Tel控制為接通狀態之狀態下，將驅動電流自驅動電晶體Tdr經由發光控制電晶體Tel供給至發光元件45，藉此發光元件45以與驅動電流之電流量對應之亮度發光。又，於將發光控制電晶體Tel控制為斷開狀態之狀態下，藉由切斷對發光元件45供給驅動電流而發光元件45熄滅。發光控制電晶體Tel之閘極與控制線28連接。 補償電晶體Tcmp具有補償驅動電晶體Tdr之閾值電壓變動之功能。於發光控制電晶體Tel為斷開狀態，且寫入控制電晶體Twr及驅動電晶體Tdr被控制為接通狀態之狀態下，進行如下之動作。當將補償電晶體Tcmp控制為接通狀態時，驅動電晶體Tdr之閘極電位與汲極或源極電位相等，驅動電晶體Tdr成為二極體連接。因此，於驅動電晶體Tdr中流動之電流對閘極節點及資料傳輸線26充電。詳細而言，電流於電源配線41→驅動電晶體Tdr→補償電晶體Tcmp→資料傳輸線26之路徑流動。因此，藉由將驅動電晶體Tdr控制為接通狀態，相互處於連接狀態之資料傳輸線26及閘極節點自初始狀態之電位上升。惟若將驅動電晶體Tdr之閾值電壓設為∣Vth∣時，閘極節點越接近電位(Vel-∣Vth∣)則流動於上述路徑之電流越難以流動。其結果，在補償電晶體Tcmp被設為斷開狀態之補償期間結束之前，資料傳輸線26及閘極節點將在電位(Vel-∣Vth∣)飽和。因此，電容元件C會在補償電晶體Tcmp被設為斷開狀態之補償期間結束之前保持驅動電晶體Tdr之閾值電壓∣Vth∣。 於本實施形態中，於水平掃描期間內具有補償期間與寫入期間，掃描線驅動電路6藉由將掃描信號供給至各掃描線22，而於每一水平掃描期間依序選擇複數條掃描線22各者。與掃描線驅動電路6選擇之掃描線22對應之各像素電路110之寫入控制電晶體Twr轉變為接通狀態。因此，各像素電路110之驅動電晶體Tdr亦轉變為接通狀態。又，掃描線驅動電路6藉由將控制信號供給至各控制線27，而於每一補償期間依序選擇複數條控制線27各者。與掃描線驅動電路6選擇之控制線27對應之各像素電路110之補償電晶體Tcmp轉變為接通狀態。而且，電容元件C係直至使補償電晶體Tcmp為斷開狀態之補償期間結束為止保持驅動電晶體Tdr之閾值電壓∣Vth∣。於掃描線驅動電路6藉由將控制信號供給至各控制線27而將各像素電路110之補償電晶體Tcmp控制為斷開狀態時，自資料傳輸線26至驅動電晶體Tdr之閘極節點為止之路徑為浮動狀態。然而，藉由電容元件C維持於(Vel-∣Vth∣)。其次，資料傳輸線驅動電路5將與自外部電路供給之圖像信號針對每一像素電路110而指定之灰階對應的灰階電位(資料信號)於每一寫入期間並列供給至電容元件Cref。而且，灰階電位係使用電容元件Cref將位準移位，並將該電位經由資料傳輸線26與寫入控制電晶體Twr供給至各像素電路110之驅動電晶體Tdr之閘極。一面對電容元件C補償驅動電晶體Tdr之閾值電壓∣Vth∣一面保持對應於灰階電位之電壓。另一方面，於寫入期間之掃描線22之選擇結束時，掃描線驅動電路6藉由將控制信號供給至各控制線28，而將與該控制線28對應之各像素電路110之發光控制電晶體Tel控制為接通狀態。因此，將與近前之寫入期間保持於電容元件C之電壓對應之驅動電流自驅動電晶體Tdr經由發光控制電晶體Tel供給至發光元件45。如以上般各發光元件45以對應於灰階電位之亮度發光，藉此將圖像信號所指定之任意圖像顯示於顯示部110。而且，由於自驅動電晶體Tdr供給至發光元件45之驅動電流抵消閾值電壓之影響，故即便驅動電晶體Tdr之閾值電壓於每一像素電路110不均，亦可補償該不均。又，由於將對應於灰階位準之電流供給至發光元件45，故可抑制產生如損害顯示畫面均勻性之顯示不均，其結果可實現高品質之顯示。 其次，參照圖4對電流編程方式之驅動進行說明。當掃描線22之掃描信號為L位準時，寫入控制電晶體Twr為接通狀態。又，當控制線27之控制信號為L位準時，補償電晶體Tcmp為接通狀態。因此，驅動電晶體Tdr與閘極電位及和發光控制電晶體Tel之連接側之源極電位或汲極電位相等，而作為二極體發揮功能。而且，當資料傳輸線26之資料信號為L位準時，電流Idata於電源配線41→驅動電晶體Tdr→補償電晶體Tcmp→資料傳輸線26之路徑流動。又，此時將與驅動電晶體Tdr之閘極節點之電位對應之電荷蓄積於電容元件C。 當控制線27之控制信號為H位準時，補償電晶體Tcmp為斷開狀態。此時，電容元件C兩端之電壓保持為電流Idata流過時之電壓。當控制線28之控制信號為L位準時，發光控制電晶體Tel為接通狀態，於驅動電晶體Tdr之源極與汲極間，流動與閘極電壓對應之電流Ioled。詳細而言，該電流於電源配線41→驅動電晶體Tdr→發光控制電晶體Tel→發光元件45之路徑流動。 此處，於發光元件45流動之電流Ioled由驅動電晶體Tdr之閘極節點、與和電源配線41之連接側之汲極節點或源極節點間之電壓決定。該電壓為藉由L位準之掃描信號而電流Idata於資料傳輸線26流過時，藉由電容元件C保持之電壓。因此，當控制線28之控制信號為L位準時，於發光元件45流動之電流Ioled與近前流過之電流Idata大致一致。如此，於電流程式方式驅動之情形時，藉由電流Idata而規定發光亮度。再者，掃描線22設為與控制線27不同之配線，但亦可將掃描線22與控制線27設為一條配線。 以下詳細記述第1實施形態之光電裝置1之具體結構。再者，於以下說明參照之各圖式中，為了說明之方便起見，使各要素之尺寸或縮尺與實際光電裝置1不同。圖5係對應於包含圖7至圖11之I-I'線之剖面的剖視圖。圖6係對應於包含圖7至圖11之II-II'線之剖面的剖視圖。圖7至圖11係著眼於一像素單位之2個像素量而圖示形成光電裝置1各要素之各階段之基板10之表面狀況的俯視圖。再者，圖7至圖11為俯視圖，但自容易在視覺上掌握各要素之觀點而言，方便起見對圖5及圖6共通之各要素標註與圖5及圖6相同態樣之陰影。 如自圖5、圖6及圖7理解般，於以矽等半導體材料形成之基板10之表面，形成有像素電路110之各電晶體Tdr、Twr、Tel、Tcmp之作用區域10A(源極/汲極區域)。對作用區域10A注入離子。像素電路110之各電晶體Tdr、Twr、Tel、Tcmp之主動層存在於源極區域與汲極區域之間，且被注入與作用區域10A不同種類之離子，但為了方便起見與作用區域10A一體記述。又，於本實施形態中，即便於構成電容元件C之區域亦形成有作用區域10A，對作用區域10A注入雜質而將其與電源連接。而且，構成將作用區域10A作為一電極，且將隔著絕緣層而形成之電容電極作為另一電極之所謂MOS電容。又，構成電容元件C之區域之作用區域10A亦作為電源電位部發揮功能。如自圖7理解般，補償電晶體Tcmp之作用區域10A係於設置有導通孔HA1之部分，與寫入控制電晶體Twr之作用區域10A相連。因此，補償電晶體Tcmp之電流端亦作為寫入控制電晶體Twr之電流端發揮功能。如自圖5及圖6理解般，形成有作用區域10A之基板10之表面由絕緣膜LO(閘極絕緣膜)被覆，且各電晶體之閘極層G(Gdr、Gwr、Gel、Gcmp)形成於絕緣膜LO之面上。各電晶體之閘極層G隔著絕緣膜LO與主動層對向。又，如圖7所例示般，驅動電晶體Tdr之閘極層Gdr延伸至形成於構成電容元件C之區域之作用區域10A而形成，構成下部電容電極層CA1。 又，於本實施形態中，如圖7所示，G(綠色)、R(紅色)、B(藍色)各副像素之複數個電晶體Tdr、Twr、Tel、Tcmp於列方向(X方向)之寬度窄於行方向之寬度之像素電路區域配置於內部。再者，於圖7至圖11中，將B(藍色)各副像素之複數個電晶體作為Btr顯示。又，將R(紅色)各副像素之複數個電晶體作為Rtr顯示。再者，將G(綠色)各副像素之複數個電晶體作為Gtr顯示。 圖7中以虛線顯示之矩形區域表示一像素單位之電晶體之配置區域R1。於本實施形態中，將通過電晶體之作用區域10A之邊之假想線、即通過位於列方向(X方向)中最一方向側(圖7中係左側)之驅動電晶體Tdr之作用區域10A之邊的假想線設為第1假想線L1。又，將通過位於列方向(X方向)中最另一方向側(圖7中係右側)之電容元件C之作用區域10A之邊的假想線設為第2假想線L2。 又，於本實施形態中，將通過位於列方向(Y方向)中最一方向側(圖7中係上側)之發光控制電晶體Tel之作用區域10A之邊的假想線設為第3假想線L3。再者，將通過位於行方向(Y方向)中最另一方向側(圖7中係下側)之驅動電晶體Tdr之作用區域10A之邊的假想線設為第4假想線L4。 於本實施形態中，將一像素單位之電晶體配置區域R1規定為藉由該等假想線，第1假想線L1、第2假想線L2、第3假想線L3、及第4假想線L4包圍之區域。 如自圖5及圖6理解般，於形成有各電晶體之閘極層G及下部電容電極層CA1之絕緣膜LO之面上，形成交替積層複數個絕緣層L(LA～LE)與複數個導電層(配線層)而成之多層配線層。各絕緣層L例如以矽化合物(典型而言係氮化矽或氧化矽)等絕緣性無機材料形成。再者，於以下之說明中，將藉由選擇性去除導電層(單層或複數個)而於同一步驟一次形成複數個要素之關係表述為「自同層形成」。 絕緣層LA形成於形成有各電晶體之閘極層G之絕緣膜LO之面上。如自圖5、圖6及圖8理解般，於絕緣層LA之面上，自同層形成上部電容電極層CA2、CA3、CA4、與複數個中繼電極QB(QB2、QB3、QB4、QB5、QB6、QB7)。如自圖5至圖8理解般，上部電容電極層CA2經由貫通絕緣層LA與絕緣膜LO之導通孔HA5而導通至形成驅動電晶體Tdr之源極區域或汲極區域之作用區域10A。於上部電容電極層CA2，以俯視下包圍形成有驅動電晶體Tdr之閘極層Gdr之一部分與下部電容電極層CA1之區域之方式形成開口部50。 於開口部50，與上部電容電極層CA2同層形成有上部電容電極層CA3與上部電容電極層CA4。於上部電容電極層CA3形成有開口部52，上部電容電極層CA4形成於開口部52內。即，上部電容電極層CA2與上部電容電極層CA3互相隔開而形成且電性絕緣，上部電容電極層CA3與上部電容電極層CA4互相隔開而形成且電性絕緣。上部電容電極層CA3亦作為連接驅動電晶體Tdr之閘極層Gdr與寫入控制電晶體Twr之汲極區域或源極區域之配線層發揮功能。即，如自圖5、圖6及圖8理解般，經由貫通絕緣層LA與絕緣膜LO之導通孔HA2而導通至寫入控制電晶體Twr之作用區域10A，並且經由絕緣層LA之導通孔HB2而導通至驅動電晶體Tdr之閘極層Gdr。 於驅動電晶體Tdr與補償電晶體Tcmp及發光控制電晶體Tel之導通部，與上部電容電極層CA2同層形成有中繼電極QB4。於補償電晶體Tcmp與寫入控制電晶體Twr之導通部，與上部電容電極層CA2同層形成有中繼電極QB3。於補償電晶體Tcmp之閘極層Gcmp之導通部，與上部電容電極層CA2同層形成有中繼電極QB5。於寫入控制電晶體Twr之閘極層Gwr之導通部，與上部電容電極層CA2同層形成有中繼電極QB2。於發光控制電晶體Tel與作為像素電極之第1電極E1之導通部，與上部電容電極層CA2同層形成有中繼電極QB6。又，於發光控制電晶體Tel之閘極層Gel之導通部，與上部電容電極層CA2同層形成有中繼電極QB6。 如自圖6及圖8理解般，中繼電極QB4經由貫通絕緣膜LO與絕緣層LA之導通孔HA6導通至驅動電晶體Tdr之形成汲極區域或源極區域之作用區域10A。又，中繼電極QB4經由貫通絕緣膜LO與絕緣層LA之導通孔HA7導通至補償電晶體Tcmp之形成汲極區域或源極區域之作用區域10A。進而，中繼電極QB4經由貫通絕緣膜LO與絕緣層LA之導通孔HA8而導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。中繼電極QB2經由貫通絕緣層LA之導通孔HB1導通至寫入控制電晶體Twr之閘極層Gwr。中繼電極QB3經由貫通絕緣層LA與絕緣膜LO之導通孔HA1而導通至形成寫入控制電晶體Twr之源極區域或汲極區域、並且形成補償電晶體Tcmp之源極區域或汲極區域之作用區域10A。中繼電極QB5經由貫通絕緣層LA之導通孔HB3導通至補償電晶體Tcmp之閘極層Gcmp。中繼電極QB6經由貫通絕緣膜LO與絕緣層LA之導通孔HA9導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。中繼電極QB7經由貫通絕緣層LA之導通孔HB4導通至發光控制電晶體Tel之閘極層Gel。 絕緣層LB形成於形成有上部電容電極層CA2、上部電容電極層CA3、上部電容電極層CA4、與複數個中繼電極QB(QB2、QB3、QB4、QB5、QB6、QB7)之絕緣層LA之面上。如自圖5、圖6及圖9理解般，於絕緣層LB之面上，自同層形成作為第4導電層之電源配線41、掃描線22、補償電晶體Tcmp之控制線27、複數個中繼電極QC(QC1、QC3)。電源配線41經由多層配線內之配線(省略圖示)導通至被供給高位側電源電位Vel之安裝端子。再者，電源配線41形成於顯示部100之顯示區域(省略圖示)內。又，雖省略圖示，但於顯示區域之周邊區域內形成有其他電源配線。該電源配線經由多層配線層內之配線(省略圖示)而導通至被供給低位側電源電位Vct之安裝端子。電源配線41及被供給低位側電源電位Vct之電源配線例如以含有銀或鋁之導電材料形成為例如100 nm左右之膜厚。 電源配線41係如上所述為被供給高位側電源電位Vel之電源配線，如自圖9理解般，於各像素覆蓋上部電容電極層CA2之開口部50及其周圍之上部電容電極層CA2。電源配線41進而於行方向(Y方向)延伸形成至相鄰之像素電路110之中繼電極QC3之位置為止。於與該相鄰之像素電路110之連接部形成有開口部53，且以包圍像素電極導通部(發光控制電晶體Tel與中繼電極QC3之導通部)之方式配置。又，電源配線41係於列方向(X方向)上於相鄰之像素電路110間無間隙連續形成之圖案。 如自圖6及圖9理解般，形成於顯示區域內之電源配線41經由於每一像素電路110形成於絕緣層LB之導通孔HC3及HC13導通至上部電容電極層CA2。又，電源配線41經由於每一像素電路110形成於絕緣層LB之導通孔HC5、HC6導通至上部電容電極層CA2。因此，如自圖6、圖7至圖9理解般，電源配線41經由貫通上部電容電極層CA2、絕緣膜LO及絕緣層LA之導通孔HA3、HA4，而導通至形成於構成電容元件C之區域之作用區域10A。再者，如自圖6、圖8及圖9理解般，電源配線41經由於每一像素電路110形成於絕緣層LB之導通孔HC7導通至上部電容電極層CA2。因此，如自圖6、圖7至圖9理解般，電源配線41經由貫通上部電容電極層CA2、絕緣膜LO及絕緣層LA之導通孔HC7，而導通至形成驅動電晶體Tdr之源極區域或汲極區域之作用區域10A。即，上部電容電極層CA2亦作為連接驅動電晶體Tdr之源極區域或汲極區域、與電源配線41之配線層發揮功能。如自圖8及圖9理解般，電源配線41經由於每一像素電路110形成於絕緣層LB之導通孔HC4、HC8導通至上部電容電極層CA4。 如自圖8及圖9理解般，掃描線22經由於每一像素電路110形成於絕緣層LB之導通孔HC2導通至中繼電極QB2。因此，如自圖7至圖9理解般，掃描線22經由中繼電極QB2、與貫通絕緣層LA之導通孔HB1導通至寫入控制電晶體Twr之閘極層Gwr。掃描線22如自圖9理解般，遍及複數個像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LB而與上部電容電極層CA2及中繼電極QB4電性絕緣。 如自圖8及圖9理解般，作為第5導電層之控制線27經由於每一像素電路110形成於絕緣層LB之導通孔HC10導通至中繼電極QB5。因此，如自圖7至圖9理解般，控制線27經由中繼電極QB5、及貫通絕緣層LA之導通孔HB3導通至補償電晶體Tcmp之閘極層Gcmp。控制線27如自圖9理解般，遍及像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LB而與上部電容電極層CA2及中繼電極QB4電性絕緣。 如自圖8及圖9理解般，作為第5導電層之控制線28經由於每一像素電路110形成於絕緣層LB之導通孔HC12導通至中繼電極QB7。因此，如自圖7至圖9理解般，控制線28經由中繼電極QB7、及貫通絕緣層LA之導通孔HB4導通至發光控制電晶體Tel之閘極層Gel。控制線28如自圖9理解般，遍及複數個像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LB與上部電容電極層CA2及中繼電極QB4電性絕緣。 如自圖9理解般，中繼電極QC3經由於每一像素電路110形成於絕緣層LB之導通孔HC11導通至中繼電極QB6。因此，如自圖7至圖9理解般，中繼電極QC3經由中繼電極QB6、及貫通絕緣膜LO及絕緣層LA之導通孔HA9導通至發光控制電晶體Tel之作用區域10A。 如自圖9理解般，中繼電極QC1經由於每一像素電路110形成於絕緣層LB之導通孔HC1導通至中繼電極QB3。因此，如自圖7至圖9理解般，中繼電極QC1經由中繼電極QB3、及貫通絕緣膜LO及絕緣層LA之導通孔HA1導通至寫入控制電晶體Twr之形成汲極區域或源極區域之作用區域10A。同樣地，中繼電極QC1經由中繼電極QB3、貫通絕緣膜LO及絕緣層LA之導通孔HA1導通至補償電晶體Tcmp之形成汲極區域或源極區域之作用區域10A。 絕緣層LC形成於形成有電源配線41、掃描線22、控制線27、控制線28、中繼電極QC1、QC3之絕緣層LB之面上。如自圖5、圖6及圖10理解般，於絕緣層LC之面上，自同層形成資料傳輸線26、作為第5導電層之中繼電極QD1、QD2、QD3。資料傳輸線26遍及複數個像素電路110於行方向(Y方向)直線狀延伸，且藉由絕緣層LC與掃描線22、控制線27、控制線28及電源配線41電性絕緣。具體而言，資料傳輸線26如自圖9及圖10理解般，經由於每一像素電路110形成於絕緣層LC之導通孔HD1導通至中繼電極QC1。因此，如自圖7至圖10理解般，資料傳輸線26經由中繼電極QC1、貫通絕緣層LB之導通孔HC1、中繼電極QB3、及貫通絕緣膜LO及絕緣層LA之導通孔HA1而與作用區域10A導通。該作用區域10A為連結寫入控制電晶體Twr及補償電晶體Tcmp之作用區域10A。又，資料傳輸線26以通過中繼電極QC1、掃描線22、控制線27、控制線28、及電源配線41之上層位置之方式形成。因此，沿著寫入控制電晶體Twr之通道長度方向(行方向(Y方向))延伸，且於俯視下隔著掃描線22、控制線27、控制線28、及電源配線41而與寫入控制電晶體Twr重合。 如自圖5、圖6及圖10理解般，中繼電極QD1經由貫通絕緣層LC之導通孔HD3，導通至B(藍色)顯示色副像素之中繼電極QC3。因此，中繼電極QD1經由導通孔HD3、中繼電極QC3、導通孔HC11、中繼電極QB6、及導通孔HA9，導通至B(藍色)顯示色副像素之發光控制電晶體Tel之形成汲極區域或源極區域的作用區域10A。 如自圖5、圖6及圖10理解般，中繼電極QD2經由貫通絕緣層LC之導通孔HD3，導通至R(紅色)顯示色副像素之中繼電極QC3。因此，中繼電極QD2經由導通孔HD3、中繼電極QC3、導通孔HC11、中繼電極QB6、及導通孔HA9，導通至R(紅色)顯示色副像素之發光控制電晶體Tel之形成汲極區域或源極區域的作用區域10A。 如自圖5、圖6及圖10理解般，中繼電極QD3經由貫通絕緣層LC之導通孔HD3，導通至G(綠色)顯示色副像素之中繼電極QC3。因此，中繼電極QD3經由導通孔HD3、中繼電極QC3、導通孔HC11、中繼電極QB6、及導通孔HA9，導通至G(綠色)顯示色副像素之發光控制電晶體Tel之形成汲極區域或源極區域的作用區域10A。 絕緣層LD形成於形成有資料傳輸線26、複數個中繼電極QD(QD1、QD2、QD3)之絕緣層LC之面上。如自圖5、圖6及圖11理解般，於絕緣層LD之面上，形成有作為第3導電層之反射層43R、43G、43B。反射層43R為R(紅色)顯示色副像素之反射層。反射層43G為G(綠色)顯示色副像素之反射層。反射層43B為B(藍色)顯示色副像素之反射層，如自圖11理解般，以俯視下與各色副像素之驅動電晶體Tdr重合之方式沿著列方向(X方向)配置。因此，反射層43B以俯視下與B(藍色)副像素之驅動電晶體Tdr、R(紅色)副像素之驅動電晶體Tdr、G(綠色)副像素之驅動電晶體Tdr、即構成應顯示之彩色圖像之一像素單位的3個驅動電晶體Tdr重合之方式沿著列方向(X方向)配置。 反射層43R經由貫通絕緣層LD之導通孔HE2而與中繼電極QD2導通。即，反射層43R經由導通孔HE2、中繼電極QD2、導通孔HD3、中繼電極QC3、導通孔HC11、中繼電極QB6、及導通孔HA9，導通至R(紅色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 反射層43G經由貫通絕緣層LD之導通孔HE3而與中繼電極QD3導通。即，反射層43G經由導通孔HE3、中繼電極QD3、導通孔HD3、中繼電極QC3、導通孔HC11、中繼電極QB6、及導通孔HA6，導通至G(綠色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 反射層43B經由貫通絕緣層LD之導通孔HE1而與中繼電極QD1導通。即，反射層43B經由導通孔HE1、中繼電極QD1、導通孔HD3、中繼電極QC3、導通孔HC11、中繼電極QB6、及導通孔HA9，導通至B(藍色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 再者，如圖11所示，於俯視下，按照反射層43R、43G、43B之順序設置反射層，與該等反射層43R、43G、43B重合之各色副像素之複數個電晶體成為一像素單位像素之複數個電晶體。因此，反射層43B於行方向(Y方向)中，導通至下一個一像素單位像素之B(藍色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域的作用區域10A。 反射層43R、43G、43B例如以含有銀或鋁之光反射性導電材料形成為例如100 nm左右之膜厚。反射層43R、43G、43B如圖11所示，以俯視下與各色副像素之電晶體重合之方式配置。因此，有可藉由反射層43R、43G、43B防止外界光侵入從而防止因光照射引起之各電晶體之電流洩漏的優點。 又，於本實施形態中，各色副像素之複數個電晶體沿著行方向(Y方向)配置，但各色副像素之反射層43R、43G、43B沿著列方向(X方向)配置。因此，可一方面使掃描線22於各色副像素之寫入控制電晶體Twr共通化，一方面使各色副像素之顯示區域為於列方向(X方向)橫長之形式。 於圖11中以一點鏈線表示之矩形區域表示作為一像素單位之第3導電層之反射層43R、43G、43B之配置區域R2。於本實施形態中，將通過反射層43R、43G、43B之邊之假想線、即通過位於列方向(X方向)中最一方向側(圖11中係左側)之反射層43R、43G、43B之邊的假想線設為第5假想線L5。又，將通過位於列方向(X方向)中最另一方向側(圖11中係右側)之反射層43R、43G、43B之邊的假想線設為第6假想線L6。 又，於本實施形態中，將通過位於行方向(Y方向)中最一方向側(圖11中係上側)之反射層43R、43G、43B之邊的假想線設為第7假想線L7。再者，將通過位於行方向(Y方向)中最另一方向側(圖7中係下側)之反射層43R、43G、43B之邊的假想線設為第8假想線L8。 於本實施形態中，將一像素單位之反射層43R、43G、43B之配置區域R2規定為藉由該等假想線即第5假想線L5、第6假想線L6、第7假想線L7、及第8假想線L8包圍之區域。 絕緣層LE形成於形成有反射層43R、43G、43B之絕緣層LD之面上。於絕緣層LE之表面，如圖5所例示般，形成有中繼電極QE1。 中繼電極QE1經由貫通絕緣層LE之導通孔HF1導通至反射層43R、43G、43B。中繼電極QE1為構成像素電極導通部之中繼電極之一，如自圖5至圖11理解般，經由反射層43R、43G、43B、複數個中繼電極、及複數個導通孔，導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 如自圖5及圖6理解般，於形成有中繼電極QE1之絕緣層LE之面上形成有光路調整層60。光路調整層60為規定各像素電路110之諧振結構之諧振波長(即顯示色)之光透過性膜體。設定為如下，即，於顯示色相同之像素中，諧振結構之諧振波長大致相同，於顯示色不同之像素中，諧振結構之諧振波長不同。於本實施形態中，如圖6所示，於R(紅色)顯示色副像素中，光路調整層60形成為2層。又，於G(綠色)顯示色副像素中，光路調整層60形成為1層。而且，於B(藍色)顯示色副像素中，未形成光路調整層60。 如圖5及圖6所例示般，於光路調整層60之面上形成有針對各色副像素之每一者之第1電極E1。第1電極E1例如以ITO(Indium Tin Oxide：氧化銦錫)等光透過性導電材料形成。第1電極E1如參照圖3及圖4上述般，為作為發光元件45之陽極發揮功能之大致矩形狀之電極(像素電極)。第1電極E1如自圖5及圖6理解般，經由形成於光路調整層60之導通孔HG1導通至中繼電極QE1。因此，如自圖5及圖6理解般，第1電極E1經由光路調整層60、反射層43R、43G、43B、複數個中繼電極、及複數個導通孔，導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 於形成有第1電極E1之光路調整層60之面上，如自圖5及圖6所例示般，遍及基板10全域形成有像素定義層65。像素定義層65例如以矽化合物(典型而言係氮化矽或氧化矽)等絕緣性無機材料形成。藉由像素定義層65而形成各顯示色副像素之與第1電極E1對應之開口部。 開口部之大小係B(藍色)色副像素之開口部大小最大，G(綠色)色副像素之開口部第二大。而且，R(紅色)色副像素之開口部最小。然而，可使顯示色不同之兩個副像素之開口部之大小相等，且使剩餘一個副像素之開口部最大。再者，亦可使各色副像素之開口部之大小相等。 開口部於行方向(Y方向)按照B(藍色)色、G(綠色)色、及R(紅色)色副像素之順序以共通之間距排列。又，相同顏色副像素之開口部遍及列方向(X方向)以共通之間距排列。 如圖5及圖6所示，於第1電極E1之上層，積層發光功能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面例如以接著劑接合密封基板(省略圖示)。密封基板為用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面，於副像素之像素電路之每一者形成有彩色濾光片。作為彩色濾光片使用B(藍色)色彩色濾光片CFB、G(綠色)色彩色濾光片CFG、及R(紅色)色彩色濾光片CFR。 如上所述，於本實施形態中，由於各色副像素之複數個電晶體配置於列方向(X方向)之寬度窄於行方向(Y方向)之寬度的像素電路區域之內部，故可使掃描線22於各色副像素之寫入控制電晶體Twr共通化，而不會使於一水平掃描期間選擇之掃描線22之數量增加。其結果，可防止一水平掃描期間之各掃描線22之選擇時間縮短，從而可自資料傳輸線26向第1電極E1確實地寫入資料。 於本實施形態中，如圖11所示，一像素單位之複數個電晶體之配置區域R1之中心位置CT1、與一像素單位之反射層43R、43G、43B之配置區域R2之中心位置CT2不同。 由於反射層43R、43G、43B之大小係藉由以像素定義層65規定之開口部之大小決定，故為受限之大小。為了使用此種受限之大小之反射層43R、43G、43而確實地防止自發光功能層46向電晶體照射光，必須使反射層43R、43G、43B之位置移動至適當之位置。 因此，於本實施形態中，藉由使複數個電晶體配置區域R1之中心位置CT1、與反射層43R、43G、43B之配置區域R2之中心位置CT2不同，而藉由反射層43R、43G、43確實地防止自發光功能層46向電晶體照射光。即，以與各色副像素之電晶體重合之方式，沿著列方向(X方向)配置各色副像素之反射層43B、43G、43R。因此，可防止來自發光功能層46之光照射至電晶體，從而不使電晶體之特性變化。 尤其，以與各色副像素之驅動電晶體Tdr重合之方式配置面積最大之藍色副像素之反射層43B。因此，可確實地防止來自發光功能層46之光照射至會對細微之灰階顯示造成影響之驅動電晶體Tdr，從而可防止驅動電晶體Tdr之特性變化，而可實現準確之灰階顯示。 又，於本實施形態中，於反射層43R、43G、43B、與和反射層43R、43G、43B重合之電晶體之間，設置有以俯視下與電晶體重合之方式於列方向(X方向)延伸之電源配線41。因此，來自發光功能層46之光不僅被反射層43B遮擋，亦被與其他配線相比面積較大之電源配線41遮擋，從而可更確實地防止照射至驅動電晶體Tdr。因此，可更確實地防止來自發光功能層46之光照射至會對細微之灰階顯示造成影響之驅動電晶體Tdr，從而可防止驅動電晶體Tdr之特性變化，而可實現準確之灰階顯示。 於本實施形態中，規定反射層43R、43G、43B之配置區域R2之第7假想線L7與第8假想線L8於俯視下位於電源配線41之上。因此，於俯視下，反射層43R與電源配線41之間隙、及反射層43B與電源配線41之間隙消除，可更確實地防止對電晶體照射來自發光功能層46之光。再者，於本實施形態中，由於反射層43R與反射層43B兩者為俯視下與電源配線41重合之態樣，故第7假想線L7與第8假想線L8兩者位於電源配線41之上。然而，本發明並不限定於此種構成，只要根據電源配線41之配置態樣，使第7假想線L7與第8假想線L8之任一條假想線位於電源配線41之上即可。 於本實施形態中，如圖11所示，反射層43R之邊中行方向(Y方向)之另一側(圖11中係下側)之邊43R-BL、與反射層43G之邊中行方向(Y方向)之一側(圖11中係上側)之邊43G-TL係於行方向(Y方向)上對向。而且，邊43R-BL與邊43G-TL於俯視下位於控制線27之上。 同樣地，如圖11所示，反射層43G之邊中行方向(Y方向)之另一側(圖11中係下側)之邊43G-BL，與反射層43B之邊中行方向(Y方向)之一側(圖11中係上側)之邊43B-TL係於行方向(Y方向)上對向。而且，邊43G-BL與邊43B-TL於俯視下位於掃描線22之上。 如上所述，於本實施形態中，於行方向(Y方向)對向之反射層43R、43G、43B之邊43R-BL、43G-TL、43G-BL、43B-TL於俯視下位於控制線27與掃描線22之上。因此，於俯視下，反射層43R及反射層43G與控制線27無間隙，以及反射層43G及反射層43B與掃描線22無間隙，可更確實地防止對電晶體照射來自發光功能層46之光。 於本實施形態中，成為反射層43R、43G、43B之於行方向對向之邊於俯視下位於控制線27及掃描線22之上的構成。然而，本發明並不限定於此種構成，於行方向相鄰之至少2個反射層之於行方向對向之邊於俯視下位於控制線或掃描線22之上即可。控制線不僅為控制線27，亦可為控制線28。 於本實施形態中，規定反射層43R、43G、43B之配置區域R2之第2假想線L2於俯視下位於資料傳輸線26之上。因此，於俯視下，反射層43R、43G、43B與資料傳輸線26無間隙，可更確實地防止對電晶體照射來自發光功能層46之光。俯視下位於資料傳輸線26之上之假想線可為規定反射層43R、43G、43B之配置區域R2之第1假想線L1，亦可為第2假想線L2與第1假想線L1兩者。 又，於本實施形態中，一方面沿著行方向(Y方向)配置各色副像素之複數個電晶體，一方面各色副像素之反射層43B、43G、43R沿著列方向(X方向)配置。因此，即便於以光電裝置1之主光線較大地傾斜之方向成為列方向(X方向)之方式設計之情形，亦不會使掃描線22之數量增加，且可將同色副像素排列於顯示面之列方向(X方向)。其結果，提供一種即便自斜向觀察顯示面，列方向(X方向)亦幾乎不產生色偏之光電裝置1。 再者，於上述實施形態中，如自圖11理解般，反射層之面積係反射層43B之面積最大，反射層43G之面積第二大。而且，反射層43R之面積最小。 然而，本發明並不限定於此種構成者，例如，如圖12所示，可使反射層43B、反射層43G、及反射層43R之面積相等。於圖12所示之例中，藉由如此構成，反射層43B整體俯視下與電源配線41重合。 再者，於圖12中，看起來反射層43B之列方向(X方向)一方向側(左側)之邊自電源配線41之列方向(X方向)一方向側(左側)突出。然而，由於電源配線41係如上所述於列方向(X方向)遍及複數個一像素單位連續形成，故實際上反射層43B整體俯視下與電源配線41重合。 如此，藉由反射層43B整體俯視下與電源配線41重合，反射層43B與電源配線41俯視下無間隙，故可藉由反射層43B與電源配線41確實地防止對電晶體照射來自發光功能層46之光。 再者，於俯視下其整體與電源配線41重合之反射層至少存在1個即可，亦可為除反射層43B以外之反射層。因此，反射層43R、43G、43B中之所有反射層整體亦可俯視下與電源配線41重合。 ＜第2實施形態＞ 其次，對本發明之第2實施形態，一面參照圖13至圖22一面進行說明。圖13係對應於第1實施形態之圖3或圖4之電路圖。 於第1實施形態中，對像素電路110包含4個電晶體之構成進行了說明，但於本實施形態中，於像素電路110包含5個電晶體。又，於本實施形態中，資料傳輸線包含第1資料傳輸線與第2資料傳輸線。 參照圖13，對本實施形態之像素電路110進行說明。如圖13所示，於第1資料傳輸線26-1電性連接有傳輸電容133之第1電極133-1、與遮蔽電容134之第2電極134-2。 又，傳輸電容133之第2電極133-2、與初始化電晶體Tfix之源極或汲極與第2資料傳輸線26-2電性連接。 對像素電路110經由第1資料傳輸線26-1及第2資料傳輸線26-2而供給對應於指定灰階之灰階電位。 於本實施形態中，於1個副像素中，使用一條第2資料傳輸線26-2。然而，本發明並不限定於此種構成者，可使一條第2資料傳輸線26-2於複數個副像素中共用。於該情形時，複數個副像素可共用一條第2資料傳輸線26-2、一個傳輸電容133、及初始化電晶體Tfix。 於初始化電晶體Tfix之汲極或源極，連接有被供給初始電位Vini之供電線17。又，對第1資料傳輸線26-1，供給使第1資料傳輸線26-1初始化之電壓Vref。電壓Vref可與初始電位Vini相同。 寫入控制電晶體Twr與掃描線22電性連接，源極或汲極之任一者與第2資料傳輸線26-2電性連接。又，寫入控制電晶體Twr係源極或汲極之另一者分別與驅動電晶體Tdr之閘極、像素電容132之一電極電性連接。即，寫入控制電晶體Twr電性連接於驅動電晶體Tdr之閘極與傳輸電容133之第2電極133-2之間。而且，寫入控制電晶體Twr作為控制驅動電晶體Tdr之閘極、與和第2資料傳輸線26-2連接之傳輸電容133之第2電極133-2之間之電性連接的電晶體發揮功能。 驅動電晶體Tdr係其源極與電源配線41電性連接，其汲極與補償電晶體Tcmp之源極或汲極一者、與發光控制電晶體Tel之源極電性連接。 此處，對電源配線41供給於像素電路110成為電源高位側之電位Vel。該驅動電晶體Tdr作為流動與驅動電晶體Tdr之閘極及元件間之電壓對應之電流的驅動電晶體發揮功能。 補償電晶體Tcmp係閘極與控制線143電性連接，且被供給控制信號Scmp。該補償電晶體Tcmp作為控制驅動電晶體Tdr之閘極與汲極間之電性連接之開關電晶體發揮功能。因此，補償電晶體Tcmp為用以經由寫入控制電晶體Twr使驅動電晶體Tdr之閘極及汲極間導通之電晶體。再者，於補償電晶體Tcmp之源極及汲極一者與驅動電晶體Tdr之閘極之間連接有寫入控制電晶體Twr。然而，亦可解釋為補償電晶體Tcmp之源極及汲極一者與驅動電晶體Tdr之閘極電性連接。 發光控制電晶體Tel係閘極與控制線144電性連接，且被供給控制信號Sel。又，發光控制電晶體Tel係將源極或汲極與驅動電晶體Tdr及補償電晶體Tcmp之源極或汲極電性連接。進而，發光控制電晶體Tel之源極或汲極與發光元件45之第1電極E1電性連接。該發光控制電晶體Tel作為控制驅動電晶體Tdr之源極或汲極、與發光元件45之第1電極E1之間之電性連接的開關電晶體發揮功能。作為發光元件45於本實施形態中使用OLED。 初始化電晶體Tfix係閘極與控制線146電性連接，且被供給控制信號Sfix。又，初始化電晶體Tfix係源極或汲極一者與第2資料傳輸線26-2電性連接，且經由第2資料傳輸線26-2與傳輸電容133之第2電極133-2及寫入控制電晶體Twr之源極或汲極之另一者電性連接。又，初始化電晶體Tfix係源極或汲極之另一者與供電線17電性連接。 該初始化電晶體Tfix主要作為控制第2資料傳輸線26-2與供電線17之間之電性連接之開關電晶體發揮功能。於本實施形態中，將發光期間中成為浮動節點之寫入控制電晶體Twr之傳輸電容133側之第2資料傳輸線26-2於以其他像素電路進行初始化期間之處理之期間設定為固定電位之初始電位Vini。初始化電晶體Tfix於發光期間中為接通狀態，使第2資料傳輸線26-2與供電線17導通。其結果，將第2資料傳輸線26-2之電位設定為初始電位Vini。 再者，於本實施形態中由於顯示面板2形成於矽基板，故各電晶體之基板電位為電位Vel。又，各電晶體之源極、汲極可根據各電晶體之通道型、電位關係替換。又，電晶體可為薄膜電晶體亦可為場效應電晶體。 像素電容132係一電極與驅動電晶體Tdr之閘極g電性連接，另一電極與電源配線41電性連接。因此，像素電容132作為保持驅動電晶體Tdr之閘極、源極間之電壓之保持電容發揮功能。再者，將像素電容132之電容值表述為Cpix。 再者，作為像素電容132，可使用寄生於驅動電晶體Tdr之閘極g之電容，亦可使用藉由在矽基板以互不相同之導電層夾持絕緣層而形成之電容。 傳輸電容133係將第1電極133-1經由第1資料傳輸線26-1而與未圖示之保持電容之一電極電性連接。又，傳輸電容133係將第2電極133-2經由第2資料傳輸線26-2及寫入控制電晶體Twr而與驅動電晶體Tdr之閘極g電性連接。因此，傳輸電容133係作為於後述之補償期間，使閘極g之電位僅以對第1資料傳輸線26-1與第1電極133-1之電位變化量乘以傳輸電容133與保持電容之電容比所得的值位準移位之傳輸電容發揮功能。再者，將傳輸電容133之電容值表述為C1。 又，於本實施形態中，於被供給重設電位Vorst之供電線16、與第1資料傳輸線26-1之間設置有遮蔽電容134。傳輸電容133為包含第1電極134-1與第2電極134-2之靜電電容。遮蔽電容134作為遮蔽第1資料傳輸線26-1之遮蔽電容發揮功能。再者，將遮蔽電容134之電容值表述為C2。 發光元件45之第1電極E1為個別地設置於每一像素電路110之像素電極。相對於此，發光元件45之第2電極E2為遍及所有像素電路110共通設置之共通電極118，於像素電路110中保持於成為電源低位側之電位Vct。發光元件45為於上述矽基板以第1電極E1與具有光透過性之陰極夾持白色有機EL層之元件。而且，於發光元件45之出射側(陰極側)重合有對應於RGB任一者之彩色濾光片。再者，可調整隔著白色有機EL層配置之2個反射層間之光學距離形成腔室結構，並設定自發光元件45發出之光之波長。於該情形時，有無彩色濾光片均可。 於此種發光元件45中，當電流自第1電極E1流動至陰極時，自第1電極E1注入之電洞與自陰極注入之電子於有機EL層再耦合而產生激子，從而產生白色光。此時產生之白色光透過與矽基板(第1電極E1)為相反側之陰極，並經過彩色濾光片之著色而成為被觀察者目測到之構成。 其次，參照圖13對光電裝置1之動作簡單地進行說明。於本實施形態中，水平掃描期間大致分為初始化期間、補償期間、寫入期間、及非發光期間。又，下一水平掃描期間繼續非發光期間，又一水平掃描期間成為發光期間，經過1訊框期間後再次到達最初之水平掃描期間。因此，若按照時間之順序而言為重複初始化期間→補償期間→寫入期間→非發光期間→發光期間之循環。 ＜初始化期間＞ 於第1列初始化期間中，掃描信號Swr(1)為H位準，控制信號Sel(1)為H位準，控制信號Scmp(1)為H位準，控制信號Sfix(1)為L位準。 因此，在1列1行像素電路110中初始化電晶體Tfix接通，另一方面，驅動電晶體Tdr、寫入控制電晶體Twr、補償電晶體Tcmp、發光控制電晶體Tel斷開。藉此，由於切斷了供給至發光元件45之電流路徑，故發光元件45為斷開(非發光)狀態。 此處，於初始化期間中由於控制信號Sfix為L位準，故初始化電晶體Tfix接通。因此將與傳輸電容133之第2電極133-2連接之第2資料傳輸線26-2設定為初始電位Vini。又，藉由未圖示傳輸電容133之第1電極133-1之電路而設定為初始電位Vini。藉此，將傳輸電容133初始化。 又，於初始化期間之解多工器DM中，由於控制信號Sel(1)為L位準，控制信號/Sel(1)為L位準，故將灰階電位寫入至未圖示之保持電容。 ＜補償期間＞ 當初始化期間結束後補償期間開始。於第1列之補償期間中，掃描信號Swr(1)為L位準，控制信號Sel(1)為H位準，控制信號Scmp(1)為L位準，控制信號Sfix(1)為H位準。 因此，於像素電路110，寫入控制電晶體Twr、補償電晶體Tcmp接通，另一方面，發光控制電晶體Tel、初始化電晶體Tfix斷開。此時，驅動電晶體Tdr之閘極g經由寫入控制電晶體Twr與補償電晶體Tcmp與自身之汲極連接(二極體連接)，且於驅動電晶體Tdr流動電流而對閘極g充電。 即，驅動電晶體Tdr之汲極與閘極g與第2資料傳輸線26-2連接，於將驅動電晶體Tdr之閾值電壓設為Vth時，驅動電晶體Tdr之閘極g之電位Vg慢慢接近(Vel-Vth)。 又，於補償期間之解多工器DM中，由於控制信號Sel(1)為H位準，控制信號/Sel(1)為L位準，故將灰階電位寫入至未圖示之保持電容。 再者，由於發光控制電晶體Tel斷開，故驅動電晶體Tdr之汲極與發光元件45非電性連接。 ＜寫入期間＞ 當補償期間結束後寫入期間開始。於第1列寫入期間中，掃描信號Swr(1)為L位準，控制信號Sel(1)為H位準，控制信號Scmp(1)為H位準，控制信號Sfix(1)為H位準。 因此，於1列1行像素電路110，寫入控制電晶體Twr122接通，另一方面，補償電晶體Tcmp、發光控制電晶體Tel、初始化電晶體Tfix斷開。 此處，於寫入期間，對第1資料傳輸線26-1及第1電極133-1連接有未圖示之保持電容之一電極而將灰階電位供給至該第1電極133-1。而且，將將灰階電位進行了位準移位之信號供給至驅動電晶體Tdr之閘極，並寫入至像素電容132。 再者，由於發光控制電晶體Tel斷開，故驅動電晶體Tdr之汲極與發光元件45非電性連接。 ＜非發光期間＞ 掃描信號Swr(1)自L位準上升為H位準，當寫入期間結束時，1水平掃描期間(H)之剩餘期間及接下來之1水平掃描期間(H)為非發光期間。於非發光期間中，所有電晶體斷開。 ＜發光期間＞ 當非發光期間結束後，發光期間開始。於第1列發光期間中，掃描信號Swr(1)為H位準，控制信號Sel(1)為L位準，控制信號Scmp(1)為H位準，控制信號Sfix為H位準。 因此，於1列1行像素電路110中，發光控制電晶體Tel接通，另一方面，寫入控制電晶體Twr、補償電晶體Tcmp、初始化電晶體Tfix斷開。藉此，驅動電晶體Tdr將藉由像素電容132保持之電壓、即對應於閘極、源極間之電壓Vgs之驅動電流Ids供給至發光元件45。即，發光元件45藉由驅動電晶體Tdr被供給與各像素指定灰階所對應之灰階電位對應之電流，且以對應於該電流之亮度發光。 再者，由於第1列發光期間為水平掃描除第1列以外之期間，故第1資料傳輸線26-1及第2資料傳輸線26-2之電位適當變動。尤其於初始化電晶體Tfix、寫入控制電晶體Twr、及補償電晶體Tcmp斷開之情形時，第2資料傳輸線26-2為浮動狀態，電位容易變動。 因此，於本實施形態中，於其他像素電路110之發光期間，設置藉由使初始化電晶體Tfix接通而使第1資料傳輸線26-1與第2資料傳輸線26-2為導通狀態，從而將初始電位Vini供給至第2資料傳輸線26-2的期間。 即，將發光期間中成為浮動節點之寫入控制電晶體Twr之傳輸電容133側之第2資料傳輸線26-2於在其他像素電路進行初始化期間處理之期間設定為固定電位之初始電位Vini。因此，可抑制第2資料傳輸線26-2之電位接近電源電壓。其結果，寫入控制電晶體Twr不會接通，且於像素電容132保持電壓而不會產生顯示不良。 其次，一面參照圖14至圖22一面於以下詳細地記述第2實施形態之光電裝置1之具體結構。再者，於以下說明所參照之各圖式中，為了說明之方便起見，使各要素之尺寸或縮尺與實際之光電裝置1不同。 圖14係對應於包含圖16至圖22之III-III'線之剖面之剖視圖。圖15係對應於包含圖16至圖22之IV-IV'線之剖面之剖視圖。圖16至圖22係著眼於像素電路110之2個量之一像素單位圖示形成光電裝置1各要素之各階段之基板10之表面狀態的俯視圖。再者，圖16至圖22係俯視圖，但自視覺上容易掌握各要素之觀點而言，方便起見對與圖16至圖22共通之各要素標註與圖14及圖15相同態樣之陰影。 如自圖14、圖15及圖16之主動層部分理解般，於以矽等半導體材料形成之基板10之表面形成有像素電路110之各電晶體Tdr、Twr、Tcmp、Tel、Tfix之作用區域10A(源極/汲極區域)。對作用區域10A注入離子。像素電路110之各電晶體Tdr、Twr、Tcmp、Tel、Tfix之主動層存在於源極區域與汲極區域之間，且注入與作用區域10A不同種類之離子，但為了方便起見與作用區域10A一體記述。又，於本實施形態中，於構成像素電容132之區域中亦形成有作用區域10A，且對作用區域10A注入雜質而將其與電源連接。而且，構成將作用區域10A設為一電極，且將隔著絕緣層形成之電容電極設為另一電極之所謂MOS電容。又，構成像素電容132之區域之作用區域10A亦作為電源電位部發揮功能。如自圖16之主動層部分理解般，補償電晶體Tcmp之作用區域10A於設置有導通孔HA13之部分中，與寫入控制電晶體Twr之作用區域10A相連。因此，補償電晶體Tcmp之電流端亦作為寫入控制電晶體Twr之電流端發揮功能。如自圖14及圖15之閘極層部分及圖16理解般，形成有作用區域10A之基板10之表面被絕緣膜LO(閘極絕緣膜)被覆，且將各電晶體Tdr、Twr、Tcmp、Tel、Tfix之閘極層Gdr、Gwr、Gcmp、Gel、Gfix形成於絕緣膜LO之面上。各電晶體Tdr、Twr、Tcmp、Tel、Tfix之閘極層Gdr、Gwr、Gcmp、Gel、Gfix隔著絕緣膜LO與主動層對向。 又，如圖16之閘極層部分所例示般，驅動電晶體Tdr之閘極層Gdr延伸至形成於構成電容原件之區域之作用區域10A而形成，且構成像素電容132。 於本實施形態中，如圖16所示，G(綠色)、R(紅色)、B(藍色)各副像素之複數個電晶體Tdr、Twr、Tel、Tcmp配置於列方向(X方向)之寬度窄於行方向(Y方向)之寬度的像素電路區域之內部。再者，於圖16至圖22中，將B(藍色)各副像素之複數個電晶體表示為Btr。又，將R(紅色)各副像素之複數個電晶體表示為Rtr。再者，將G(綠色)各副像素之複數個電晶體表示為Gtr。 於圖16至圖22中以虛線表示之矩形之區域表示一像素單位之電晶體之配置區域R1。於本實施形態中，將通過電晶體之作用區域10A之邊之假想線、即通過位於列方向(X方向)中最一方向側(圖16至圖22中係左側)之驅動電晶體Tdr之作用區域10A之邊的假想線設為第1假想線L1。又，將通過位於列方向(X方向)中最另一方向側(圖16至圖22中係右側)之像素電容132之作用區域10A之邊的假想線設為第2假想線L2。 又，於本實施形態中，將通過位於列方向(Y方向)中最一方向側(圖16至圖22中係上側)之發光控制電晶體Tel之作用區域10A之邊的假想線設為第3假想線L3。再者，將通過位於行方向(Y方向)中最另一方向側(圖16至圖22中係下側)之驅動電晶體Tdr之作用區域10A之邊的假想線設為第4假想線L4。 於本實施形態中，將一像素單位之電晶體配置區域R1規定為藉由該等假想線，第1假想線L1、第2假想線L2、第3假想線L3、及第4假想線L4包圍之區域。 再者，於圖16至圖22中以1點鏈線表示之矩形區域表示一像素單位之反射層之配置區域R2。下文說明詳情。又，於圖至圖22中以1點鏈線表示之矩形區域表示反射層之位置。下文說明詳情。 如自圖14及圖15理解般，於各電晶體Tdr、Twr、Tcmp、Tel、Tfix之閘極層及形成有像素電容132之絕緣膜LO之面上，形成有交替積層複數個絕緣層L(LA～LG)與複數個導電層(配線層)而成之多層配線層。各絕緣層L例如以矽化物(典型而言係氮化矽或氧化矽)等絕緣性無機材料形成。再者，於以下之說明中，將藉由選擇性去除導電層(單層或複數個)而於同一步驟一次形成複數個要素之關係表述為「自同層形成」。 絕緣層LA形成於形成有各電晶體Tdr、Twr、Tcmp、Tel、Tfix之閘極層之絕緣膜LO之面上。如自圖14、圖15及圖17理解般，於絕緣層LA之面上，自同層形成電源配線41、與複數個中繼電極QA(QA13、QA14、QA15、QA16、QA17、QA18、QA19、QA20、QA21)。 圖17所示之中繼電極QA13為源極電極，為與寫入控制電晶體Twr之形成汲極區域或源極區域之作用區域10A直接連接而形成之電極。 又，圖17所示之中繼電極QA15亦為源極電極，為與補償電晶體Tcmp之形成汲極區域或源極區域之作用區域10A、發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A直接連接而形成的電極。又，中繼電極QA15為與驅動電晶體Tdr之形成汲極區域或源極區域之作用區域10A直接連接而形成之電極。 再者，圖17所示之中繼電極QA17亦為源極電極，為與補償電晶體Tcmp之形成汲極區域或源極區域之作用區域10A、寫入控制電晶體Twr之形成汲極區域或源極區域之作用區域10A直接連接而形成之電極。又，中繼電極QA17為與初始化電晶體Tfix之形成汲極區域或源極區域之作用區域10A直接連接而形成之電極。 如自圖15及圖17理解般，電源配線41經由貫通絕緣層LA與絕緣膜LO之導通孔HA16導通至驅動電晶體Tdr之形成源極區域或汲極區域之作用區域10A。又，電源配線41經由貫通絕緣層LA與絕緣膜LO之導通孔HA15導通至形成像素電容132之作用區域10A。電源配線41遍及複數個像素電路110沿著驅動電晶體Tdr之通道寬度方向(列方向、X方向)延伸。電源配線41經由多層配線層內之配線(省略圖示)，導通至供給有高位側電源電位Vel之安裝端子。再者，雖省略圖示，但於像素電路110之周邊區域內亦形成有另外電源線層。該電源線層經由多層配線層內之配線(省略圖示)，導通至供給有低位側電源電位Vct之安裝端子。電源配線41及供給有低位側電源電位Vct之電源線層例如以含有銀或鋁之導電材料形成為例如100 nm左右之膜厚。 驅動電晶體Tdr之閘極層Gdr經由中繼電極QA13、貫通絕緣層LA之導通孔HB13、及貫通絕緣層LA與絕緣膜LO之導通孔HA14，導通至寫入控制電晶體Twr之形成源極區域或汲極區域之作用區域10A。 於驅動電晶體Tdr與補償電晶體Tcmp及發光控制電晶體Tel之導通部、補償電晶體Tcmp與初始化電晶體Tfix之導通部之各者，與電源配線41同層形成有中繼電極QA15、中繼電極QA17。又，於寫入控制電晶體Twr之閘極層Gwr、補償電晶體Tcmp之閘極層Gcmp、發光控制電晶體Tel之閘極層Gel、及初始化電晶體Tfix之閘極層Gfix之導通部，與電源配線41同層形成有中繼電極QA14、中繼電極QA16。又，於該等閘極層之導通部，亦與電源配線41同層形成有中繼電極QA19及中繼電極QA18。再者，於發光控制電晶體Tel之源極區域或汲極區域之導通部、及初始化電晶體Tfix之源極區域或汲極區域之導通部，與電源配線41同層形成有中繼電極QA20、及中繼電極QA21。 如自圖14至圖17理解般，中繼電極QA15經由貫通絕緣膜LO與絕緣層LA之導通孔HA17導通至驅動電晶體Tdr之形成汲極區域或源極區域之作用區域10A。又，中繼電極QA15經由貫通絕緣膜LO與絕緣層LA之導通孔HA18導通至補償電晶體Tcmp之形成汲極區域或源極區域之作用區域10A。再者，中繼電極QA15經由貫通絕緣膜LO與絕緣層LA之導通孔HA19導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 中繼電極QA17經由貫通絕緣膜LO與絕緣層LA之導通孔HA13導通至寫入控制電晶體Twr與補償電晶體Tcmp之形成汲極區域或源極區域之作用區域10A。又，中繼電極QA17經由貫通絕緣膜LO與絕緣層LA之導通孔HA21導通至初始化電晶體Tfix之形成汲極區域或源極區域之作用區域10A。 中繼電極QA20經由貫通絕緣膜LO與絕緣層LA之導通孔HA20導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。又，中繼電極QA21經由貫通絕緣膜LO與絕緣層LA之導通孔HA22導通至初始化電晶體Tfix之形成汲極區域或源極區域之作用區域10A。又，中繼電極QA21與供給有初始化電位之供電線17連接。 絕緣層LB形成於形成有電源配線41、與複數個中繼電極QA(QA13、QA14、QA15、QA16、QA17、QA18、QA19、QA20、QA21)之絕緣層LA之面上。如自圖14、圖15及圖18理解般，於絕緣層LB之面上，自同層形成掃描線22、補償電晶體Tcmp之控制線143、發光控制電晶體Tel之控制線144、及初始化電晶體Tfix之控制線146。又，亦自同層形成複數個中繼電極QB(QB15、QB16)。 如自圖14、圖15、圖17、及圖18理解般，作為第1導電層之一例之掃描線22經由於每一像素電路110形成於絕緣層LB之導通孔HC15導通至中繼電極QA14。因此，如自圖14至圖18理解般，掃描線22經由貫通絕緣層LB之導通孔HC15、中繼電極QA14、貫通絕緣層LA之導通孔HB15導通至寫入控制電晶體Twr之閘極層Gwr。掃描線22遍及複數個像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LC與傳輸電容133及第2資料傳輸線26-2電性絕緣。 如自圖18理解般，控制線143經由於每一像素電路110形成於絕緣層LB之導通孔HC14導通至中繼電極QA16。因此，如自圖14至圖18理解般，控制線143經由貫通絕緣層LB之導通孔HC14、中繼電極QA16、貫通絕緣層LA之導通孔HB14導通至補償電晶體Tcmp之閘極層Gcmp。控制線143遍及複數個像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LC與傳輸電容133及第2資料傳輸線26-2電性絕緣。 如自圖18理解般，控制線144經由於每一像素電路110形成於絕緣層LB之導通孔HC21導通至中繼電極QA19。因此，如自圖14至圖18理解般，控制線144經由貫通絕緣層LB之導通孔HC21、中繼電極QA19、貫通絕緣層LA之導通孔HB16導通至發光控制電晶體Tel之閘極層Gel。控制線144遍及複數個像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LC與傳輸電容133及第2資料傳輸線26-2電性絕緣。 如自圖18理解般，作為第5導電層之控制線146經由於每一像素電路110形成於絕緣層LB之導通孔HC13導通至中繼電極QA18。因此，如自圖14至圖18理解般，控制線146經由貫通絕緣層LB之導通孔HC13、中繼電極QA18、貫通絕緣層LA之導通孔HB17導通至初始化電晶體Tfix之閘極層Gfix。控制線146遍及複數個像素電路110於列方向(X方向)直線狀延伸，且藉由絕緣層LC與傳輸電容133及第2資料傳輸線26-2電性絕緣。 如自圖17及圖18理解般，中繼電極QB15經由於每一像素電路110形成於絕緣層LB之導通孔HC22導通至中繼電極QA17。因此，如自圖14至圖18理解般，中繼電極QB15經由貫通絕緣層LB之導通孔HC22、中繼電極QA17、貫通絕緣膜LO及絕緣層LA之導通孔HA21導通至作用區域10A。該作用區域10A為初始化電晶體Tfix之形成汲極區域或源極區域之作用區域10A。 如自圖17及圖18理解般，中繼電極QB16經由於每一像素電路110形成於絕緣層LB之導通孔HC16導通至中繼電極QA20。因此，如自圖14至圖18理解般，中繼電極QB16經由貫通絕緣層LB之導通孔HC16、中繼電極QA20、貫通絕緣膜LO及絕緣層LA之導通孔HA20導通至作用區域10A。該作用區域10A為發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 絕緣層LC形成於形成有掃描線22、補償電晶體Tcmp之控制線143、發光控制電晶體Tel之控制線144、初始化電晶體Tfix之控制線146、及複數個中繼電極QB(QB15、QB16)之絕緣層LB之面上。如自圖14、圖15、及圖19理解般，於絕緣層LC之面上，自同層形成第2資料傳輸線26-2、與該第2資料傳輸線26-2一體形成之傳輸電容133之第2電極133-2、及中繼電極QC4。 如自圖19理解般，第2資料傳輸線26-2遍及複數個像素電路110於行方向(Y方向)直線狀延伸。如自圖14至圖19理解般，第2資料傳輸線26-2經由導通孔HD5、中繼電極QB15、導通孔HC22、中繼電極QA17、及導通孔HA21導通至作用區域10A。該作用區域10A為初始化電晶體Tfix之形成汲極區域或源極區域之作用區域10A。又，第2資料傳輸線26-2經由導通孔HD5、中繼電極QB15、導通孔HC22、中繼電極QA17、及導通孔HA13導通至補償電晶體Tcmp及寫入控制電晶體Twr之形成汲極區域或源極區域之作用區域10A。 傳輸電容133之第2電極133-2為俯視下與掃描線22、控制線143、及控制線146重合之矩形電極，且與第2資料傳輸線26-2一體形成。 絕緣層LD形成形成有第2資料傳輸線26-2、傳輸電容133之第2電極133-2、及中繼電極QC4之絕緣層LC之面上。如自圖14、圖15及圖20理解般，於絕緣層LD之面上，形成有作為傳輸電容133之第1電極133-1。 傳輸電容133之第1電極133-1為經由絕緣層LD與第2電極133-2對向之矩形電容電極。第1電極133-1經由絕緣層LD與第2電極133-2對向。如此，由於傳輸電容133係藉由MIM(Metal-Insulator-Metal：金屬-絕緣體-金屬)結構形成，故可實現大電容化。 絕緣層LE形成於形成有傳輸電容133之第1電極133-1之絕緣層LD之面上。如自圖14、圖15、及圖21理解般，於絕緣層LE之面上，形成有第1資料傳輸線26-1、供電線16、及中繼電極QD1、QD2、QD3。 作為第2導電層之一例之第1資料傳輸線26-1遍及複數個像素電路110沿著Y方向延伸。第1資料傳輸線26-1經由貫通絕緣層LE之導通孔HF4、HF5，導通至傳輸電容133之第1電極133-1。 作為第6導電層之供電線16遍及複數個像素電路110沿著行方向(Y方向)延伸。供電線16係與第1資料傳輸線26-1同層形成，且隔著絕緣層LF而於與第1資料傳輸線26-1之間具有特定之間隙而配置。如此形成遮蔽電容134，且藉由供電線16遮蔽第1資料傳輸線26-1。 如自圖15、圖20及圖21理解般，中繼電極QD1經由貫通絕緣層LD及絕緣層LE之導通孔HE4，導通至G(綠色)顯示色副像素之中繼電極QC4。因此，中繼電極QD1如自圖15至圖21理解般，經由導通孔HE4、中繼電極QC4、導通孔HD6、中繼電極QB16、及導通孔HA20導通至作用區域10A。該作用區域10A為G(綠色)顯示色副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 如自圖15、圖20及圖21理解般，中繼電極QD2經由貫通絕緣層LD及絕緣層LE之導通孔HE4，導通至R(紅色)顯示色副像素之中繼電極QC4。因此，中繼電極QD2如自圖15至圖21理解般，經由導通孔HE4、中繼電極QC4、導通孔HD6、中繼電極QB16、及導通孔HA20，導通至作用區域10A。該作用區域10A為R(紅色)顯示色副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 如自圖15、圖20及圖21理解般，中繼電極QD3經由貫通絕緣層LD及絕緣層LE之導通孔HE4，導通至B(藍色)顯示色副像素之中繼電極QC4。因此，中繼電極QD3如自圖15至圖21理解般，經由導通孔HE4、中繼電極QC4、導通孔HD6、中繼電極QB16、及導通孔HA20，導通至作用區域10A。該作用區域10A為B(藍色)顯示色副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 絕緣層LF形成於形成有第1資料傳輸線26-1、供電線16、中繼電極QD1、QD2、QD3之絕緣層LE之面上。如自圖14、圖15、及圖22理解般，於絕緣層LF之面上，形成有反射層43R、反射層43G、反射層43B。反射層43R為R(紅色)顯示色副像素之反射層。反射層43G為G(綠色)顯示色副像素之反射層。反射層43B為B(藍色)顯示色副像素之反射層。如自圖22理解般，以俯視下與各色副像素之驅動電晶體Tdr重合之方式沿著列方向(X方向)配置。 反射層43R經由貫通絕緣層LE之導通孔HG2而與中繼電極QD2導通。即，反射層43R如自圖14至圖22理解般，經由導通孔HG2、中繼電極QD2、導通孔HE4、中繼電極QC4、導通孔HD6、中繼電極QB16、及導通孔HA20，導通至作用區域10A。該作用區域10A為R(紅色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 反射層43G經由貫通絕緣層LE之導通孔HG3而與中繼電極QD1導通。即，反射層43G如自圖14至圖22理解般，經由導通孔HG3、中繼電極QD1、導通孔HE4、中繼電極QC4、導通孔HD6、中繼電極QB16、及導通孔HA20，導通至作用區域10A。該作用區域10A為G(綠色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 反射層43B經由貫通絕緣層LE之導通孔HG4而與中繼電極QD3導通。即，反射層43B如自圖14至圖22理解般，經由導通孔HG4、中繼電極QD3、導通孔HE4、中繼電極QC4、導通孔HD6、中繼電極QB16、及導通孔HA20，導通至作用區域10A。該作用區域10A為B(藍色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 又，如圖22所示，於俯視下，按照反射層43R、43G、43B之順序設置反射層，與該等反射層43R、43G、43B重合之各色副像素之複數個電晶體為一像素單位之像素之複數個電晶體。因此，反射層43B於行方向(Y方向)，導通至下一個一像素單位之像素之B(藍色)副像素之發光控制電晶體Tel之形成汲極區域或源極區域的作用區域10A。 反射層43R、43G、43B例如以含有銀或鋁之光反射型導電材料形成為例如100 nm左右之膜厚。反射層43R、43G、43B係如圖22所示，以俯視下與各色副像素之電晶體重合之方式配置。因此，有藉由反射層43R、43G、43B防止外界光侵入，從而可防止因光照射引起之各電晶體之電流洩漏之優點。 又，於本實施形態中，各色副像素之複數個電晶體沿著行方向(Y方向)配置，但各色副像素之反射層43R、43G、43B沿著列方向(X方向)配置。因此，一方面可使掃描線22於各色副像素之寫入控制電晶體Twr共通化，另一方面將各色副像素之顯示區域設為列方向(X方向)為橫長之形式。 於圖16至圖22中以一點鏈線表示之矩形區域表示作為一像素單位之第3導電層之反射層43R、43G、43B之配置區域R2。於本實施形態中，將通過反射層43R、43G、43B之邊之假想線、即通過位於列方向(X方向)中最一方向側(圖16至圖22中係左側)之反射層43R、43G、43B之邊的假想線設為第5假想線L5。又，將通過位於列方向(X方向)中最另一方向側(圖16至圖22中係右側)之反射層43R、43G、43B之邊的假想線設為第6假想線L6。 又，於本實施形態中，將通過位於行方向(Y方向)中最一方向側(圖16至圖22中係上側)之反射層43R、43G、43B之邊的假想線設為第7假想線L7。再者，將通過位於行方向(Y方向)中最另一方向側(圖16至圖22中係下側)之反射層43R、43G、43B之邊的假想線設為第8假想線L8。 於本實施形態中，將一像素單位之反射層43R、43G、43B之配置區域R2規定為藉由該等假想線，第5假想線L5、第6假想線L6、第7假想線L7、及第8假想線L8包圍之區域。 於形成有反射層43R、43G、43B之絕緣層LF之面上，如圖14及圖15所示般形成有絕緣層LG。對絕緣層LG之表面執行平坦化處理。於平坦化處理，任意採用化學機械研磨(CMP：Chemical Mechanical Polishing)等已知之表面處理技術。於平坦化處理中經高度平坦化之絕緣層LG之表面，如圖14所例示般形成有中繼電極QE2。 中繼電極QE2經由貫通絕緣層LG之導通孔HH2導通至反射層43R、43G、43B。中繼電極QE2為構成像素電極導通部之中繼電極之一，經由反射層43R、43G、43B、複數個中繼電極、及複數個導通孔，導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 如自圖14及圖15理解般，於形成有中繼電極QE2之絕緣層LG之面上形成有光路調整層60。光路調整層60為規定各像素電路110之諧振結構之諧振波長(即顯示色)之光透過性膜體。設定為如下，即，於顯示色相同之像素中，諧振結構之諧振波長大致相同，於顯示色不同之像素中，諧振結構之諧振波長不同。於本實施形態中，如圖6所示，於R(紅色)顯示色副像素中，光路調整層60形成為2層。又，於G(綠色)顯示色副像素中光路調整層60形成為1層。而且，於B(藍色)顯示色副像素中未形成光路調整層60。 如圖14及圖15所例示般，於光路調整層60之面上形成有針對各色副像素之每一者之第1電極E1。第1電極E1例如以ITO(Indium Tin Oxide：氧化銦錫)等光透過性導電材料形成。第1電極E1如參照圖3及圖4上述般，為作為發光元件45之陽極發揮功能之大致矩形狀之電極(像素電極)。第1電極E1如自圖14及圖15理解般，經由形成於光路調整層60之導通孔HI1導通至中繼電極QE2。因此，如自圖14理解般，第1電極E1經由光路調整層60、反射層43R、43G、43B、複數個中繼電極、及複數個導通孔，導通至發光控制電晶體Tel之形成汲極區域或源極區域之作用區域10A。 於形成有第1電極E1之光路調整層60之面上，如自圖14及圖15所例示般，遍及基板10全域形成像素定義層65。像素定義層65例如以矽化合物(典型而言係氮化矽或氧化矽)等絕緣性無機材料形成。藉由像素定義層65而形成各顯示色副像素之與第1電極E1對應之開口部。 開口部之大小在各色副像素中相等。然而，可使各色副像素之開口部不同。 開口部於行方向(Y方向)按照R(紅色)色、G(綠色)色、及B(藍色)色副像素之順序以共通之間距排列。又，相同顏色副像素之開口部遍及列方向(X方向)以共通之間距排列。 如圖14及圖15所示，於第1電極E1之上層積層發光功能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面例如以接著劑接合密封基板(省略圖示)。密封基板為用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面，於副像素之像素電路之每一者形成彩色濾光片。作為彩色濾光片使用B(藍色)色彩色濾光片CFB、G(綠色)色彩色濾光片CFG、及R(紅色)色彩色濾光片CFR。 如上所述，於本實施形態中，各色副像素之複數個電晶體配置於列方向(X方向)之寬度窄於行方向(Y方向)之寬度的像素電路區域之內部。因此可使掃描線22在各色副像素之寫入控制電晶體Twr共通化，而不會使於一水平掃描期間選擇之掃描線22之數量增加。其結果，防止一水平掃描期間之各掃描線22之選擇時間縮短，可自資料傳輸線26向第1電極E1確實地寫入資料。 於本實施形態中，如圖22所示，一像素單位之複數個電晶體之配置區域R1之中心位置CT1、與一像素單位之反射層43R、43G、43B之配置區域R2之中心位置CT2不同。 由於反射層43R、43G、43B之大小係藉由以像素定義層65規定之開口部之大小決定，故為有限之大小。為了使用此種有限之大小之反射層43R、43G、43而確實地防止自發光功能層46向電晶體照射光，必須使反射層43R、43G、43B之位置移動至適當之位置。 因此，於本實施形態中，藉由使複數個電晶體配置區域R1之中心位置CT1、與反射層43R、43G、43B之配置區域R2之中心位置CT2不同，而藉由反射層43R、43G、43確實地防止自發光功能層46向電晶體照射光。即，以與各色副像素之電晶體重合之方式，沿著列方向(X方向)配置各色副像素之反射層43B、43G、43R。因此，可防止來自發光功能層46之光照射至電晶體，從而不使電晶體之特性變化。 尤其以與各色副像素之驅動電晶體Tdr重合之方式配置面積最大之藍色副像素之反射層43B。因此，可確實地防止來自發光功能層46之光照射至對細微之灰階顯示造成影響之驅動電晶體Tdr，防止驅動電晶體Tdr之特性變化，故而可實現準確之灰階顯示。 又，於本實施形態中，於反射層43B、與和反射層43B重合之驅動電晶體Tdr之間，設置以俯視下與驅動電晶體Tdr重合之方式於列方向(X方向)延伸之電源配線41。因此，來自發光功能層46之光不僅被反射層43B遮擋，亦被與其他配線相比面積較大之電源配線41遮擋，可更確實地防止照射至驅動電晶體Tdr。因此，可更確實地防止來自發光功能層46之光照射至對細微之灰階顯示造成影響之驅動電晶體Tdr，防止驅動電晶體Tdr之特性變化，故而可實現準確之灰階顯示。 於本實施形態中，規定反射層43R、43G、43B配置區域R2之第5假想線L5於俯視下位於作為恆定電位線之供電線16上。因此，於俯視下，反射層43B與供電線16無間隙，可更確實地防止對驅動電晶體Tdr照射來自發光功能層46之光。 於本實施形態中，如圖22所示，反射層43R之邊中行方向(Y方向)另一側(圖22中係下側)之邊43R-BL，與反射層43G之邊中行方向(Y方向)一側(圖22中係上側)之邊43G-TL於行方向(Y方向)對向。而且，邊43R-BL與邊43G-TL於俯視下位於控制線146上。 同樣地，如圖22所示，反射層43G之邊中行方向(Y方向)另一側(圖22中係下側)之邊43G-BL，與反射層43B之邊中行方向(Y方向)一側(圖22中係上側)之邊43B-TL於行方向(Y方向)對向。而且，邊43G-BL與邊43B-TL於俯視下位於掃描線22上。 如上所述，於本實施形態中，於行方向(Y方向)對向之反射層43R、43G、43B之邊43R-BL、43G-TL、43G-BL、43B-TL於俯視下位於控制線146與掃描線22上。因此，於俯視下，反射層43R及反射層43G與控制線146無間隙，以及反射層43G及反射層43B與掃描線22無間隙，可更確實地防止對電晶體照射來自發光功能層46之光。 於本實施形態中，成為反射層43R、43G、43B之於行方向對向之邊於俯視下位於控制線146及掃描線22上的構成。然而，本發明並不限定於此種構成，於行方向相鄰之至少2個反射層之於行方向對向之邊於俯視下位於控制線或掃描線22上即可。控制線不僅為控制線146，亦可為控制線144、143。 於本實施形態中，規定反射層43R、43G、43B之配置區域R2之第2假想線L2於俯視下位於第1資料傳輸線26-1上。因此，於俯視下，反射層43R、43G、43B與第1資料傳輸線26-1無間隙，可更確實地防止對電晶體照射來自發光功能層46之光。俯視下位於第1資料傳輸線26-1上之假想線可為規定反射層43R、43G、43B配置區域R2之第1假想線L1，亦可為第2假想線L2與第1假想線L1兩者。 又，於本實施形態中，沿著行方向(Y方向)配置各色副像素之複數個電晶體，且各色副像素之反射層43B、43G、43R係沿著列方向(X方向)配置。因此，即便於以光電裝置1之主光線較大地傾斜之方向成為列方向(X方向)之方式設計之情形時，亦不會使掃描線22之數量增加，且可將同色副像素排列於顯示面之列方向(X方向)。其結果，提供一種即便自斜向觀察顯示面，列方向(X方向)亦幾乎不產生色偏之光電裝置1。 ＜變化例＞ 本發明並非限定於上述各實施形態者，例如，可有以下記述之各種變化。又，當然可適當組合各實施形態及各變化例。 (1)於上述實施形態中，對將光路調整層設置於反射層與像素電極之間之構成進行了說明，但本發明並非限定於該構成者。可為省略光路調整層，而使用具有反射性之像素電極之構成。於該情形時，第3導電層可為將反射層及像素電極作為一體形成者。 (2)於上述實施形態中，對將密封膜與彩色濾光片積層於OLED上之構成進行了說明，但本發明並非限定於該構成者。可為將彩色濾光片設置於對向基板之構成。 (3)於上述實施形態中，於一像素單位之像素內，以於列方向(X方向)延伸之方式設置各色副像素之開口部，進而遍及複數個一像素單位之像素，於列方向(X方向)以共通之間距排列相同顏色副像素之開口部。又，於一像素單位之像素內，以各色副像素之開口部之列方向(X方向)寬度相等之方式排列。即，以與各色副像素之至少1個電晶體重合之方式沿著列方向(X方向)排列各色副像素之反射層。 然而，本發明並非限定於此種構成者。例如，亦可以與各色副像素之至少1個電晶體重合之方式沿著列方向(X方向)排列至少1個顏色副像素之反射層。於該情形時，其他顏色副像素之反射層以與至少1個顏色副像素之至少1個電晶體重合之方式排列，且不同顏色副像素之反射層沿著列方向(X方向)排列。 例如，可如下構成：使藍色副像素之開口部遍及一像素單位之像素內於列方向(X方向)延伸，且列方向(X方向)之寬度最大。而且，可使紅色副像素之開口部、與綠色副像素之開口部於一像素單位之像素內於列方向(X方向)並列排列。 (4)於上述實施形態中，將電源配線配置於反射層與驅動電晶體之間，但亦可配置除電源配線以外之金屬製配線。藉由將金屬製配線配置於反射層與驅動電晶體之間，可確實地進行驅動電晶體之遮光。 (5)於上述實施形態中，採用OLED作為光電材料之一例，但本發明亦可應用於使用其等以外之光電材料之光電狀態。光電材料為藉由供供電性信號(電流信號或電壓信號)而使透過率或亮度般之光學特性變化之材料。例如，對使用液晶、無機EL或發光聚合物等發光元件之顯示面板亦可與上述實施形態同樣地應用本發明。又，對將包含已著色之液體與分散於該液體之白色粒子之微膠囊用作光電材料之電泳顯示面板亦可與上述實施形態同樣地應用本發明。再者，對將於極性不同之每一區域區分塗佈為不同顏色之扭轉球作為光電材料使用之扭轉球顯示面板亦可與上述實施形態同樣地應用本發明。對將黑色色粉作為光電材料使用之色粉顯示面板、或將氦或氖等高壓氣體作為光電材料使用之電漿顯示面板等各種光電裝置亦可與上述實施形態同樣地應用本發明。 ＜應用例＞ 本發明可利用於各種電子機器。圖23至圖25係例示成為本發明應用對象之電子機器之具體形態者。 圖23係表示作為採用本發明之光電裝置之電子機器之頭戴式顯示器之外觀的立體圖。如圖23所示，頭戴式顯示器300在外觀上與一般眼鏡相同，具備眼鏡腿310、眼鏡樑320、投射光學系統301L、301R。雖省略圖示，但於眼鏡樑320附近且投射光學系統301L、301R之深側，設置有左眼用之光電裝置1、與右眼用之光電裝置1。 圖24為採用光電裝置之可搬型個人電腦之立體圖。個人電腦2000具備：光電裝置1，其顯示各種圖像；及本體部2010，其設置有電源開關2001及鍵盤2002。 圖25係行動電話機之立體圖。行動電話機3000具備複數個操作按鍵3001及捲動按鍵3002、與顯示各種圖像之光電裝置1。藉由操作捲動按鍵3002，而使顯示於光電裝置1之畫面捲動。本發明亦可應用於此種行動電話機。 再者，作為應用本發明之電子機器，除了圖23至圖25所例示之機器以外，還可列舉移動資訊終端(PDA：Personal Digital Assistants：個人數位助理)。此外亦可列舉數位靜態相機、電視、攝像機、汽車導航裝置、車載用顯示器(儀錶面板)、電子記事本、電子紙、計算器、文字處理器、工作站、電視電話、POS(Point Of Sale，銷售點)終端。進而可列舉具備列印機、掃描器、影印機、視訊播放器、觸控面板之機器等。
1‧‧‧光電裝置
2‧‧‧顯示面板
3‧‧‧控制電路
5‧‧‧資料傳輸線驅動電路
6‧‧‧掃描線驅動電路
10‧‧‧基板
10A‧‧‧作用區域
16‧‧‧供電線
17‧‧‧供電線
22‧‧‧掃描線
26‧‧‧資料傳輸線
26-1‧‧‧第1資料傳輸線
26-2‧‧‧第2資料傳輸線
27‧‧‧控制線
28‧‧‧控制線
41‧‧‧第1電源導電體(電源配線)
42‧‧‧第2電源導電體
43B‧‧‧反射層
43B-TL‧‧‧邊
43G‧‧‧反射層
43G-BL‧‧‧邊
43G-TL‧‧‧邊
43R‧‧‧反射層
43R-BL‧‧‧邊
45‧‧‧發光元件
46‧‧‧發光功能層
47‧‧‧密封體
50‧‧‧開口部
52‧‧‧開口部
53‧‧‧開口部
60‧‧‧光路調整層
65‧‧‧像素定義層
70‧‧‧資料信號供給電路
82‧‧‧外殼
84‧‧‧FPC基板
86‧‧‧端子
100‧‧‧顯示部
110‧‧‧像素電路
118‧‧‧共通電極
132‧‧‧像素電容
133‧‧‧傳輸電容
133-1‧‧‧第1電極
133-2‧‧‧第2電極
134‧‧‧遮蔽電容
134-1‧‧‧第1電極
134-2‧‧‧第2電極
143‧‧‧控制線
144‧‧‧控制線
146‧‧‧控制線
300‧‧‧行動電話機
301L‧‧‧投射光學系統
301R‧‧‧投射光學系統
310‧‧‧眼鏡腿
320‧‧‧眼鏡樑
2000‧‧‧個人電腦
2001‧‧‧電源開關
2002‧‧‧鍵盤
2010‧‧‧本體部
3000‧‧‧行動電話機
3001‧‧‧操作按鍵
3002‧‧‧捲動按鍵
Btr‧‧‧電晶體
C‧‧‧電容元件
C1‧‧‧電容值
C2‧‧‧電容值
CA1‧‧‧下部電容電極層
CA2‧‧‧上部電容電極層
CA3‧‧‧上部電容電極層
CA4‧‧‧上部電容電極層
CFB‧‧‧藍色彩色濾光片
CFG‧‧‧綠色彩色濾光片
CFR‧‧‧紅色彩色濾光片
Cpix‧‧‧電容值
Cref‧‧‧電容元件
CT1‧‧‧電晶體之配置區域之中心位置
CT2‧‧‧反射層之配置區域之中心位置
Ctr‧‧‧控制信號
DM‧‧‧解多工器
DM(1)～DM(N) ‧‧‧解多工器
DT‧‧‧資料傳輸電路
E1‧‧‧第1電極
E2‧‧‧第2電極
g‧‧‧閘極
Gcmp‧‧‧閘極層
Gdr‧‧‧閘極層
Gel‧‧‧閘極層
Gfix‧‧‧閘極層
Gtr‧‧‧電晶體
Gwr‧‧‧閘極層
HA1～HA9‧‧‧導通孔
HA13～HA22‧‧‧導通孔
HB1～HB4‧‧‧導通孔
HB13～HB17‧‧‧導通孔
HC1～HC8‧‧‧導通孔
HC10～HC16‧‧‧導通孔
HC21‧‧‧導通孔
HC22‧‧‧導通孔
HD1‧‧‧導通孔
HD3‧‧‧導通孔
HD5‧‧‧導通孔
HD6‧‧‧導通孔
HE1～HE4‧‧‧導通孔
HF1‧‧‧導通孔
HF4‧‧‧導通孔
HE5‧‧‧導通孔
HG1～HG4‧‧‧導通孔
HH2‧‧‧導通孔
HI1‧‧‧導通孔
Idata‧‧‧電流
I-I'‧‧‧線
II-II'‧‧‧線
III-III'‧‧‧線
Ioled‧‧‧電流
IV-IV'‧‧‧線
LO‧‧‧絕緣膜
L1‧‧‧第1假想線
L2‧‧‧第2假想線
L3‧‧‧第3假想線
L4‧‧‧第4假想線
L5‧‧‧第5假想線
L6‧‧‧第6假想線
L7‧‧‧第7假想線
L8‧‧‧第8假想線
L‧‧‧絕緣層
LA～LG‧‧‧絕緣層
QA‧‧‧中繼電極
QA13～QA21‧‧‧中繼電極
QB‧‧‧中繼電極
QB2～QB7‧‧‧中繼電極
QB15‧‧‧中繼電極
QB16‧‧‧中繼電極
QC‧‧‧中繼電極
QC1‧‧‧中繼電極
QC3‧‧‧中繼電極
QC4‧‧‧中繼電極
QD‧‧‧中繼電極
QD1～QD3‧‧‧中繼電極
QE1‧‧‧中繼電極
QE2‧‧‧中繼電極
R1‧‧‧電晶體配置區域
R2‧‧‧反射層配置區域
Rtr‧‧‧電晶體
Scmp‧‧‧控制信號
Sel‧‧‧控制信號
/Sel‧‧‧控制信號
Sfix‧‧‧控制信號
Swr‧‧‧掃描信號
Swr(1)～Swr(M)‧‧‧掃描信號
Tcmp‧‧‧補償電晶體
Tdr‧‧‧驅動電晶體
Tel‧‧‧發光控制電晶體
Tfix‧‧‧初始化電晶體
Twr‧‧‧寫入控制電晶體
Vct‧‧‧低位側電源電位
Vdata‧‧‧圖像資料
Vd‧‧‧資料信號
Vd(1)～Vd(N)‧‧‧資料信號
Vel‧‧‧高位側電源電位
Vid‧‧‧圖像信號
Vini‧‧‧初始電位
Vorst‧‧‧重設電位
X‧‧‧方向
Y‧‧‧方向
圖1係表示本發明之第1實施形態之光電裝置之立體圖。 圖2係表示該實施形態之光電裝置之構成之方塊圖。 圖3係表示像素電路之構成之電路圖。 圖4係表示像素電路之構成之電路圖。 圖5係一像素單位之像素列方向之剖視圖。 圖6係副像素行方向之剖視圖。 圖7係形成於基板上之各要素之說明圖。 圖8係形成於基板上之各要素之說明圖。 圖9係形成於基板上之各要素之說明圖。 圖10係形成於基板上之各要素之說明圖。 圖11係形成於基板上之各要素之說明圖。 圖12係形成於基板上之各要素之說明圖。 圖13係表示本發明之第2實施形態之像素電路之構成之電路圖。 圖14係一像素單位之像素列方向之剖視圖。 圖15係副像素行方向之剖視圖。 圖16係形成於基板上之各要素之說明圖。 圖17係形成於基板上之各要素之說明圖。 圖18係形成於基板上之各要素之說明圖。 圖19係形成於基板上之各要素之說明圖。 圖20係形成於基板上之各要素之說明圖。 圖21係形成於基板上之各要素之說明圖。 圖22係形成於基板上之各要素之說明圖。 圖23係表示電子機器之例之說明圖。 圖24係表示電子機器之另一例之說明圖。 圖25係表示電子機器之另一例之說明圖。
22‧‧‧掃描線
26‧‧‧資料傳輸線
27‧‧‧控制線
28‧‧‧控制線
41‧‧‧第1電源導電體(電源配線)
43B‧‧‧反射層
43B-TL‧‧‧邊
43G‧‧‧反射層
43G-BL‧‧‧邊
43G-TL‧‧‧邊
43R‧‧‧反射層
43R-BL‧‧‧邊
Btr‧‧‧電晶體
CT1‧‧‧電晶體之配置區域之中心位置
CT2‧‧‧反射層之配置區域之中心位置
Gtr‧‧‧電晶體
HE1~HE3‧‧‧導通孔
I-I'‧‧‧線
L1‧‧‧第1假想線
L2‧‧‧第2假想線
L3‧‧‧第3假想線
L4‧‧‧第4假想線
L5‧‧‧第5假想線
L6‧‧‧第6假想線
L7‧‧‧第7假想線
L8‧‧‧第8假想線
QD1‧‧‧中繼電極
QD3‧‧‧中繼電極
R1‧‧‧電晶體配置區域
R2‧‧‧反射層配置區域
Rtr‧‧‧電晶體

Claims (10)

  1. 一種光電裝置，其特徵在於具備： 複數個第1導電層，其等於第1方向延伸； 複數個第2導電層，其等於第2方向延伸；及 複數個副像素，其等對應於上述複數個第1導電層與上述複數個第2導電層之各個交叉而排列；且 上述複數個副像素係將於上述第1方向鄰接之顯示色不同之複數個副像素作為一像素單位， 上述複數個副像素之各者具備： 發光元件之第3導電層；及 複數個電晶體；且 上述複數個電晶體配置於像素電路區域之內部，該像素電路區域之上述第1方向之寬度窄於上述第2方向之寬度，且 上述一像素單位所包含之上述複數個副像素中至少1個副像素之上述第3導電層係其上述第1方向之寬度寬於上述第2方向之寬度，且與上述一像素單位所包含之上述複數個電晶體中之至少1個電晶體重合， 上述複數個第1導電層中之1個導電層係與上述一像素單位所包含之上述複數個副像素各者中所含之上述複數個電晶體之至少1個電性連接， 於將由第1假想線、第2假想線、第3假想線及第4假想線包圍之區域規定為電晶體配置區域，且將藉由第5假想線、第6假想線、第7假想線及第8假想線包圍之區域規定為第3導電層之配置區域時， 上述第3導電層配置區域之中心位置與上述電晶體配置區域之中心位置不同， 上述第1假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第1方向之最一方向側之電晶體之作用區域的上述第1方向之最一方向側之邊； 上述第2假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第1方向之最另一方向側之電晶體之作用區域的上述第1方向之最另一方向側之邊； 上述第3假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第2方向之最一方向側之電晶體之作用區域的上述第2方向之最一方向側之邊；及 上述第4假想線通過上述一像素單位所含之上述複數個電晶體中、位於上述第2方向之最另一方向側之電晶體之作用區域的上述第2方向之最另一方向側之邊；且 上述第5假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第1方向之最一方向側之第3導電層之上述第1方向之最一方向側之邊； 上述第6假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第1方向之最另一方向側之第3導電層之上述第1方向之最另一方向側之邊； 上述第7假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第2方向之最一方向側之第3導電層之上述第2方向之最一方向側之邊；及 上述第8假想線通過上述一像素單位所含之複數個上述第3導電層中、位於上述第2方向之最另一方向側之第3導電層之上述第2方向之最另一方向側之邊。
  2. 如請求項1之光電裝置，其中上述複數個第1導電層為掃描線。
  3. 如請求項1或2之光電裝置，其中於上述一像素單位所包含之上述複數個副像素中的至少一個副像素之上述第3導電層、與和上述至少1個副像素之上述第3導電層重合之至少1個電晶體之間，設置以俯視下與上述至少1個電晶體重合之方式於上述第1方向延伸的第4導電層。
  4. 如請求項3之光電裝置，其中上述第4導電層為連接於上述電晶體之電源配線。
  5. 如請求項3或4之光電裝置，其中上述第7假想線或上述第8假想線係於俯視下與上述第4導電層重合。
  6. 如請求項3至5中任一項之光電裝置，其中上述至少1個副像素之上述第3導電層整體於俯視下與上述第4導電層重合。
  7. 如請求項1至6中任一項之光電裝置，其進而具備第5導電層，該第5導電層係連接於上述一像素單位所包含之上述複數個副像素中所含之上述複數個電晶體中之至少1個電晶體的閘極層，且於上述第1方向延伸， 上述一像素單位所包含之複數個上述第3導電層中於上述第2方向相鄰之2個上述第3導電層，其於上述第2方向上對向之邊於俯視下與上述第5導電層或上述複數個第1導電層中之1個導電層重合。
  8. 如請求項1至7中任一項之光電裝置，其中上述第5假想線或上述第6假想線係於俯視下與上述第2導電層重合。
  9. 如請求項1至7中任一項之光電裝置，其進而具備於上述第2方向延伸之恆定電位之第6導電層，且 上述第1假想線或上述第2假想線係俯視下與上述第6導電層重合。
  10. 一種電子機器，其特徵在於具備如請求項1至9中任一項之光電裝置。
TW106104469A 2016-02-15 2017-02-10 光電裝置、及電子機器 TW201740560A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016025617A JP6746937B2 (ja) 2016-02-15 2016-02-15 電気光学装置、および電子機器

Publications (1)

Publication Number Publication Date
TW201740560A true TW201740560A (zh) 2017-11-16

Family

ID=59562265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104469A TW201740560A (zh) 2016-02-15 2017-02-10 光電裝置、及電子機器

Country Status (4)

Country Link
US (3) US9847383B2 (zh)
JP (1) JP6746937B2 (zh)
CN (1) CN107086237B (zh)
TW (1) TW201740560A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726490B (zh) * 2019-07-31 2021-05-01 中國商京東方科技集團股份有限公司 顯示基板和顯示裝置
US11423840B2 (en) 2019-07-31 2022-08-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US11462593B2 (en) 2019-07-31 2022-10-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel and display device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185816A (zh) 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
JP6701781B2 (ja) 2016-02-15 2020-05-27 セイコーエプソン株式会社 電気光学装置、および電子機器
US9972571B1 (en) 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10375278B2 (en) * 2017-05-04 2019-08-06 Apple Inc. Noise cancellation
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
CN112136173A (zh) 2018-05-25 2020-12-25 株式会社半导体能源研究所 显示装置及电子设备
KR102653965B1 (ko) 2018-09-03 2024-04-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 전기광학 장치 및 전자 기기
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
CN109887963B (zh) * 2019-02-18 2021-07-06 武汉华星光电半导体显示技术有限公司 一种oled显示面板
EP4020447B1 (en) 2019-08-23 2024-03-27 BOE Technology Group Co., Ltd. Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
CN112840461A (zh) 2019-08-23 2021-05-25 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
EP4020572A4 (en) * 2019-08-23 2022-09-07 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF, AND DRIVING SUBSTRATE
EP4020575A4 (en) 2019-08-23 2022-12-14 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
EP4020596A4 (en) 2019-08-23 2022-08-10 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF
CN112771674B (zh) 2019-08-27 2022-02-22 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
JP6923015B2 (ja) * 2020-01-17 2021-08-18 セイコーエプソン株式会社 表示装置および電子機器
WO2021189494A1 (zh) 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板和显示装置
CN114999369B (zh) * 2022-06-08 2023-08-04 滁州惠科光电科技有限公司 像素驱动电路及显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP4373114B2 (ja) 2002-04-03 2009-11-25 株式会社半導体エネルギー研究所 発光装置および電子機器
US7218298B2 (en) 2002-04-03 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2004198493A (ja) 2002-12-16 2004-07-15 Seiko Epson Corp 電子回路の駆動方法、電子装置の駆動方法、電気光学装置の駆動方法及び電子機器
JP4832781B2 (ja) * 2005-03-29 2011-12-07 富士フイルム株式会社 有機エレクトロルミネッセンス表示装置
JP4582004B2 (ja) * 2006-01-13 2010-11-17 セイコーエプソン株式会社 発光装置および電子機器
JP5250960B2 (ja) 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
KR100879294B1 (ko) * 2006-06-12 2009-01-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR100841368B1 (ko) * 2006-12-13 2008-06-26 삼성에스디아이 주식회사 유기전계발광표시장치
JP4623138B2 (ja) 2008-05-21 2011-02-02 ソニー株式会社 表示装置および電子機器
JP2010020926A (ja) * 2008-07-08 2010-01-28 Sony Corp 表示装置
KR102145488B1 (ko) * 2009-10-09 2020-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2013211147A (ja) 2012-03-30 2013-10-10 Canon Inc 表示装置
JP6015095B2 (ja) * 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP6171425B2 (ja) 2013-03-12 2017-08-02 セイコーエプソン株式会社 虚像表示装置
JP6221418B2 (ja) * 2013-07-01 2017-11-01 セイコーエプソン株式会社 発光装置および電子機器
JP6286941B2 (ja) * 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
JP6268836B2 (ja) * 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器
JP2015141816A (ja) * 2014-01-29 2015-08-03 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726490B (zh) * 2019-07-31 2021-05-01 中國商京東方科技集團股份有限公司 顯示基板和顯示裝置
US11423840B2 (en) 2019-07-31 2022-08-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US11462593B2 (en) 2019-07-31 2022-10-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel and display device
US11489018B2 (en) 2019-07-31 2022-11-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel and display device
US11552131B2 (en) 2019-07-31 2023-01-10 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel and display device
US11776479B2 (en) 2019-07-31 2023-10-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US11948512B2 (en) 2019-07-31 2024-04-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Also Published As

Publication number Publication date
US10134822B2 (en) 2018-11-20
US20190051714A1 (en) 2019-02-14
US10403701B2 (en) 2019-09-03
US20180076272A1 (en) 2018-03-15
CN107086237A (zh) 2017-08-22
JP2017146336A (ja) 2017-08-24
JP6746937B2 (ja) 2020-08-26
US20170236885A1 (en) 2017-08-17
CN107086237B (zh) 2021-10-15
US9847383B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107086237B (zh) 电光学装置以及电子设备
CN107086238B (zh) 电光学装置以及电子设备
KR102051357B1 (ko) 전기 광학 장치 및 전자 기기
JP7059574B2 (ja) 電気光学装置、電子機器、ヘッドマウントディスプレイ
KR102048253B1 (ko) 전기 광학 장치 및 전자 기기
US10483330B2 (en) Electro-optical device and electronic apparatus
US11925089B2 (en) Electro-optical device and electronic device
US20140078123A1 (en) Display panel
KR20120012741A (ko) 액정표시장치
US10367035B2 (en) Electrooptical device, electronic apparatus, and head mount display
KR100984311B1 (ko) 픽셀간 격벽을 갖는 디스플레이장치
JP6930565B2 (ja) 電気光学装置
JP6620601B2 (ja) 電気光学装置、および電子機器
JP2019012620A (ja) 電気光学装置、および電子機器
US11640089B2 (en) Liquid crystal display device and display system
KR100978635B1 (ko) 픽셀간 격벽을 갖는 디스플레이장치
JP2009204899A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
CN114068652A (zh) 像素和包括该像素的显示装置
KR100984308B1 (ko) 픽셀간 격벽을 갖는 디스플레이장치
JP2009204898A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法