CN107086237A - 电光学装置以及电子设备 - Google Patents

电光学装置以及电子设备 Download PDF

Info

Publication number
CN107086237A
CN107086237A CN201710078041.6A CN201710078041A CN107086237A CN 107086237 A CN107086237 A CN 107086237A CN 201710078041 A CN201710078041 A CN 201710078041A CN 107086237 A CN107086237 A CN 107086237A
Authority
CN
China
Prior art keywords
pixel
transistor
sub
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710078041.6A
Other languages
English (en)
Other versions
CN107086237B (zh
Inventor
腰原健
太田人嗣
野泽陵
野泽陵一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumitec Display Technology Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN107086237A publication Critical patent/CN107086237A/zh
Application granted granted Critical
Publication of CN107086237B publication Critical patent/CN107086237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及电光学装置以及电子设备，即使在沿横(左右)向排列至少一种颜色的子像素的情况下，也防止来自发光层的光照射到晶体管且防止各扫描线的选择时间变短。与作为沿行方向延伸的第一导电层的扫描线(22)以及作为沿列方向延伸的第二导电层的数据传输线(26)对应地具备R、G、B的子像素。各种颜色的子像素中的多个晶体管沿列方向配置，至少一种颜色的子像素中的反射层(43B)以与各显示色的子像素的任意一个晶体管重叠的方式沿行方向配置。具备R、G、B的子像素的一像素单位中的反射层(43B)的配置区域(R1)的中心位置(CT1)与一像素单位中的晶体管的配置区域(R2)的中心位置(CT2)不同。

Description

电光学装置以及电子设备
技术领域
本发明涉及电光学装置以及电子设备的技术领域。
背景技术
近年来，在如头戴式显示器那样能够形成虚像的电子设备中，使用利用OLED(Organic Light Emitting Diode：有机发光二极管)来作为发光元件的电光学装置。在这种电光学装置中，如专利文献1所记载的那样，作为实现彩色显示的方法之一，提出一种使用彩色滤光片的方式。
该方式是使用发白色光的OLED作为光源，经由红色、绿色、蓝色这三原色的彩色滤光片而得到红色、绿色、蓝色的发光的方式。将OLED和三原色的任意一种颜色的滤光片组合来作为子像素，将三原色的子像素组合来作为像素。然后，将该像素排列为矩阵状来构成显示装置的画面，但作为该像素的排列方式，已知有沿画面的纵向(上下方向)或者横向(左右方向)排列相同颜色的子像素的方式。
然而，来自发白色光的OLED的发光是漫射光。另外，在OLED与彩色滤光片之间存在用于密封OLED的由无机膜或者树脂膜构成的具有厚度的透明层。因此，在彩色滤光片方式的电光学装置中存在如下问题：来自某个子像素的OLED的发光的一部分透过邻接的子像素的彩色滤光片，根据观察画面的角度而产生混色。
在沿画面的纵向(上下方向)排列相同颜色的子像素的方式中，即使从斜向观察画面，关于纵向也几乎不产生色差。另一方面，对于横(左右)向，在从斜向观察面板的情况下，红色与绿色混色后的光、红色与蓝色混色后的光、绿色与蓝色混色后的光等混色光被视觉确认，所以与从正面观察的情况相比，产生色差。
专利文献1提出了：沿横向(左右方向)排列红色和绿色的子像素的反射电极，并且相对于红色和绿色的子像素的反射电极沿纵向(上下方向)排列蓝色的子像素的反射电极。
专利文献1：日本特开2013-211147号公报
然而，在专利文献1所记载的电光学装置中，各种颜色的子像素用的扫描线沿纵向(上下方向)排列，在一水平扫描期间选择的扫描线数增加。其结果是，有可能一水平扫描期间中的各扫描线的选择时间变短，从数据传输线向像素的写入变难。
另外，如专利文献1那样，蓝色的子像素中的反射层的横向(左右方向)的宽度比红色的子像素与绿色的子像素结合而成的一像素中的横向(左右方向)的宽度短，所以有可能蓝色的光照射到晶体管，晶体管特性发生变化。
发明内容
本发明例如是鉴于上述课题而完成的，其课题在于提供一种即使在沿横(左右)向排列至少一种颜色的子像素的情况下，也能够防止来自发光层的光照射到晶体管且能够防止各扫描线的选择时间变短的电光学装置以及具备该电光学装置的电子设备。
为了解决上述课题，本发明的电光学装置的一方式的特征在于，具备：多个第一导电层，沿第一方向延伸；多个第二导电层，沿第二方向延伸；以及多个子像素，同上述多个第一导电层与上述多个第二导电层的各个交叉对应地排列，对于上述多个子像素而言，将在上述第一方向上邻接的显示色不同的多个子像素作为一像素单位，上述多个子像素的各个子像素具备发光元件的第三导电层以及多个晶体管，上述多个晶体管被配置于上述第一方向的宽度比上述第二方向的宽度窄的像素电路区域的内部，对于上述一像素单位所包括的上述多个子像素中的至少一个子像素的上述第三导电层而言，上述第一方向的宽度比上述第二方向的宽度宽，并且与上述一像素单位所包括的上述多个晶体管中的至少一个晶体管重叠，上述多个第一导电层中的一个导电层与上述一像素单位所包括的上述多个子像素的各个子像素所包括的上述多个晶体管的至少一个晶体管电连接，在将上述一像素单位所包括的上述多个晶体管中的、由第一假想线、第二假想线、第三假想线以及第四假想线包围的区域规定为晶体管的配置区域，并将上述一像素单位所包括的多个上述第三导电层中的、由第五假想线、第六假想线、第七假想线以及第八假想线包围的区域规定为第三导电层的配置区域时，上述第三导电层的配置区域的中心位置与上述晶体管的配置区域的中心位置不同，上述第一假想线通过位于上述第一方向的最靠一方向侧的晶体管的有源区域的上述第一方向的最靠一方向侧的边，上述第二假想线通过位于上述第一方向的最靠另一方向侧的晶体管的有源区域的上述第一方向的最靠另一方向侧的边，上述第三假想线通过位于上述第二方向的最靠一方向侧的晶体管的有源区域的上述第二方向的最靠一方向侧的边，上述第四假想线通过位于上述第二方向的最靠另一方向侧的晶体管的有源区域的上述第二方向的最靠另一方向侧的边，上述第五假想线通过位于上述第一方向的最靠一方向侧的第三导电层的上述第一方向的最靠一方向侧的边，上述第六假想线通过位于上述第一方向的最靠另一方向侧的第三导电层的上述第一方向的最靠另一方向侧的边，上述第七假想线通过位于上述第二方向的最靠一方向侧的第三导电层的上述第二方向的最靠一方向侧的边，上述第八假想线通过位于上述第二方向的最靠另一方向侧的第三导电层的上述第二方向的最靠另一方向侧的边。
根据该方式，对于至少一个子像素的第三导电层例如反射层而言，第一方向例如行方向的宽度比第二方向例如列方向的宽度宽。例如，对于蓝色的显示色的子像素中的作为第三导电层的一个例子的反射层而言，第一方向的宽度比第二方向列方向的宽度宽。因此，在被设计成电光学装置的主光线较大地倾斜的方向为第一方向的情况下，能够在显示面的第一方向上排列相同颜色的子像素。其结果是，提供即使从斜向观察显示面而关于第一方向也几乎不产生色差的电光学装置。而且，作为第三导电层的一个例子的反射层被配置为与一像素单位所包括的多个晶体管中的至少一个晶体管重叠。因此，来自发光层的光被作为第三导电层的一个例子的反射层遮挡，从而防止照射到至少一个晶体管。
另外，被规定为由第一、第二、第三以及第四假想线包围的区域的晶体管的配置区域的中心位置与被规定为由第五、第六、第七以及第八假想线包围的区域的第三导电层的配置区域的中心位置不同。因此，第三导电层可以配置为能够可靠地对晶体管进行遮光。
在上述的电光学装置的一方式中，也可以：上述多个第一导电层是扫描线。根据该方式，各显示色的子像素中的多个晶体管被配置在第一方向的宽度比第二方向的宽度窄的像素电路区域的内部，所以能够使各显示色的子像素用的扫描线共用化。因此，不增加扫描线的数量，从而防止一水平扫描期间中的各扫描线的选择时间变短。
在上述的电光学装置的一方式中，也可以：在上述一像素单位所包括的上述多个子像素中的至少一个子像素的上述第三导电层与同上述至少一个子像素的上述第三导电层重叠的至少一个晶体管之间，以在俯视时与上述至少一个晶体管重叠的方式设置沿上述第一方向延伸的第四导电层。根据该方式，在第三导电层与同第三导电层重叠的晶体管之间以俯视时与晶体管重叠的方式沿第一方向配置第四导电层、例如电源配线。因此，来自发光层的光也被作为第四导电层的一个例子的电源配线遮挡，从而防止照射到晶体管。
在上述的电光学装置的一方式中，也可以：上述第四导电层是与上述晶体管连接的电源配线。根据该方式，来自发光层的光也被电源配线遮挡，从而防止照射到晶体管。其结果是，不使晶体管的特性变化而稳定地驱动发光元件。
在上述的电光学装置的一方式中，也可以：在俯视时，上述第七假想线或者上述第八假想线与上述第四导电层重叠。根据该方式，第三导电层的边亦即位于第二方向中的最靠一方向侧的边，或者位于第二方向中的最靠另一方向侧的边在俯视时与第四导电层重叠。因此，第三导电层和第四导电层以俯视时在第一方向上没有间隙的方式与晶体管重叠，由此，来自发光层的光被第三导电层和第四导电层可靠地遮挡，从而防止照射到晶体管。其结果是，不使晶体管的特性变化而稳定地驱动发光元件。
在上述的电光学装置的一方式中，也可以：在俯视时，上述至少一个子像素的上述第三导电层整体与上述第四导电层重叠。根据该方式，至少一个第三导电层和第四导电层以俯视时没有间隙的方式与晶体管重叠，由此，来自发光层的光被第三导电层和第四导电层可靠地遮挡，从而防止照射到晶体管。其结果是，不使晶体管的特性变化而稳定地驱动发光元件。
在上述的电光学装置的一方式中，也可以：还具备第五导电层，该第五导电层与上述一像素单位所包括的上述多个子像素所包括的上述多个晶体管中的至少一个晶体管的栅极层连接，并且沿上述第一方向延伸，对于上述一像素单位所包括的多个上述第三导电层中的在上述第二方向上相邻的两个上述第三导电层而言，在俯视时，在上述第二方向上对置的边与上述第五导电层或者上述多个第一导电层中的一个导电层重叠。根据该方式，在第二方向上相邻的两个第三导电层与第五导电层或者多个第一导电层中的一个第一导电层以俯视时没有间隙的方式重叠。因此，来自发光层的光被至少两个第三导电层和第五导电层或者多个第一导电层中的一个第一导电层可靠地遮挡，从而防止照射到晶体管。其结果是，不使晶体管的特性变化而稳定地驱动发光元件。
在上述的电光学装置的一方式中，也可以：在俯视时，上述第五假想线或者上述第六假想线与上述第二导电层重叠。根据该方式，第三导电层的边亦即位于第一方向中的最靠一方向侧的边，或者位于第一方向中的最靠另一方向侧的边在俯视时与第二导电层重叠。因此，第三导电层和第二导电层以俯视时没有第二方向上的间隙的方式重叠，由此，来自发光层的光被第三导电层和第二导电层可靠地遮挡，从而防止照射到晶体管。其结果是，不使晶体管的特性变化而稳定地驱动发光元件。
在上述的电光学装置的一方式中，也可以：还具备沿上述第二方向延伸的恒电位的第六导电层，在俯视时，上述第一假想线或者上述第二假想线与上述第六导电层重叠。根据该方式，第三导电层的边亦即位于第一方向中的最靠一方向侧的边，或者位于第一方向中的最靠另一方向侧的边在俯视时与第六导电层重叠。因此，第三导电层和第六导电层以俯视时在第二方向上没有间隙的方式重叠，由此，来自发光层的光被第三导电层和第六导电层可靠地遮挡，从而防止照射到晶体管。其结果是，不使晶体管的特性变化而稳定地驱动发光元件。
接下来，本发明所涉及的电子设备具备上述的本发明所涉及的电光学装置。对于那样的电子设备而言，通过具备了OLED等发光元件的电光学装置，可提供一种无色差、并且不产生由来自发光层的光导致的晶体管的特性的变化、而且可靠地进行从数据传输线向像素的写入的图像品质较高的电子设备。
附图说明
图1是表示本发明的第一实施方式所涉及的电光学装置的立体图。
图2是表示该实施方式所涉及的电光学装置的结构的框图。
图3是表示像素电路的结构的电路图。
图4是表示像素电路的结构的电路图。
图5是一像素单位的像素的行方向的剖视图。
图6是子像素的列方向的剖视图。
图7是形成于基板上的各要素的说明图。
图8是形成于基板上的各要素的说明图。
图9是形成于基板上的各要素的说明图。
图10是形成于基板上的各要素的说明图。
图11是形成于基板上的各要素的说明图。
图12是形成于基板上的各要素的说明图。
图13是表示本发明的第二实施方式所涉及的像素电路的结构的电路图。
图14是一像素单位的像素的行方向的剖视图。
图15是子像素的列方向的剖视图。
图16是形成于基板上的各要素的说明图。
图17是形成于基板上的各要素的说明图。
图18是形成于基板上的各要素的说明图。
图19是形成于基板上的各要素的说明图。
图20是形成于基板上的各要素的说明图。
图21是形成于基板上的各要素的说明图。
图22是形成于基板上的各要素的说明图。
图23是表示电子设备的例子的说明图。
图24是表示电子设备的其它例子的说明图。
图25是表示电子设备的其它例子的说明图。
具体实施方式
使用附图对本发明的实施方式进行说明。此外，在以下的附图中，为了使各层、各部件成为能够在附图上识别的程度的大小，按每层、每个部件而使比例尺不同。
第一实施方式
图1是表示本发明的第一实施方式所涉及的电光学装置1的结构的立体图。电光学装置1例如是在头戴式显示器中显示图像的微型显示器。
如图1所示，电光学装置1具备显示面板2以及对显示面板2的动作进行控制的控制电路3。显示面板2具备多个像素电路以及驱动该像素电路的驱动电路。在本实施方式中，显示面板2所具备的多个像素电路以及驱动电路形成于硅基板，像素电路使用作为发光元件的一个例子的OLED。另外，显示面板2例如被收纳于在显示部开口的框状的壳体82中，并且连接FPC(Flexible Printed Circuits：柔性电路板)基板84的一端。
在FPC基板84上通过COF(Chip On Film：覆晶薄膜)技术安装半导体芯片的控制电路3，并且设置有多个端子86，并与省略图示的上位电路连接。
图2是表示本实施方式所涉及的电光学装置1的结构的框图。如上述那样，电光学装置1具备显示面板2以及控制电路3。
从省略图示的上位电路对控制电路3与同步信号同步地供给数字的图像数据Vdata。这里，所谓图像数据Vdata是例如用8位规定应由显示面板2(严格来说，后述的显示部100)显示的图像的像素的灰度电平的数据。另外，所谓同步信号是包括垂直同步信号、水平同步信号以及点时钟信号的信号。
控制电路3基于同步信号来生成各种控制信号，并对显示面板2供给各种控制信号。具体而言，控制电路3对显示面板2供给控制信号Ctr、控制信号Sel(1)、Sel(2)、Sel(3)以及与这些信号处于逻辑反转的关系的控制信号/Sel(1)、/Sel(2)、/Sel(3)。
这里，控制信号Ctr是包括脉冲信号、时钟信号、使能信号等多个信号的信号。
此外，存在将控制信号Sel(1)、Sel(2)、Sel(3)统称为控制信号Sel、将控制信号/Sel(1)、/Sel(2)、/Sel(3)统称为控制信号/Sel的情况。
进一步，控制电路3基于图像数据Vdata来生成模拟的图像信号Vid。具体而言，在控制电路3设置有将图像信号Vid表示的电位以及显示面板2所具备的发光元件(后述的OLED)的亮度建立对应地存储的查找表。而且，控制电路3通过参照该查找表来生成表示与图像数据Vdata中所规定的发光元件的亮度对应的电位的图像信号Vid，并对显示面板2供给该图像信号Vid。
如图2所示，显示面板2具备显示部100以及驱动该显示部100的驱动电路(数据传输线驱动电路5以及扫描线驱动电路6)。
在显示部100呈矩阵状地排列与应显示的图像的像素对应的像素电路110。详细而言，在显示部100中，M行的作为第一导电层的扫描线22在图中沿第一方向例如行方向(X方向)延伸设置。另外，按每三列分组的(3N)列的作为第二导电层的数据传输线26在图中沿第二方向例如列方向(Y方向)延伸，并且与各扫描线22相互保持电绝缘地设置。在本实施方式中，像素电路110按照M行×(3N)列被排列成矩阵状。
这里，M、N均为自然数。为了区分扫描线22以及像素电路110的矩阵中的行(Row)，存在在图中从上至下依次称为1、2、3、…、(M-1)、M行的情况。同样为了区分数据传输线26以及像素电路110的矩阵的列(Column)，存在在图中从左至右依次称为1、2、3、…、(3N-1)、(3N)列的情况。
这里，为了概括说明数据传输线26的组，若将1以上的任意的整数表示为n，则第(3n-2)列、第(3n-1)列以及第(3n)列的数据传输线26属于从左数第n个组。
此外，与同一行的扫描线22和属于同一组的三列数据传输线26对应的三个像素电路110分别与G(绿)、R(红)、B(蓝)的显示色的子像素对应，这三个子像素表现作为应显示的彩色图像的一像素单位的一点。即，在本实施方式中，成为通过与RGB对应的OLED的发光并利用加色混合来表现一点的彩色的构成。
扫描线驱动电路6根据控制信号Ctr来生成用于在一个帧期间内逐行按顺序扫描M条扫描线22的扫描信号Swr。这里，将向第1、第2、第3、…、第M行的扫描线22供给的扫描信号Swr分别记载为Swr(1)、Swr(2)、Swr(3)、…、Swr(M-1)、Swr(M)。
此外，扫描线驱动电路6除了扫描信号Swr(1)～Swr(M)之外，还按每行生成与该扫描信号Swr同步的各种控制信号并供给给显示部100，但在图2中省略图示。另外，所谓帧期间是指电光学装置1显示一个镜头(片段)的图像所需要的期间，例如若同步信号所包括的垂直同步信号的频率为120Hz，则是其1周期的8.3毫秒的期间。
数据传输线驱动电路5具备：与(3N)列数据传输线26的每一条一一对应地设置的(3N)个数据传输电路DT、按构成各组的每三列数据传输线26所设置的N个多路分配器DM以及数据信号供给电路70。
数据信号供给电路70基于由控制电路3供给的图像信号Vid和控制信号Ctr来生成数据信号Vd(1)、Vd(2)、…、Vd(N)。即，数据信号供给电路70基于对数据信号Vd(1)、Vd(2)、…、Vd(N)进行了时分复用所得的图像信号Vid来生成数据信号Vd(1)、Vd(2)、…、Vd(N)。而且，数据信号供给电路70对与第1、第2、…、第N组对应的多路分配器DM分别供给数据信号Vd(1)、Vd(2)、…、Vd(N)。多路分配器DM根据来自控制电路3的控制信号Sel以及控制信号/Sel而接通/断开，并按顺序向构成各组的三列数据传输线26供给数据信号。
图3是位于显示部100内的各子像素的像素电路110的电路图。如图3中例示的那样，像素电路110构成为包括发光元件45、驱动晶体管Tdr、写入控制晶体管Twr、电容元件C、发光控制晶体管Tel以及补偿晶体管Tcmp。此外，在本实施方式中，虽然将像素电路110的各晶体管(Tdr、Tel、Twr、Tcmp)设为P沟道型，但也能够利用N沟道型的晶体管。
发光元件45是使包括有机EL材料(OLED)的发光层的发光功能层46夹在第一电极(阳极)E1与第二电极(阴极)E2之间的电光学元件。第一电极E1按每个像素电路110分别独立地形成，第二电极E2遍及多个像素电路110连续。如从图3理解的那样，发光元件45被配置在将作为第四导电层的第一电源导电体(以下，作为电源配线)41与第二电源导电体42连结的路径上。对电源配线41供给高位侧的电源电位Vel。对第二电源导电体42供给低位侧的电源电位(例如接地电位)Vct。本实施方式的像素电路110能够通过所谓的耦合驱动方式、所谓的电流编程方式的任一种方式驱动。首先，对基于耦合驱动方式的驱动进行说明。
发光控制晶体管Tel作为对驱动晶体管Tdr的一对电流端中的另一方(漏极或者源极)与发光元件45的第一电极E1的导通状态(导通/非导通)进行控制的开关发挥作用。驱动晶体管Tdr生成与自身的栅极-源极间的电压对应的电流量的驱动电流。在发光控制晶体管Tel被控制为导通状态的状态下，驱动电流从驱动晶体管Tdr经由发光控制晶体管Tel供给给发光元件45，由此发光元件45以与驱动电流的电流量对应的亮度发光。另外，在发光控制晶体管Tel被控制为截止状态的状态下，针对发光元件45的驱动电流的供给被切断，由此发光元件45熄灭。发光控制晶体管Tel的栅极与控制线28连接。
补偿晶体管Tcmp具有对驱动晶体管Tdr的阈值电压的变动进行补偿的功能。在发光控制晶体管Tel为截止状态、写入控制晶体管Twr以及驱动晶体管Tdr被控制为导通状态的状态下，进行如下那样的动作。若补偿晶体管Tcmp被控制为导通状态，则驱动晶体管Tdr的栅极电位与漏极或者源极电位相等，驱动晶体管Tdr成为二极管连接。因此，在驱动晶体管Tdr中流动的电流对栅极节点以及数据传输线26进行充电。详细而言，电流按照电源配线41→驱动晶体管Tdr→补偿晶体管Tcmp→数据传输线26这个路径流动。因此，通过将驱动晶体管Tdr控制为导通状态而处于相互连接状态的数据传输线26以及栅极节点从初始状态的电位开始上升。但是，若将驱动晶体管Tdr的阈值电压设为|Vth|，则在上述路径流动的电流随着栅极节点越接近电位(Vel-|Vth|)而难以流动。其结果是，直至使补偿晶体管Tcmp成为截止状态的补偿期间的结束为止，数据传输线26以及栅极节点在电位(Vel-|Vth|)饱和。因此，电容元件C直至使补偿晶体管Tcmp成为截止状态的补偿期间的结束为止保持驱动晶体管Tdr的阈值电压|Vth|。
在本实施方式中，在水平扫描期间内具有补偿期间与写入期间，扫描线驱动电路6通过向各扫描线22供给扫描信号而依次在每个水平扫描期间选择多条扫描线22的每一条。与扫描线驱动电路6所选择的扫描线22对应的各像素电路110的写入控制晶体管Twr转变为导通状态。因此，各像素电路110的驱动晶体管Tdr也转变为导通状态。另外，扫描线驱动电路6通过向各控制线27供给控制信号而依次在每个补偿期间选择多条控制线27的每一条。与扫描线驱动电路6所选择的控制线27对应的各像素电路110的补偿晶体管Tcmp转变为导通状态。而且，电容元件C直至补偿晶体管Tcmp成为截止状态的补偿期间的结束为止保持驱动晶体管Tdr的阈值电压|Vth|。若通过扫描线驱动电路6向各控制线27供给控制信号而将各像素电路110的补偿晶体管Tcmp控制为截止状态，则从数据传输线26至驱动晶体管Tdr的栅极节点为止的路径变为浮置状态。但是，被电容元件C维持为(Vel-|Vth|)。接下来，数据传输线驱动电路5在每个写入期间对电容元件Cref并列地供给与按每个像素电路110指定从外部电路供给的图像信号的灰度对应的灰度电位(数据信号)。而且，灰度电位使用电容元件Cref使电平移位，该电位经由数据传输线26和写入控制晶体管Twr被供给给各像素电路110的驱动晶体管Tdr的栅极。在电容元件C中补偿驱动晶体管Tdr的阈值电压|Vth|并且保持与灰度电位对应的电压。另一方面，若写入期间中的扫描线22的选择结束，则扫描线驱动电路6通过向各控制线28供给控制信号而将与该控制线28对应的各像素电路110的发光控制晶体管Tel控制为导通状态。因此，与紧接之前的写入期间被电容元件C保持的电压对应的驱动电流从驱动晶体管Tdr经由发光控制晶体管Tel被供给给发光元件45。如以上那样，各发光元件45以与灰度电位对应的亮度发光，从而图像信号所指定的任意图像被显示于显示部100。而且，从驱动晶体管Tdr向发光元件45供给的驱动电流抵消阈值电压的影响，所以即使驱动晶体管Tdr的阈值电压在每个像素电路110有偏差，也可补偿该偏差。另外，由于与灰度电平对应的电流被供给给发光元件45，所以抑制损害显示画面的一致性那样的显示不均的产生，其结果是，能够进行高品质的显示。
接下来，参照图4对基于电流编程方式的驱动进行说明。若扫描线22的扫描信号变为L电平，则写入控制晶体管Twr成为导通状态。另外，若控制线27的控制信号变为L电平，则补偿晶体管Tcmp成为导通状态。因此，驱动晶体管Tdr同栅极电位和与发光控制晶体管Tel的连接侧的源极电位或者漏极电位相等，从而作为二极管发挥作用。而且，若数据传输线26的数据信号变为L电平，则电流Idata按照电源配线41→驱动晶体管Tdr→补偿晶体管Tcmp→数据传输线26这个路径流动。另外，此时，与驱动晶体管Tdr的栅极节点的电位对应的电荷被积蓄于电容元件C。
若控制线27的控制信号变为H电平，则补偿晶体管Tcmp成为截止状态。此时，电容元件C的两端的电压保持为流动电流Idata时的电压。若控制线28的控制信号成为L电平，则发光控制晶体管Tel成为导通状态，在驱动晶体管Tdr的源极·漏极间流动与栅极电压对应的电流Ioled。详细而言，该电流按照电源配线41→驱动晶体管Tdr→发光控制晶体管Tel→发光元件45这个路径流动。
这里，在发光元件45中流动的电流Ioled由驱动晶体管Tdr的栅极节点和与电源配线41的连接侧的漏极节点或者与源极节点之间的电压规定。该电压是在根据L电平的扫描信号而电流Idata流到数据传输线26时被电容元件C保持的电压。因此，在控制线28的控制信号变成L电平时，在发光元件45中流动的电流Ioled与紧接之前流动的电流Idata大致一致。这样，在电流编程方式的驱动的情况下，根据电流Idata来规定发光亮度。此外，扫描线22为与控制线27不同的配线，但也可以将扫描线22和控制线27设为一条配线。
以下对第一实施方式的电光学装置1的具体的构造进行详述。此外，在以下的说明所参照的各附图中，为了便于说明，使各要素的尺寸、比例尺与实际的电光学装置1不同。图5是与包括图7～图11的I-I’线的剖面对应的剖视图。图6是与包括图7～图11的II-II’线的剖面对应的剖视图。图7～图11是着眼于一像素单位的两个像素来对形成电光学装置1的各要素的各阶段中的基板10的表面的样子进行图示的俯视图。此外，图7～图11是俯视图，但从使各要素的视觉上的掌握容易化的观点来看，对与图5以及图6共同的各要素附加与图5以及图6相同样式的阴影线。
如从图5、图6以及图7理解的那样，在由硅等半导体材料形成的基板10的表面上形成像素电路110的各晶体管Tdr、Twr、Tel、Tcmp的有源区域10A(源极/漏极区域)。在有源区域10A注入离子。像素电路110的各晶体管Tdr、Twr、Tel、Tcmp的活性层存在于源极区域与漏极区域之间，被注入与有源区域10A不同种类的离子，但为了方便，与有源区域10A一体地记载。另外，在本实施方式中，在构成电容元件C的区域中也形成有源区域10A，在有源区域10A注入杂质并与电源连接。而且，构成将有源区域10A作为一个电极、将隔着绝缘层形成的电容电极作为另一个电极的所谓的MOS电容。另外，构成电容元件C的区域中的有源区域10A也作为电源电位部发挥作用。如从图7理解的那样，补偿晶体管Tcmp的有源区域10A在设置有导通孔HA1的部分与写入控制晶体管Twr的有源区域10A连接。因此，补偿晶体管Tcmp的电流端也作为写入控制晶体管Twr的电流端发挥作用。如从图5以及图6理解的那样，形成有有源区域10A的基板10的表面被绝缘膜L0(栅极绝缘膜)覆盖，各晶体管的栅极层G(Gdr、Gwr、Gel、Gcmp)形成于绝缘膜L0的面上。各晶体管的栅极层G隔着绝缘膜L0与活性层对置。另外，如图7所例示的那样，驱动晶体管Tdr的栅极层Gdr延伸到形成在构成电容元件C的区域的有源区域10A而形成，构成下部电容电极层CA1。
另外，在本实施方式中，如图7所示，G(绿)、R(红)、B(蓝)的各子像素中的多个晶体管Tdr、Twr、Tel、Tcmp被配置在行方向(X方向)的宽度比列方向的宽度窄的像素电路区域的内部。此外，在图7～图11中，将B(蓝)的各子像素中的多个晶体管表示为Btr。另外，将R(红)的各子像素中的多个晶体管表示为Rtr。并且，将G(绿)的各子像素中的多个晶体管表示为Gtr。
图7中用虚线示出的矩形的区域表示一像素单位中的晶体管的配置区域R1。在本实施方式中，将通过晶体管的有源区域10A的边的假想线、即通过位于行方向(X方向)中的最靠一方向侧(在图7中为左侧)的驱动晶体管Tdr的有源区域10A的边的假想线设为第一假想线L1。另外，将通过位于行方向(X方向)中的最靠另一方向侧(在图7中为右侧)的电容元件C的有源区域10A的边的假想线设为第二假想线L2。
另外，在本实施方式中，将通过位于列方向(Y方向)中的最靠一方向侧(在图7中为上侧)的发光控制晶体管Tel的有源区域10A的边的假想线设为第三假想线L3。并且，将通过位于列方向(Y方向)中的最靠另一方向侧(在图7中为下侧)的驱动晶体管Tdr的有源区域10A的边的假想线设为第四假想线L4。
在本实施方式中，将一像素单位中的晶体管的配置区域R1规定为由这些假想线、即第一假想线L1、第二假想线L2、第三假想线L3以及第四假想线L4包围的区域。
如从图5以及图6理解的那样，在形成有各晶体管的栅极层G以及下部电容电极层CA1的绝缘膜L0的面上形成交替层叠了多个绝缘层L(LA～LE)和多个导电层(配线层)而成的多层配线层。各绝缘层L例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。此外，在以下的说明中，将通过导电层(单层或者多层)的选择性的除去而在同一工序中一并形成多个要素的关系记载为“由同层形成”。
绝缘层LA形成于形成有各晶体管的栅极层G的绝缘膜L0的面上。如从图5、图6以及图8理解的那样，在绝缘层LA的面上由同层形成上部电容电极层CA2、CA3、CA4以及多个中继电极QB(QB2、QB3、QB4、QB5、QB6、QB7)。如从图5～图8理解的那样，上部电容电极层CA2经由贯通绝缘层LA和绝缘膜L0的导通孔HA5与形成驱动晶体管Tdr的源极区域或者漏极区域的有源区域10A导通。在上部电容电极层CA2中，以俯视时包围驱动晶体管Tdr的栅极层Gdr的一部分和形成有下部电容电极层CA1的区域的方式形成开口部50。
在开口部50中，与上部电容电极层CA2同层地形成上部电容电极层CA3和上部电容电极层CA4。在上部电容电极层CA3形成开口部52，上部电容电极层CA4形成于开口部52内。换句话说，上部电容电极层CA2和上部电容电极层CA3相互分离地形成并电绝缘，上部电容电极层CA3和上部电容电极层CA4相互分离地形成并电绝缘。上部电容电极层CA3也作为将驱动晶体管Tdr的栅极层Gdr和写入控制晶体管Twr的漏极区域或者源极区域连接的配线层发挥作用。即，如从图5、图6以及图8理解的那样，经由贯通绝缘层LA和绝缘膜L0的导通孔HA2与写入控制晶体管Twr的有源区域10A导通，并且经由绝缘层LA的导通孔HB2与驱动晶体管Tdr的栅极层Gdr导通。
在驱动晶体管Tdr与补偿晶体管Tcmp以及发光控制晶体管Tel的导通部，与上部电容电极层CA2同层地形成中继电极QB4。在补偿晶体管Tcmp与写入控制晶体管Twr的导通部，与上部电容电极层CA2同层地形成中继电极QB3。在补偿晶体管Tcmp的栅极层Gcmp的导通部，与上部电容电极层CA2同层地形成中继电极QB5。在写入控制晶体管Twr的栅极层Gwr的导通部，与上部电容电极层CA2同层地形成中继电极QB2。在发光控制晶体管Tel与作为像素电极的第一电极E1的导通部，与上部电容电极层CA2同层地形成中继电极QB6。另外，在发光控制晶体管Tel的栅极层Gel的导通部，与上部电容电极层CA2同层地形成中继电极QB6。
如从图6以及图8理解的那样，中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA6与形成驱动晶体管Tdr的漏极区域或者源极区域的有源区域10A导通。另外，中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA7与形成补偿晶体管Tcmp的漏极区域或者源极区域的有源区域10A导通。并且，中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA8与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。中继电极QB2经由贯通绝缘层LA的导通孔HB1与写入控制晶体管Twr的栅极层Gwr导通。中继电极QB3经由贯通绝缘层LA和绝缘膜L0的导通孔HA1与形成写入控制晶体管Twr的源极区域或者漏极区域以及形成补偿晶体管Tcmp的源极区域或者漏极区域的有源区域10A导通。中继电极QB5经由贯通绝缘层LA的导通孔HB3与补偿晶体管Tcmp的栅极层Gcmp导通。中继电极QB6经由贯通绝缘膜L0和绝缘层LA的导通孔HA9与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。中继电极QB7经由贯通绝缘层LA的导通孔HB4与发光控制晶体管Tel的栅极层Gel导通。
绝缘层LB形成于形成有上部电容电极层CA2、上部电容电极层CA3、上部电容电极层CA4以及多个中继电极QB(QB2、QB3、QB4、QB5、QB6、QB7)的绝缘层LA的面上。如从图5、图6以及图9理解的那样，在绝缘层LB的面上由同层形成作为第四导电层的电源配线41、扫描线22、补偿晶体管Tcmp的控制线27以及多个中继电极QC(QC1、QC3)。电源配线41经由多层配线层内的配线(图示省略)与供给高位侧的电源电位Vel的安装端子导通。此外，电源配线41形成于显示部100的显示区域(图示省略)内。另外，虽然省略图示，但在显示区域的周边区域内形成其它电源配线。该电源配线经由多层配线层内的配线(图示省略)与供给低位侧的电源电位Vct的安装端子导通。电源配线41以及供给低位侧的电源电位Vct的电源配线例如由含有银、铝的导电材料例如形成为100nm左右的膜厚。
电源配线41如前述那样是供给高位侧的电源电位Vel的电源配线，如从图9理解的那样，在各像素中覆盖上部电容电极层CA2的开口部50及其周围的上部电容电极层CA2。电源配线41还延伸到列方向(Y方向)上相邻的像素电路110的中继电极QC3的位置而形成。在与该相邻的像素电路110的连续部形成开口部53，并被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QC3的导通部)。另外，电源配线41是在行方向(X方向)上相邻的像素电路110间无间隙地连续形成的图案。
如从图6以及图9理解的那样，形成在显示区域内的电源配线41经由按照每个像素电路110形成于绝缘层LB的导通孔HC3以及HC13与上部电容电极层CA2导通。另外，电源配线41经由按照每个像素电路110形成于绝缘层LB的导通孔HC5、HC6与上部电容电极层CA2导通。因此，如从图6、图7～图9理解的那样，电源配线41经由上部电容电极层CA2和贯通绝缘膜L0和绝缘层LA的导通孔HA3、HA4与形成于构成电容元件C的区域的有源区域10A导通。并且，如从图6、图8以及图9理解的那样，电源配线41经由按照每个像素电路110形成于绝缘层LB的导通孔HC7与上部电容电极层CA2导通。因此，如从图6、图7～图9理解的那样，电源配线41经由上部电容电极层CA2和贯通绝缘膜L0和绝缘层LA的导通孔HC7与形成驱动晶体管Tdr的源极区域或者漏极区域的有源区域10A导通。即，上部电容电极层CA2也作为将驱动晶体管Tdr的源极区域或者漏极区域和电源配线41连接的配线层发挥作用。如从图8以及图9理解的那样，电源配线41经由按照每个像素电路110形成于绝缘层LB的导通孔HC4、HC8与上部电容电极层CA4导通。
如从图8以及图9理解的那样，扫描线22经由按照每个像素电路110形成在绝缘层LB的导通孔HC2与中继电极QB2导通。因此，如从图7～图9理解的那样，扫描线22经由中继电极QB2和贯通绝缘层LA的导通孔HB1与写入控制晶体管Twr的栅极层Gwr导通。如从图9理解的那样，扫描线22遍及多个像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LB与上部电容电极层CA2和中继电极QB4电绝缘。
如从图8以及图9理解的那样，作为第五导电层的控制线27经由按照每个像素电路110形成在绝缘层LB的导通孔HC10与中继电极QB5导通。因此，如从图7～图9理解的那样，控制线27经由中继电极QB5和贯通绝缘层LA的导通孔HB3与补偿晶体管Tcmp的栅极层Gcmp导通。如从图9理解的那样，控制线27遍及像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LB与上部电容电极层CA2和中继电极QB4电绝缘。
如从图8以及图9理解的那样，作为第五导电层的控制线28经由按照每个像素电路110形成在绝缘层LB的导通孔HC12与中继电极QB7导通。因此，如从图7～图9理解的那样，控制线28经由中继电极QB7和贯通绝缘层LA的导通孔HB4与发光控制晶体管Tel的栅极层Gel导通。如从图9理解的那样，控制线28遍及多个像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LB与上部电容电极层CA2和中继电极QB4电绝缘。
如从图9理解的那样，中继电极QC3经由按照每个像素电路110形成在绝缘层LB的导通孔HC11与中继电极QB6导通。因此，如从图7～图9理解的那样，中继电极QC3经由中继电极QB6和贯通绝缘膜L0和绝缘层LA的导通孔HA9与发光控制晶体管Tel的有源区域10A导通。
如从图9理解的那样，中继电极QC1经由按照每个像素电路110形成在绝缘层LB的导通孔HC1与中继电极QB3导通。因此，如从图7～图9理解的那样，中继电极QC1经由中继电极QB3和贯通绝缘膜L0以及绝缘层LA的导通孔HA1与形成写入控制晶体管Twr的漏极区域或者源极区域的有源区域10A导通。同样地，中继电极QC1经由中继电极QB3和贯通绝缘膜L0以及绝缘层LA的导通孔HA1与形成补偿晶体管Tcmp的漏极区域或者源极区域的有源区域10A导通。
绝缘层LC形成于形成有电源配线41、扫描线22、控制线27、控制线28以及中继电极QC1、QC3的绝缘层LB的面上。如从图5、图6以及图10理解的那样，在绝缘层LC的面上，由同层形成数据传输线26以及作为第五导电层的中继电极QD1、QD2、QD3。数据传输线26遍及多个像素电路110在列方向(Y方向)上呈直线状地延伸，并通过绝缘层LC与扫描线22、控制线27、控制线28以及电源配线41电绝缘。具体而言，如从图9以及图10理解的那样，数据传输线26经由按照每个像素电路110形成在绝缘层LC的导通孔HD1与中继电极QC1导通。因此，如从图7～图10理解的那样，数据传输线26经由中继电极QC1、贯通绝缘层LB的导通孔HC1、中继电极QB3以及贯通绝缘膜L0和绝缘层LA的导通孔HA1与有源区域10A导通。该有源区域10A是连结写入控制晶体管Twr以及补偿晶体管Tcmp的有源区域10A。另外，数据传输线26形成为通过中继电极QC1、扫描线22、控制线27、控制线28以及电源配线41的上层的位置。因此，沿写入控制晶体管Twr的沟道长度的方向(列方向(Y方向))延伸，并且在俯视时经由扫描线22、控制线27、控制线28以及电源配线41与写入控制晶体管Twr重叠。
如从图5、图6以及图10理解的那样，中继电极QD1经由贯通绝缘层LC的导通孔HD3与B(蓝)的显示色的子像素中的中继电极QC3导通。因此，中继电极QD1经由导通孔HD3、中继电极QC3、导通孔HC11、中继电极QB6以及导通孔HA9与B(蓝)的显示色的子像素中的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
如从图5、图6以及图10理解的那样，中继电极QD2经由贯通绝缘层LC的导通孔HD3与R(红)的显示色的子像素中的中继电极QC3导通。因此，中继电极QD2经由导通孔HD3、中继电极QC3、导通孔HC11、中继电极QB6以及导通孔HA9与R(红)的显示色的子像素中的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
如从图5、图6以及图10理解的那样，中继电极QD3经由贯通绝缘层LC的导通孔HD3与G(绿)的显示色的子像素中的中继电极QC3导通。因此，中继电极QD3经由导通孔HD3、中继电极QC3、导通孔HC11、中继电极QB6以及导通孔HA9与G(绿)的显示色的子像素中的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
绝缘层LD形成于形成有数据传输线26以及多个中继电极QD(QD1、QD2、QD3)的绝缘层LC的面上。如从图5、图6以及图11理解的那样，在绝缘层LD的面上形成作为第三导电层的反射层43R、43G、43B。反射层43R是R(红)的显示色的子像素中的反射层。反射层43G是G(绿)的显示色的子像素中的反射层。反射层43B是B(蓝)的显示色的子像素中的反射层，如从图11理解的那样，以俯视时与各种颜色的子像素的驱动晶体管Tdr重叠的方式沿行方向(X方向)配置。因此，反射层43B以俯视时与B(蓝)的子像素的驱动晶体管Tdr、R(红)的子像素的驱动晶体管Tdr以及G(绿)的子像素的驱动晶体管Tdr、即构成应显示的彩色图像的一像素单位的三个驱动晶体管Tdr重叠的方式沿行方向(X方向)配置。
反射层43R经由贯通绝缘层LD的导通孔HE2与中继电极QD2导通。换句话说，反射层43R经由导通孔HE2、中继电极QD2、导通孔HD3、中继电极QC3、导通孔HC11、中继电极QB6以及导通孔HA9与R(红)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
反射层43G经由贯通绝缘层LD的导通孔HE3与中继电极QD3导通。换句话说，反射层43G经由导通孔HE3、中继电极QD3、导通孔HD3、中继电极QC3、导通孔HC11、中继电极QB6以及导通孔HA6与G(绿)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
反射层43B经由贯通绝缘层LD的导通孔HE1与中继电极QD1导通。换句话说，反射层43B经由导通孔HE1、中继电极QD1、导通孔HD3、中继电极QC3、导通孔HC11、中继电极QB6以及导通孔HA9与B(蓝)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
此外，如图11所示，以俯视时按照反射层43R、43G、43B的顺序设置反射层，与这些反射层43R、43G、43B重叠的各种颜色的子像素的多个晶体管成为一像素单位的像素中的多个晶体管。因此，反射层43B在列方向(Y方向)上与后一个的一像素单位的像素中的B(蓝)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
反射层43R、43G、43B例如由含有银、铝的光反射性的导电材料例如形成为100nm左右的膜厚。如图11所示，反射层43R、43G、43B被配置为俯视时与各种颜色的子像素的晶体管重叠。因此，有通过反射层43B、43R、43G防止外光的侵入、能够防止由光照射所引起的各晶体管的电流泄漏这些优点。
另外，在本实施方式中，各种颜色的子像素中的多个晶体管沿列方向(Y方向)配置，但各种颜色的子像素中的反射层43R、43G、43B沿行方向(X方向)配置。因此，能够使扫描线22在各种颜色的子像素的写入控制晶体管Twr中共用化，并且使各种颜色的子像素的显示区域在行方向(X方向)上形成为长方形的形式。
图11中用点划线示出的矩形的区域表示一像素单位中的作为第三导电层的反射层43R、43G、43B的配置区域R2。在本实施方式中，将通过反射层43R、43G、43B的边的假想线、即通过位于行方向(X方向)中的最靠一方向侧(在图11中为左侧)的反射层43R、43G、43B的边的假想线设为第五假想线L5。另外，将通过位于行方向(X方向)中的最靠另一方向侧(在图11中为右侧)的反射层43R、43G、43B的边的假想线设为第六假想线L6。
另外，在本实施方式中，将通过位于列方向(Y方向)中的最靠一方向侧(在图11中为上侧)的反射层43R、43G、43B的边的假想线设为第七假想线L7。并且，将通过位于列方向(Y方向)中的最靠另一方向侧(在图7中为下侧)的反射层43R、43G、43B的边的假想线设为第八假想线L8。
在本实施方式中，将一像素单位中的反射层43R、43G、43B的配置区域R2规定为由这些假想线、即第五假想线L5、第六假想线L6、第七假想线L7以及第八假想线L8包围的区域。
绝缘层LE形成于形成有反射层43R、43G、43B的绝缘层LD的面上。如图5所例示的那样，在绝缘层LE的表面形成中继电极QE1。
中继电极QE1经由贯通绝缘层LE的导通孔HF1与反射层43R、43G、43B导通。中继电极QE1是构成像素电极导通部的中继电极之一，如从图5～图11理解的那样，经由反射层43R、43G、43B、多个中继电极以及多个导通孔与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
如从图5以及图6理解的那样，在形成有中继电极QE1的绝缘层LE的面上形成光路调整层60。光路调整层60是规定各像素电路110的共振结构的共振波长(即显示色)的透光性的膜体。在显示色相同的像素中，共振结构的共振波长大致相同，在显示色不同的像素中，共振结构的共振波长不同。在本实施方式中，如图6所示，在R(红)的显示色的子像素中，光路调整层60形成为2层。另外，在G(绿)的显示色的子像素中，光路调整层60形成为一层。而且，在B(蓝)的显示色的子像素中未形成光路调整层60。
如图5以及图6所例示的那样，在光路调整层60的面上形成各种颜色的每个子像素的第一电极E1。第一电极E1例如由ITO(Indium Tin Oxide：铟锡氧化物)等透光性的导电材料形成。如参照图3以及图4前述的那样，第一电极E1是作为发光元件45的阳极发挥作用的大致矩形状的电极(像素电极)。如从图5以及图6理解的那样，第一电极E1经由形成在光路调整层60的导通孔HG1与中继电极QE1导通。因此，如从图5以及图6理解的那样，第一电极E1经由光路调整层60、反射层43R、43G、43B、多个中继电极以及多个导通孔与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
如图5以及图6所例示的那样，在形成有第一电极E1的光路调整层60的面上遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。通过像素定义层65形成有与各显示色的子像素中的第一电极E1对应的开口部。
对于开口部的大小而言，B(蓝)色的子像素的开口部的大小最大，G(绿)色的子像素的开口部其次大。而且，R(红)色的子像素的开口部最小。但是，也可以使显示色不同的两个子像素的开口部的大小相等，剩下的一个子像素的开口部最大。并且，也可以使各种颜色的子像素的开口部的大小相等。
开口部在列方向(Y方向)上，按照B(蓝)色、G(绿)色以及R(红)色的子像素的顺序以共同的间距排列。另外，相同颜色的子像素的开口部遍及行方向(X方向)以共同的间距排列。
如图5以及图6所示，在第一电极E1的上层层叠发光功能层46、第二电极E2以及密封体47，在形成有以上的各要素的基板10的表面例如用粘合剂接合密封基板(图示省略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，在密封基板的表面或者密封体47的表面按照子像素的每个像素电路形成彩色滤光片。作为彩色滤光片，使用B(蓝)色的彩色滤光片CFB、G(绿)色的彩色滤光片CFG以及R(红)色的彩色滤光片CFR。
如以上说明的那样，在本实施方式中，各种颜色的子像素中的多个晶体管被配置于行方向(X方向)的宽度比列方向(Y方向)的宽度窄的像素电路区域的内部，所以能够使扫描线22在各种颜色的子像素的写入控制晶体管Twr中共用化，而不使一水平扫描期间中选择的扫描线22的数量增加。其结果是，能够防止一水平扫描期间中的各扫描线22的选择时间变短，并能够可靠地从数据传输线26向第一电极E1写入数据。
在本实施方式中，如图11所示，一像素单位中的多个晶体管的配置区域R1的中心位置CT1和一像素单位中的反射层43R、43G、43B的配置区域R2的中心位置CT2不同。
反射层43R、43G、43B的大小根据由像素定义层65规定的开口部的大小来决定，从而成为有限制的大小。为了使用这样的有限制的大小的反射层43R、43G、43B来可靠地防止从发光功能层46向晶体管的光的照射，需要使反射层43R、43G、43B的位置移动至适当的位置。
因此，在本实施方式中，通过使多个晶体管的配置区域R1的中心位置CT1和反射层43R、43G、43B的配置区域R2的中心位置CT2不同，由此通过反射层43R、43G、43B可靠地防止从发光功能层46向晶体管的光的照射。换句话说，各种颜色的子像素中的反射层43B、43G、43R以与各种颜色的子像素中的晶体管重叠的方式沿行方向(X方向)配置。因此，能够防止来自发光功能层46的光照射到晶体管，不使晶体管的特性变化。
特别是，面积最大的蓝色的子像素中的反射层43B被配置为与各种颜色的子像素中的驱动晶体管Tdr重叠。因此，可靠地防止来自发光功能层46的光对给精细的灰度显示造成影响的驱动晶体管Tdr的照射，防止驱动晶体管Tdr的特性的变化，能够进行准确的灰度显示。
另外，在本实施方式中，在反射层43R、43G、43B与和反射层43R、43G、43B重叠的晶体管之间设置有以俯视时与晶体管重叠的方式在行方向(X方向)上延伸的电源配线41。因此，来自发光功能层46的光不仅被反射层43B遮挡，也被面积与其它配线相比比较大的电源配线41遮挡，从而能够更进一步可靠地防止照射到驱动晶体管Tdr。因此，更进一步可靠地防止来自发光功能层46的光对给精细的灰度显示造成影响的驱动晶体管Tdr的照射，防止驱动晶体管Tdr的特性的变化，能够进行准确的灰度显示。
在本实施方式中，规定反射层43R、43G、43B的配置区域R2的第七假想线L7和第八假想线L8在俯视时位于电源配线41之上。因此，在俯视时，反射层43R与电源配线41的间隙以及反射层43B与电源配线41的间隙消失，从而能够更进一步可靠地防止来自发光功能层46的光对晶体管的照射。此外，在本实施方式中，由于反射层43R和反射层43B这两方是俯视时与电源配线41重叠的方式，由此，第七假想线L7和第八假想线L8这两方位于电源配线41之上。但是，本发明并不限定于这样的结构，根据电源配线41的配置的方式而第七假想线L7或者第八假想线L8的任一假想线位于电源配线41之上即可。
在本实施方式中，如图11所示，反射层43R的边中的、列方向(Y方向)的另一侧(在图11中为下侧)的边43R-BL和反射层43G的边中的、列方向(Y方向)的一侧(在图11中为上侧)的边43G-TL在列方向(Y方向)上对置。而且，边43R-BL和边43G-TL在俯视时位于控制线27之上。
同样地，如图11所示，反射层43G的边中的、列方向(Y方向)的另一侧(在图11中为下侧)的边43G-BL和反射层43B的边中的、列方向(Y方向)的一侧(在图11中为上侧)的边43B-TL在列方向(Y方向)上对置。而且，边43G-BL和边43B-TL在俯视时位于扫描线22之上。
如以上那样，在本实施方式中，在列方向(Y方向)上对置的反射层43R、43G、43B的边43R-BL、43G-TL、43G-BL、43B-TL在俯视时位于控制线27和扫描线22之上。因此，在俯视时，反射层43R和反射层43G与控制线27的间隙以及反射层43G和反射层43B与扫描线22的间隙消失，从而能够更进一步可靠地防止来自发光功能层46的光对晶体管的照射。
在本实施方式中，反射层43R、43G、43B的在列方向上对置的边成为在俯视时位于控制线27以及扫描线22之上的构成。但是，本发明并不限定于这样的结构，列方向上相邻的至少两个反射层中的在列方向对置的边在俯视时位于控制线或者扫描线22之上即可。控制线不仅是控制线27，也可以是控制线28。
在本实施方式中，规定反射层43R、43G、43B的配置区域R2的第二假想线L2在俯视时位于数据传输线26之上。因此，在俯视时，反射层43R、43G、43B与数据传输线26的间隙消失，从而能够更进一步可靠地防止来自发光功能层46的光对晶体管的照射。俯视时位于数据传输线26之上的假想线可以是规定反射层43R、43G、43B的配置区域R2的第一假想线L1，也可以是第二假想线L2和第一假想线L1这两方。
另外，在本实施方式中，沿列方向(Y方向)配置各种颜色的子像素中的多个晶体管，并且各种颜色的子像素中的反射层43B、43G、43R沿行方向(X方向)配置。因此，即使在设计成电光学装置1的主光线较大地倾斜的方向成为行方向(X方向)的情况下，也能够不增加扫描线22的数量而在显示面的行方向(X方向)上排列相同颜色的子像素。其结果是，提供一种即使从斜向观察显示面而关于行方向(X方向)也几乎不产生色差的电光学装置1。
此外，在上述的实施方式中，如从图11理解的那样，对于反射层的面积而言，反射层43B的面积最大，反射层43G的面积其次大。而且，反射层43R的面积最小。
但是，本发明并不限定于这样的结构，例如，也可以如图12所示，使反射层43B、反射层43G以及反射层43R的面积相等。在图12示出的例子中，通过这样构成，反射层43B整体在俯视时与电源配线41重叠。
此外，在图12中，反射层43B的行方向(X方向)上的一方向侧(左侧)的边看起来从电源配线41的行方向(X方向)上的一方向侧(左侧)的边伸出。然而，电源配线41如上述那样在行方向(X方向)上遍及多个一像素单位连续地形成，所以实际上反射层43B整体在俯视时与电源配线41重叠。
这样，反射层43B整体在俯视时与电源配线41重叠，由此反射层43B和电源配线41的俯视时的间隙消失，能够通过反射层43B与电源配线41可靠地防止来自发光功能层46的光对晶体管的照射。
此外，在俯视时，其整体与电源配线41重叠的反射层至少存在一个即可，也可以是反射层43B以外的反射层。因此，反射层43R、43G、43B的所有反射层整体也可以在俯视时与电源配线41重叠。
第二实施方式
接下来，参照图13～图22对本发明的第二实施方式进行说明。图13是与第一实施方式的图3或者图4对应的电路图。
在第一实施方式中，对像素电路110包括四个晶体管的结构进行了说明，但在本实施方式中，在像素电路110包括五个晶体管。另外，在本实施方式中，数据传输线包括第一数据传输线和第二数据传输线。
参照图13对本实施方式中的像素电路110进行说明。如图13所示，在第一数据传输线26-1电连接有传输电容133的第一电极133-1以及屏蔽电容134的第二电极134-2。
另外，传输电容133的第二电极133-2和初始化晶体管Tfix的源极或者漏极与第二数据传输线26-2电连接。
经由第一数据传输线26-1以及第二数据传输线26-2对像素电路110供给与指定灰度对应的灰度电位。
在本实施方式中，在一个子像素中使用一条第二数据传输线26-2。但是，本发明并不限定于这样的结构，也可以在多个子像素中共用一条第二数据传输线26-2。此时，多个子像素也可以共用一条第二数据传输线26-2、一个传输电容133以及初始化晶体管Tfix。
在初始化晶体管Tfix的漏极或者源极连接供给初始电位Vini的供电线17。另外，对第一数据传输线26-1供给对第一数据传输线26-1进行初始化的电压Vref。电压Vref也可以与初始电位Vini相同。
写入控制晶体管Twr与扫描线22电连接，源极或者漏极的一方与第二数据传输线26-2电连接。另外，写入控制晶体管Twr的源极或者漏极的另一方分别与驱动晶体管Tdr的栅极以及像素电容132的一个电极电连接。即，写入控制晶体管Twr电连接在驱动晶体管Tdr的栅极与传输电容133的第二电极133-2之间。而且，写入控制晶体管Twr作为对驱动晶体管Tdr的栅极与连接于第二数据传输线26-2的传输电容133的第二电极133-2之间的电连接进行控制的晶体管发挥作用。
对于驱动晶体管Tdr而言，其源极与电源配线41电连接，其漏极与补偿晶体管Tcmp的源极或者漏极的一方以及发光控制晶体管Tel的源极电连接。
这里，对电源配线41供电像素电路110中成为电源的高位侧的电位Vel。该驱动晶体管Tdr作为使与驱动晶体管Tdr的栅极以及源极间的电压对应的电流流动的驱动晶体管发挥作用。
补偿晶体管Tcmp的栅极与控制线143电连接，并被供给控制信号Scmp。该补偿晶体管Tcmp作为对驱动晶体管Tdr的栅极与漏极之间的电连接进行控制的开关晶体管发挥作用。因此，补偿晶体管Tcmp是用于经由写入控制晶体管Twr使驱动晶体管Tdr的栅极以及漏极之间导通的晶体管。此外，在补偿晶体管Tcmp的源极和漏极的一方与驱动晶体管Tdr的栅极之间连接有写入控制晶体管Twr。但是，也可解释为补偿晶体管Tcmp的源极和漏极的一方与驱动晶体管Tdr的栅极电连接。
发光控制晶体管Tel的栅极与控制线144电连接，并被供给控制信号Sel。另外，发光控制晶体管Tel的源极或者漏极与驱动晶体管Tdr和补偿晶体管Tcmp的源极或者漏极电连接。并且，发光控制晶体管Tel的源极或者漏极与发光元件45的第一电极E1电连接。该发光控制晶体管Tel作为对驱动晶体管Tdr的源极或者漏极与发光元件45的第一电极E1之间的电连接进行控制的开关晶体管发挥作用。作为发光元件45，在本实施方式中也使用OLED。
初始化晶体管Tfix的栅极与控制线146电连接，并被供给控制信号Sfix。另外，对于初始化晶体管Tfix而言，源极或者漏极的一方与第二数据传输线26-2电连接，且经由第二数据传输线26-2与传输电容133的第二电极133-2以及写入控制晶体管Twr的源极或者漏极的另一方电连接。另外，初始化晶体管Tfix的源极或者漏极的另一方与供电线17电连接。
该初始化晶体管Tfix主要作为对第二数据传输线26-2与供电线17之间的电连接进行控制的开关晶体管发挥作用。在本实施方式中，将发光期间中成为浮置节点的写入控制晶体管Twr的传输电容133侧的第二数据传输线26-2在其它像素电路中进行初始化期间的处理的期间中设定为固定电位的初始电位Vini。初始化晶体管Tfix在发光期间中成为导通状态，使第二数据传输线26-2和供电线17导通。其结果是，第二数据传输线26-2的电位被设定为初始电位Vini。
此外，在本实施方式中，由于显示面板2形成于硅基板，所以各晶体管的基板电位作为电位Vel。另外，各晶体管的源极、漏极也可以与各晶体管的沟道型、电位的关系对应地进行更换。另外，晶体管可以是薄膜晶体管也可以是场效应晶体管。
像素电容132的一个电极与驱动晶体管Tdr的栅极g电连接，另一个电极与电源配线41电连接。因此，像素电容132作为对驱动晶体管Tdr的栅极·源极间的电压进行保持的保持电容发挥作用。此外，将像素电容132的电容值记载为Cpix。
此外，作为像素电容132，可以使用寄生于驱动晶体管Tdr的栅极g的电容，也可以使用在硅基板中由相互不同的导电层夹持绝缘层而形成的电容。
传输电容133的第一电极133-1经由第一数据传输线26-1与未图示的保持电容的一个电极电连接。另外，传输电容133的第二电极133-2经由第二数据传输线26-2以及写入控制晶体管Twr与驱动晶体管Tdr的栅极g电连接。因此，传输电容133作为传输电容发挥作用，该传输电容在后述的补偿期间中，使栅极g的电位电平移位对第一数据传输线26-1以及第一电极133-1的电位的变化量乘以传输电容133与保持电容的电容比的所得的值。此外，将传输电容133的电容值记载为C1。
另外，在本实施方式中，在被供给复位电位Vorst的供电线16与第一数据传输线26-1之间设置有屏蔽电容134。传输电容133是包括第一电极134-1与第二电极134-2的静电电容。屏蔽电容134作为屏蔽第一数据传输线26-1的屏蔽电容发挥作用。此外，将屏蔽电容134的电容值记载为C2。
发光元件45的第一电极E1是按照每个像素电路110分别独立地设置的像素电极。与此相对，发光元件45的第二电极E2是遍及像素电路110全部共用地设置的共用电极118，并被保持为在像素电路110中成为电源的低位侧的电位Vct。发光元件45是上述硅基板中由第一电极E1和具有透光性的负极夹持白色有机EL层的元件。而且，在发光元件45的射出侧(负极侧)重叠与RGB的任意一个对应的彩色滤光片。此外，也可以调整夹着白色有机EL层而配置的两个反射层间的光学距离来形成空腔构造，并设定从发光元件45发出的光的波长。在这种情况下，可以具有彩色滤光片，也可以不具有。
在这样的发光元件45中，若电流从第一电极E1流动至负极，则从第一电极E1注入的正孔与从负极注入的电子在有机EL层进行再耦合并生成激子，产生白色光。此时产生的白色光成为透过与硅基板(第一电极E1)相反侧的负极，经过彩色滤光片的着色，被观察者侧视觉确认的构成。
接下来，参照图13对电光学装置1的动作简单地进行说明。在本实施方式中，水平扫描期间大致分为初始化期间、补偿期间、写入期间以及非发光期间。另外，接下来的水平扫描期间继续非发光期间，而且接下来的水平扫描期间成为发光期间，在经过一帧的期间之后再次到达最初的水平扫描期间。因此，就时间的顺序而言，成为初始化期间→补偿期间→写入期间→非发光期间→发光期间这样的周期的反复。
初始化期间
在第一行的初始化期间中，扫描信号Swr(1)为H电平，控制信号Sel(1)为H电平，控制信号Scmp(1)为H电平，控制信号Sfix(1)为L电平。
因此，在一行一列的像素电路110中，初始化晶体管Tfix导通，另一方面，驱动晶体管Tdr、写入控制晶体管Twr、补偿晶体管Tcmp以及发光控制晶体管Tel截止。由此，向发光元件45供给的电流的路径被切断，所以发光元件45成为截止(非发光)状态。
这里，由于在初始化期间中，控制信号Sfix为L电平，所以初始化晶体管Tfix导通。因此，与传输电容133的第二电极133-2连接的第二数据传输线26-2被设定为初始电位Vini。另外，传输电容133的第一电极133-1也通过未图示的电路被设定为初始电位Vini。由此，传输电容133被初始化。
另外，在初始化期间的多路分配器DM中，控制信号Sel(1)变为H电平，控制信号/Sel(1)变为L电平，所以向未图示的保持电容写入灰度电位。
补偿期间
若初始化期间结束则补偿期间开始。在第一行的补偿期间中，扫描信号Swr(1)为L电平，控制信号Sel(1)为H电平，控制信号Scmp(1)为L电平，控制信号Sfix(1)为H电平。
因此，在像素电路110中，写入控制晶体管Twr以及补偿晶体管Tcmp导通，另一方面，发光控制晶体管Tel、初始化晶体管Tfix截止。此时，驱动晶体管Tdr的栅极g经由写入控制晶体管Twr和补偿晶体管Tcmp与自身的漏极连接(二极管连接)，在驱动晶体管Tdr流动漏极电流并对栅极g进行充电。
即，驱动晶体管Tdr的漏极和栅极g与第二数据传输线26-2连接，若将驱动晶体管Tdr的阈值电压设为Vth，则驱动晶体管Tdr的栅极g的电位Vg渐近于(Vel-Vth)。
另外，在补偿期间的多路分配器DM中，控制信号Sel(1)变为H电平，控制信号/Sel(1)变为L电平，由此，向未图示的保持电容写入灰度电位。
此外，由于发光控制晶体管Tel截止，所以驱动晶体管Tdr的漏极与发光元件45非电连接。
写入期间
若补偿期间结束则写入期间开始。在第一行的写入期间中，扫描信号Swr(1)为L电平，控制信号Sel(1)为H电平，控制信号Scmp(1)为H电平，控制信号Sfix(1)为H电平。
因此，在一行一列的像素电路110中，写入控制晶体管Twr122导通，另一方面，补偿晶体管Tcmp、发光控制晶体管Tel以及初始化晶体管Tfix截止。
这里，在写入期间，未图示的保持电容的一个电极与第一数据传输线26-1以及第一电极133-1连接，并对该第一电极133-1供给灰度电位。而且，灰度电位被电平移位后的信号被供给至驱动晶体管Tdr的栅极，并被写入像素电容132。
此外，由于发光控制晶体管Tel截止，所以驱动晶体管Tdr的漏极与发光元件45非电连接。
非发光期间
若扫描信号Swr(1)从L电平上升至H电平，写入期间结束，则一水平扫描期间(H)的剩余的期间以及接下来的一水平扫描期间(H)成为非发光期间。在非发光期间中，所有晶体管截止。
发光期间
若非发光期间结束则发光期间开始。在第一行的发光期间中，扫描信号Swr(1)为H电平，控制信号Sel(1)为L电平，控制信号Scmp(1)为H电平，控制信号Sfix为H电平。
因此，在一行一列的像素电路110中，发光控制晶体管Tel导通，另一方面，写入控制晶体管Twr、补偿晶体管Tcmp以及初始化晶体管Tfix截止。由此，驱动晶体管Tdr将与被像素电容132保持的电压、即栅极·源极间的电压Vgs对应的驱动电流Ids供给给发光元件45。换句话说，发光元件45通过驱动晶体管Tdr供给与各像素的指定灰度对应的灰度电位所对应的电流，并以与该电流对应的亮度发光。
此外，第一行的发光期间是第一行以外被水平扫描的期间，由此，第一数据传输线26-1以及第二数据传输线26-2的电位适当地变动。特别是在初始化晶体管Tfix、写入控制晶体管Twr以及补偿晶体管Tcmp截止的情况下，第二数据传输线26-2成为浮置的状态，电位容易变动。
因此，在本实施方式中，在其它像素电路110的发光期间中，使初始化晶体管Tfix导通，由此第一数据传输线26-1和第二数据传输线26-2成为导通状态，设置向第二数据传输线26-2供给初始电位Vini的期间。
换句话说，将发光期间中成为浮置节点的写入控制晶体管Twr的传输电容133侧的第二数据传输线26-2在其它像素电路中进行初始化期间的处理的期间中设定为固定电位的初始电位Vini。因此，能够抑制第二数据传输线26-2的电位接近电源电压。其结果是，写入控制晶体管Twr不导通而在像素电容132保持电压，从而不产生显示的不良情况。
接下来，以下参照图14～图22对第二实施方式的电光学装置1的具体的构造进行详述。此外，在以下的说明所参照的各附图中，为了便于说明，使各要素的尺寸、比例尺与实际的电光学装置1不同。
图14是与包括图16～图22中的III-III’线的剖面对应的剖视图。图15是与包括图16～图22中的IV-IV’线的剖面对应的剖视图。图16～图22是着眼于两个像素电路110的一像素单位来对形成电光学装置1的各要素的各阶段中的基板10的表面的样子进行图示的俯视图。此外，图16～图22是俯视图，但从使各要素的视觉上的掌握容易化的观点来看，对与图16～图22共用的各要素附加与图14以及图15相同样式的阴影线。
如从图14、图15以及图16的活性层的部分理解的那样，在由硅等半导体材料形成的基板10的表面形成像素电路110的各晶体管Tdr、Twr、Tcmp、Tel、Tfix的有源区域10A(源极/漏极区域)。在有源区域10A注入有离子。像素电路110的各晶体管Tdr、Twr、Tcmp、Tel、Tfix的活性层存在于源极区域与漏极区域之间，注入与有源区域10A不同种类的离子，但为了方便而与有源区域10A一体记载。另外，在本实施方式中，在构成像素电容132的区域中也形成有源区域10A，在有源区域10A注入杂质而与电源连接。而且，构成将有源区域10A作为一个电极、将隔着绝缘层形成的电容电极作为另一个电极的所谓的MOS电容。另外，构成像素电容132的区域中的有源区域10A也作为电源电位部发挥作用。如从图16的活性层的部分理解的那样，补偿晶体管Tcmp的有源区域10A在设置有导通孔HA13的部分与写入控制晶体管Twr的有源区域10A连接。因此，补偿晶体管Tcmp的电流端也作为写入控制晶体管Twr的电流端发挥作用。如从图14以及图15的栅极层的部分以及图16理解的那样，形成有有源区域10A的基板10的表面被绝缘膜L0(栅极绝缘膜)覆盖，各晶体管Tdr、Twr、Tcmp、Tel、Tfix的栅极层Gdr、Gwr、Gcmp、Gel、Gfix形成于绝缘膜L0的面上。各晶体管Tdr、Twr、Tcmp、Tel、Tfix的栅极层Gdr、Gwr、Gcmp、Gel、Gfix隔着绝缘膜L0与活性层对置。
另外，如图16的栅极层的部分所例示的那样，驱动晶体管Tdr的栅极层Gdr延伸到形成在构成电容元件的区域中的有源区域10A而形成，构成像素电容132。
在本实施方式中，如图16所示，G(绿)、R(红)、B(蓝)的各子像素中的多个晶体管Tdr、Twr、Tel、Tcmp被配置在行方向(X方向)的宽度比列方向(Y方向)的宽度窄的像素电路区域的内部。此外，在图16～图22中，将B(蓝)的各子像素中的多个晶体管表示为Btr。另外，将R(红)的各子像素中的多个晶体管表示为Rtr。并且，将G(绿)的各子像素中的多个晶体管表示为Gtr。
在图16～图22中用虚线示出的矩形的区域表示一像素单位中的晶体管的配置区域R1。在本实施方式中，将通过晶体管的有源区域10A的边的假想线、即通过位于行方向(X方向)中的最靠一方向侧(在图16～图22中为左侧)的驱动晶体管Tdr的有源区域10A的边的假想线设为第一假想线L1。另外，将通过位于行方向(X方向)中的最靠另一方向侧(在图16～图22中为右侧)的像素电容132的有源区域10A的边的假想线设为第二假想线L2。
另外，在本实施方式中，将通过位于列方向(Y方向)中的最靠一方向侧(在图16～图22中为上侧)的发光控制晶体管Tel的有源区域10A的边的假想线设为第三假想线L3。并且，将通过位于列方向(Y方向)中的最靠另一方向侧(在图16～图22中为下侧)的驱动晶体管Tdr的有源区域10A的边的假想线设为第四假想线L4。
在本实施方式中，将一像素单位中的晶体管的配置区域R1规定为由这些假想线、即第一假想线L1、第二假想线L2、第三假想线L3以及第四假想线L4包围的区域。
此外，在图16～图22中用点划线示出的矩形的区域表示一像素单位中的反射层的配置区域R2。详细情况后面进行叙述。另外，图～图22中用点划线示出的矩形的区域表示反射层的位置。详细情况后面进行叙述。
如从图14以及图15理解的那样，在形成有各晶体管Tdr、Twr、Tcmp、Tel、Tfix的栅极层以及像素电容132的绝缘膜L0的面上形成交替层叠了多个绝缘层L(LA～LG)和多个导电层(配线层)而成的多层配线层。各绝缘层L例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。此外，在以下的说明中，将通过导电层(单层或者多层)的选择性的除去而在同一工序中一并形成多个要素的关系记载为“由同层形成”。
绝缘层LA形成于形成有各晶体管Tdr、Twr、Tcmp、Tel、Tfix的栅极层的绝缘膜L0的面上。如从图14、图15以及图17理解的那样，在绝缘层LA的面上由同层形成电源配线41以及多个中继电极QA(QA13、QA14、QA15、QA16、QA17、QA18、QA19、QA20、QA21)。
图17所示的中继电极QA13是源极电极，是与形成写入控制晶体管Twr的漏极区域或者源极区域的有源区域10A直接接触而形成的电极。
另外，图17所示的中继电极QA15也是源极电极，是与形成补偿晶体管Tcmp的漏极区域或者源极区域的有源区域10A以及形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A直接接触而形成的电极。另外，中继电极QA15是与形成驱动晶体管Tdr的漏极区域或者源极区域的有源区域10A直接接触而形成的电极。
并且，图17所示的中继电极QA17也是源极电极，是与形成补偿晶体管Tcmp的漏极区域或者源极区域的有源区域10A以及形成写入控制晶体管Twr的漏极区域或者源极区域的有源区域10A直接接触而形成的电极。另外，中继电极QA17是与形成初始化晶体管Tfix的漏极区域或者源极区域的有源区域10A直接接触而形成的电极。
如从图15以及图17理解的那样，电源配线41经由贯通绝缘层LA和绝缘膜L0的导通孔HA16与形成驱动晶体管Tdr的源极区域或者漏极区域的有源区域10A导通。另外，电源配线41经由贯通绝缘层LA和绝缘膜L0的导通孔HA15与形成像素电容132的有源区域10A导通。电源配线41遍及多个像素电路110沿驱动晶体管Tdr的沟道宽度的方向(行方向、X方向)延伸。电源配线41经由多层配线层内的配线(图示省略)与供给高位侧的电源电位Vel的安装端子导通。此外，虽然省略图示，但在像素电路110的周边区域内也形成其它的电源线层。该电源线层经由多层配线层内的配线(图示省略)与供给低位侧的电源电位Vct的安装端子导通。电源配线41以及供给低位侧的电源电位Vct的电源线层例如由含有银、铝的导电材料例如形成为100nm左右的膜厚。
驱动晶体管Tdr的栅极层Gdr经由中继电极QA13、贯通绝缘层LA的导通孔HB13以及贯通绝缘层LA和绝缘膜L0的导通孔HA14与形成写入控制晶体管Twr的源极区域或者漏极区域的有源区域10A导通。
在驱动晶体管Tdr与补偿晶体管Tcmp以及发光控制晶体管Tel的导通部以及补偿晶体管Tcmp与初始化晶体管Tfix的导通部分别与电源配线41同层地形成中继电极QA15、中继电极QA17。另外，在写入控制晶体管Twr的栅极层Gwr、补偿晶体管Tcmp的栅极层Gcmp、发光控制晶体管Tel的栅极层Gel以及初始化晶体管Tfix的栅极层Gfix的导通部与电源配线41同层地形成中继电极QA14、中继电极QA16。另外，在这些栅极层的导通部也与电源配线41同层地形成中继电极QA19以及中继电极QA18。并且，在发光控制晶体管Tel的源极区域或者漏极区域的导通部以及初始化晶体管Tfix的源极区域或者漏极区域的导通部与电源配线41同层地形成中继电极QA20以及中继电极QA21。
如从图14～图17理解的那样，中继电极QA15经由贯通绝缘膜L0和绝缘层LA的导通孔HA17与形成驱动晶体管Tdr的漏极区域或者源极区域的有源区域10A导通。另外，中继电极QA15经由贯通绝缘膜L0和绝缘层LA的导通孔HA18与形成补偿晶体管Tcmp的漏极区域或者源极区域的有源区域10A导通。并且，中继电极QA15经由贯通绝缘膜L0和绝缘层LA的导通孔HA19与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
中继电极QA17经由贯通绝缘膜L0和绝缘层LA的导通孔HA13与写入控制晶体管Twr和形成补偿晶体管Tcmp的漏极区域或者源极区域的有源区域10A导通。另外，中继电极QA17经由贯通绝缘膜L0和绝缘层LA的导通孔HA21与形成初始化晶体管Tfix的漏极区域或者源极区域的有源区域10A导通。
中继电极QA20经由贯通绝缘膜L0和绝缘层LA的导通孔HA20与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。中继电极QA21经由贯通绝缘膜L0和绝缘层LA的导通孔HA22与形成初始化晶体管Tfix的漏极区域或者源极区域的有源区域10A导通。另外，中继电极QA21与供给初始电位的供电线17连接。
绝缘层LB形成于形成有电源配线41以及多个中继电极QA(QA13、QA14、QA15、QA16、QA17、QA18、QA19、QA20、QA21)的绝缘层LA的面上。如从图14、图15以及图18理解的那样，在绝缘层LB的面上由同层形成扫描线22、补偿晶体管Tcmp的控制线143、发光控制晶体管Tel的控制线144以及初始化晶体管Tfix的控制线146。另外，也由同层形成多个中继电极QB(QB15、QB16)。
如从图14、图15、图17以及图18理解的那样，作为第一导电层的一个例子的扫描线22经由按照每个像素电路110形成在绝缘层LB的导通孔HC15与中继电极QA14导通。因此，如从图14～图18理解的那样，扫描线22经由贯通绝缘层LB的导通孔HC15、中继电极QA14以及贯通绝缘层LA的导通孔HB15与写入控制晶体管Twr的栅极层Gwr导通。扫描线22遍及多个像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LC与传输电容133以及第二数据传输线26-2电绝缘。
如从图18理解的那样，控制线143经由按照每个像素电路110形成在绝缘层LB的导通孔HC14与中继电极QA16导通。因此，如从图14～图18理解的那样，控制线143经由贯通绝缘层LB的导通孔HC14、中继电极QA16以及贯通绝缘层LA的导通孔HB14与补偿晶体管Tcmp的栅极层Gcmp导通。控制线143遍及多个像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LC与传输电容133以及第二数据传输线26-2电绝缘。
如从图18理解的那样，控制线144经由按照每个像素电路110形成在绝缘层LB的导通孔HC21与中继电极QA19导通。因此，如从图14～图18理解的那样，控制线144经由贯通绝缘层LB的导通孔HC21、中继电极QA19以及贯通绝缘层LA的导通孔HB16与发光控制晶体管Tel的栅极层Tel导通。控制线144遍及多个像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LC与传输电容133以及第二数据传输线26-2电绝缘。
如从图18理解的那样，作为第五导电层的控制线146经由按照每个像素电路110形成在绝缘层LB的导通孔HC13与中继电极QA18导通。因此，如从图14～图18理解的那样，控制线146经由贯通绝缘层LB的导通孔HC13、中继电极QA18以及贯通绝缘层LA的导通孔HB17与初始化晶体管Tfix的栅极层Gfix导通。控制线146遍及多个像素电路110在行方向(X方向)上呈直线状地延伸，并通过绝缘层LC与传输电容133以及第二数据传输线26-2电绝缘。
如从图17以及图18理解的那样，中继电极QB15经由按照每个像素电路110形成在绝缘层LB的导通孔HC22与中继电极QA17导通。因此，如从图14～图18理解的那样，中继电极QB15经由贯通绝缘层LB的导通孔HC22、中继电极QA17以及贯通绝缘膜L0和绝缘层LA的导通孔HA21与有源区域10A导通。该有源区域10A是形成初始化晶体管Tfix的漏极区域或者源极区域的有源区域10A。
如从图17以及图18理解的那样，中继电极QB16经由按照每个像素电路110形成于绝缘层LB的导通孔HC16与中继电极QA20导通。因此，如从图14～图18理解的那样，中继电极QB16经由贯通绝缘层LB的导通孔HC16、中继电极QA20以及贯通绝缘膜L0和绝缘层LA的导通孔HA20与有源区域10A导通。该有源区域10A是形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
绝缘层LC形成于形成有扫描线22、补偿晶体管Tcmp的控制线143、发光控制晶体管Tel的控制线144、初始化晶体管Tfix的控制线146以及多个中继电极QB(QB15、QB16)的绝缘层LB的面上。如从图14、图15以及图19理解的那样，在绝缘层LC的面上，由同层形成第二数据传输线26-2、与该第二数据传输线26-2一体形成的传输电容133的第二电极133-2以及中继电极QC4。
如从图19理解的那样，第二数据传输线26-2遍及多个像素电路110沿列方向(Y方向)延伸。如从图14～图19理解的那样，第二数据传输线26-2经由导通孔HD5、中继电极QB15、导通孔HC22、中继电极QA17以及导通孔HA21与有源区域10A导通。该有源区域10A是形成初始化晶体管Tfix的漏极区域或者源极区域的有源区域10A。另外，第二数据传输线26-2经由导通孔HD5、中继电极QB15、导通孔HC22、中继电极QA17以及导通孔HA13与形成补偿晶体管Tcmp以及写入控制晶体管Twr的漏极区域或者源极区域的有源区域10A导通。
传输电容133的第二电极133-2是俯视时与扫描线22、控制线143以及控制线146重叠的矩形的电极，与第二数据传输线26-2一体形成。
绝缘层LD形成于形成有第二数据传输线26-2、传输电容133的第二电极133-2以及中继电极QC4的绝缘层LC的面上。如从图14、图15以及图20理解的那样，在绝缘层LD的面上形成传输电容133的第一电极133-1。
传输电容133的第一电极133-1是隔着绝缘层LD与第二电极133-2对置的矩形的电容电极。第一电极133-1隔着绝缘层LD与第二电极133-2对置。这样，传输电容133通过MIM(Metal-Insulator-Metal：金属-绝缘体-金属)构造形成，由此，能够大电容化。
绝缘层LE形成于形成有传输电容133的第一电极133-1的绝缘层LD的面上。如从图14、图15以及图21理解的那样，在绝缘层LE的面上形成第一数据传输线26-1、供电线16以及中继电极QD1、QD2、QD3。
作为第二导电层的一个例子的第一数据传输线26-1遍及多个像素电路110沿Y方向延伸。第一数据传输线26-1经由贯通绝缘层LE的导通孔HF4、HF5与传输电容133的第一电极133-1导通。
作为第六导电层的供电线16遍及多个像素电路110沿列方向(Y方向)延伸。供电线16与第一数据传输线26-1同层地形成，并被配置为隔着绝缘层LF而与第一数据传输线26-1之间具有规定的间隙。这样，形成屏蔽电容134，第一数据传输线26-1被供电线16屏蔽。
如从图15、图20以及图21理解的那样，中继电极QD1经由贯通绝缘层LD和绝缘层LE的导通孔HE4与G(绿)的显示色的子像素中的中继电极QC4导通。因此，如从图15～图21理解的那样，中继电极QD1经由导通孔HE4、中继电极QC4、导通孔HD6、中继电极QB16以及导通孔HA20与有源区域10A导通。该有源区域10A是G(绿)的显示色的子像素中的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
如从图15、图20以及图21理解的那样，中继电极QD2经由绝缘层LD和绝缘层LE的导通孔HE4与R(红)的显示色的子像素中的中继电极QC4导通。因此，如从图15～图21理解的那样，中继电极QD2经由导通孔HE4、中继电极QC4、导通孔HD6、中继电极QB16以及导通孔HA20与有源区域10A导通。该有源区域10A是R(红)的显示色的子像素中的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
如从图15、图20以及图21理解的那样，中继电极QD3经由绝缘层LD和绝缘层LE的导通孔HE4与B(蓝)的显示色的子像素中的中继电极QC4导通。因此，如从图15～图21理解的那样，中继电极QD3经由导通孔HE4、中继电极QC4、导通孔HD6、中继电极QB16以及导通孔HA20与有源区域10A导通。该有源区域10A是B(蓝)的显示色的子像素中的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
绝缘层LF形成于形成有第一数据传输线26-1、供电线16以及中继电极QD1、QD2、QD3的绝缘层LE的面上。如从图14、图15以及图22理解的那样，在绝缘层LF的面上形成反射层43R、反射层43G以及反射层43B。反射层43R是R(红)的显示色的子像素中的反射层。反射层43G是G(绿)的显示色的子像素中的反射层。反射层43B是B(蓝)的显示色的子像素中的反射层，如从图22理解的那样，以俯视时与各种颜色的子像素的驱动晶体管Tdr重叠的方式沿行方向(X方向)配置。
反射层43R经由贯通绝缘层LE的导通孔HG2与中继电极QD2导通。换句话说，如从图14～图22理解的那样，反射层43R经由导通孔HG2、中继电极QD2、导通孔HE4、中继电极QC4、导通孔HD6、中继电极QB16以及导通孔HA20与有源区域10A导通。该有源区域10A是R(红)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
反射层43G经由贯通绝缘层LE的导通孔HG3与中继电极QD1导通。换句话说，如从图14～图22理解的那样，反射层43G经由导通孔HG3、中继电极QD1、导通孔HE4、中继电极QC4、导通孔HD6、中继电极QB16以及导通孔HA20与有源区域10A导通。该有源区域10A是G(绿)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
反射层43B经由贯通绝缘层LE的导通孔HG4与中继电极QD3导通。换句话说，如从图14～图22理解的那样，反射层43B经由导通孔HG4、中继电极QD3、导通孔HE4、中继电极QC4、导通孔HD6、中继电极QB16以及导通孔HA20与有源区域10A导通。该有源区域10A是B(蓝)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A。
此外，如图22所示，以俯视时按照反射层43R、43G、43B的顺序设置反射层，与这些反射层43R、43G、43B重叠的各种颜色的子像素的多个晶体管成为一像素单位的像素中的多个晶体管。因此，反射层43B在列方向(Y方向)上与后一个一像素单位的像素中的B(蓝)的子像素的形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
反射层43R、43G、43B例如由含有银、铝的光反射性的导电材料例如形成为100nm左右的膜厚。如图22所示，反射层43R、43G、43B被配置为俯视时与各种颜色的子像素的晶体管重叠。因此，存在通过反射层43B、43R、43G防止外光的侵入、能够防止由光照射所引起的各晶体管的电流泄漏这些优点。
另外，在本实施方式中，各种颜色的子像素中的多个晶体管沿列方向(Y方向)配置，但各种颜色的子像素中的反射层43R、43G、43B沿行方向(X方向)配置。因此，能够使扫描线22在各种颜色的子像素的写入控制晶体管Twr中共用化，并且将各种颜色的子像素的显示区域在行方向(X方向)上形成为长方形的形式。
图16～图22中用点划线示出的矩形的区域表示一像素单位中的作为第三导电层的反射层43R、43G、43B的配置区域R2。在本实施方式中，将通过反射层43R、43G、43B的边的假想线、即通过位于行方向(X方向)中的最靠一方向侧(在图16～图22中为左侧)的反射层43R、43G、43B的边的假想线设为第五假想线L5。另外，将通过位于行方向(X方向)中的最靠另一方向侧(在图16～图22中为右侧)的反射层43R、43G、43B的边的假想线设为第六假想线L6。
另外，在本实施方式中，将通过位于列方向(Y方向)中的最靠一方向侧(在图16～图22中为上侧)的反射层43R、43G、43B的边的假想线设为第七假想线L7。并且，将通过位于列方向(Y方向)中的最靠另一方向侧(在图16～图22中为下侧)的反射层43R、43G、43B的边的假想线设为第八假想线L8。
在本实施方式中，将一像素单位中的反射层43R、43G、43B的配置区域R2规定为由这些假想线、即第五假想线L5、第六假想线L6、第七假想线L7以及第八假想线L8包围的区域。
如图14以及图15所示的那样，在形成有反射层43R、43G、43B的绝缘层LF的面上形成绝缘层LG。对绝缘层LG的表面执行平坦处理。平坦处理任意地采用化学机械研磨(CMP：Chemical Mechanical Polishing)等公知的表面处理技术。如图14所例示的那样，在通过平坦处理而高度平坦化后的绝缘层LG的表面形成中继电极QE2。
中继电极QE2经由贯通绝缘层LG的导通孔HH2与反射层43R、43G、43B导通。中继电极QE2是构成像素电极导通部的中继电极的一个，经由反射层43R、43G、43B、多个中继电极以及多个导通孔与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
如从图14以及图15理解的那样，在形成有中继电极QE2的绝缘层LG的面上形成光路调整层60。光路调整层60是规定各像素电路110的共振结构的共振波长(即显示色)的透光性的膜体。在显示色相同的像素中，共振结构的共振波长大致相同，在显示色不同的像素中，共振结构的共振波长不同。在本实施方式中，如图6所示，在R(红)的显示色的子像素中光路调整层60形成为2层。另外，在G(绿)的显示色的子像素中光路调整层60形成为一层。而且，在B(蓝)的显示色的子像素中未形成光路调整层60。
如图14以及图15所例示的那样，在光路调整层60的面上形成各种颜色的每个子像素的第一电极E1。第一电极E1例如由ITO(Indium Tin Oxide)等透光性的导电材料形成。如参照图3以及图4前述的那样，第一电极E1是作为发光元件45的阳极发挥作用的大致矩形状的电极(像素电极)。如从图14以及图15理解的那样，第一电极E1经由形成于光路调整层60的导通孔HI1与中继电极QE2导通。因此，如从图14理解的那样，第一电极E1经由光路调整层60、反射层43R、43G、43B、多个中继电极以及多个导通孔与形成发光控制晶体管Tel的漏极区域或者源极区域的有源区域10A导通。
如图14以及图15所例示的那样，在形成有第一电极E1的光路调整层60的面上遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。通过像素定义层65形成与各显示色的子像素中的第一电极E1对应的开口部。
开口部的大小在各种颜色的子像素中相等。但是，也可以使各种颜色的子像素的开口部不同。
开口部在列方向(Y方向)上，按照R(红)色、G(绿)色以及B(蓝)色的子像素的顺序以共同的间距排列。另外，相同颜色的子像素的开口部遍及行方向(X方向)以共同的间距排列。
如图14以及图15所示，在第一电极E1的上层层叠发光功能层46、第二电极E2以及密封体47，在形成有以上的各要素的基板10的表面例如用粘合剂接合密封基板(图示省略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，在密封基板的表面或者密封体47的表面按照子像素的每个像素电路形成彩色滤光片。作为彩色滤光片，使用B(蓝)色的彩色滤光片CFB、G(绿)色的彩色滤光片CFG以及R(红)色的彩色滤光片CFR。
如以上说明的那样，在本实施方式中，各种颜色的子像素中的多个晶体管被配置在行方向(X方向)的宽度比列方向(Y方向)的宽度窄的像素电路区域的内部。因此，能够使扫描线22在各种颜色的子像素的写入控制晶体管Twr中共用化，而不使一水平扫描期间中选择的扫描线22的数量增加。其结果是，能够防止一水平扫描期间中的各扫描线22的选择时间变短，能够可靠地从数据传输线26向第一电极E1写入数据。
在本实施方式中，如图22所示，一像素单位中的多个晶体管的配置区域R1的中心位置CT1和一像素单位中的反射层43R、43G、43B的配置区域R2的中心位置CT2不同。
反射层43R、43G、43B的大小根据由像素定义层65规定的开口部的大小来决定，所以成为有限制的大小。为了使用这样的有限制的大小的反射层43R、43G、43来可靠地防止从发光功能层46向晶体管的光的照射，需要使反射层43R、43G、43B的位置移动至适当的位置。
因此，在本实施方式中，使多个晶体管的配置区域R1的中心位置CT1和反射层43R、43G、43B的配置区域R2的中心位置CT2不同，由此，通过反射层43R、43G、43可靠地防止从发光功能层46向晶体管的光的照射。换句话说，各种颜色的子像素中的反射层43B、43G、43R以与各种颜色的子像素中的晶体管重叠的方式沿行方向(X方向)配置。因此，能够防止来自发光功能层46的光照射到晶体管，不使晶体管的特性变化。
特别是，面积最大的蓝色的子像素中的反射层43B被配置为与各种颜色的子像素中的驱动晶体管Tdr重叠。因此，可靠地防止来自发光功能层46的光对给精细的灰度显示造成影响的驱动晶体管Tdr的照射，防止驱动晶体管Tdr的特性的变化，能够进行准确的灰度显示。
另外，在本实施方式中，在反射层43B与和反射层43B重叠的驱动晶体管Tdr之间以在俯视时与驱动晶体管Tdr重叠的方式设置有在行方向(X方向)上延伸的电源配线41。因此，来自发光功能层46的光不仅被反射层43B遮挡，也被面积与其它配线相比比较大的电源配线41遮挡，从而能够更进一步可靠地防止照射到驱动晶体管Tdr。因此，更进一步可靠地防止来自发光功能层46的光对给精细的灰度显示造成影响的驱动晶体管Tdr的照射，防止驱动晶体管Tdr的特性的变化，能够进行准确的灰度显示。
在本实施方式中，规定反射层43R、43G、43B的配置区域R2的第五假想线L5在俯视时位于作为恒电位线的供电线16之上。因此，在俯视时，反射层43B与供电线16的间隙消失，从而能够更进一步可靠地防止来自发光功能层46的光对驱动晶体管Tdr的照射。
在本实施方式中，如图22所示，反射层43R的边中的、列方向(Y方向)的另一侧(在图22中为下侧)的边43R-BL和反射层43G的边中的、列方向(Y方向)的一侧(在图22中为上侧)的边43G-TL在列方向(Y方向)上对置。而且，边43R-BL和边43G-TL在俯视时位于控制线146之上。
同样地，如图22所示，反射层43G的边中的、列方向(Y方向)的另一侧(在图22中为下侧)的边43G-BL和反射层43B的边中的、列方向(Y方向)的一侧(在图22中为上侧)的边43B-TL在列方向(Y方向)上对置。而且，边43G-BL和边43B-TL在俯视时位于扫描线22之上。
如以上那样，在本实施方式中，在列方向(Y方向)上对置的反射层43R、43G、43B的边43R-BL、43G-TL、43G-BL、43B-TL在俯视时位于控制线146与扫描线22之上。因此，在俯视时，反射层43R以及反射层43G与控制线146的间隙、反射层43G以及反射层43B与扫描线22的间隙消失，从而能够更进一步可靠地防止来自发光功能层46的光对晶体管的照射。
在本实施方式中，成为反射层43R、43G、43B的在列方向上对置的边在俯视时位于控制线146以及扫描线22之上的构成。但是，本发明并不限定于这样的结构，列方向上相邻的至少两个反射层中的在列方向对置的边在俯视时位于控制线或者扫描线22之上即可。控制线不仅是控制线146，也可以是控制线144、143。
在本实施方式中，规定反射层43R、43G、43B的配置区域R2的第二假想线L2在俯视时位于第一数据传输线26-1之上。因此，在俯视时，反射层43R、43G、43B与第一数据传输线26-1的间隙消失，从而能够更进一步可靠地防止来自发光功能层46的光对晶体管的照射。俯视时位于第一数据传输线26-1之上的假想线可以是规定反射层43R、43G、43B的配置区域R2的第一假想线L1，也可以是第二假想线L2和第一假想线L1这两方。
另外，在本实施方式中，沿列方向(Y方向)配置各种颜色的子像素中的多个晶体管，并且各种颜色的子像素中的反射层43B、43G、43R沿行方向(X方向)配置。因此，即使设计成电光学装置1的主光线较大地倾斜的方向成为行方向(X方向)的情况下，也能够不增加扫描线22的数量而将相同颜色的子像素排列在显示面的行方向(X方向)上。其结果是，提供一种即使从斜向观察显示面关于行方向(X方向)也几乎不产生色差的电光学装置1。
变形例
本发明并不限定于上述的各实施方式，例如能够进行以下所述的各种变形。另外，当然也可以适当地组合各实施方式以及各变形例。
(1)在上述的实施方式中，对在反射层与像素电极之间设置了光路调整层的结构进行了说明，但本发明并不限定于该结构。也可以是省略光路调整层并使用具有反射性的像素电极的结构。在这种情况下，第三导电层可以是反射层以及像素电极形成为一体的结构。
(2)在上述的实施方式中，对在OLED上层叠密封膜和彩色滤光片的结构进行了说明，但本发明并不限定于该结构。也可以是在对置基板设置有彩色滤光片的结构。
(3)在上述的实施方式中，在一像素单位的像素内，以沿行方向(X方向)延伸的方式设置各种颜色的子像素的开口部，并且将相同颜色的子像素的开口部遍及多个一像素单位的像素地在行方向(X方向)上以共同的间距排列。另外，在一像素单位的像素内，以各种颜色的子像素中的开口部的行方向(X方向)的宽度相等的方式进行了排列。换句话说，各种颜色的子像素中的反射层以与各种颜色的子像素中的至少一个晶体管重叠的方式沿行方向(X方向)排列。
但是，本发明并不限定于这样的结构。例如，也可以是至少一种颜色的子像素中的反射层以与各种颜色的子像素中的至少一个晶体管重叠的方式沿行方向(X方向)排列。此时，其它颜色的子像素中的反射层以与至少一种颜色的子像素中的至少一个晶体管重叠的方式排列，不同颜色子像素中的反射层沿行方向(X方向)排列。
例如，使蓝色的子像素中的开口部构成为遍及一像素单位的像素内地沿行方向(X方向)延伸，行方向(X方向)的宽度最大。而且，也可以使红色的子像素中的开口部和绿色的子像素中的开口部在一像素单位的像素内沿行方向(X方向)并列排列。
(4)在上述的实施方式中，在反射层与驱动晶体管之间配置了电源配线，但也可以配置电源配线以外的金属制的配线。将金属制的配线配置在反射层与驱动晶体管之间，由此，能够可靠地进行驱动晶体管的遮光。
(5)在上述的实施方式中，作为电光学材料的一个例子列举了OLED，但本发明也可应用于使用除它们以外的电光学材料的电光学装置。电光学材料是指通过电信号(电流信号或者电压信号)的供给使透过率、亮度这种光学的特性发生变化的材料。例如，对于使用了液晶、无机EL、发光聚合物等发光元件的显示面板，也能与上述实施方式同样地应用本发明。另外，对于将包括被着色的液体和分散在该液体中的白色的粒子的微型胶囊作为电光学材料使用的电泳显示面板，也能与上述实施方式同样地应用本发明。并且，对于将在每个极性不同的区域分别涂布为不同的颜色的扭转球作为电光学材料使用的扭转球显示面板，也能与上述实施方式同样地应用本发明。对于将黑色调色剂作为电光学材料使用的调色剂显示面板、或者将氦、氖等高压气体作为电光学材料使用的等离子显示面板等各种电光学装置，也能与上述实施方式同样地应用本发明。
应用例
本发明可利用于各种电子设备。图23～图25对成为本发明的应用对象的电子设备的具体形态进行例示。
图23是表示作为采用了本发明的电光学装置的电子设备的头戴式显示器的外观的立体图。如图23所示，头戴式显示器300在外观上与普通的眼镜同样地具有眼镜腿310、鼻架320以及投射光学系统301L、301R。虽然省略图示，但在鼻架320附近且投射光学系统301L、301R的里侧设置有左眼用的电光学装置1和右眼用的电光学装置1。
图24是采用了电光学装置的携带型的个人计算机的立体图。个人计算机2000具备显示各种图像的电光学装置1以及设置有电源开关2001、键盘2002的主体部2010。
图25是便携式电话的立体图。便携式电话3000具备多个操作按钮3001和滚动按钮3002以及显示各种图像的电光学装置1。通过操作滚动按钮3002，显示于电光学装置1的画面被滚动。本发明也能够应用于这样的便携式电话。
此外，作为应用本发明的电子设备，除了图23～图25中例示的设备之外，还例举便携信息终端(PDA：Personal Digital Assistants：个人数字助理)。其它也例举数码相机、电视机、摄像机、汽车导航装置、车载用的显示器(仪表板)、电子记事本、电子纸、电子计算器、文字处理器、工作站、可视电话机、POS终端。并且，例举打印机、扫描仪、复印机、视频播放器、具备触摸面板的设备等。
附图标记说明：1…电光学装置；2…显示面板；3…控制电路；5…数据传输线驱动电路；6…扫描线驱动电路；10…基板；10A…有源区域；16…供电线；17…供电线；22…扫描线；26…数据传输线；26-1…第一数据传输线；26-2…第二数据传输线；27…控制线；28…控制线；41…第一电源导电体(电源配线)；42…第二电源导电体；43R、43G、43B…反射层；45…发光元件；46…发光功能层；60…光路调整层；70…数据信号供给电路；82…壳体；84…FPC基板；86…端子；100…显示部；110…像素电路；118…共用电极；132…像素电容；133…传输电容；133-1…第一电极；133-2…第二电极；134…屏蔽电容；134-1…第一电极；134-2…第二电极；143…控制线；144…控制线；146…控制线；CA1…下部电容电极层；CA2、CA3、CA4…上部电容电极层；CFB…蓝色的彩色滤光片；CFG…绿色的彩色滤光片；CFR…红色的彩色滤光片；CT1…晶体管的配置区域的中心位置；CT2…反射层的配置区域的中心位置；Ctr…控制信号；DM…多路分配器；DT…数据传输电路；E1…第一电极；E2…第二电极；Gcmp…栅极层；Gdr…栅极层；Gel…栅极层；Gfix…栅极层；Gwr…栅极层；HA1～HA9…导通孔；HA13～HA22…导通孔；HB1～HB4…导通孔；HB13～HB17…导通孔；HC1～HC8…导通孔；HC15～HC16、HC21、HC22…导通孔；HD1、HD3、HD5、HD6…导通孔；HE1～HE4…导通孔；HF1、HF4、HE5…导通孔；HG1、HG2、HG4…导通孔；HH2…导通孔；HI1…导通孔；L0…绝缘膜；L1…第一假想线；L2…第二假想线；L3…第三假想线；L4…第四假想线；L5…第五假想线；L6…第六假想线；L7…第七假想线；L8…第八假想线；L、LA～LF…绝缘层；QA、QA13～QA21…中继电极；QB、QB2～QB7、QB15、QB16…中继电极；QC、QC1、QC3、QC4…中继电极；QD、QD1～QD3…中继电极；QE1、QE2…中继电极；R1…配置区域；R2…配置区域；Scmp…控制信号；Sel…控制信号；/Sel…控制信号；Swr…扫描信号；Tcmp…补偿晶体管；Tdr…驱动晶体管；Tel…发光控制晶体管；Tfix…初始化晶体管；Twr…写入控制晶体管；Vdata…图像数据；Vd…数据信号；Vid…图像信号。

Claims (10)

1.一种电光学装置，其特征在于，具备：
多个第一导电层，沿第一方向延伸；
多个第二导电层，沿第二方向延伸；以及
多个子像素，同所述多个第一导电层与所述多个第二导电层的各个交叉对应地排列，
对于所述多个子像素而言，将在所述第一方向上邻接的显示色不同的多个子像素作为一像素单位，
所述多个子像素的各个子像素具备：
发光元件的第三导电层；以及
多个晶体管，
所述多个晶体管被配置于所述第一方向的宽度比所述第二方向的宽度窄的像素电路区域的内部，
对于所述一像素单位所包括的所述多个子像素中的至少一个子像素的所述第三导电层而言，所述第一方向的宽度比所述第二方向的宽度宽，并且与所述一像素单位所包括的所述多个晶体管中的至少一个晶体管重叠，
所述多个第一导电层中的一个导电层与所述一像素单位所包括的所述多个子像素的各个子像素所包括的所述多个晶体管的至少一个晶体管电连接，
在将所述一像素单位所包括的所述多个晶体管中的、由第一假想线、第二假想线、第三假想线以及第四假想线包围的区域规定为晶体管的配置区域，并将所述一像素单位所包括的多个所述第三导电层中的、由第五假想线、第六假想线、第七假想线以及第八假想线包围的区域规定为第三导电层的配置区域时，所述第三导电层的配置区域的中心位置与所述晶体管的配置区域的中心位置不同，
所述第一假想线通过位于所述第一方向的最靠一方向侧的晶体管的有源区域的所述第一方向的最靠一方向侧的边，
所述第二假想线通过位于所述第一方向的最靠另一方向侧的晶体管的有源区域的所述第一方向的最靠另一方向侧的边，
所述第三假想线通过位于所述第二方向的最靠一方向侧的晶体管的有源区域的所述第二方向的最靠一方向侧的边，
所述第四假想线通过位于所述第二方向的最靠另一方向侧的晶体管的有源区域的所述第二方向的最靠另一方向侧的边，
所述第五假想线通过位于所述第一方向的最靠一方向侧的第三导电层的所述第一方向的最靠一方向侧的边，
所述第六假想线通过位于所述第一方向的最靠另一方向侧的第三导电层的所述第一方向的最靠另一方向侧的边，
所述第七假想线通过位于所述第二方向的最靠一方向侧的第三导电层的所述第二方向的最靠一方向侧的边，
所述第八假想线通过位于所述第二方向的最靠另一方向侧的第三导电层的所述第二方向的最靠另一方向侧的边。
2.根据权利要求1所述的电光学装置，其特征在于，
所述多个第一导电层是扫描线。
3.根据权利要求1或2所述的电光学装置，其特征在于，
在所述一像素单位所包括的所述多个子像素中的至少一个子像素的所述第三导电层与同所述至少一个子像素的所述第三导电层重叠的至少一个晶体管之间，以在俯视时与所述至少一个晶体管重叠的方式设置沿所述第一方向延伸的第四导电层。
4.根据权利要求3所述的电光学装置，其特征在于，
所述第四导电层是与所述晶体管连接的电源配线。
5.根据权利要求3或4所述的电光学装置，其特征在于，
在俯视时，所述第七假想线或者所述第八假想线与所述第四导电层重叠。
6.根据权利要求3～5中的任意一项所述的电光学装置，其特征在于，
在俯视时，所述至少一个子像素的所述第三导电层整体与所述第四导电层重叠。
7.根据权利要求1～6中的任意一项所述的电光学装置，其特征在于，
所述电光学装置还具备第五导电层，该第五导电层与所述一像素单位所包括的所述多个子像素所包括的所述多个晶体管中的至少一个晶体管的栅极层连接，并且沿所述第一方向延伸，
对于所述一像素单位所包括的多个所述第三导电层中的在所述第二方向上相邻的两个所述第三导电层而言，在俯视时，在所述第二方向上对置的边与所述第五导电层或者所述多个第一导电层中的一个导电层重叠。
8.根据权利要求1～7中的任意一项所述的电光学装置，其特征在于，
在俯视时，所述第五假想线或者所述第六假想线与所述第二导电层重叠。
9.根据权利要求1～7中的任意一项所述的电光学装置，其特征在于，
所述电光学装置还具备沿所述第二方向延伸的恒电位的第六导电层，
在俯视时，所述第一假想线或者所述第二假想线与所述第六导电层重叠。
10.一种电子设备，其特征在于，
所述电子设备具备权利要求1～9中的任意一项所述的电光学装置。
CN201710078041.6A 2016-02-15 2017-02-14 电光学装置以及电子设备 Active CN107086237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-025617 2016-02-15
JP2016025617A JP6746937B2 (ja) 2016-02-15 2016-02-15 電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
CN107086237A true CN107086237A (zh) 2017-08-22
CN107086237B CN107086237B (zh) 2021-10-15

Family

ID=59562265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710078041.6A Active CN107086237B (zh) 2016-02-15 2017-02-14 电光学装置以及电子设备

Country Status (4)

Country Link
US (3) US9847383B2 (zh)
JP (1) JP6746937B2 (zh)
CN (1) CN107086237B (zh)
TW (1) TW201740560A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867455A (zh) * 2018-08-28 2020-03-06 乐金显示有限公司 显示装置
WO2021035405A1 (zh) * 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制造方法和驱动基板
US11404451B2 (en) 2019-08-27 2022-08-02 Boe Technology Group Co., Ltd. Electronic device substrate, manufacturing method thereof, and electronic device
US11552148B2 (en) 2015-10-15 2023-01-10 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
US11569482B2 (en) 2019-08-23 2023-01-31 Beijing Boe Technology Development Co., Ltd. Display panel and manufacturing method thereof, display device
US11600681B2 (en) 2019-08-23 2023-03-07 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
US11783777B2 (en) 2019-08-23 2023-10-10 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus
US11930664B2 (en) 2019-08-23 2024-03-12 Boe Technology Group Co., Ltd. Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof
CN110867455B (zh) * 2018-08-28 2024-05-31 乐金显示有限公司 显示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6701781B2 (ja) 2016-02-15 2020-05-27 セイコーエプソン株式会社 電気光学装置、および電子機器
US9972571B1 (en) 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10375278B2 (en) * 2017-05-04 2019-08-06 Apple Inc. Noise cancellation
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
US11430404B2 (en) 2018-05-25 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel and electronic device
DE112019004413T5 (de) 2018-09-03 2021-05-27 Sony Semiconductor Solutions Corporation Elektrooptische vorrichtung und elektronische ausrüstung
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
CN109887963B (zh) * 2019-02-18 2021-07-06 武汉华星光电半导体显示技术有限公司 一种oled显示面板
JP7332484B2 (ja) * 2019-07-31 2023-08-23 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
US11423840B2 (en) 2019-07-31 2022-08-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
WO2021016956A1 (zh) 2019-07-31 2021-02-04 京东方科技集团股份有限公司 电致发光显示面板及显示装置
JP6923015B2 (ja) * 2020-01-17 2021-08-18 セイコーエプソン株式会社 表示装置および電子機器
CN113811942B (zh) 2020-03-27 2023-04-21 京东方科技集团股份有限公司 显示面板和显示装置
CN114999369B (zh) * 2022-06-08 2023-08-04 滁州惠科光电科技有限公司 像素驱动电路及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060232199A1 (en) * 2005-03-29 2006-10-19 Fuji Photo Film Co., Ltd. Organic electroluminescent display device
JP2007188751A (ja) * 2006-01-13 2007-07-26 Seiko Epson Corp 発光装置および電子機器
CN101146384A (zh) * 2001-11-21 2008-03-19 精工爱普生株式会社 电光学装置
JP2010020926A (ja) * 2008-07-08 2010-01-28 Sony Corp 表示装置
CN102810292A (zh) * 2011-06-02 2012-12-05 精工爱普生株式会社 电光学装置以及电子设备
CN103377617A (zh) * 2012-04-25 2013-10-30 精工爱普生株式会社 电光学装置以及电子设备
CN104282716A (zh) * 2013-07-01 2015-01-14 精工爱普生株式会社 发光装置以及电子设备
JP2015141816A (ja) * 2014-01-29 2015-08-03 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441136B (en) * 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
JP4373114B2 (ja) 2002-04-03 2009-11-25 株式会社半導体エネルギー研究所 発光装置および電子機器
KR101037118B1 (ko) 2002-04-03 2011-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP2004198493A (ja) 2002-12-16 2004-07-15 Seiko Epson Corp 電子回路の駆動方法、電子装置の駆動方法、電気光学装置の駆動方法及び電子機器
JP5250960B2 (ja) 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
KR100879294B1 (ko) * 2006-06-12 2009-01-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR100841368B1 (ko) * 2006-12-13 2008-06-26 삼성에스디아이 주식회사 유기전계발광표시장치
JP4623138B2 (ja) 2008-05-21 2011-02-02 ソニー株式会社 表示装置および電子機器
KR102070268B1 (ko) * 2009-10-09 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013211147A (ja) 2012-03-30 2013-10-10 Canon Inc 表示装置
JP6171425B2 (ja) 2013-03-12 2017-08-02 セイコーエプソン株式会社 虚像表示装置
JP6286941B2 (ja) * 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
JP6268836B2 (ja) * 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101146384A (zh) * 2001-11-21 2008-03-19 精工爱普生株式会社 电光学装置
US20060232199A1 (en) * 2005-03-29 2006-10-19 Fuji Photo Film Co., Ltd. Organic electroluminescent display device
JP2007188751A (ja) * 2006-01-13 2007-07-26 Seiko Epson Corp 発光装置および電子機器
JP2010020926A (ja) * 2008-07-08 2010-01-28 Sony Corp 表示装置
CN102810292A (zh) * 2011-06-02 2012-12-05 精工爱普生株式会社 电光学装置以及电子设备
CN103377617A (zh) * 2012-04-25 2013-10-30 精工爱普生株式会社 电光学装置以及电子设备
CN104282716A (zh) * 2013-07-01 2015-01-14 精工爱普生株式会社 发光装置以及电子设备
JP2015141816A (ja) * 2014-01-29 2015-08-03 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552148B2 (en) 2015-10-15 2023-01-10 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN110867455A (zh) * 2018-08-28 2020-03-06 乐金显示有限公司 显示装置
CN110867455B (zh) * 2018-08-28 2024-05-31 乐金显示有限公司 显示装置
WO2021035405A1 (zh) * 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制造方法和驱动基板
US11569482B2 (en) 2019-08-23 2023-01-31 Beijing Boe Technology Development Co., Ltd. Display panel and manufacturing method thereof, display device
US11600681B2 (en) 2019-08-23 2023-03-07 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
US11783777B2 (en) 2019-08-23 2023-10-10 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus
US11930664B2 (en) 2019-08-23 2024-03-12 Boe Technology Group Co., Ltd. Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof
US11404451B2 (en) 2019-08-27 2022-08-02 Boe Technology Group Co., Ltd. Electronic device substrate, manufacturing method thereof, and electronic device
US11749691B2 (en) 2019-08-27 2023-09-05 Boe Technology Group Co., Ltd. Electronic device substrate, manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
US10403701B2 (en) 2019-09-03
JP6746937B2 (ja) 2020-08-26
TW201740560A (zh) 2017-11-16
US9847383B2 (en) 2017-12-19
US10134822B2 (en) 2018-11-20
CN107086237B (zh) 2021-10-15
JP2017146336A (ja) 2017-08-24
US20170236885A1 (en) 2017-08-17
US20180076272A1 (en) 2018-03-15
US20190051714A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
CN107086237A (zh) 电光学装置以及电子设备
US11710454B2 (en) Electro-optical device and electronic apparatus
CN103137068B (zh) 电光装置以及电子设备
CN103426400B (zh) 光电装置及电子设备
CN103377617B (zh) 电光学装置以及电子设备
CN107134255B (zh) 电光装置以及电子设备
CN107086238A (zh) 电光学装置以及电子设备
JP5998458B2 (ja) 画素回路、電気光学装置、および電子機器
JP5879944B2 (ja) 電気光学装置、および電子機器
CN107644617A (zh) 电光学装置、电光学装置的驱动方法以及电子设备
CN107393463A (zh) 电光学装置以及电子设备
CN106652868A (zh) 电光学装置、电子设备以及电光学装置的驱动方法
CN106652900A (zh) 电光学装置、电子设备以及电光学装置的驱动方法
CN108376528A (zh) 电光装置、电子设备及头戴显示器
JP2013113868A (ja) 電気光学装置および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP7248181B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240111

Address after: Ai Erlandubailin

Patentee after: Lumitec Display Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.