CN114068652A - 像素和包括该像素的显示装置 - Google Patents

像素和包括该像素的显示装置 Download PDF

Info

Publication number
CN114068652A
CN114068652A CN202110880303.7A CN202110880303A CN114068652A CN 114068652 A CN114068652 A CN 114068652A CN 202110880303 A CN202110880303 A CN 202110880303A CN 114068652 A CN114068652 A CN 114068652A
Authority
CN
China
Prior art keywords
electrode
thin film
film transistor
disposed
driving thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110880303.7A
Other languages
English (en)
Inventor
张勋
徐大荣
李素荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114068652A publication Critical patent/CN114068652A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素和包括该像素的显示装置。公开了一种像素，该像素包括：像素电路，该像素电路连接到选通线和数据线；以及发光二极管，该发光二极管具有连接到所述像素电路的第一电极，其中，所述像素电路可以包括：驱动薄膜晶体管，该驱动薄膜晶体管连接到所述发光二极管的第一电极；第一电容器，该第一电容器在水平方向上形成在所述驱动薄膜晶体管的栅极和源极之间；以及第二电容器，该第二电容器在竖直方向上形成在所述驱动薄膜晶体管的栅极和所述发光二极管的第一电极之间。

Description

像素和包括该像素的显示装置
技术领域
本公开涉及像素和包括该像素的显示装置。
背景技术
随着信息时代的发展，对用于显示图像的显示装置的需求随着各种形式而增加。因此，近来已经使用了各种类型的显示装置，例如液晶显示(LCD)装置、等离子体显示面板(PDP)装置和有机发光显示(OLED)装置。
在这样的显示装置中，有机发光显示装置是使用有机发光二极管的自亮度显示装置，该有机发光二极管将来自阳极的空穴和来自阴极的电子注入到发光层中，并且当由注入的空穴和电子的组合产生的激子将其状态从激发态改变为基态时发光。
有机发光显示装置根据光的发射方向可以被分类为顶部发射型、底部发射型和双发射型，并且根据驱动方法可以被分类为无源矩阵型和有源矩阵型。
与液晶显示(LCD)装置不同，有机发光显示装置不需要单独的光源，因此可以制造成轻质且薄的形式。此外，由于有机发光显示装置是以低电压驱动的，因此考虑到功耗是有利的。而且，有机发光显示装置具有优异的颜色表达能力、高响应速度、宽视角和高对比度(CR)。因此，已经研究了有机发光显示装置作为下一代显示装置。
有机发光显示装置包括存储电容器以在发光时保持一定电流。存储电容器按像素提供，并占据一定的面积，因此开口率减小。根据显示装置的高分辨率的趋势，开口率近来已经成为重要的问题。可以通过提高开口率来降低发光二极管的电流密度，由此可以增加发光二极管的寿命。由于高分辨率的显示装置的适应性增强，因此要求必须实现具有高开口率的有机发光显示装置。
上述背景技术的公开由本公开的发明人拥有以设计本公开，或者是通过设计本公开的过程获得的技术信息，但是在本公开被公开之前不能被视为向公众公开的已知技术。
发明内容
考虑到上述问题做出了本公开，并且本公开的目的是提供一种像素和包括该像素的显示装置，其中可以提高开口率并且可以简化结构。
除了如上所述的本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的另外的目的和特征。
根据本公开的一方面，上述和其他目的可以通过提供一种像素来实现，该像素包括：像素电路，该像素电路连接到选通线和数据线；以及发光二极管，该发光二极管具有连接到所述像素电路的第一电极，其中，所述像素电路可以包括：驱动薄膜晶体管，该驱动薄膜晶体管连接到所述发光二极管的第一电极；第一电容器，该第一电容器在水平方向上形成在所述驱动薄膜晶体管的栅极和源极之间；以及第二电容器，该第二电容器在竖直方向上形成在所述驱动薄膜晶体管的栅极和所述发光二极管的第一电极之间。
根据本公开的另一方面，可以通过提供包括上述像素的显示装置来实现上述和其他目的。
根据本公开的其他方面，上述和其他目的可以通过提供一种显示装置来实现，该显示装置包括由选通线和数据线的交叉部限定的具有开口区域的多个子像素，其中，所述多个子像素中的每一个可以包括设置在所述开口区域的第一侧处的第一电路区域、设置在所述开口区域的第二侧处的第二电路区域、以及与所述开口区域交叠并形成在所述第一电路区域和所述第二电路区域之间的电容器。
在根据本公开的像素和包括该像素的显示装置中，驱动薄膜晶体管可以设置在每个子像素的发光区域的上侧，并且所述存储电容器可以体现在发光区域中，由此可以提高开口率并且可以简化结构。结果，可以通过基于开口率的提高的亮度增加来改善显示性能，并且可以提高所述发光二极管的寿命。
除了如上所述的本公开的效果之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的另外的目的和特征。
附图说明
从下面结合附图进行的详细描述中，将更加清楚地理解本公开的上述及其它目的、特征及其它优势，在附图中：
图1是示出根据本公开的各种实施方式的显示装置的示意框图；
图2是示出图1的显示装置的子像素的示意性电路驱动视图；
图3是示出图1所示的显示装置的子像素的示例的等效电路图；
图4是示出根据本公开的各种实施方式的显示装置的单位像素的示意性平面图；
图5是示出根据本公开的各种实施方式的显示装置的单位像素的平面图；
图6是沿着图5中的线I-I’截取的截面图；
图7是从图5中的线II-II’截取的截面图；
图8是沿着图5中的线III-III’截取的截面图；
图9是示出图5的部分A的子像素的存储电容器的等效电路图；
图10是图5的部分B的放大图；
图11是沿着图10中的线IV-IV’截取的截面图；
图12至图16是示出图5所示的单位像素的一部分的单层结构的平面图；
图17是示出根据本公开的各种实施方式的显示装置的单位像素的平面图；
图18是沿着图17中的线V-V’截取的截面图；
图19是沿着图17中的线VI-VI’截取的截面图；以及
图20是沿着图17中的线VII-VII’截取的截面图。
具体实施方式
将通过参照附图描述的以下实施方式来阐明本公开的优点和特征及其实现方法。然而，本公开可以按照不同的形式来实施，不应视为局限于所述的示例性实施方式。相反，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域技术人员完全传达本公开的范围。此外，本公开仅由权利要求的范围限定。
在附图中公开的用于描述本公开的实施方式的形状、尺寸、比率、角度和数量仅仅是示例，因此，本公开不限于示出的细节。相同的附图标记在整个说明书中表示相同的元件。在下面的描述中，当确定相关已知功能或配置的详细描述会不必要地使本公开的重点模糊时，这些详细描述将被省略。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，可以添加另一部分，除非使用“仅～”。除非另有所指，单数形式的术语可以包括复数形式。
在解释元件时，尽管没有明确的描述，元件被解释为包括误差范围。
在描述位置关系时，例如，当位置关系被描述为“在...上”、“在...上方”，“在...下方”和“靠近...”时，除非使用“仅”或“直接”，否则一个或多个部分可以被布置在两个其他部分之间。
在描述时间关系时，例如，当时间顺序被描述为在“之后”、“随后”、“接着”和“之前”时，可以包括不连续的情况，除非使用“仅”或“直接”。
应当理解，尽管可在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
术语“第一水平轴方向”、“第二水平轴方向”和“竖直轴方向”不应当仅基于各个方向彼此竖直的几何关系来解释，并且可以意指在本公开的组件可以功能性地操作的范围内具有更宽方向性的方向。
术语“至少一个”应理解为包括一个或多个相关列出项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个以及第一项、第二项或第三项提出的所有项的组合。
本公开的各种实施方式的特征可以部分地或整体地彼此联接或组合，并且如本领域技术人员能够充分理解的那样，可以彼此不同地互操作并且在技术上进行驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依存关系一起执行。
在下文中，将参照附图详细描述根据本公开的显示装置的优选实施方式。在可能的情况下，贯穿附图将使用相同的附图标记指代相同或类似的部件。由于附图中所示的每个元件的比例为了描述方便而不同于实际比例，因此本公开不限于所示比例。
图1是示出根据本公开的各种实施方式的显示装置的示意框图。图2是示出图1的显示装置的子像素的示意性电路驱动视图。图3是示出图1所示的显示装置的子像素的示例的等效电路图。
参照图1至图3，根据本公开的各个实施方式的显示装置100可以包括显示面板110、图像处理器120、定时控制器130、数据驱动器140和扫描驱动器150。
显示面板110可以响应于分别从数据驱动器140和扫描驱动器150提供的数据信号DATA和扫描信号来显示图像。显示面板110可以包括用于显示图像的子像素SP。
根据具体结构，子像素可以形成为顶部发射型、底部发射型或双发射型。子像素SP可以包括红色子像素、绿色子像素和蓝色子像素，或者可以包括红色子像素、蓝色子像素、白色子像素和绿色子像素。根据发光特性，子像素SP可以具有一个或多个不同的发光区域。
图像处理器120可以将数据使能信号DE与从外部提供的数据信号DATA一起输出。除了数据使能信号DE之外，图像处理器120还可以输出竖直同步信号、水平同步信号和时钟信号中的一个或多个，但是为了描述方便，将省略这些信号而没有示出。
可以从图像处理器120向定时控制器130提供数据信号DATA以及驱动信号，驱动信号包括数据使能信号DE或竖直同步信号、水平同步信号和时钟信号。定时控制器130可以基于驱动信号输出用于控制数据驱动器140的操作定时的数据定时控制信号DDC和用于控制扫描驱动器150的操作定时的选通定时控制信号GDC。
数据驱动器140可以响应于从定时控制器130提供的数据定时控制信号DDC对从定时控制器130提供的数据信号DATA进行采样和锁存，将锁存的数据信号转换为伽马参考电压并输出转换的伽马参考电压。数据驱动器140可以通过数据线DL1至DLn输出数据信号DATA。数据驱动器140可以以集成电路(IC)的形式实现。
扫描驱动器150可以响应于从定时控制器130提供的选通定时控制信号GDC而输出扫描信号。扫描驱动器150可以通过选通线GL1至GLm输出扫描信号。扫描驱动器150可以以IC(集成电路)的形式实现，或者可以以GIP(面板内栅极)类型的显示面板110实现。
如图2所示，构成单位像素的一个子像素SP可以包括开关薄膜晶体管SW、驱动薄膜晶体管DR、存储电容器Cst、补偿电路CC和发光二极管EL。
响应于通过第一选通线GL1提供的扫描信号，开关薄膜晶体管SW可以执行开关操作以将通过第一数据线DL1提供的数据信号作为数据电压存储在存储电容器Cst中。驱动薄膜晶体管DR可以操作以根据存储在存储电容器Cst中的数据电压使驱动电流在第一电源线EVDD(例如，高电位电压)和第二电源线EVSS(例如，低电位电压)之间流动。发光二极管EL可以根据由驱动薄膜晶体管DR形成的驱动电流来工作以发光。
补偿电路CC是添加在子像素内以补偿驱动薄膜晶体管DR的阈值电压的电路。补偿电路CC可以包括一个或多个薄膜晶体管。根据补偿方法，补偿电路CC可以具有各种配置，因此其示例将被描述如下。
如图3所示，补偿电路CC可以包括感测薄膜晶体管ST和感测线VREF。
感测薄膜晶体管ST可以连接在驱动薄膜晶体管DR的漏极和发光二极管EL的阳极(以下称为感测节点)之间。感测薄膜晶体管ST可以操作以将通过感测线VREF传送的初始化电压(或感测电压)提供给驱动薄膜晶体管DR的感测节点，或者感测驱动薄膜晶体管DR的感测节点或感测线VREF的电压或电流。
开关薄膜晶体管SW的第一电极(例如，源极)可以连接到第一数据线DL1，开关薄膜晶体管SW的第二电极(例如，漏极)可以连接到驱动薄膜晶体管DR的栅极。
驱动薄膜晶体管DR的第一电极(例如，源极)可以连接到第一电源线EVDD，并且驱动薄膜晶体管DR的第二电极(例如，漏极)可以连接到发光二极管EL的阳极。
存储电容器Cst可以包括与驱动薄膜晶体管DR的栅极连接的第一电极和与发光二极管EL的阳极连接的第二电极。在根据本公开的各种实施方式的显示装置中，存储电容器Cst可以包括与驱动薄膜晶体管DR的栅极连接的第一电极图案DTG和与驱动薄膜晶体管DR的源极连接的第二电极图案DTS。第一电极图案DTG和第二电极图案DTS可以通过使有源层导体化而形成。此外，根据第一电极图案DTG和第二电极图案DTS的各种变型，存储电容器Cst可以包括沿水平方向形成的第一电容器和沿竖直方向形成的第二电容器。例如，第一电极图案DTG和第二电极图案DTS中的每一个可以包括指状图案结构，其中，第一电极图案和第二电极图案平行地设置在同一平面上。水平电容器可以由在水平方向上彼此隔开的结构形成。存储电容器Cst将在后面更详细地描述。
发光二极管EL的阳极可以连接到驱动薄膜晶体管DR的第二电极，并且发光二极管EL的阴极可以连接到第二电源线EVSS。例如，发光二极管EL可以是有机发光二极管(OLED)。
感测薄膜晶体管ST的第一电极(例如，源极)可以连接到感测线VREF，并且感测薄膜晶体管ST的第二电极(例如，漏极)可以连接到作为感测节点的发光二极管EL的阳极和驱动薄膜晶体管DR的第二电极。
根据补偿算法(或补偿电路的配置)，感测薄膜晶体管ST的操作时间可以与开关薄膜晶体管SW的操作时间类似、相同或不同。例如，开关薄膜晶体管SW的栅极可以连接到第一选通线GL1，并且感测薄膜晶体管ST的栅极可以连接到第二选通线GL2。在这种情况下，可以将扫描信号Scan传送到第一选通线GL1，并且可以将感测信号Sense传送到第二选通线GL2。对于另一示例，与开关薄膜晶体管SW的栅极连接的第一选通线GL1和与感测薄膜晶体管ST的栅极连接的第二选通线GL2可以彼此连接。
感测线VREF可以连接到数据驱动器140。在这种情况下，数据驱动器140可以实时、以图像的非显示周期或N帧周期(N是1或更大的整数)来感测子像素的感测节点，并且可以生成感测的结果。同时，开关薄膜晶体管SW和感测薄膜晶体管ST可以同时导通。在这种情况下，通过感测线VREF的感测操作和用于输出数据信号的数据输出操作可以通过数据驱动器140的时分方法彼此分离(识别)。
另外，基于感测结果的补偿目标可以是数字型数据信号、模拟型数据信号或伽马信号。用于基于感测结果生成补偿信号(或补偿电压)的补偿电路可以实现为数据驱动器140的内部电路、定时控制器130的内部电路或单独的电路。
此外，在图3的示例中，虽然已经描述了包括开关薄膜晶体管SW、驱动薄膜晶体管DR、存储电容器Cst、发光二极管EL和感测薄膜晶体管ST在内的3T(晶体管)1C(电容器)结构的子像素作为示例，但是当补偿电路CC被添加到每个子像素时，每个子像素可以具有3T2C、4T2C、5T1C、6T2C等的结构。
图4是示出根据本公开的各种实施方式的显示装置的单位像素的示意性平面图。图4简要地示出了由图3的子像素组成的单位像素。
参照图4，根据本公开的各个实施方式的显示装置的单位像素可以包括第一子像素R、第二子像素B、第三子像素W和第四子像素G，包括红色子像素R、蓝色子像素B、白色子像素W和绿色子像素G。然而，本公开不限于图4的该示例，并且单位像素可以由包括红色子像素R、绿色子像素G和蓝色子像素B的第一子像素R、第二子像素G和第三子像素B组成。此外，可以对单位像素中包括的至少三个或四个子像素的布置进行各种修改。在下面的描述中，将描述3T1C子像素作为示例。
第一子像素R、第二子像素B、第三子像素W和第四子像素G中的每一个可以包括发光区域所位于的开口区域LE，以及分别设置在开口区域(或发光区域)LE的两侧(即，图的上侧和下侧)的第一电路区域C1和第二电路区域C2。即，在根据本公开的各种实施方式的显示装置中，子像素R、B、W和G中的每一个的第一电路区域C1和第二电路区域C2可以基于开口区域LE彼此分离。
在根据本公开的各个实施方式的显示装置中，包括在第一子像素R、第二子像素B、第三子像素W和第四子像素G中的驱动薄膜晶体管DR可以分别设置在第一电路区域RC1、BC1、WC1和GC1中，并且开关薄膜晶体管SW和感测薄膜晶体管ST可以分别设置在第二电路区域RC2、BC2、WC2和GC2中，并且存储电容器Cst可以分别与开口区域RLE、BLE、WLE和GLE交叠，并且设置在第一电路区域RC1、BC1、WC1和GC1与第二电路区域RC2、BC2、WC2和GC2之间。
由于根据本公开的各个实施方式的显示装置包括在相对于子像素R、B、W和G的开口区域LE的上侧和下侧的第一电路区域C1和第二电路区域C2，所以彼此相邻的不同行的子像素R、B、W和G可以以镜像形状设置以共享它们之间的公共线，由此可以获得提高开口率的效果。
图5是示出根据本公开的各种实施方式的显示装置的单位像素的平面图。图5更详细地示出了图4的显示装置的单位像素。
参照图5，根据本公开的各种实施方式的显示装置可以包括构成一个单位像素的第一子像素R、第二子像素B、第三子像素W和第四子像素G。
各个子像素R、B、W和G可以由选通线GL和数据线DL之间的交叉部限定，并且可以包括发光二极管PXL、驱动薄膜晶体管DR、感测薄膜晶体管ST、开关薄膜晶体管ST、第一存储电容器Cst1和第二存储电容器Cst2。
发光二极管PXL的第一电极ANO和第一存储电容器Cst1可以设置在开口区域(或发光区域)中。
驱动薄膜晶体管DR可以设置在第一电路区域中，第一电路区域设置在开口区域的一侧(例如，开口区域的上侧)，并且感测薄膜晶体管ST、开关薄膜晶体管SW和第二存储电容器Cst2可以设置在第二电路区域中，第二电路区域设置在开口区域的另一侧(例如开口区域的下侧)。
各个子像素R、B、W和G可以包括设置有第一存储电容器Cst1、滤色器CF和发光二极管PXL的开口区域(或发光区域)、设置在开口区域的一侧(例如，开口区域的上侧)的包括驱动薄膜晶体管DR的第一电路区域、以及设置在开口区域的另一侧(例如，开口区域的下侧)的包括感测薄膜晶体管ST、开关薄膜晶体管SW和第二存储电容器Cst2的第二电路区域。
通过使用电源线EVDD作为边界，可以将构成一个单位像素的四个的第一子像素R、第二子像素B、第三子像素W和第四子像素G与其相邻的单位像素分离。例如，电源线EVDD可以分别设置在沿列方向(例如，竖直方向)排列的第一子像素R的左侧和第四子像素G的右侧。在水平方向上延伸并与左侧和右侧的电源线EVDD电连接的水平电源线EVDD_H可以包括在电源线EVDD之间。电源线EVDD可以通过水平电源线EVDD_H连接到设置在第一子像素R、第二子像素B、第三子像素W和第四子像素G的第一电路区域中的驱动薄膜晶体管DR。
数据线DL可以平行地设置在沿列方向布置的第一子像素R和第二子像素B之间以及第三子像素W和第四子像素G之间。数据线可以将数据信号提供给设置在子像素R、B、W和G的第二电路区域中的开关薄膜晶体管SW。
参考线VREF可以设置为在列方向上布置的第二子像素B和第三子像素W之间沿着列方向延伸。参考线VREF可以包括在水平方向上朝向左侧和右侧延伸的水平参考线VREF_H。参考线VREF可以通过水平参考线VREF_H连接到设置在第一子像素R、第二子像素B、第三子像素W和第四子像素G的第二电路区域中的感测薄膜晶体管ST。
图6是沿着图5中的线I-I’截取的截面图。图7是从图5中的线II-II’截取的截面图。图8是沿着图5中的线III-III’截取的截面图。图9是示出图5的部分A的子像素的存储电容器的等效电路图。这些附图旨在具体描述根据本公开的各种实施方式的显示装置中的存储电容器Cst。
将参照图6至图9结合图5来描述根据本公开的各种实施方式的显示装置中的存储电容器Cst的截面结构。
如图6所示，缓冲层BUF、有源层ACT、层间介电膜ILD、滤色器CF、外涂层OC和发光二极管PXL可以设置在每个子像素R、B、W和G的开口区域中。
缓冲层BUF可以形成在基板SUB的整个表面上，并且缓冲层BUF上的有源层ACT可以连接到驱动薄膜晶体管DR的栅极和源极中的任何一个。例如，在图6中，有源层ACT可以是通过连接到驱动薄膜晶体管DR的栅极而导体化的第一电极图案DTG。或者，有源层ACT可以是通过连接到驱动薄膜晶体管DR的源极而导体化的第二电极图案DTS。
层间介电膜ILD、滤色器CF、外涂层OC和发光二极管PXL可以形成在有源层ACT上。
通过使发光二极管PXL的有源层ACT和第一电极ANO导体化而形成的第一电极图案DTG可以通过插入层间介电膜ILD、滤色器CF和外涂层OC而彼此隔开，由此可以在竖直方向上形成竖直电容器Cst_V1。可选地，竖直电容器Cst_V1可以在竖直方向上形成在通过有源层ACT的导体化形成的第二电极图案DTS和发光二极管PXL的第一电极ANO之间。
如图7所示，在每个子像素R、B、W和G的开口区域中，缓冲层BUF、有源层ACT、层间介电膜ILD、滤色器CF、外涂层OC和发光二极管PXL可以设置在基板SUB上。
缓冲层BUF可以形成在基板SUB的整个表面上，并且缓冲层BUF上的有源层ACT可以连接到驱动薄膜晶体管DR的栅极和源极中的任何一个。例如，在图7中，有源层ACT可以是指状图案结构，其中通过与驱动薄膜晶体管DR的栅极连接而导体化的多个第一电极图案DTG中的每一个和通过与驱动薄膜晶体管DR的源极连接而导体化的多个第二电极图案DTS中的每一个平行地设置在同一平面上。多个第一电极图案DTG和第二电极图案DTS中的每一个的宽度h1可以小于第一电极图案DTG和第二电极图案DTS之间的宽度h2。
通过有源层ACT的导体化形成的多个第一电极图案DTG和多个第二电极图案DTS可以交替地设置，由此可以在水平方向上在第一电极图案和第二电极图案之间形成水平电容器Cst_H。
参照图6和图7，可以在子像素R、B、W和G中的每一个的开口区域中形成第一存储电容器Cst1，该第一存储电容器Cst1包括图6中所示的竖直电容器Cst_V1和图7中所示的水平电容器Cst_H。例如，基于红色子像素R，开口区域的第一存储电容器Cst1可以是竖直电容器Cst_V1和水平电容器Cst_H彼此组合的电容器。
如图8所示，在每个子像素R、B、W和G的第二电路区域中，遮光层LS、缓冲层BUF、有源层ACT、层间介电膜ILD和源/漏极SD可以设置在基板SUB上。
遮光层LS可以设置在基板SUB上以与有源层ACT和源/漏极SD交叠。缓冲层BUF上的有源层ACT可以连接到驱动薄膜晶体管DR的栅极和源极中的任何一个。例如，在图8中，有源层ACT可以是通过连接到驱动薄膜晶体管DR的栅极而导体化的第一电极图案DTG。或者，有源层ACT可以是通过连接到驱动薄膜晶体管DR的源极而导体化的第二电极图案DTS。
层间介电膜ILD和源/漏极SD可以形成在有源层ACT上。即，可以通过插入缓冲层BUF来将遮光层LS设置在有源层ACT之下，并且可以通过插入层间介电膜ILD来将源/漏极SD设置在有源层ACT之上。
在通过使有源层ACT导体化而形成的第一电极图案DTG中，双竖直电容器Cst_V2通过插入缓冲层BUF而与遮光层LS隔开并且通过插入层间介电膜ILD而与源/漏极SD隔开，双竖直电容器Cst_V2可以在与位于其下方的遮光层LS和位于其上方的源/漏极SD竖直的方向上形成。
参照图9，在根据本公开的各个实施方式的显示装置中，存储电容器Cst可以与子像素R和B的开口区域交叠，并且形成在第一电路区域的驱动薄膜晶体管DR和第二电路区域的感测薄膜晶体管ST之间。例如，基于红色子像素R，非开口区域(或第二电路区域)的双竖直电容器Cst_V2和与开口区域的第一存储电容器Cst1相对应的竖直存储电容器Cst_V1和水平电容器Cst_H彼此组合的电容器可以彼此组合以形成存储电容器Cst。
图10是图5的部分B的放大图。图11是沿着图10中的线IV-IV’截取的截面图。
结合图5参照图10和图11，在根据本公开的各个实施方式的显示装置中，有源层ACT可以连接到驱动薄膜晶体管DR的源极，并且可以延伸以与水平电源线EVDD_H的至少一部分交叠。
如图10所示，有源层ACT的一部分可以与驱动薄膜晶体管DR的栅极GAT交叠，并且从栅极GAT延伸以与水平电源线EVDD_H交叠，由此有源层ACT的一部分可以形成为延伸到电源线EVDD和水平电源线EVDD_H彼此邻接的位置。
如图11所示，遮光层LS、缓冲层BUF、有源层ACT、栅极GAT、层间介电膜ILD和源/漏极SD可以设置在基板SUB上。
遮光层LS可以设置在基板SUB上以与有源层ACT和源/漏极SD交叠，并且可以通过在接触区域EVDD_CNT中插入有源层ACT而直接接触源/漏极SD。
在根据本公开的各个实施方式的显示装置中，由于可以在电源线EVDD中形成与遮光层LS、有源层ACT和源/漏极SD直接接触的接触区域EVDD_CNT，所以可以从开口区域中删除用于使驱动薄膜晶体管DR与源/漏极SD接触的接触孔，由此可以增加开口率。此外，可以通过有源层ACT和源/漏极SD的双线来减小水平电源线EVDD_H的线电阻负载。
图12至图16是示出图5所示的单位像素的一部分的单层结构的平面图。
结合图5参照图12至图16，将更详细地描述构成根据本公开的各种实施方式的显示装置中的单位像素的子像素。
如图12所示，可以在基板上形成电源线EVDD、两组数据线DL和参考线VREF，电源线EVDD被布置为沿第一方向(例如，从左侧到右侧的方向)彼此平行并且在与第一方向交叉的第二方向(例如，竖直方向)上延伸，两组数据线DL被设置为在电源线EVDD之间与电源线EVDD平行地彼此相邻，并且参考线被设置为与在数据线DL之间与数据线DL平行。电源线EVDD、数据线DL和参考线VREF可以由遮光层LS形成。
可以设置与形成在第一子像素R、第二子像素B、第三子像素W和第四子像素G的第二电路区域中的感测薄膜晶体管ST和开关薄膜晶体管SW相对应并且形成第二存储电容器Cst2的遮光图案Cst2_LS。
缓冲层BUF可以设置在形成有图12中所示的元件的基板上，以覆盖所述元件。缓冲层BUF可以用于保护通过后续工艺形成的薄膜晶体管不受诸如从遮光层LS或基板泄漏的碱离子的杂质的影响。缓冲层BUF可以是氧化硅(SiOx)、氮化硅(SiNx)或SiOx和SiNx的多层。
如图13所示，有源层ACT可以设置在缓冲层BUF上。
有源层ACT可以包括设置在各个子像素R、B、W和G的第一电路区域RC1、BC1、WC1和GC1中的驱动薄膜晶体管DR的有源层DR_ACT、设置在第二电路区域RC2、BC2、WC2和GC2中的感测薄膜晶体管ST的有源层ST_ACT以及开关薄膜晶体管SW的有源层SW_ACT。此外，有源层ACT可以包括构成第一电极图案DTG和第二电极图案DTS的有源层，第一电极图案DTG和第二电极图案DTS设置在各个子像素R、B、W和G的开口区域中。在有源层ACT中，与第一电路区域的驱动薄膜晶体管DR的栅极连接的部分、构成开口区域中的第一电极图案DTG的部分和构成第二电路区域的开关薄膜晶体管SW的部分可以形成为一体。此外，在有源层ACT中，与第一电路区域的驱动薄膜晶体管DR的源极连接的部分、构成开口区域中的第二电极图案DTS的部分和构成第二电路区域的感测薄膜晶体管ST的部分可以形成为一体。
开口区域中的有源层ACT的第一电极图案DTG和第二电极图案DTS中的每一个可以形成为第一公共图案、第二公共图案以及公共地连接到第一公共图案和第二公共图案并且平行地设置为指状图案结构的多个第一和第二电极图案。
如图14所示，用于构成驱动薄膜晶体管DR的栅极DR_GAT可以形成在第一子像素R、第二子像素B、第三子像素W和第四子像素G的第一电路区域中，并且用于构成感测薄膜晶体管ST的栅极ST_GAT和用于构成开关薄膜晶体管SW的栅极SW_GAT可以设置在第二电路区域中。感测薄膜晶体管ST的栅极ST_GAT和开关薄膜晶体管SW的栅极SW_GAT可以形成为一体。
层间介电膜ILD可以设置在形成有图14所示的元件的基板上，以覆盖元件。层间介电膜ILD可以是氧化硅(SiOx)、氮化硅(SiNx)或SiOx和SiNx的多层。
如图15所示，电源线EVDD、水平电源线EVDD_H、水平参考线VREF_H和选通线GL可以形成在层间电介质膜ILD上。此外，可以形成在第一子像素R、第二子像素B、第三子像素W和第四子像素G的第一电路区域中形成的驱动薄膜晶体管DR的源/漏极SD以及在第二电路区域中形成的感测薄膜晶体管ST和开关薄膜晶体管SW的源/漏极SD。
图15中所示的元件可以由相同的材料形成，并且可以是由选自Mo、Al、Cr、Au、Ti、Ni、Nd和Cu的组中的任意一种或其合金制成的多层。例如，元件可以由Cu/MoTi的双层制成。
此外，钝化膜PAS可以设置为覆盖图15所示的所有元件。钝化膜PAS是用于保护其下方的元件的绝缘膜，并且可以是氧化硅(SiOx)、氮化硅(SiNx)或SiOx和SiNx的多层。
红色、蓝色、白色和绿色滤色器CF可以设置在钝化膜PAS上以对应于各个子像素R、B、W和G的开口区域。滤色器CF可以通过穿过从发光二极管PXL发射的白光来发射红色、蓝色、白色和绿色的光。
可以在滤色器CF上设置外涂层OC以覆盖滤色器CF。外涂层OC可以是减小下层结构的阶梯差的平坦化膜。
如图16所示，发光二极管PXL可以设置在外涂层OC上，以对应于每个子像素R、B、W和G的开口区域。发光二极管PXL可以包括第一电极(例如阳极ANO)、发光层和第二电极(例如阴极)。例如，发光二极管PXL可以是有机发光二极管(OLED)。
图17是示出根据本公开的各种实施方式的显示装置的单位像素的平面图。图18是沿着图17中的线V-V’截取的截面图。图19是沿着图17中的线VI-VI’截取的截面图。图20是沿着图17中的线VII-VII’截取的截面图。在图17中，与图5的显示装置的单位像素相比，可以减少掩模的数量，并且图17中的掩模的数量对图5中的开口区域的有源层的结构进行了修改。因此，在接下来的描述中，将对根据图5中的显示装置的元件而修改的元件进行描述，并将省略掉与图5相同的其他元件的重复描述。
参照图17至图20，在根据本公开的各个实施方式的显示装置中，省略掉源/漏极，并且用栅极代替。因此，可以减少形成源/漏极的工艺和用于形成源/漏极的接触孔的掩模工艺。
如图17所示，在电源线EVDD之间沿水平方向延伸并与左侧和右侧的电源线EVDD电连接的水平电源线EVDD_H可以形成为有源层ACT。与参考线VREF连接的水平参考线VREF_H可以形成为栅极。
如图18所示，缓冲层BUF、有源层ACT、层间介电膜ILD、滤色器CF、外涂层OC和发光二极管PXL可以设置在每个子像素R、B、W和G的开口区域中。
缓冲层BUF可以形成在基板SUB的整个表面上，并且缓冲层BUF上的有源层ACT可以连接到驱动薄膜晶体管DR的栅极和源极中的任何一个。例如，在图18中，有源层ACT可以是通过连接到驱动薄膜晶体管DR的栅极而导体化的第一电极图案DTG。或者，有源层ACT可以是通过连接到驱动薄膜晶体管DR的源极而导体化的第二电极图案DTS。
层间介电膜ILD、滤色器CF、外涂层OC和发光二极管PXL可以形成在有源层ACT上。
通过使发光二极管PXL的有源层ACT和第一电极ANO导体化而形成的第一电极图案DTG可以通过插入层间介电膜ILD、滤色器CF和外涂层OC而彼此隔开，由此可以在竖直方向上形成竖直电容器Cst_V1。可选地，竖直电容器Cst_V1可以在竖直方向上形成在通过有源层ACT的导体化形成的第二电极图案DTS和发光二极管PXL的第一电极ANO之间。
即，图18所示的竖直电容器Cst_V1可以基本上与图6所示的竖直电容器Cst_V1相同。
如图19所示，缓冲层BUF、有源层ACT、层间介电膜ILD、滤色器CF、外涂层OC和发光二极管PXL可以设置在每个子像素R、B、W和G的开口区域中。
缓冲层BUF可以形成在基板SUB的整个表面上，并且缓冲层BUF上的有源层ACT可以连接到驱动薄膜晶体管DR的栅极和源极中的任何一个。例如，在图19中，有源层ACT可以具有这样的结构，其中通过连接到驱动薄膜晶体管DR的栅极而导体化的第一电极图案DTG和通过连接到驱动薄膜晶体管DR的源极而导体化的第二电极图案DTS在同一平面上彼此平行地间隔开。
水平电容器Cst_H可以在通过有源层ACT的导体化形成的第一电极图案DTG和第二电极图案DTS之间沿水平方向形成。例如，第一电极图案DTG可以形成为具有比第二电极图案DTS的面积更宽的面积。即，为了使第一电极图案DTG和第二电极图案DTS构成以一次间隔形成的水平电容器Cst_H，可以通过增加第一电极图案DTG的面积来增加导体化的第一电极图案DTG和发光二极管PXL的第一电极ANO之间的竖直电容器CST_V1。同时，尽管图19示出了第一电极图案DTG的面积比第二电极图案DTS的面积宽，第二电极图案DTS也可以形成为具有比第一电极图案DTG的面积宽的面积。在这种情况下，可以通过增加第二电极图案DTS的面积来增加导体化的第二电极图案DTS和发光二极管PXL的第一电极ANO之间的竖直电容器CST_V1。
如图20所示，在每个子像素R、B、W和G的第二电路区域中，遮光层LS、缓冲层BUF、有源层ACT、层间介电膜ILD和发光二极管PXL可以设置在基板SUB上。即，与图8所示的非开口区域的双竖直电容器不同，在图20中，可以省略源/漏极SD，并且发光二极管PXL可以设置为延伸到省略源/漏极SD的区域。
遮光层LS可以设置在基板SUB上以与有源层ACT和发光二极管PXL交叠。缓冲层BUF上的有源层ACT可以连接到驱动薄膜晶体管DR的栅极和源极中的任何一个。例如，在图20中，有源层ACT可以是通过连接到驱动薄膜晶体管DR的栅极而导体化的第一电极图案DTG。或者，有源层ACT可以是通过连接到驱动薄膜晶体管DR的源极而导体化的第二电极图案DTS。
层间介电膜ILD和发光二极管PXL可以形成在有源层ACT上。即，可以通过插入缓冲层BUF来将遮光层LS设置在有源层ACT之下，并且可以通过插入层间介电膜ILD来将发光二极管PXL设置在有源层ACT之上。
在通过使有源层ACT导体化而形成的第一电极图案DTG中，通过插入缓冲层BUF而与遮光层LS隔开并且通过插入层间介电膜ILD而与发光二极管PXL隔开，双竖直电容器Cst_V2可以在竖直方向上形成到其下方的遮光层LS和其上方的发光二极管PXL中的每一个。
可以如下描述根据本公开的各种实施方式的像素和包括该像素的显示装置。
根据本公开的各种实施方式的像素可以包括：像素电路，该像素电路连接到选通线和数据线；以及发光二极管，该发光二极管具有连接到所述像素电路的第一电极，其中，所述像素电路可以包括：驱动薄膜晶体管，该驱动薄膜晶体管连接到所述发光二极管的第一电极；第一电容器，该第一电容器在水平方向上形成在所述驱动薄膜晶体管的栅极和源极之间；以及第二电容器，该第二电容器在竖直方向上形成在所述驱动薄膜晶体管的栅极和所述发光二极管的第一电极之间。
在根据本公开的各种实施方式的像素中，第一电容器可以包括与驱动薄膜晶体管的栅极连接的多个第一电极图案，以及与驱动薄膜晶体管的源极连接并设置在多个第一电极图案之间的多个第二电极图案。
在根据本公开的各种实施方式的像素中，驱动薄膜晶体管的栅极和源极可以构成有源层，并且多个第一电极图案和多个第二电极图案可以由与有源层的材料相同的材料制成。
在根据本公开的各种实施方式的像素中，多个第一电极图案和多个第二电极图案中的每一个可以是指状图案结构。
在根据本公开的各种实施方式的像素中，多个第一电极图案和多个第二电极图案可以平行地设置在同一平面上。
在根据本公开的各种实施方式的像素中，所述像素还可以包括：第一公共图案，该第一公共图案共同连接到所述多个第一电极图案中的每一个的一侧并且连接到所述驱动薄膜晶体管的栅极和源极中的任何一个；以及第二公共图案，该第二公共图案设置为与所述第一公共图案平行，同时连接到所述驱动薄膜晶体管的栅极和源极中的另一个，并且共同连接到所述多个第二电极图案中的每一个的一侧，其中，所述多个第一电极图案和所述多个第二电极图案可以交替地设置在所述第一公共图案和所述第二公共图案之间。
在根据本公开的各种实施方式的像素中，所述第一电容器可以包括：第一公共电极图案，其与所述驱动薄膜晶体管的栅极连接；以及第二公共电极图案，其被设置为与所述第一公共电极图案平行同时与所述驱动薄膜晶体管的源极连接。
在根据本公开的各种实施方式的像素中，所述第二电容器可以形成在所述第一公共电极图案和所述发光二极管的第一电极之间。
在根据本公开的各种实施方式的像素中，所述像素还可以包括与所述发光二极管交叠的开口区域和与所述像素电路交叠的电路区域，其中，所述第一电容器和所述第二电容器中的每一个都可以设置在所述开口区域中。
在根据本公开的各种实施方式的像素中，所述电路区域可以包括设置在所述开口区域的第一侧处的第一电路区域和设置在所述开口区域的第二侧处的第二电路区域。
在根据本公开的各种实施方式的像素中，所述像素电路还可以包括与选通线和数据线连接的开关电路，其中，所述驱动薄膜晶体管可以设置在所述第一电路区域中，并且所述开关电路可以设置在所述第二电路区域中。
在根据本公开的各种实施方式的像素中，所述像素还可以包括参考线，向该参考线提供参考电压，其中，所述开关电路可以包括与选通线和数据线以及驱动薄膜晶体管的栅极连接的第一开关薄膜晶体管，以及与所述选通线、所述参考线和所述驱动薄膜晶体管的源极连接的第二开关薄膜晶体管。
根据本公开的各种实施方式的显示装置可以包括由选通线和数据线的交叉部限定的具有开口区域的多个子像素，其中，所述多个子像素中的每一个可以包括设置在所述开口区域的第一侧处的第一电路区域、设置在所述开口区域的第二侧处的第二电路区域、以及与所述开口区域交叠并形成在所述第一电路区域和所述第二电路区域之间的电容器。
根据本公开的各种实施方式的显示装置可以包括：发光二极管，其设置在所述开口区域中，具有第一电极；驱动薄膜晶体管，其设置在所述第一电路区域中并连接到所述发光二极管的第一电极；以及开关电路，其设置在所述第二电路区域中并连接到所述选通线和所述数据线，其中，所述电容器可以包括：第一电容器，其在水平方向上形成在所述驱动薄膜晶体管的栅极和源极之间；以及第二电容器，其在竖直方向上形成在所述驱动薄膜晶体管的栅极电极和源极之间。
在根据本公开的各种实施方式的显示装置中，第一电容器可以包括与驱动薄膜晶体管的栅极连接的多个第一电极图案，以及与驱动薄膜晶体管的源极连接并设置在多个第一电极图案之间的多个第二电极图案。
在根据本公开的各种实施方式的显示装置中，驱动薄膜晶体管的栅极和源极可以构成有源层，并且多个第一电极图案和多个第二电极图案可以由与有源层的材料相同的材料制成。
在根据本公开的各种实施方式的显示装置中，多个第一电极图案中的每一个和多个第二电极图案中的每一个可以平行地设置在与指状图案结构同一平面上。
根据本公开的各种实施方式的显示装置还可以包括：第一公共图案，该第一公共图案共同连接到所述多个第一电极图案中的每一个的一侧并且连接到所述驱动薄膜晶体管的栅极和源极中的任何一个；以及第二公共图案，该第二公共图案设置为与所述第一公共图案平行，同时连接到所述驱动薄膜晶体管的栅极和源极中的另一个，并且共同连接到所述多个第二电极图案中的每一个的一侧，其中，所述多个第一电极图案和所述多个第二电极图案可以交替地设置在所述第一公共图案和所述第二公共图案之间。
在根据本公开的各种实施方式的显示装置中，所述第一电容器可以包括：第一公共电极图案，其与所述驱动薄膜晶体管的栅极连接；以及第二公共电极图案，其被设置为与所述第一公共电极图案平行同时与所述驱动薄膜晶体管的源极连接。
对于本领域技术人员来说显而易见的是，上面描述的本公开不受上述实施方式和附图的限制，并且可以在不脱离本公开的精神或范围的情况下对本公开进行各种替换、修改和变型。因此，本公开的范围由所附权利要求限定，并且旨在从权利要求的含义、范围和等同概念得到的所有变型或修改都落在本发明的范围内。

Claims (21)

1.一种像素，该像素包括：
像素电路，该像素电路连接到选通线和数据线；以及
发光二极管，该发光二极管具有连接到所述像素电路的第一电极，
其中，所述像素电路包括：
驱动薄膜晶体管，该驱动薄膜晶体管连接到所述发光二极管的第一电极；
第一电容器，该第一电容器在水平方向上形成在所述驱动薄膜晶体管的栅极和源极之间；以及
第二电容器，该第二电容器在竖直方向上形成在所述驱动薄膜晶体管的栅极和所述发光二极管的第一电极之间。
2.根据权利要求1所述的像素，其中，所述第一电容器包括：
多个第一电极图案，其连接到所述驱动薄膜晶体管的栅极；以及
多个第二电极图案，其连接到所述驱动薄膜晶体管的源极，并设置在所述多个第一电极图案之间。
3.根据权利要求2所述的像素，其中，所述驱动薄膜晶体管的栅极和源极构成有源层，并且所述多个第一电极图案和所述多个第二电极图案由与所述有源层的材料相同的材料制成。
4.根据权利要求3所述的像素，其中，所述多个第一电极图案和所述多个第二电极图案中的每一个是指状图案结构。
5.根据权利要求4所述的像素，其中，所述多个第一电极图案和所述多个第二电极图案平行地设置在同一平面上。
6.根据权利要求5所述的像素，所述像素还包括：
第一公共图案，其共同地连接到所述多个第一电极图案中的每一个的一侧并且连接到所述驱动薄膜晶体管的栅极和源极中的任何一个；以及
第二公共图案，其设置为与所述第一公共图案平行，同时连接到所述驱动薄膜晶体管的栅极和源极中的另一个，并且共同连接到所述多个第二电极图案中的每一个的一侧，
其中，所述多个第一电极图案和所述多个第二电极图案交替地设置在所述第一公共图案和所述第二公共图案之间。
7.根据权利要求1所述的像素，其中，所述第一电容器包括：
第一公共电极图案，其连接到所述驱动薄膜晶体管的栅极；以及
第二公共电极图案，其设置为与所述第一公共电极图案平行，同时与所述驱动薄膜晶体管的源极连接。
8.根据权利要求7所述的像素，其中，所述第二电容器形成在所述第一公共电极图案和所述发光二极管的第一电极之间。
9.根据权利要求1所述的像素，所述像素还包括：
开口区域，其与所述发光二极管交叠；以及
电路区域，其与所述像素电路交叠，
其中，所述第一电容器和所述第二电容器中的每一个设置在所述开口区域中。
10.根据权利要求9所述的像素，其中，所述电路区域包括：
第一电路区域，其设置在所述开口区域的第一侧；以及
第二电路区域，其设置在所述开口区域的第二侧。
11.根据权利要求10所述的像素，其中，所述像素电路还包括与所述选通线和所述数据线连接的开关电路，其中，所述驱动薄膜晶体管设置在所述第一电路区域中，并且所述开关电路设置在所述第二电路区域中。
12.根据权利要求11所述的像素，所述像素还包括参考线，向该参考线提供参考电压，
其中，所述开关电路包括：
第一开关薄膜晶体管，其连接到所述选通线和所述数据线以及所述驱动薄膜晶体管的栅极；以及
第二开关薄膜晶体管，其连接到所述选通线、所述参考线和所述驱动薄膜晶体管的源极。
13.一种显示装置，该显示装置包括由选通线和数据线的交叉部限定的具有开口区域的多个子像素，
其中，所述多个子像素中的每一个包括：
第一电路区域，其设置在所述开口区域的第一侧；
第二电路区域，其设置在所述开口区域的第二侧；以及
电容器，其与所述开口区域交叠并形成在所述第一电路区域和所述第二电路区域之间。
14.根据权利要求13所述的显示装置，所述显示装置还包括：
发光二极管，其设置在所述开口区域中，并且所述发光二极管具有第一电极；
驱动薄膜晶体管，其设置在所述第一电路区域中，并且连接到所述发光二极管的第一电极；以及
开关电路，其设置在所述第二电路区域中并且连接到所述选通线和所述数据线，
其中，所述电容器包括：
第一电容器，该第一电容器在水平方向上形成在所述驱动薄膜晶体管的栅极和源极之间；以及
第二电容器，该第二电容器在竖直方向上形成在所述驱动薄膜晶体管的栅极和源极之间。
15.根据权利要求14所述的显示装置，其中，所述第一电容器包括：
多个第一电极图案，其连接到所述驱动薄膜晶体管的栅极；以及
多个第二电极图案，其连接到所述驱动薄膜晶体管的源极，并设置在所述多个第一电极图案之间。
16.根据权利要求15所述的显示装置，其中，所述驱动薄膜晶体管的栅极和源极构成有源层，并且所述多个第一电极图案和所述多个第二电极图案由与所述有源层的材料相同的材料制成。
17.根据权利要求16所述的显示装置，其中，所述多个第一电极图案中的每一个和所述多个第二电极图案中的每一个平行地设置在与指状图案结构同一平面上。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
第一公共图案，其共同地连接到所述多个第一电极图案中的每一个的一侧并且连接到所述驱动薄膜晶体管的栅极和源极中的任何一个；以及
第二公共图案，其设置为与所述第一公共图案平行，同时连接到所述驱动薄膜晶体管的栅极和源极中的另一个，并且共同连接到所述多个第二电极图案中的每一个的一侧，
其中，所述多个第一电极图案和所述多个第二电极图案交替地设置在所述第一公共图案和所述第二公共图案之间。
19.根据权利要求14所述的显示装置，其中，所述第一电容器包括：
第一公共电极图案，其连接到所述驱动薄膜晶体管的栅极；以及
第二公共电极图案，其设置为与所述第一公共电极图案平行，同时与所述驱动薄膜晶体管的源极连接。
20.根据权利要求13所述的显示装置，其中，彼此相邻的不同行的子像素以镜像形状设置，并且共享彼此相邻的不同行的子像素之间的公共线。
21.一种像素，该像素包括：
开口区域；
第一电路区域，其设置在所述开口区域的第一侧；
第二电路区域，其设置在所述开口区域的第二侧；以及
电容器，其与所述开口区域交叠并形成在所述第一电路区域和所述第二电路区域之间。
CN202110880303.7A 2020-07-31 2021-08-02 像素和包括该像素的显示装置 Pending CN114068652A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200096364A KR20220015827A (ko) 2020-07-31 2020-07-31 화소 및 이를 포함하는 표시 장치
KR10-2020-0096364 2020-07-31

Publications (1)

Publication Number Publication Date
CN114068652A true CN114068652A (zh) 2022-02-18

Family

ID=79300733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110880303.7A Pending CN114068652A (zh) 2020-07-31 2021-08-02 像素和包括该像素的显示装置

Country Status (4)

Country Link
US (1) US11864424B2 (zh)
KR (1) KR20220015827A (zh)
CN (1) CN114068652A (zh)
DE (1) DE102021119854A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115565481A (zh) * 2022-09-29 2023-01-03 Tcl华星光电技术有限公司 显示背板及移动终端
CN115565481B (zh) * 2022-09-29 2024-06-04 Tcl华星光电技术有限公司 显示背板及移动终端

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE8800740D0 (sv) * 1988-03-02 1988-03-02 Martin Ivanov Denev Metod och anordning att stralbehandla cancertumorer med applicerande av stralningen utanfor kroppen, pa cancertumorens symmetriska antimateria, som uppstar bakom spegel
CA2490858A1 (en) * 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR101269006B1 (ko) * 2008-12-02 2013-05-29 엘지디스플레이 주식회사 액정표시장치
KR102114999B1 (ko) 2013-12-27 2020-05-26 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102333563B1 (ko) 2014-12-31 2021-12-01 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR102453948B1 (ko) 2016-07-29 2022-10-17 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그를 구비한 표시장치
KR102584959B1 (ko) 2016-08-31 2023-10-06 엘지디스플레이 주식회사 표시장치
KR101920769B1 (ko) * 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20190002884A (ko) 2017-06-30 2019-01-09 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 표시패널
KR102455762B1 (ko) 2017-07-31 2022-10-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102402597B1 (ko) * 2017-10-20 2022-05-26 삼성디스플레이 주식회사 표시 장치
KR102460917B1 (ko) 2017-12-13 2022-10-28 엘지디스플레이 주식회사 표시장치
KR102594557B1 (ko) 2017-12-22 2023-10-25 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102571354B1 (ko) * 2018-05-16 2023-08-28 엘지디스플레이 주식회사 전계발광 표시장치
CN108535929A (zh) * 2018-05-28 2018-09-14 京东方科技集团股份有限公司 显示基板和显示装置
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115565481A (zh) * 2022-09-29 2023-01-03 Tcl华星光电技术有限公司 显示背板及移动终端
CN115565481B (zh) * 2022-09-29 2024-06-04 Tcl华星光电技术有限公司 显示背板及移动终端

Also Published As

Publication number Publication date
US11864424B2 (en) 2024-01-02
US20220037440A1 (en) 2022-02-03
KR20220015827A (ko) 2022-02-08
DE102021119854A1 (de) 2022-02-03

Similar Documents

Publication Publication Date Title
KR102571354B1 (ko) 전계발광 표시장치
JP6746937B2 (ja) 電気光学装置、および電子機器
CN109728033B (zh) 显示装置及其制造方法
EP3331019B1 (en) Display device
CN107664862B (zh) 显示装置及其制造方法
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
CN111123593A (zh) 显示装置
KR102475504B1 (ko) 투명표시패널 및 이를 포함하는 투명표시장치
JP6701781B2 (ja) 電気光学装置、および電子機器
US11751458B2 (en) Transparent display device having pixel capable of enhancing transparency
CN112992982B (zh) 发光显示装置
CN111326673B (zh) 显示装置
JPWO2019026511A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
JP2009169070A (ja) カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法
JP2009111047A (ja) カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法
KR20190138179A (ko) 전계발광표시장치
US10984726B2 (en) Display device
CN113053950A (zh) 显示装置及其像素阵列基板
KR20200009008A (ko) 표시 장치 및 전자 기기
CN114068652A (zh) 像素和包括该像素的显示装置
US20220037452A1 (en) Display device
CN112992977A (zh) 显示装置
US11825695B2 (en) Pixel with improved aperture ratio and display device including the same
US11825719B2 (en) Light emitting display device
US11881488B2 (en) Display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination