CN115565481A - 显示背板及移动终端 - Google Patents

显示背板及移动终端 Download PDF

Info

Publication number
CN115565481A
CN115565481A CN202211199817.7A CN202211199817A CN115565481A CN 115565481 A CN115565481 A CN 115565481A CN 202211199817 A CN202211199817 A CN 202211199817A CN 115565481 A CN115565481 A CN 115565481A
Authority
CN
China
Prior art keywords
signal line
terminal
transistor
plate
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211199817.7A
Other languages
English (en)
Other versions
CN115565481B (zh
Inventor
孙博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202211199817.7A priority Critical patent/CN115565481B/zh
Priority claimed from CN202211199817.7A external-priority patent/CN115565481B/zh
Priority to US17/988,807 priority patent/US20240113132A1/en
Publication of CN115565481A publication Critical patent/CN115565481A/zh
Application granted granted Critical
Publication of CN115565481B publication Critical patent/CN115565481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种显示背板及移动终端；该显示背板的发光单元包括开关晶体管、驱动晶体管、发光构件以及存储电容，驱动晶体管与开关晶体管连接于第一节点，发光构件与驱动晶体管连接于第二节点，存储电容的第一极板与开关晶体管和驱动晶体管连接于所述第一节点，存储电容的第二极板与第一恒压信号线连接；本申请通过将存储电容的第二极板与第一恒压信号线连接，以使驱动晶体管中栅源极间的电容的相对面积从原有第一极板和第二极板的正对面积变更为驱动晶体管中栅极和源极的相对面积，降低了驱动晶体管中栅源极间的电容值，进而降低了载流子注入驱动晶体管中栅绝缘层的风险，提高了产品的稳定。

Description

显示背板及移动终端
技术领域
本申请涉及显示技术领域，尤其涉及一种显示背板及移动终端。
背景技术
在现有的显示产品中，例如液晶显示器、有机发光显示器、以及Mini LED和MicroLED显示器，其通常使用低温多晶硅或金属氧化物等技术的驱动电路对像素进行驱动。
请参阅图1，图1为现有像素驱动电路的结构图简图。该像素驱动电路包括开关晶体管T1、驱动晶体管T2和存储电容Cst，在开关晶体管T1打开时，数据信号线Vdata通过开关晶体管T1写入存储电容Cst，以及在该电压作用下将驱动晶体管T2打开，进而在电流作用下使发光器件发光。但是，该像素驱动电路以驱动晶体管中源极和栅极之间的栅源极间的电容值Cgs作为整个电路的存储电容，使得驱动晶体管的栅源极间的电容值Cgs达到1pF的量级，导致驱动晶体管的栅绝缘层易注入载流子，使得驱动晶体管电性漂移，降低了产品的稳定性。
发明内容
本申请提供一种显示背板及移动终端，以解决当前像素驱动电路中驱动晶体管的电性漂移的技术问题。
为解决上述方案，本申请提供的技术方案如下：
本申请提出了一种显示背板，所述显示背板包括多个发光单元；其中，所述发光单元包括：
开关晶体管；
驱动晶体管，与所述开关晶体管连接于第一节点；
发光构件，与所述驱动晶体管连接于第二节点；以及
存储电容，包括第一极板和第二极板，所述第一极板与开关晶体管和所述驱动晶体管连接于所述第一节点，所述第二极板与第一恒压信号线连接。
在本申请的显示背板中，所述发光构件包括第一端子、第二端子以及与所述第一端子和所述第二端子电连接的发光器件；
其中，所述第一端子和所述驱动晶体管连接于所述第二节点，所述第二端子和所述第一恒压信号线连接。
在本申请的显示背板中，所述发光单元还包括设置于所述第一端子和所述显示背板的第一数据信号线之间的第一连接线，以及所述第一连接线和所述第一端子和所述第一数据信号线绝缘设置；
其中，所述第一连接线从所述存储电容向所述第二端子延伸，以及所述第二极板通过所述第一连接线和所述第二端子电连接。
在本申请的显示背板中，沿所述显示背板的第一扫描信号线方向上，所述第一连接线与所述第一端子的间距小于所述第一连接线与所述第一数据信号线的间距。
在本申请的显示背板中，所述发光单元还包括复位晶体管，所述复位晶体管与所述驱动晶体管和所述发光构件连接于所述第二节点；
其中，所述发光单元还包括第二连接线，所述第二连接线设置于所述存储电容和所述显示背板的第二数据信号线之间，所述第一数据信号线和所述第二数据信号线相对且平行设置；
其中，所述第二连接线从所述复位晶体管向所述驱动晶体管和所述第一端子延伸，以及所述复位晶体管通过所述第二连接线与所述第一端子和所述驱动晶体管电连接，所述驱动晶体管设置于所述复位晶体管和所述第一端子之间。
在本申请的显示背板中，沿所述显示背板的第一扫描信号线方向上，所述存储电容与所述第一数据信号线的间距小于所述存储电容与所述第二数据信号线的间距。
在本申请的显示背板中，所述第一端子、所述第二端子、所述第二极板、所述第一连接线、所述第二连接线、所述第一数据信号线以及所述第二数据信号线由第一金属层构成；
所述第一极板、所述第一扫描信号线以及所述第一恒压信号线由第二金属层构成，所述第一金属层和所述第二金属层异层。
在本申请的显示背板中，所述显示背板还包括与所述驱动晶体管电连接的第二恒压信号线，所述第二恒压信号线与所述第一恒压信号线同层设置；
其中，在所述显示背板的俯视图方向上，所述第二恒压信号线设置于所述存储电容和所述第一端子之间。
在本申请的显示背板中，所述第一极板的面积大于所述第二极板的面积。
本申请还提出了一种移动终端，所述移动终端包括上述显示背板。
有益效果：本申请公开了一种显示背板及移动终端；该显示背板的发光单元包括开关晶体管、驱动晶体管、发光构件以及存储电容，驱动晶体管与开关晶体管连接于第一节点，发光构件与驱动晶体管连接于第二节点，存储电容的第一极板与开关晶体管和驱动晶体管连接于所述第一节点，存储电容的第二极板与第一恒压信号线连接；本申请通过将存储电容的第二极板与第一恒压信号线连接，以使驱动晶体管中栅源极间的电容的相对面积从原有第一极板和第二极板的正对面积变更为驱动晶体管中栅极和源极的相对面积，降低了驱动晶体管中栅源极间的电容值，进而降低了载流子注入驱动晶体管中栅绝缘层的风险，解决了驱动晶体管的电性漂移的技术问题，提高了产品的稳定。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有像素驱动电路的结构图简图；
图2为本申请显示背板的结构简图；
图3为本申请像素驱动电路的结构图简图；
图4为本申请像素驱动电路中第一节点的电压和现有技术中第一节点的电压在不同数据电压的曲线对比图；
图5为本申请像素驱动电路中发光器件的驱动电流与驱动晶体管中栅源极间的电容值的曲线图；
图6为本申请发光单元中与栅极金属层同层的金属图案；
图7为本申请发光单元中与源漏极金属层同层的金属图案；
图8为本申请发光单元中不同金属层的第一种金属叠构图；
图9为本申请发光单元中不同金属层的第二种金属叠构图；
图10为本申请发光单元中不同金属层的第三种金属叠构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图2至图10，本申请提出了一种显示背板100，所述显示背板100可以包括多条数据信号线Data和多条扫描信号线Scan，多条数据信号线Data和多条扫描信号线Scan横纵交错设置围成多个发光单元200。
在本实施例中，所述发光单元200可以包括开关晶体管T1、驱动晶体管T2、发光构件10以及存储电容Cst。所述驱动晶体管T2可以与所述开关晶体管T1连接于第一节点G，所述发光构件10可以与所述驱动晶体管T2连接于第二节点S，所述存储电容Cst可以包括第一极板210和第二极板220，所述第一极板210可以与开关晶体管T1和所述驱动晶体管T2连接于所述第一节点G，所述第二极板220可以与第一恒压信号线VSS连接。
本申请通过将存储电容Cst的第二极板220与第一恒压信号线VSS连接，以使驱动晶体管T2中栅源极间的电容的相对面积从原有第一极板210和第二极板220的正对面积变更为驱动晶体管T2中栅极和源极的相对面积，降低了驱动晶体管T2中栅源极间的电容值Cgs，进而降低了载流子注入驱动晶体管T2中栅绝缘层的风险，提高了产品的稳定。
需要说明的是，所述显示背板100可以作为直接显示设备，例如所述发光构件10中发光器件可以为Mini LED或Micro LED等，或者所述显示背板100也可以作为显示面板的背光源。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图2至图10，所述发光构件10可以包括第一端子110、第二端子120以及与所述第一端子110和所述第二端子120电连接的发光器件；所述第一端子110和所述驱动晶体管T2连接于所述第二节点S，所述第二端子120和所述第一恒压信号线VSS连接。
请参阅图3，所述发光单元200可以包括开关晶体管T1、驱动晶体管T2、发光构件10以及存储电容Cst。所述开关晶体管T1的栅极可以与第一扫描信号线Vscan连接，所述开关晶体管T1的漏极可以和第一数据信号线Vdata1连接，所述开关晶体管T1的源极可以和所述第一节点G连接；所述驱动晶体管T2的栅极可以与所述第一节点G连接，所述驱动晶体管T2的漏极可以和第二恒压信号线VDD连接，所述驱动晶体管T2的源极可以和所述第二节点S连接；所述存储电容Cst的第一极板210可以和所述第一节点G连接，所述存储电容Cst的第二极板220可以和所述第一恒压信号线VSS连接；所述发光构件10的第一端子110可以和所述第二节点S连接，所述发光构件10的第二端子120可以和所述第一恒压信号线VSS连接。
在本实施例中，所述第一恒压信号线VSS可以提供恒压低电平源，所述第二恒压信号线VDD可以提供恒压高电平源。
在本实施例中，所述第一扫描信号线Vscan输出的扫描信号将开关晶体管T1打开，第一数据信号线Vdata1通过开关晶体管T1的源极和漏极将数据信号传输至所述第一节点G，驱动晶体管T2的栅极接收该数据信号，以及根据驱动晶体管T2栅极和源极的电压驱动发光器件发光；而由于第二极板220与第一恒压信号线VSS连接，驱动晶体管T2中栅源极间的电容的相对面积从原有第一极板210和第二极板220的正对面积变更为驱动晶体管T2中栅极和源极的相对面积，降低了驱动晶体管T2中栅源极间的电容值Cgs，进而降低了载流子注入驱动晶体管T2中栅绝缘层的风险，解决了驱动晶体管T2的电性漂移的技术问题。
请参阅图4，曲线S1为本申请的第一节点G的电压△Vg在不同数据电压Vdata的曲线图，曲线S2为现有技术的第一节点G的电压△Vg在不同数据电压Vdata的曲线图。从曲线S1和曲线S2的趋势可知，随着数据电压Vdata的增加，即在不同的灰阶下，第一节点G的电位△Vg基本保持不变，第一节点G的电位△Vg将不随第二节点S的电位△Vs的变化而变化。
请参阅图5，根据图中曲线可知，随着驱动晶体管T2中栅源极间的电容值Cgs的增加，本申请的像素驱动电路提供给发光器件的驱动电流趋于稳定。
在本实施例中，所述驱动晶体管T2和所述开关晶体管T1可以为P型晶体管或N型晶体管中的一种。例如，当所述驱动晶体管T2和所述开关晶体管T1为N型晶体管时，栅极接收的高电平可以将对应的晶体管打开；当所述驱动晶体管T2和所述开关晶体管T1为P型晶体管时，栅极接收的低电平可以将对应的晶体管打开，本申请不作限制。
在本实施例中，所述第二端子120和所述第二极板220均与所述第一恒压信号线VSS连接，减少了恒压信号线数量，增加了布线空间，简化了显示背板100的结构。
在本申请的显示背板100中，请参阅图6至图8，图8为图6和图7的叠构图。所述发光单元200还可以包括设置于所述第一端子110和所述显示背板100的第一数据信号线Vdata1之间的第一连接线230，以及所述第一连接线230和所述第一端子110和所述第一数据信号线Vdata1绝缘设置；所述第一连接线230从所述存储电容Cst向所述第二端子120延伸，以及所述第二极板220通过所述第一连接线230和所述第二端子120电连接。
在本实施例中，所述存储电容Cst、所述第一端子110以及所述第二端子120沿所述第一数据信号线Vdata1的方向依次排布，以及所述第一连接线230从所述第二极板220向所述第二端子120延伸，所述第一连接线230可以从所述第一数据信号线Vdata1和所述第一端子110之间贯穿，且所述第一连接线230与所述第一数据信号线Vdata1和所述第一端子110绝缘设置。
本实施例的所述第二极板220通过所述第一连接线230和所述第二端子120连接，而所述第二端子120与所述第一恒压信号线VSS电连接，即所述第一恒压信号线VSS通过所述第二端子120以及所述第一连接线230将恒压源传递至所述第二极板220中；另外，由于第一恒压信号线VSS和第二端子120由不同金属层构成，因此所述第一恒压信号线VSS需要通过过孔与所述第二端子120电连接，第二极板220通过第一连接线230与第二端子120电连接，避免了过孔的数量的增加，以及减小了第一连接线230的长度，保证了第一恒压信号线VSS和第二极板220连接的可靠性。
请参阅图6至图8，所述发光构件10还可以包括与所述第二端子120连接的延长段130，所述延长段130和所述第一恒压信号线VSS部分重叠，所述第一恒压信号线VSS通过多个第一过孔140和所述延长段130电连接。
在现有的发光构件10中，为了保证所述发光器件和所述第一端子110以及所述第二端子120的电连接，所述第一端子110的面积和所述第二端子120的面积通常都相等。但是，本申请的第一连接线230位于第二端子120靠近所述第一数据信号线Vdata1的一侧，若是常规的第一端子110，则第一连接线230无法与所述第二端子120连接。
在本实施例中，请参阅图6至图8，所述第一端子110的面积和所述第二端子120的面积不相同，所述第二端子120向所述第一数据信号延伸，以使第一连接线230靠近所述第一连接线230的一侧和所述第二端子120靠近所述第一连接线230的一侧平齐。
在本实施例中，所述第一端子110和所述第二端子120在所述第一数据信号线Vdata1的方向上的尺寸相同，所述第一端子110和所述第二端子120在所述第一扫描信号线Vscan的方向上的尺寸相异。
在本实施例中，所述第一连接线230可以和所述第一数据信号线Vdata1平行设置。
请参阅图9，所述第一连接线230从所述存储电容Cst向所述第一恒压信号线VSS延伸，所述第一连接线230设置于所述第二端子120和所述第一数据信号线Vdata1之间，且所述第一连接线230和所述第二端子120分离设置，以及所述第二极板220通过所述第一连接线230和所述第一恒压信号线VSS通过多个第二过孔150直接连接。
在本实施例中，所述第一连接线230未通过所述第二端子120与所述第一恒压信号线VSS连接，所述第一连接线230直接向所述第一恒压信号线VSS延伸以及通过多个所述第二过孔150与所述第一恒压信号线VSS连接，所述第二端子120可以不需要重新设计，与现有的第二端子120的面积相同。
请参阅图10，所述第一连接线230从所述存储电容Cst向所述第一恒压信号线VSS延伸，所述第一连接线230设置于所述第二端子120和所述第一数据信号线Vdata1之间，且所述第一连接线230和所述第二端子120分离设置，以及所述第二极板220通过所述第一连接线230与所述延长段130电连接。本实施例中的所述第一连接线230未通过所述第二端子120与所述第一恒压信号线VSS连接，所述第一恒压信号线VSS通过所述延长段130和所述第一连接线230将恒压源传输至所述第二极板220，所述第二端子120可以不需要重新设计，与现有的第二端子120的面积相同。
在本申请的显示背板100中，在图6至图10的结构中，沿所述显示背板100的第一扫描信号线Vscan方向上，所述第一连接线230与所述第一端子110的间距L1小于所述第一连接线230与所述第一数据信号线Vdata1的间距L2。
在本实施例中，所述第一连接线230和所述第一恒压信号线VSS电连接，所述第一连接线230中的电压为恒压源，所述第一数据信号线Vdata1和第一端子110中均存在电压，因此第一连接线230和所述第一数据信号线Vdata1和第一端子110都会产生对应的寄生电容，但是由于所述第一连接线230和所述第一数据信号线Vdata1的相对面积大于所述第一连接线230和所述第一端子110的相对面积，因此所述第一连接线230和所述第一数据信号线Vdata1之间的寄生电容将大于所述第一连接线230和所述第一端子110之间的寄生电容。
在本实施例中，为了避免寄生电容对电路的影响，本申请使所述第一连接线230与所述第一数据信号线Vdata1的间距小于所述第一连接线230与所述第一端子110的间距，间距的增加减小了所述第一连接线230和所述第一数据信号线Vdata1之间的寄生电容，使得所述第一连接线230和所述第一数据信号线Vdata1之间的寄生电容与所述第一连接线230和所述第一端子110之间的寄生电容达到平衡，提高了发光单元200内像素电路的稳定性。
在本申请的显示背板100中，在图6至图10的结构中，所述发光单元200还包括复位晶体管T3，所述复位晶体管T3与所述驱动晶体管T2和所述发光构件10连接于所述第二节点S。
在本实施例中，所述发光单元200还包括第二扫描信号线VsenG和复位数据信号线Vref，所述第二扫描信号线VsenG和所述复位晶体管T3的栅极连接，所述复位数据信号线Vref和所述复位晶体管T3的漏极连接，所述复位晶体管T3的源极和所述第二节点S连接。
当发光单元200在发光结束后，第二节点S的电位可能未达到预设电位，导致发光器件的驱动电流偏离预设电流，导致发光单元200发光异常。而复位晶体管T3可以在发光结束后或者在发光单元200开始工作前，所述复位晶体管T3的栅极接收来自于所述第二扫描信号线VsenG输出的复位扫描信号，以将所述复位晶体管T3打开，所述复位数据信号线Vref向通过所述复位晶体管T3的漏极将复位信号传输至所述复位晶体管T3的源极，以对第二节点S的电位进行复位，使第二节点S的电位达到预设电位。
在本实施例中，请参阅图6至图10的结构，所述发光单元200还包括第二连接线310，所述第二连接线310设置于所述存储电容Cst和所述显示背板100的第二数据信号线Vdata2之间，所述第一数据信号线Vdata1和所述第二数据信号线Vdata2相对且平行设置；所述第二连接线310从所述复位晶体管T3向所述驱动晶体管T2和所述第一端子110延伸，以及所述复位晶体管T3通过所述第二连接线310与所述第一端子110和所述驱动晶体管T2电连接，所述驱动晶体管T2设置于所述复位晶体管T3和所述第一端子110之间。
在本实施例中，所述第二连接线310可以包括第一连接段、第二连接段和第三连接段，所述第三连接段位于所述第一连接段和所述第二连接段之间，所述第一连接段和所述复位晶体管T3的源极连接，所述第二连接段和所述第一端子110连接，所述第三连接段和所述驱动晶体管T2的源极连接。
在本实施例中，所述第二连接线310的所述第二连接段与第一端子110靠近所述第二数据信号线Vdata2一侧的端面电连接。
在本实施例中，所述第二连接线310可以和所述第一数据信号线Vdata1和所述第二数据信号线Vdata2平行设置。
在本实施例中，所述第二连接线310与所述存储电容Cst的间距L3大于所述第二连接线310与所述第二数据信号线Vdata2的间距L4。
在本实施例中，所述第二连接线310和所述第二数据信号线Vdata2和存储电容Cst都会产生对应的寄生电容，但是由于所述第二连接线310和所述第二数据信号线Vdata2的相对面积大于所述第二连接线310和所述存储电容Cst的相对面积，因此所述第二连接线310和所述第二数据信号线Vdata2之间的寄生电容将大于所述第二连接线310和所述存储电容Cst之间的寄生电容。
在本实施例中，为了避免寄生电容对电路的影响，本申请使所述存储电容Cst与所述第二数据信号线Vdata2的间距小于所述存储电容Cst与所述第二连接线310的间距，间距的增加，减小了所述第二连接线310和所述存储电容Cst之间的寄生电容，使得所述第二连接线310和所述第二数据信号线Vdata2之间的寄生电容与所述第二连接线310和所述存储电容Cst之间的寄生电容达到平衡，提高了发光单元200内像素电路的稳定性。
在本申请的显示背板100中，请参阅图6至图10的结构，沿所述显示背板100的第一扫描信号线Vscan方向上，所述存储电容Cst与所述第一数据信号线Vdata1的间距L5小于所述存储电容Cst与所述第二数据信号线Vdata2的间距L6。
在本实施例中，由于所述第二连接线310的存在，使得所述存储电容Cst与所述第二数据信号线Vdata2之间需要留有一定的间距设置所述第二连接线310，避免所述第二连接线310和所述存储电容Cst以及所述第二数据信号线Vdata2短接，同时所述第二连接线310和所述存储电容Cst以及所述第二数据信号线Vdata2的间距过小，将导致所述第二连接线310和所述存储电容Cst以及所述第二数据信号线Vdata2的寄生电容过大；另外，由于存储电容Cst与第一数据线之间不存在其他金属线，因此本申请使所述存储电容Cst与所述第一数据信号线Vdata1的间距小于所述存储电容Cst与所述第二数据信号线Vdata2的间距，避免了存储电容Cst与所述第二连接线310之间的寄生电容过大，也保证了存储电容Cst和第一数据线的最小间距，增加了布线空间，简化了显示背板100的结构。
在本申请的显示背板100中，请参阅图6至图10的结构，所述显示背板100还包括与所述驱动晶体管T2电连接的第二恒压信号线VDD，所述第二恒压信号线VDD可以与所述第一恒压信号线VSS同层设置；在所述显示背板100的俯视图方向上，所述第二恒压信号线VDD设置于所述存储电容Cst和所述第一端子110之间。
在本实施例中，基于所述驱动晶体管T2的排布，本申请将所述第二恒压信号线VDD设置于所述存储电容Cst和所述第一端子110之间，并且所述第二恒压信号线VDD可以和所述第一恒压信号线VSS以及所述第一扫描信号线Vscan平行设置，所述驱动晶体管T2的漏极可以通过多个第三过孔160和所述第二恒压信号线VDD电连接。
在本申请的显示背板100中，请参阅图6至图10的结构，所述第一端子110、所述第二端子120、所述第二极板220、所述第一连接线230、所述第二连接线310、所述第一数据信号线Vdata1以及所述第二数据信号线Vdata2可以由第一金属层构成；以及，所述第一极板210、所述第一扫描信号线Vscan以及所述第一恒压信号线VSS可以由第二金属层构成，所述第一金属层和所述第二金属层异层。
在本实施例中，所述第一金属层可以为与源漏极层同层金属，即在形成第一金属层时，经图案化处理同时形成所述第一端子110、所述第二端子120、所述第二极板220、所述第一连接线230、所述第二连接线310、所述第一数据信号线Vdata1、所述第二数据信号线Vdata2以及不同晶体管的源极和漏极；所述第二金属层可以为与栅极层同层金属，即在形成第二金属层时，经图案化处理同时形成所述第一极板210、所述第一扫描信号线Vscan、所述第一恒压信号线VSS、所述第二恒压信号线VDD、所述第二扫描信号线VsenG以及复位数据信号线Vref。
在本实施例中，所述第一金属层和所述第二金属层的位置关系不作限定，例如所述第一金属层可以设置于所述第二金属层上，所述第二金属层也可以设置于所述第一金属层上。
在本申请的显示背板100中，请参阅图6至图10的结构，所述第一极板210的面积可以大于所述第二极板220的面积。
在本实施例中，所述第二极板220仅通过所述第一连接线230和所述第二端子120电连接，而所述第一极板210需要与所述开关晶体管T1的源极以及所述驱动晶体管T2的栅极电连接。
在本实施例中，所述第二极板220可以为非规则形状，例如所述第二极板220为在一条对角线上各具有一缺口的长方形，第二极板220的左上角对应开关晶体管T1，所述第二极板220的右下角对应驱动晶体管T2，即所述第二极板220包括靠近所述开关晶体管T1的第一缺口221和靠近所述驱动晶体管T2的第二缺口222。另外，由于所述第二极板220与开关晶体管T1以及驱动晶体管T2的源漏极均由所述第一金属层构成，为了避免所述第二极板220和开关晶体管T1以及驱动晶体管T2的源漏极短接，本申请将第二极板220在一条对角线上各去除一个缺口。
在本实施例中，所述第一极板210可以为非规则形状，例如所述第一极板210可以包括对应所述驱动晶体管T2的第三缺口211。由于所述第一极板210由第二金属层构成，所述第一极板210和所述开关晶体管T1的源漏极异层设置，且所述第一极板210需要与开关晶体管T1的源极电连接，因此所述第一极板210中与所述第一缺口221对应的部分并未去除，且该部分覆盖了所述开关晶体管T1的源极；另外，虽然所述第一极板210和所述驱动晶体管T2的源漏极异层设置，但是本申请为了减小第一极板210和驱动晶体管T2额源漏极的相对面积，以减小驱动晶体管T2中栅极和漏极之间的电容，因此在所述第一极板210上设置所述第三缺口211。
本申请还提出了一种移动终端，其包括终端主体和上述显示背板100，所述终端主体和所述显示面板组合为一体。例如，当显示背板100为背光源时，则所述终端主体可以为液晶显示面板，显示背板100和液晶显示面板组合成所述移动终端；当显示背板100为直接显示设备时，所述终端主体可以为绑定于显示面板的电路板等器件以及覆盖在所述显示面板上的盖板等。所述移动终端可以包括手机、电视机、笔记本电脑等电子设备。
本申请公开了一种显示背板及移动终端；该显示背板的发光单元包括开关晶体管、驱动晶体管、发光构件以及存储电容，驱动晶体管与开关晶体管连接于第一节点，发光构件与驱动晶体管连接于第二节点，存储电容的第一极板与开关晶体管和驱动晶体管连接于所述第一节点，存储电容的第二极板与第一恒压信号线连接；本申请通过将存储电容的第二极板与第一恒压信号线连接，以使驱动晶体管中栅源极间的电容的相对面积从原有第一极板和第二极板的正对面积变更为驱动晶体管中栅极和源极的相对面积，降低了驱动晶体管中栅源极间的电容值，进而降低了载流子注入驱动晶体管中栅绝缘层的风险，提高了产品的稳定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示背板及移动终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (13)

1.一种显示背板，其特征在于，所述显示背板包括多个发光单元；其中，所述发光单元包括：
开关晶体管；
驱动晶体管，与所述开关晶体管连接于第一节点；
发光构件，与所述驱动晶体管连接于第二节点；以及
存储电容，包括第一极板和第二极板，所述第一极板与开关晶体管和所述驱动晶体管连接于所述第一节点，所述第二极板与第一恒压信号线连接。
2.根据权利要求1所述的显示背板，其特征在于，所述发光构件包括第一端子、第二端子以及与所述第一端子和所述第二端子电连接的发光器件；
其中，所述第一端子和所述驱动晶体管连接于所述第二节点，所述第二端子和所述第一恒压信号线连接。
3.根据权利要求2所述的显示背板，其特征在于，所述发光单元还包括设置于所述第一端子和所述显示背板的第一数据信号线之间的第一连接线，以及所述第一连接线和所述第一端子以及所述第一数据信号线绝缘设置；
其中，所述第一连接线从所述第一恒压信号线延伸，以及所述第一连接线与所述第一恒压信号线电连接。
4.根据权利要求3所述的显示背板，其特征在于，所述第一连接线从所述存储电容向所述第二端子延伸，以及所述第二极板和所述第二端子电连接。
5.根据权利要求3所述的显示背板，其特征在于，所述第一连接线设置于所述第二端子和所述第一数据信号线之间，且所述第一连接线和所述第二端子分离设置，以及所述第二极板通过多个第二过孔和所述第一恒压信号线电连接。
6.根据权利要求3所述的显示背板，其特征在于，沿所述显示背板的第一扫描信号线方向上，所述第一连接线与所述第一端子的间距小于所述第一连接线与所述第一数据信号线的间距。
7.根据权利要求3所述的显示背板，其特征在于，所述发光单元还包括复位晶体管，所述复位晶体管与所述驱动晶体管和所述发光构件连接于所述第二节点；
其中，所述发光单元还包括第二连接线，所述第二连接线设置于所述存储电容和所述显示背板的第二数据信号线之间，所述第一数据信号线和所述第二数据信号线相对且平行设置；
其中，所述第二连接线从所述复位晶体管向所述驱动晶体管和所述第一端子延伸，以及所述复位晶体管通过所述第二连接线与所述第一端子和所述驱动晶体管电连接，所述驱动晶体管设置于所述复位晶体管和所述第一端子之间。
8.根据权利要求7所述的显示背板，其特征在于，沿所述显示背板的第一扫描信号线方向上，所述存储电容与所述第一数据信号线的间距小于所述存储电容与所述第二数据信号线的间距。
9.根据权利要求7所述的显示背板，其特征在于，所述第一端子、所述第二端子、所述第二极板、所述第一连接线、所述第二连接线、所述第一数据信号线以及所述第二数据信号线由第一金属层构成；
所述第一极板、所述第一扫描信号线以及所述第一恒压信号线由第二金属层构成，所述第一金属层和所述第二金属层异层。
10.根据权利要求9所述的显示背板，其特征在于，所述显示背板还包括与所述驱动晶体管电连接的第二恒压信号线，所述第二恒压信号线与所述第一恒压信号线同层设置；
其中，在所述显示背板的俯视图方向上，所述第二恒压信号线设置于所述存储电容和所述第一端子之间。
11.根据权利要求1所述的显示背板，其特征在于，所述第一极板的面积大于所述第二极板的面积。
12.根据权利要求11所述的显示背板，其特征在于，所述第二极板包括靠近开关晶体管的第一缺口和靠近所述驱动晶体管的第二缺口，所述第一极板包括靠近所述驱动晶体管的第三缺口。
13.一种移动终端，其特征在于，所述移动终端包括如权利要求1至12任一项所述的显示背板。
CN202211199817.7A 2022-09-29 2022-09-29 显示背板及移动终端 Active CN115565481B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211199817.7A CN115565481B (zh) 2022-09-29 显示背板及移动终端
US17/988,807 US20240113132A1 (en) 2022-09-29 2022-11-17 Display backplate and mobile terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211199817.7A CN115565481B (zh) 2022-09-29 显示背板及移动终端

Publications (2)

Publication Number Publication Date
CN115565481A true CN115565481A (zh) 2023-01-03
CN115565481B CN115565481B (zh) 2024-06-04

Family

ID=

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015118833A1 (de) * 2014-12-24 2016-06-30 Lg Display Co., Ltd. Organische-Licht-Emittierende-Diode-Anzeigepanel und Organische-Licht-Emittierende-Diode-Anzeigevorrichtung
CN106023896A (zh) * 2011-03-10 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
CN108962879A (zh) * 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
CN109585516A (zh) * 2018-12-13 2019-04-05 武汉华星光电半导体显示技术有限公司 一种tft驱动背板
CN112365846A (zh) * 2020-11-12 2021-02-12 深圳市华星光电半导体显示技术有限公司 像素电路及显示装置
US20210134899A1 (en) * 2018-12-28 2021-05-06 Yungu (Gu'an) Technology Co., Ltd. Display panel, manufacturing method thereof, and display device
CN114068652A (zh) * 2020-07-31 2022-02-18 乐金显示有限公司 像素和包括该像素的显示装置
CN114280857A (zh) * 2022-01-04 2022-04-05 京东方科技集团股份有限公司 像素结构、显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106023896A (zh) * 2011-03-10 2016-10-12 精工爱普生株式会社 电光学装置以及电子设备
DE102015118833A1 (de) * 2014-12-24 2016-06-30 Lg Display Co., Ltd. Organische-Licht-Emittierende-Diode-Anzeigepanel und Organische-Licht-Emittierende-Diode-Anzeigevorrichtung
CN108962879A (zh) * 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
CN109585516A (zh) * 2018-12-13 2019-04-05 武汉华星光电半导体显示技术有限公司 一种tft驱动背板
US20210134899A1 (en) * 2018-12-28 2021-05-06 Yungu (Gu'an) Technology Co., Ltd. Display panel, manufacturing method thereof, and display device
CN114068652A (zh) * 2020-07-31 2022-02-18 乐金显示有限公司 像素和包括该像素的显示装置
CN112365846A (zh) * 2020-11-12 2021-02-12 深圳市华星光电半导体显示技术有限公司 像素电路及显示装置
CN114280857A (zh) * 2022-01-04 2022-04-05 京东方科技集团股份有限公司 像素结构、显示面板及显示装置

Also Published As

Publication number Publication date
US20240113132A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
CN112885850B (zh) 显示面板、显示装置
CN109887985B (zh) 阵列基板、显示面板及显示装置
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN114497151A (zh) 一种显示面板
CN111477672B (zh) 一种显示基板及其制备方法、显示面板和显示装置
CN103227177A (zh) 像素结构及薄膜晶体管
CN110164373A (zh) 一种像素驱动电路及其制备方法、oled显示面板
US20230371333A1 (en) Display panel and display device
CN115152030B (zh) 显示面板及显示装置
CN112614871A (zh) 显示面板和显示装置
CN110299386B (zh) 显示面板以及显示装置
CN115565481B (zh) 显示背板及移动终端
US6744479B2 (en) Active matrix display device
CN115565481A (zh) 显示背板及移动终端
US20230157097A1 (en) Display panel and display device
US20230335564A1 (en) Array substrate, display panel and display device
EP4303931A1 (en) Display panel and display apparatus
US20220352278A1 (en) Array substrate and display device
US11469290B2 (en) Array substrate and manufacturing method thereof
US20220278183A1 (en) Array substrate, display panel and display device
US20240155889A1 (en) Display panel and display device
US11910678B1 (en) Display panel and display device
US20240185780A1 (en) Pixel driving circuit, driving method for the pixel driving circuit, and display panel
CN117642801A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant