TW201740474A - 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組 - Google Patents

生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組 Download PDF

Info

Publication number
TW201740474A
TW201740474A TW106104865A TW106104865A TW201740474A TW 201740474 A TW201740474 A TW 201740474A TW 106104865 A TW106104865 A TW 106104865A TW 106104865 A TW106104865 A TW 106104865A TW 201740474 A TW201740474 A TW 201740474A
Authority
TW
Taiwan
Prior art keywords
layer
copper
circuit carrier
alloy
connection
Prior art date
Application number
TW106104865A
Other languages
English (en)
Other versions
TWI657514B (zh
Inventor
羅納德 艾斯里
Original Assignee
賀利氏德國有限兩合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 賀利氏德國有限兩合公司 filed Critical 賀利氏德國有限兩合公司
Publication of TW201740474A publication Critical patent/TW201740474A/zh
Application granted granted Critical
Publication of TWI657514B publication Critical patent/TWI657514B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本發明有關生產電路載體，特別是用於半導體組件之引線框或導體軌道的方法，其中具有一第一膨脹係數之至少一第一銅層或第一銅合金層及由具有比該第一膨脹係數低之一第二膨脹係數的一第二、低膨脹材料構成之至少一第二層在150℃至300℃之一連接溫度下，特別藉由一低溫燒結製程互相連接。

Description

生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
說明 本發明有關生產電路載體，特別是用於半導體組件之引線框或導體軌道的方法。
此外，本發明電路載體，特別是用於半導體組件之引線框或導體軌道。本發明亦有關生產半導體組件的方法，且該半導體組件包含一電路載體及與該電路載體連接之至少一半導體組件。本發明另有關半導體模組，且該半導體模組包含一電路載體及與該電路載體連接之至少一半導體組件。
電力電子功率半導體通常由低膨脹材料構成且為提供電接觸及為達成適當冷卻，必須安裝在充分良好地傳導電流且具有良好導熱性之一電路載體上。在最簡單之情形中，該電路載體係作為單一或多數功率半導體之一載體使用的一導體軌道，特別是一銅導體軌道。功率半導體通常包含矽(Si)或碳化矽(SiC)。矽具有2.6ppm/K之一熱膨脹，而碳化矽具有3.7ppm/K之一熱膨脹。這些膨脹係數明顯低於用於電路載體之典型材料的膨脹係數。
通常，以一引線框或一導體軌道形式存在之電路載體係由銅(Cu)構成。銅具有17.8ppm/K之一膨脹係數。
為達成一確實電與熱接觸，該等功率半導體使用錫(Sn)或鉛(Pb)作為一基底焊料焊接在該電路載體上。另一習知技術係將半導體裝置燒結在一電路載體上。但是，在所有情形中，該功率半導體及該電路載體都具有明顯熱機械失配，且緊接在由該連接溫度冷卻至室溫後，該熱機械失配產生大應力。依據該半導體之尺寸及厚度，該失配會變大到使得該機械應力破壞在該半導體與該電路載體間之連接。
為減少銅導體軌道或銅引線框之熱膨脹，目前已使用具有低膨脹金屬之銅的合金。現有例如鎢銅合金(CuW)及銅鉬合金(CuMo)。因此，可獲得在8ppm/K與12ppm/K間之熱膨脹。
CuW及CuMo合金之技術複雜且製造非常昂貴。詳而言之，由於在銅與鎢(W)及鉬(Mo)合金組分間之高熔點差，形成該合金需要非常多之程序步驟來成功地產生一合金。此外，該純銅之熱傳導性因該合金形成而大幅降低。這構成該成本密集合金之一主要缺點。
依據這習知技術，本發明之一目的係提供一種生產電路載體，特別是用於半導體組件之引線框或導體軌道的方法，該方法之實施非常簡單且符合經濟效益，且藉此可生產一最佳化電路載體。
本發明之另一目的係提供一種電路載體，其具有極低熱膨脹而且不貴。
本發明之又一目的係提供一種生產半導體模組的方法。此外，本發明之一目的係提供一種更進步之半導體模組，其中該半導體模組可設計成具有極低熱膨脹。
依據本發明，關於生產電路載體，特別是用於半導體組件之引線框或導體軌道的方法，這目的係藉由請求項1之標的物達成；關於電路載體，特別是用於半導體組件之引線框或導體軌道，這目的係藉由請求項6之標的物達成；關於生產包含一電路載體及與該電路載體連接之至少一半導體組件的半導體模組的方法，這目的係藉由請求項12之標的物達成；且關於包含一電路載體及與該電路載體連接之至少一半導體組件的半導體模組，這目的係藉由請求項15之標的物達成。
本發明係以提供一種生產電路載體，特別是用於半導體組件之引線框或導體軌道的方法的想法為基礎，其中具有一第一膨脹係數之至少一第一銅層或銅合金層及由具有比該第一膨脹係數低之一第二膨脹係數的一第二、低膨脹材料構成之至少一第二層在150℃至300℃之一連接溫度下互相連接。特佳地，該第一銅層或該第一銅合金層與由一第二材料構成之該第二層的連接係藉由一低溫燒結製程達成。用於欲製造之至少一半導體組件的電路載體可設計為一引線框或一導體軌道。
在該銅層或銅合金層與該第二層之間，可由一連接材料形成至少一連接層。該連接材料可產生耐受該連接溫度以上之溫度的一連接且宜包含一擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
該連接溫度可為200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃。該連接溫度宜大致對應於用於連接所產生之電路載體與至少一半導體組件的組合溫度。
該至少第二層之具有該第二膨脹係數的第二、低膨脹材料宜包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)。實務上已證實作為該至少第二層之第二材料的一特佳材料是鉬(Mo)或一鉬合金。
大體上，具有比銅或一銅合金低之一膨脹係數的所有金屬都可作為該第二材料使用。
該第二材料之膨脹係數越低且同時該第二材料之熱傳導性越高，這材料越適合作為該第二材料。該電傳導性係與該熱傳導性物理地相關。因此，具有一良好熱及/或電傳導性及一低熱膨脹的所有金屬都非常適合作為該第二材料使用或形成該第二材料之一部分。
下表在第6欄顯示列舉在第1欄中之材料的膨脹係數。具有比銅小之一膨脹係數的所有材料因此都適合提供該第二材料或可作為該第二材料使用。
該至少第一銅層或該至少第一銅合金層與該至少第二層及選擇地與該連接層的連接可藉由施加壓力，特別是用5MPa至30MPa，特別是10MPa至28MPa，特別是25MPa之一壓力來達成。
最好可實行用於連接該至少第一銅層或該至少第一銅合金層與該至少第二層及選擇地該連接層之一低溫燒結製程宜在150℃至300℃之溫度下且藉由5MPa至30MPa之一施加壓力實行。該低溫燒結特佳地在250℃之溫度及25MPa之一壓力下實行，其中該燒結製程宜實行1至10分鐘，例如4分鐘。
在產生一電路載體之方法中的連接溫度大致對應於用於連接產生之電路載體與至少一半導體組件的組合溫度。該連接溫度可與該組合溫度完全相同。該連接溫度亦可與該組合溫度相差不超過20%，特別是不超過15%，特別是不超過10%，特別是不超過5%。該連接溫度與該組合溫度之偏差百分比係依據以絕對溫度(K)表示之該連接溫度與以絕對溫度(K)表示之該組合溫度間的差來計算。
除了實行一低溫燒結製程以外，亦可藉由形成非常高熔化層間金屬相之擴散焊接將該電路載體之該等個別層連接在一起。
亦可使用黏著劑連接該電路載體之該等個別層。
該連接材料宜導入該至少第一銅層或該至少銅合金層與該至少第二層之間作為燒結材料，或該燒結材料之組分。用以形成一導電層之一可燒結化合物因此可用以在該等欲連接之層間產生一燒結連接。該仍可燒結化合物可具有一墨水、一糊或呈一層狀壓製胚料形式之一燒結預製件的施加形式。所謂燒結預製件係藉由施加及乾燥金屬糊，或金屬燒結糊產生。
該等燒結預製件仍可燒結。
或者，該連接材料可設計為一薄膜，特別是一金屬薄膜，且這薄膜，特別是這金屬薄膜，配置在該第一銅層或該第一銅合金層與該第二層之間。
包含該連接材料或由該連接材料構成之燒結糊可藉由印刷，特別是藉由網版或模板印刷在該第一銅層或該第一銅合金層及/或該第二層上。換言之，該燒結糊施加在一該第一銅層上，若它存在的話，或一第一銅合金層上，若這存在的話，及/或該第二層上。
或者，該燒結糊或金屬燒結糊可在實施真正燒結製程前乾燥。在未通過液體狀態之情形下，該燒結糊之金屬顆粒在燒結時藉由擴散連接在一起，因此在該至少第一銅層或該至少第一銅合金層與該至少第二層間形成一固體、導電且導熱之金屬連接，或金屬接面。特佳地，當連接該等層時使用一燒結糊，且該燒結糊包含銀及/或一銀合金及/或碳酸銀及/或氧化銀。
在本發明之另一實施例中，在施加一連接層前，可例如藉由電鍍或濺鍍在該至少第一銅層或該至少第一銅合金層上及/或在該至少第二層上，最好在該第二層上施加設計成可提供該連接層或接合層之較佳黏著力的一層。若該第二層係一鉬層，或該第二層之該第二材料包含鉬，則在欲連接之第二層的側上可電鍍地施加一鎳銀層(NiAg層)。
該連接材料，特別是銀，可具有對這鎳銀層特別好之黏著力。
在一第二形態中，本發明另外以提供一種電路載體，特別是用於半導體組件之引線框或導電軌道的想法為基礎，其中該電路載體宜使用如上所述之依據本發明之一方法生產。
依據本發明之電路載體包含： 至少一第一銅層或一第一銅合金層，其具有一第一膨脹係數；及 至少一第二層，其由具有一第二膨脹係數之一第二、低膨脹材料構成，且該第二膨脹係數比該第一膨脹係數小，其中該第二材料包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)，特佳的是鉬(Mo)。
在本發明之一特佳實施例中，該第二材料包含鉬(Mo)或該第二材料係鉬(Mo)。該第二材料亦可包含一鉬合金或為一鉬合金。
在該第一銅層或該第一銅合金層與該第二層之間，可形成至少一第一連接層，該至少一第一連接層宜包含擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
該至少第一連接層可形成為在該第一銅層或第一銅合金層及/或該第二層間之一邊界層。
該連接層可為一獨立可視層。若在生產依據本發明之電路載體時只以一較小層厚度施加該連接材料，則在該製品中，即在製成之電路載體中之連接層可設計為在該第一銅層或第一銅合金層及/或該第二層間之一邊界層。該連接材料可擴散，例如，進入該第一銅層或該第一銅合金層及/或該第二層之至少某些區段中。
該連接層之連接材料特佳地為銀或一銀合金，使得在形成該連接層時，該銀或銀合金擴散進入該第一銅層或該第一銅合金層及/或該第二層之至少某些區段中作為一邊界層。
在本發明之另一實施例中，該電路載體具有至少一第二銅層或一第二銅合金層，且該至少一第二銅層或第二銅合金層宜藉由一/該連接材料構成之一第二連接層連接由該第二、低膨脹材料構成之該第二層。該電路載體可因此包含三層，且該等三層藉由二連接層互相連接。
在本發明之另一實施例中，該電路載體可包含由一/該第二材料構成之至少一第四層。該第四層宜藉由一/該連接材料構成之一第三連接層與一銅層或一銅合金層連接。在本發明之這實施例中，該電路載體包含四層，且該等四層係由銅或一銅合金或由一/該第二材料形成，其中這四層藉由至少三連接層互相連接。
在本發明之另一實施例中，該電路載體可包含至少一第三銅層或第三銅合金層。
該第三銅層或第三銅合金層可與一銅層或銅合金層連接。這連接亦可藉由一/該連接材料構成之一連接層產生。
該電路載體可包含該等個別層及(多數)連接層之一對稱配置。該等個別層及(多數)連接層之對稱配置宜以形成一平面電路載體之方式設計。應了解的是該等個別層之對稱配置使得在形成通過該電路載體之一理論對稱軸時，在該對稱軸上方與下方都形成具有匹配材料及層厚度之該等個別層及(多數)連接層的一對稱配置。該對稱軸與相對於該電路載體之總厚度的該等個別層之配置交叉，其中該電路載體之總厚度藉由將該等個別層厚度加起來而形成。
在形成該等個別層及(多數)連接層之一對稱配置時，可形成一平面電路載體。
在個別應用中，施加至少一半導體組件之該表面必須完全平坦。這防止，例如，該接合材料之任何逸出及因此藉由該接合材料與該電路載體連接之一半導體組件的任何「滑動」。
在本發明之另一實施例中，該等個別層及(多數)連接層可非對稱地配置。該等個別層及(多數)連接層特別地以形成一凸或凹形電路載體之方式非對稱地配置。一凸或凹形電路載體亦可稱為具有隆起或具有一隆起側之一電路載體。
該電路載體宜具有一控制凸或凹形。換言之，該最大隆起被界定。
藉由一理論地畫出之對稱軸可看到一非對稱配置。該對稱軸與該等個別層之配置的總厚度交叉，其中該總厚度係藉由將該電路載體之個別層厚度加起來界定。較佳地，該電路載體之隆起，或凸或凹形係藉由一/該第二材料，即該低膨脹材料構成之該第二層及/或該至少第四層的配置及/或設計來控制。
該第二層及/或該至少第四層宜相對於所有層及(多數)連接層之整體配置非對稱地設計，使得一對稱軸由該電路載體之膨脹選擇地產生。
依據特定應用，由一低膨脹第二材料構成之該第二層及/或該至少第四層之位置及/或設計可用以在最後冷卻後獲得一隆起電路載體。為達此目的，依據本發明之電路載體係藉由依據本發明之上述方法生產，且使用已說明之依據本發明的方法與至少一半導體組件連接以產生一半導體模組。
在本發明之另一實施例中，由一第二、低膨脹材料構成之第二層可被埋在一銅層或一銅合金層中。該銅層或銅合金層可為，例如，該第一銅層或第一銅合金層，或該第二銅層或第二銅合金層。
在本發明之另一實施例中，該第二層係由一第二、低膨脹材料以一框狀及/或柵狀及/或線狀方式形成。較佳地，形成該第二層及/或一第四層係配合將各層埋入一銅層或一銅合金層中來達成。由一第二、低膨脹材料構成之第二層亦可具有比配置在它上方及/或下方之該銅層或銅合金層小之一寬度或長度。
若該第二層以一柵狀及/或線狀方式形成，在由一第二、低膨脹材料構成之第二層與位在它上方及/或下方之一銅層或銅合金層間的剪應力可以一較佳方式吸收。該等線或該柵之中間空間可包含連接材料，特別是焊料或燒結材料或導電黏著劑。該等線或該柵之中間空間亦可包含銅或一銅合金。在這實施例中，例如，形成在該第二層下方之一銅層或銅合金層可在連接該等層時被壓入該等線或該柵之中間空間中。
依據本發明，依據本發明之電路載體有助於在操作時使與該電路載體連接之一半導體組件的冷卻效果達到最大。該半導體組件之效能及壽命由於本發明之一電路載體達到最大。
在一第二形態中，本發明另外以提供一種生產半導體模組的方法為基礎，該半導體模組包含一電路載體及與該電路載體連接之至少一半導體裝置。該電路載體宜為如上所述之依據本發明的一電路載體，或使用如上所述之依據本發明的方法生產的一電路載體。
依據本發明之生產半導體模組的方法係依據該半導體組件藉由一接合層在150℃至300℃之一組合溫度與該電路載體連接的事實為基礎，其中該組合溫度大致對應於當連接該電路載體之該等層時使用之該連接溫度。
該組合溫度可完全對應於該連接溫度。該組合溫度宜與該連接溫度相差不超過20%，特別是不超過15%，特別是不超過10%，特別是不超過5%。該組合溫度與該連接溫度之偏差的百分比係依據在以絕對溫度(K)表示之該組合溫度與以絕對溫度(K)表示之該連接溫度間的差來計算。
該組合溫度可為200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃。
該半導體組件宜安裝在該電路載體之表面上或與該電路載體之該表面連接，該表面宜由一銅層或一銅合金層形成。該表面亦可稱為該電路載體之最上側。
該接合層可為，例如，一燒結糊。該接合層亦可為一黏著劑層或一焊料層。
在本發明之一實施例中，該電路載體之該等層的連接及該半導體組件與該電路載體的連接可同時進行。在這實施例中，所有層、(多數)連接層及欲連接之半導體組件配置成上下重疊且同時地，例如，藉由一低溫燒結製程互相連接。
藉由組合生產電路載體之依據本發明的方法及生產半導體模組之依據本發明的方法，可以產生該電路載體之一界定凸或凹變形，換言之，一界定最大隆起的方式，生產具有該等層與(多數)連接層之非對稱配置的一電路載體。該等個別層及(多數)連接層互相非對稱地配置。該非對稱可藉由層之數目及/或藉由該等層厚度來控制。
該等層與(多數)連接層之非對稱配置係在一連接溫度互相連接，且該連接溫度大致對應於在該電路載體上之半導體組件的組合溫度。
接著，連接該半導體組件與該電路載體。這表示當再加熱所產生之非對稱電路載體時，該凸或凹變形尺寸減少，且在連接該半導體組件與該基板後以滿足該等限制之一方式在一新應力平衡中呈現一溫度穩定最後形狀。該溫度穩定最後形狀可包括一界定最大隆起。例如，一界定隆起最大值可為100µm。該溫度穩定最後形狀亦可為一完全平坦半導體模組。
本發明進一步以提供一種半導體模組之想法為基礎，其中該半導體模組宜使用如上所述之依據本發明的方法生產。該半導體模組包含一電路載體及與該電路載體連接之至少一半導體組件。該電路載體宜為依據本發明之一電路載體，或藉由如上所述之依據本發明之方法生產的一電路載體。
該半導體組件可為一二極體或一IGBT(具有絕緣閘極電極之絕緣閘極雙極電晶體)或一MOSFET電晶體。
該半導體組件宜為一功率半導體。
依據本發明之半導體模組的一較佳實施例，該電路載體之第二層被埋在一銅層或一銅合金層中，其中該半導體組件形成在該第二層上方。在該半導體模組中之該第二層的該設計中，該第二層之表面積明顯小於該至少一銅層或該至少一銅合金層之表面積。該第二層之表面積宜不小於該半導體組件之表面積的80%。在這情形中之用語「上方」應理解為表示該半導體組件在相對該第二層垂直延伸中的一位置。在該第二層與該半導體組件之間可設置另一層。
該第二層宜具有與定位在它上方之半導體組件相同之縱橫比。相較於該銅層或銅合金層之表面積，該第二層之表面積所達成之減少以一集中方式且在該低膨脹半導體組件之區域中局部地減少該膨脹失配。在該電路載體中，形成沒有第二層，或換言之缺少該第二層的一區段。這區段只包含銅或一銅合金。在該半導體模組之該實施例中，獲得一特別高z軸熱傳導性。該z軸熱傳導性可理解為表示沿設置在它下方之該電路載體之該等層的方向起因於該半導體組件之熱傳導性。
該半導體組件可設計成與該第二層相等。
在本發明之另一實施例中，該第二層可被埋在一銅層或一銅合金層中，其中該第二層設計成具有一框狀設計且包圍一銅層區段或一銅合金層區段，該半導體組件係形成在該銅層區段或銅合金層區段上方。在這情形中之用語「上方」應理解為表示該半導體組件在相對該第二層垂直延伸中的一位置。在該第二層與該半導體組件之間可設置另一層。
該銅層區段或銅合金層區段之邊緣長度可不超過該半導體組件之邊緣長度的150%。該框狀第二層之寬度宜為該半導體組件之最短邊緣長度的10%至100%。
該低膨脹材料之第二層的框狀設計使在該半導體模組內之膨脹減少。另一方面，由於該銅材料或銅合金材料，該封閉之銅合金層區段或銅層區段產生一最大z軸熱傳導性。
在本發明之另一實施例中，宜形成在至少二銅層及/或銅合金層間之該第二層的表面積受限於適合將機械剪應力分布在該半導體組件與該電路載體間之一形狀。在該半導體組件與該電路載體間沿該半導體組件之對角線的剪應力經常特別大。該等剪應力亦可延伸超出該對角線。該剪應力分布係相對於該半導體組件之幾何中心大致點對稱。
該低膨脹材料之第二層的最小面積因此係在該半導體組件之對角線中成正比地延伸比在該半導體組件之座標軸的區域中更遠的一面積。
換言之，該第二層之表面的形狀係使得在該半導體組件之對角線的區域中的延伸比在該半導體組件之座標軸的區域中大。產生之該第二層的表面形式類似於一四葉苜蓿之形式。在該第二層之表面的中心，可形成被埋在該第二層中之一銅層區段或一銅合金層區段。由於不依靠低膨脹材料及由於使用銅或銅合金，一半導體模組之該設計增加熱傳導性。
以下，相同參考符號用於相同或功能相同部件。
圖1a顯示欲生產之一電路載體10(請參見圖1b)的多數個別層。依據這圖，欲製造之電路載體10包含由銅構成之一第一層20、一第二材料M2之一第二層30及一第二銅層25。
該材料M2係具有比銅之膨脹係數小之一第二膨脹係數的一低膨脹材料。該第二材料M2可為一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)。在這示範實施例中，該材料M2係鉬。
在該第一銅層20與該第二層30之間，形成由一連接材料VM構成之一第一連接層40。在該第二層30與該第二銅層25之間，形成由該連接材料VM構成之一第二連接層41。該等連接層40與41之連接材料VM在該等層20、25與30之間產生耐受在一連接溫度以上之溫度的一連接。較佳地，該連接層包含擴散材料，特別是銀及/或一銀合金及/或金及/或一金合金及/或銅及/或一銅合金。
該連接層宜形成為一燒結層，特別是一燒結糊。宜包含所述擴散金屬中之一擴散金屬的這燒結糊可例如藉由一印刷製程施加。
該等層20、25、30、40與41宜在150℃至300℃之一連接溫度藉由一低溫燒結製程互相連接。該連接溫度特佳的是250℃。用於藉由該等連接層40與41連接該等層20、25與30之連接溫度大致對應於當連接所生產之電路載體10及一欲安裝之半導體組件時使用的組合溫度。
該第一銅層20與該第二層30及與該第二銅層25之連接宜藉由施加壓力，特別是用5MPa至30MPa，特別是25MPa之一壓力來達成。
在圖1b中，可看到所生產之電路載體10。在此，可看到該等連接層40與41。該等連接層40與41可設計為該第一銅層20、該第二銅層25及該第二層30之邊界層。
如圖1a與1b所示，該第一銅層20之層厚度d1、該第二層30之層厚度d2及該第二銅層25之層厚度d3相等。藉助於圖1b中畫出之對稱軸S，可清楚看到該電路載體10之結構包含該等個別層20、25與30及該等連接層40與41之一對稱結構。該對稱軸S與該電路載體10之總厚度D交叉。該總厚度D係藉由將該等層厚度d1、d2與d3加上該等連接層40、41之層厚度而形成。
在該對稱軸S之上方及下方，可發現該電路載體10之一對稱設計。
在一較佳實施例中，該第一銅層20之層厚度d1係0.5mm至3.0mm，該第二層30之層厚度d2係0.1mm至1.0mm且該第二銅層25之層厚度d3係0.5mm至3.0mm。該第一連接層及該第二連接層之厚度宜為1µm至50µm。
圖2顯示一半導體模組100。該半導體模組100包含一半導體組件90及一電路載體10。該半導體組件90可為例如一二極體或一IGBT或一MOSFET電晶體。該半導體組件90係藉由一接合層50與該電路載體10連接。該接合層50可為例如一焊料層或一導電黏著劑層或一燒結層。
所示之電路載體10由一第一銅層20及第二材料M2之一第二層30構成。該第二材料M2係鉬。該第一層20藉由一連接層40與該第二層30連接，且該連接層40由該連接材料VM構成。
該半導體組件90係藉由該接合層50安裝在面向該半導體組件90的該電路載體10之側15上。
欲與該半導體組件90連接的該電路載體10之表面15係該第一銅層20之第一側15，其中該第一銅層20之第一側15係設計成遠離該第二層30。
所示對稱軸S顯示在依據圖2之實施例中，有該等層20、30與40之一非對稱配置。
該第一銅層20之層厚度d1比該第二層30之層厚度d2大。
圖3顯示依據一第二示範實施例之一半導體模組100。圖3之電路載體10係圖1b所示之電路載體10，即具有一對稱配置之一電路載體10。在這實施例中，該半導體組件90亦藉由一接合層50安裝在該第一銅層20之第一側15上。
圖4顯示關於依據本發明之一半導體模組100之一電路載體10的另一示範實施例。依據這圖，由第二材料M2，特別是鉬構成之第二層30被埋在該第二銅層25中。該第二層30之寬度b2及該第二層30之厚度d2都小於該第二銅層25之寬度b3及該第二銅層25之厚度d3。該半導體組件90係安裝在該電路載體10上且在該第二層30上方。該第二層之寬度b2在此稍大於該半導體組件90之寬度bHL。
該電路載體10包含一第一銅層20，且該第一層20在某些區段中配置在該第二銅層25上方且在該第二層30上方。為連接該第一銅層20及該第二層30，在該第一銅層20與由第二材料M2構成之第二層30間，形成由連接材料VM構成之一連接層40。
由於該第二層30之層厚度d2比該第二銅層25之層厚度d3小，該第一連接層40可例如藉由一刮板嵌入由不同層厚度d2與d3形成之凹部。該第一銅層20宜為一銅導體軌道。
生產該電路載體10或該半導體模組100之依據本發明的一方法係先例如藉由一低溫燒結製程使該第二層30與該第一銅層20連接。由於該電路載體10之非對稱結構，在將該電路載體10冷卻至室溫時開始產生一變形。若在一第二操作中，特別是藉由燒結、擴散焊接或黏著接合時，該半導體元件90接著被安裝在該電路載體10上，且產生機械應力等化，接著使該導體軌道變平。
這種應力等化連接亦可在一個製程步驟中達成。為達此目的，該第一銅層20，特別是該銅導體軌道，被定位在被埋入該第二銅層25之該第二層30上，且接著該半導體組件90被放在該第一銅層上。該第一連接層40係設置在該第一銅層20與第二材料M2之第二層30之間，且該接合層50設置在該半導體組件90與該第一銅層20之間。該接合層50及該第一連接層40宜都是銀燒結層，使得所有層及該半導體組件90都可在一單一製程步驟中互相連接。
圖5顯示類似圖4之一半導體模組100的實施例。在這情形中，該第二層30亦被埋在該第二銅層25中。該第一銅層20形成在該半導體組件90與該第二層30之間。此外，形成一第三銅層26。該第二銅層25及該第二層30藉由連接材料VM之一第二連接層41與該第三銅層26連接。
總之，如鉬之低膨脹材料的第二層30之表面積實質地小於該第二銅層25及該第三銅層26之面積。但是，該第二層30之表面積減少不小於該半導體組件90之表面積的80%。在圖5所示之例子中，如該第二層之寬度b2所示的該第二層30之面積比該半導體組件90之面積大。該第二層30之面積宜具有與該半導體組件90相同之縱橫比。
低膨脹材料之第二層30之面積相對於該第二銅層25及該第三銅層26之面積的減少以一集中及局部方式減少在該低膨脹半導體組件90之區域中的膨脹失配。
該第一銅層20完全覆蓋該第二層30。在一壓縮連接技術之情形中，由於所施加之一組合壓力，可形成一輪廓匹配第一銅層20。這可形成支持該半導體組件90之一平台。
圖6顯示另一半導體模組100，其具有關於依據本發明之一電路載體10的另一實施例。在這示範實施例中之該電路載體10的第二層30係設計為一矩形框。設計為一矩形框之低膨脹材料的第二層30被埋在該第二銅層25中。該第二層30係透過由連接材料VM構成之一第一連接層40與該第一銅層20連接。該第一銅層20亦設計為一矩形框。該第二層30包圍一銅層區段29，其中該半導體組件90形成在該銅層區段29上方。該銅層區段29之邊緣長度應不大於該半導體組件90之邊緣長度的150%。該框狀第二層30之寬度b2係該半導體組件90之最小邊緣長度的至少10%且至多100%。
該電路載體10亦包含一第三銅層26。這第三銅層26係藉由一第二連接層41與該第二層30及該第二銅層25連接。
該第二層30之框狀設計使膨脹減少，因此使藉由一接觸層50安裝該半導體組件90的該銅層區段29由於該銅材料具有一最大z軸熱傳導性。該z軸熱傳導性係定義為起因於該半導體組件90沿該第三銅層26之方向之熱傳導性。由於例如一燒結製程之一壓縮連接技術產生的組合壓力，可形成一輪廓匹配銅層。被該第一銅層20覆蓋之第二層30因此形成朝向支持該半導體組件90之該銅層區段29降低的一平滑平台。
圖7之半導體模組100的電路載體10亦包含一第一銅層20、一第二銅層25及一第三銅層26。該第二層30被埋在該第二銅層25中。該第一銅層20係設計為正方形或矩形且覆蓋該第二層30。該第一銅層20藉由連接材料VM構成之一框狀第一連接層40與該第二層30連接。該第二銅層25接著透過一第二連接層41與該第三銅層26連接。
低膨脹材料M2之第二層30之表面積的大小或尺寸受限於適合將機械剪應力分布在該半導體組件90與該電路載體10間之一形狀。在該半導體組件90與該電路載體10間沿(且超出)該半導體組件90之對角線的剪應力特別大。該剪應力分布係相對於該半導體組件90之中心M點大致對稱。
在這情形中關於該第二層30之表面積的一最小可能設計產生延伸超出該半導體組件90之對角線某距離的一表面。該第二層30之表面延伸超出該等對角線比在該半導體組件90之座標軸的區域中更遠。產生之表面形式(可在該第二層30之一平面圖中看到)類似於一四葉苜蓿圖案。為增加熱傳導性，可在該半導體組件90之中心M的區域中的該第二層30中形成一銅層區段29。
10‧‧‧電路載體
15‧‧‧側；表面；第一側
20‧‧‧第一層；第一銅層
25‧‧‧第二銅層
26‧‧‧第三銅層
29‧‧‧銅層區段
30‧‧‧第二層
40‧‧‧第一連接層；連接層
41‧‧‧第二連接層
50‧‧‧接合層；接觸層
90‧‧‧半導體組件
100‧‧‧半導體模組
b2,b3,bHL‧‧‧寬度
d1,d2,d3‧‧‧層厚度
D‧‧‧總厚度
M‧‧‧中心
M2‧‧‧第二材料
S‧‧‧對稱軸
VM‧‧‧連接材料
以下藉由參考附加示意圖式且依據示範實施例更詳細地說明本發明。這些圖式中： 圖1a顯示一電路載體之多數個別層的配置； 圖1b顯示如圖1a所示之電路載體在連接狀態； 圖2顯示依據一第一示範實施例之一半導體模組； 圖3顯示依據一第二示範實施例之一半導體模組； 圖4顯示依據一第三示範實施例之一半導體模組； 圖5顯示依據一第四示範實施例之一半導體模組； 圖6顯示依據一第五示範實施例之一半導體模組；及 圖7顯示依據一第六示範實施例之一半導體模組。
10‧‧‧電路載體
15‧‧‧第一側
20‧‧‧第一銅層
25‧‧‧第二銅層
30‧‧‧第二層
40‧‧‧第一連接層；連接層
41‧‧‧第二連接層
D‧‧‧總厚度
M2‧‧‧第二材料
S‧‧‧對稱軸
VM‧‧‧連接材料

Claims (18)

  1. 一種生產電路載體，特別是用於半導體組件之引線框或導體軌道的方法，其特徵在於： 具有一第一膨脹係數之至少一第一銅層或一第一銅合金層及由具有比該第一膨脹係數小之一第二膨脹係數的一第二、低膨脹材料構成之至少一第二層在150℃至300℃之一連接溫度下特別藉由一低溫燒結製程互相連接。
  2. 如請求項1之方法，其特徵在於： 在該第一銅層或該第一銅合金層與該第二層之間形成由一連接材料構成之至少一第一連接層，且該連接材料產生耐受該連接溫度以上之溫度的一連接且較佳包含一擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
  3. 如請求項1或2之方法，其特徵在於： 該連接溫度係200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃，其中該連接溫度較佳大致對應於用於連接所生產之該電路載體與至少一半導體組件的組合溫度。
  4. 如請求項1至3中任一項之方法，其特徵在於： 該第二材料包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)，特佳的是鉬(Mo)。
  5. 如請求項1至4中任一項之方法，其特徵在於： 一/該銅層或一/該銅合金層與該至少第二層及選擇地該連接層的連接係藉由施加壓力，特別是用5MPa至30MPa，特別是10MPa至28MPa，特別是25MPa之一壓力來達成。
  6. 一種電路載體，特別是用於半導體組件之引線框或導電軌道，其係特別依據如請求項1至5中任一項之方法產生，其包含： 至少一第一銅層或一第一銅合金層，其具有一第一膨脹係數；及 至少一第二層，其由具有一第二膨脹係數之一第二、低膨脹材料構成，且該第二膨脹係數比該第一膨脹係數小，其中該第二材料包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)，特佳的是鉬(Mo)。
  7. 如請求項6之電路載體，其特徵在於： 在該第一銅層或該第一銅合金層與該第二層之間形成至少一第一連接層，該至少一第一連接層包含擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
  8. 如請求項7之電路載體，其特徵在於： 該至少第一連接層形成作為在該第一銅層或該第一銅合金層及/或該至少第二層間之一邊界層。
  9. 如請求項6至8中任一項之電路載體，其特徵在於： 至少一第二銅層或一第二銅合金層，其較佳係藉由一/該連接材料構成之一第二連接層與由該第二、低膨脹材料構成之該第二層連接。
  10. 如請求項6至9中任一項之電路載體，其特徵在於： 該第二層被埋在一銅層或一銅合金層中。
  11. 如請求項6至10中任一項之電路載體，其特徵在於： 該第二層具有一框狀及/或柵狀及/或線狀設計。
  12. 一種生產半導體模組的方法，該半導體模組包含特別如請求項6至11中任一項之一電路載體，或藉由如請求項1至5中任一項之方法生產的一電路載體，及與該電路載體連接之至少一半導體組件，該方法之特徵在於： 該半導體組件藉由一接合層在150℃至300℃之一組合溫度與該電路載體連接，其中該組合溫度大致對應於用於連接該電路載體之(該等)層的該連接溫度。
  13. 如請求項12之方法，其特徵在於： 該電路載體之該等層的連接及該電路載體與該半導體模組的連接係同時達成。
  14. 如請求項12或13之方法，其特徵在於： 該組合溫度係200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃。
  15. 一種特別如請求項12至14中任一項生產之半導體模組，其包含： 如請求項6至11中任一項之一電路載體或藉由如請求項1至5中任一項之方法生產的一電路載體；及 至少一半導體組件，特別是一二極體或一IGBT或MOSFET電晶體，其與該電路載體連接。
  16. 如請求項15之半導體模組，其特徵在於： 該第二層被埋在一銅層或一銅合金層中，該半導體組件宜形成在該第二層上方。
  17. 如請求項15之半導體模組，其特徵在於： 該第二層被埋在一銅層或一銅合金層中，其中該第二層具有一框狀設計且包圍一銅層區段或一銅合金層區段，該半導體組件較佳形成在該銅層區段或該銅合金層區段上方。
  18. 如請求項17之半導體模組，其特徵在於： 該銅層區段或該銅合金層區段之邊緣長度不大於該半導體模組之邊緣長度的150%且該框狀第二層之寬度較佳為該半導體組件之最短邊緣長度的10%至100%。
TW106104865A 2016-02-19 2017-02-15 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組 TWI657514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16156491.9A EP3208845B1 (de) 2016-02-19 2016-02-19 Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
??16156491.9 2016-02-19

Publications (2)

Publication Number Publication Date
TW201740474A true TW201740474A (zh) 2017-11-16
TWI657514B TWI657514B (zh) 2019-04-21

Family

ID=55405193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104865A TWI657514B (zh) 2016-02-19 2017-02-15 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組

Country Status (7)

Country Link
US (1) US20210210406A1 (zh)
EP (1) EP3208845B1 (zh)
JP (1) JP2019510367A (zh)
KR (1) KR20180103097A (zh)
CN (1) CN108701671A (zh)
TW (1) TWI657514B (zh)
WO (1) WO2017140550A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190259675A1 (en) * 2018-02-19 2019-08-22 Didrew Technology (Bvi) Limited Glass frame fan out packaging and method of manufacturing thereof
JP7484663B2 (ja) * 2020-10-29 2024-05-16 株式会社デンソー 接合構造体、電子装置、接合構造体の製造方法
CN116562101B (zh) * 2023-05-27 2023-10-20 苏州工业园区明源金属股份有限公司 压接型igbt应力平衡时变可靠性优化模型设计方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290956A (ja) * 1990-04-06 1991-12-20 Sumitomo Special Metals Co Ltd プラスチックスパッケージ用リードフレーム材料
JP3336982B2 (ja) * 1998-12-16 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
DE102009000192A1 (de) * 2009-01-14 2010-07-15 Robert Bosch Gmbh Sinterwerkstoff, Sinterverbindung sowie Verfahren zum Herstellen eines Sinterverbindung
JP5433242B2 (ja) * 2009-02-05 2014-03-05 株式会社東芝 半導体パッケージ
JP2011003800A (ja) * 2009-06-19 2011-01-06 Hitachi Cable Ltd 低熱膨張複合放熱板及びその製造方法
JP2011071301A (ja) * 2009-09-25 2011-04-07 Honda Motor Co Ltd 金属ナノ粒子を用いた接合方法及び接合体
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法
JP5316602B2 (ja) * 2010-12-16 2013-10-16 株式会社日本自動車部品総合研究所 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP5434986B2 (ja) * 2011-08-10 2014-03-05 株式会社デンソー 半導体モジュールおよびそれを備えた半導体装置
WO2015040737A1 (ja) * 2013-09-20 2015-03-26 株式会社日立製作所 半導体素子の接合構造
DE102013226334B4 (de) * 2013-12-18 2019-04-25 Robert Bosch Gmbh Schaltungsträger mit einem sinterverbundenen Halbleiterbaustein
US10332853B2 (en) * 2014-02-03 2019-06-25 Osaka University Bonding structure and method for producing bonding structure

Also Published As

Publication number Publication date
JP2019510367A (ja) 2019-04-11
WO2017140550A1 (de) 2017-08-24
EP3208845A1 (de) 2017-08-23
EP3208845B1 (de) 2019-12-04
KR20180103097A (ko) 2018-09-18
CN108701671A (zh) 2018-10-23
US20210210406A1 (en) 2021-07-08
TWI657514B (zh) 2019-04-21

Similar Documents

Publication Publication Date Title
TWI648115B (zh) 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組
JP6300386B2 (ja) 半導体装置
JP2019024121A (ja) 半導体装置および半導体装置の製造方法
JP4969589B2 (ja) ペルチェ素子精製プロセスとペルチェ素子
JP2006352080A (ja) 半導体装置の製造方法および半導体装置
TWI657514B (zh) 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
JP2018110149A (ja) 半導体装置の製造方法
JP6399906B2 (ja) パワーモジュール
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
TW201802958A (zh) 製造基板的方法、基板、製造半導體模組的方法、及半導體模組
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
US9978711B2 (en) Method for connecting a semiconductor chip metal surface of a substrate by means of two contact metallization layers and method for producing an electronic module
JP6529823B2 (ja) 半導体装置および半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6317178B2 (ja) 回路基板および電子装置
JPH08274423A (ja) セラミックス回路基板
WO2020004566A1 (ja) 基体および半導体装置
JP2016046430A (ja) 回路基板、および電子装置
JP2015144257A (ja) 回路基板およびその製造方法
WO2016171122A1 (ja) 半導体装置及びその製造方法
JP2009182209A (ja) 半導体装置
JP2017126648A (ja) 電子モジュール
JP2021064761A (ja) 半導体装置、及び、その製造方法
JP5151837B2 (ja) 半導体装置の製造方法
JP2006032447A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees