JP2006032447A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体装置の絶縁基板のクラックや鉛フリーはんだの脆化を抑制する。
【解決手段】 半導体装置１は、矩形状をなす金属ベース２と、この金属ベース２の第１主面に設けられた金属ベース２よりも面積が小さい矩形状をなす絶縁基板３と、この絶縁基板３の第２主面に絶縁基板３と接着された下部電極４と、この下部電極４と金属ベース２とを接着する鉛フリーはんだ膜５と、絶縁基板３の第１主面に設けられた上部電極７と、この上部電極７の第１主面に設けられた半導体素子６ａ、６ｂと、上部電極７と半導体素子６ａ、６ｂの間を電気的に接続するボンディングワイヤ９と、絶縁基板３の四隅に相対向して金属ベース２の第１主面に設けられた突起１２から構成された半導体パワーモジュールである。
【選択図】 図１

Description

本発明は、大電力分野に使用され、鉛フリーはんだを用いた半導体パワーモジュールなどの半導体装置及びその製造方法に関する。

近年、Ｓｎ（錫）−Ｐｂ（鉛）共晶はんだの代わりに環境にやさしい材料として鉛フリーはんだが電子機器に使用されている。鉛フリーはんだには、５種類以上の共晶系が知られている（例えば、非特許文献１参照。）。基板にはんだ付けする工程等に用いられる鉛フリーはんだの主流は、低温系のＳｎ−３７％Ｐｂ共晶はんだの融点（１８３℃）よりも約４０℃高い融点（２１７〜２２７℃）を有するＳｎ−Ａｇ（銀）共晶系、Ｓｎ−Ａｇ−Ｃｕ（銅）共晶系、Ｓｎ−Ｃｕ共晶系になりつつある。そして、鉛フリーはんだは、チップ部品、モジュール、半導体装置等を搭載し、片面或いは両面実装するリフロー接続工程に用いられる（例えば、特許文献１参照。）。

ところが、鉛フリーはんだはＳｎ−Ｐｂ共晶はんだの融点よりも高く、且つクリープ変形しにくいので、リフロー後でのモジュールや絶縁基板等の反りがＳｎ−Ｐｂ共晶はんだを用いた場合よりも大きくなり、特に、大電力分野に使用される半導体パワーモジュールでは、比較的大面積で厚さの厚い金属ベースを用いるので金属ベースの反りが大きくなる。このため、半導体パワーモジュールの絶縁基板にクラックが発生したり、はんだ脆化が進行し、リフロー工程で発生する反りのためにリフロー後の作業できないなどの問題点がある。
特開２００３−２６４３６６号公報（頁２０、図８） 西村哲郎、「電子情報通信学会論文誌Ｃ」、Vol.J85-C、No.11、電子情報通信学会、2002年11月、p.961-967（頁962、表1）

本発明は、半導体パワーモジュールの絶縁基板のクラックを低減し、鉛フリーはんだの脆化を抑制し、リフロー後の作業を安定してできる半導体装置及びその製造方法を提供する。

上記目的を達成するために、本発明の一態様の半導体装置は、第１主面に突起が設けられた金属ベースと、第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板と、前記上部電極の第１主面に設けられ、前記上部電極と電気的に接続された半導体素子と、前記下部電極と前記金属ベースの第１主面の間に設けられ、錫−鉛共晶はんだよりも融点の高い鉛フリーはんだ膜とを具備することを特徴とする。

更に、上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、リフロー工程で発生する反りを打ち消す方向の反りを設け、金属ベースの第１主面に突起を設ける工程と、第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板において、前記上部電極の第１主面に半導体素子をマウントし、前記上部電極と前記半導体素子を電気的に接続するためのワイヤボンディングをする工程と、鉛フリーのはんだシートを前記絶縁基板の下部電極側と前記金属ベースの第１主面の間に介挿して重ね合わせる工程と、前記重ね合わせ工程後に前記鉛フリーのはんだシートの溶融により得られた鉛フリーはんだ膜により前記絶縁基板を前記金属ベースにリフローはんだ付けする工程とを具備することを特徴とする。

本発明によれば、半導体パワーモジュールの絶縁基板のクラックを低減し、鉛フリーはんだの脆化を抑制し、リフロー後の作業を安定してできる半導体装置及びその製造方法を提供することができる。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は半導体装置を示す平面図である。

図１に示すように、半導体装置１は矩形状をなし、寸法が、例えば、横１００ｍｍ、縦３０ｍｍ、厚さ３ｍｍの金属ベース２と、この金属ベース２の第１主面に設けられた金属ベース２よりも面積が小さい矩形状をなし寸法が、例えば、横８０ｍｍ、縦２５ｍｍ、厚さ０．６４ｍｍの絶縁基板３と、この絶縁基板３の第２主面に絶縁基板３と接着された、例えば、厚さ０．２５ｍｍの下部電極４と、この下部電極４と金属ベース２とを接着する鉛フリーはんだ膜５と、絶縁基板３の主面に設けられた、例えば、厚さ０．３ｍｍの上部電極７と、この上部電極７の第１主面に設けられた半導体素子６ａ、６ｂと、上部電極７と半導体素子６ａ、６ｂの間を電気的に接続するボンディングワイヤ９と、絶縁基板３の四隅に相対向して金属ベース２の第１主面に設けられた突起１２から構成された半導体パワーモジュールである。

次に、半導体装置の製造方法について図２乃至図５を参照して説明する。図２は半導体装置の製造方法を示すフローチャートで、図３乃至図５は図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図である。

図３に示すように、まず、金属ベース２をプレス加工などにより形成する。ここで、金属ベース２には、銅を用いているが銅合金、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、或いはモリブデン（Ｍｏ）を用いてもよい（ステップＳ１）。次に、金属ベース２の第１主面に、例えば、厚さ５μｍのニッケルからなるメッキ膜１１を形成する（ステップＳ２）。続いて、金属ベース２の第１主面の絶縁基板３が覆われない部分に、熱硬化性樹脂を用いたスクリーン印刷加工によりソルダーレジスト膜１４を形成する（ステップＳ３）。そして、金属ベース２の第１主面にプレス加工などにより突起１２を形成する。ここで、突起１２は１ｍｍφ、高さ１５０μｍの形状にしているが、円錐状、凹んだ円形リング状、或いは帯状等にしてもよい。また、突起１２を下部電極４の金属ベース３と相対向する面に設けてもよい（ステップＳ４）。

次に、図４に示すように、ＤＢＣ（Direct Bonding Copper）法や活性金属法などにより、第１主面に上部電極７、第１主面と相対向する第２主面に下部電極４をそれぞれ接合した絶縁基板３の第１主面側にはんだマウント膜１３を形成し、半導体素子６ａ、６ｂの第１主面を上側にして絶縁基板３の第１主面に半導体素子６ａ、６ｂを載置して熱処理を行い、半導体素子６ａ、６ｂを上部電極７と接着する。ここで、絶縁基板３には窒化珪素（Ｓｉ_３Ｎ_４）を用いているが、窒化アルミ（ＡｌＮ）、アルミナ（Ａｌ_２Ｏ_３）、或いは炭化珪素（ＳｉＣ）を用いてもよい。また、上部電極７及び下部電極４には銅を用いているが銅合金、アルミニウム、ニッケル、タングステン、或いはモリブデンを用いてもよい（ステップＳ５）。次に、上部電極７と半導体素子６ａ、６ｂの電極８との間を電気的にそれぞれ接続するためのボンディングワイヤ９を形成する。ここで、ボンディングワイヤ９にはアルミニウムを用いているが金（Ａｕ）或いは銅を用いてもよい（ステップＳ６）。

続いて、図５に示すように、金属ベース２の第１主面の突起１２及びソルダーレジスト膜１４が設けられていない部分にフラックス１５を形成する（ステップＳ７）。次に、絶縁基板３の第２主面に設けられた下部電極４の金属ベース２と相対向する面にはんだシート１６を形成する（ステップＳ８）。ここで、フラックス１５及びはんだシート１６は、融点２１８℃のＳｎ−３Ａｇ−０．５Ｃｕ共晶はんだを用いているが、Ｓｎ−Ａｇ共晶系はんだ、或いはＳｎ−Ｃｕ共晶系はんだを用いてもよい。続いて、絶縁基板３の下部電極４側を金属ベース２の第１主面側に介挿して重ね合わせる（ステップＳ９）。そして、重ね合わされた金属ベース２と絶縁基板３とをリフロー炉に装入するか、或いはホットプレート上に載置することによりリフローはんだ付けを行う。ここで、フラックス１５及びはんだシート１６がリフローされ、鉛フリーはんだ膜５となる。この鉛フリーはんだ膜５の目標膜厚は１６０μｍである（ステップＳ１０）。そして、リフロー後にジョイニング、ポッティング、及びキャスティングを行い半導体装置１は完成する。

次に、製造途中及び完成後の半導体装置の特性について図６乃至図８を参照して説明する。図６は半導体装置の反り量の変化を示す図、図６（ａ）は本実施例の反り量の変化であり、図６（ｂ）は従来の反り量の変化であり、図７は半導体装置の絶縁基板四隅のはんだ厚を示す図、図８は半導体装置のＴＣＴ後でのはんだ脆化量を示す図である。

図６に示すように、従来では、高温のリフロー工程を行うことにより、半導体装置１はリフロー直後で−３００μｍ以上の反りが発生し、電子機器に実装する直前においても−１００μｍ以上の反りが残存している。このため、リフロー後に絶縁基板３にクラックが発生したり、リフロー工程以降の作業を行うことが困難になる。リフロー直後の大きな反り発生の原因は、鉛フリーはんだの融点がＳｎ−Ｐｂはんだよりも約４０℃高く、クリープ変形がしにくいということにある。

一方、本実施例では、金属ベース２に突起１２を設けているので、半導体装置１はリフロー直後で−２００μｍ程度の反りに低減でき、電子機器に実装する直前においてはほとんど反りをなくすことができる。このため、リフロー後に絶縁基板３にクラックが発生しないし、リフロー工程以降の作業を容易に行うことができる。突起１２を設ける効果は、金属ベース２と絶縁基板３との距離を一定に保持でき接着領域を限定することができることにあり、また、金属ベース２と絶縁基板３との間隔を設けることができ、はんだ不足によるはんだ付け不良を防止することができることにある。

なお、反り量の測定は高精度レーザ角度測定器を用いているが、表面粗さ計やシャドウモアレ測定法を用いてもよい。ここで、電子機器に半導体装置を実装するユーザーの反り要求領域は、０〜＋１００μｍの範囲である。反りの（＋）とは、四隅に対して中央部がへこんだ凹状の形状のことであり、反りの（−）とは、四隅に対して中央部がとがった凸状の形状のことである。

図７に示すように、従来では、半導体装置１の絶縁基板３の四隅の許容されるはんだ厚（１６０±６０μｍ）に対して、平均値が規格１００μｍ以下であり、規格を満足せず、はんだ不足が生じてはんだ付け不良が発生する。一方、本実施例では、平均値が１５６μｍとほぼ目標はんだ厚１６０μｍを満足し、はんだ付け不良が発生しない。

図８に示すように、従来例では、ＴＣＴ（Temperature Cycling Test）３００サイクル試験によるはんだ脆化量は、平均値９％と大きく許容値２％を満足せず、接合部周辺にクラックが発生して熱抵抗の低下や半導体素子の破壊など信頼性上問題が生じる。一方、本実施例では、はんだ脆化量は平均値０．５５％と許容値２％を十分満足し、信頼性上問題ない。

上述したように、本実施例の半導体装置では、絶縁基板３の四隅に対向して、金属ベース２の第１主面に突起１２が設けられている。このため、鉛フリーはんだを用いたリフロー工程で発生する反りを従来よりも低減することができる。したがって、絶縁基板３のクラックの発生及び鉛フリーはんだの脆化を抑制し、且つリフロー後の作業を安定してできる。

なお、本実施例では、半導体パワーモジュールに適用したが、パワーハイブリッドＩＣやＩＰＭ(Intelligent Power Module)に適用できる。

次に、本発明の実施例２に係る半導体装置について、図９及び図１０を参照して説明する。図９は、半導体装置の製造方法を示すフローチャート、図１０は図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図である。本実施例では金属ベースに反りを設けている。

以下、本実施例において、実施例１と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。

図１０に示すように、まず、金属ベース２をプレス加工などにより形成する。この時、金属ベース２に四隅に対して中央部がへこんだ凹状の約＋１００μｍの反りを設ける（ステップＳ１ａ）。なお、被覆部形成（ステップＳ２）以降は実施例１と同様なので説明を省略する。

次に、製造途中及び完成後の半導体装置の特性について図１１を参照して説明する。図１１は半導体装置の反り量の変化を示す図で、図１１（ａ）は実施例１の反り量の変化であり、図１１（ｂ）は従来の反り量の変化であり、図１１（ｃ）は本実施例の反り量の変化である。なお、実施例１及び従来のリフロー直後、実装直前の反り量は、図６と同一なので説明を省略する。

図１１に示すように、実施例１及び従来では、予め金属ベース２に反りを設けていないが、本実施例では、予め金属ベース２に約＋１００μｍの反りを設けている。このため、リフロー工程で発生する（−）の反りを打ち消すことができ、半導体装置１はリフロー直後で−１００μｍ程度と実施例１の１／２の反りに低減でき、電子機器に実装する直前においてはすべての半導体装置１の反りがユーザー要求領域(０〜＋１００μｍ)を満足し、且つすべて０〜５０μｍに分布している。

上述したように、本実施例の半導体装置では、予め金属ベース２にはリフロー工程で発生する半導体装置１の反りに対して逆方向の反りを設け、且つ絶縁基板３の四隅に対向して金属ベース２の第１主面に突起１２を設けている。このため、リフロー工程で発生する半導体装置１の反りを打ち消すことができるので鉛フリーはんだを用いたリフロー工程で発生する反りを実施例１よりも更に低減することができる。したがって、絶縁基板３のクラックの発生及び鉛フリーはんだの脆化を抑制し、且つリフロー後の作業を安定してできる。

なお、本実施例では、突起１２を金属ベース２の第１主面に設けているが、突起１２を下部電極４の金属ベース３に相対向する面に設けてもよい。

次に、本発明の実施例３に係る半導体装置について、図面を参照して説明する。図１２は、半導体装置の製造方法を示すフローチャート、図１３乃至図１５は図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図である。

以下、本実施例において、実施例１と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。

図１３に示すように、まず、実施例２と同様に約＋１００μｍの反りを有する金属ベース２をプレス加工などにより形成する（ステップＳ１ａ）。なお、被覆部形成（ステップＳ２）から突起形成（ステップＳ４）は実施例１と同様なので説明を省略する。

次に、図１４に示すように、金属ベース２の第１主面の突起１２及びソルダーレジスト膜１４が設けられていない部分にフラックス１５を形成する（ステップＳ７）。続いて、絶縁基板３の第２主面に設けられた下部電極４の金属ベース２に相対向する面にはんだシート１６を形成する（ステップＳ８）。そして、絶縁基板３の下部電極４側を金属ベース２の第１主面側に重ね合わせる（ステップＳ９）。

続いて、図１５に示すように、絶縁基板３の第１主面の上部電極７上にクリームはんだ１７を形成する（ステップＳ１１）。次に、クリームはんだ１７上に半導体素子６ａ、６ｂの第１主面を上側にして絶縁基板３の第１主面側に半導体素子６ａ、６ｂを載置する（ステップＳ１２）。続いて、重ね合わされた金属ベース２と絶縁基板３とをリフロー炉に装入するか、或いはホットプレート上に載置して半導体素子６ａ、６ｂと上部電極７、金属ベース２と絶縁基板３を一括リフローして接着する。ここで、フラックス１５及びはんだシート１６がリフローされ、鉛フリーはんだ膜５となる（ステップＳ１０ａ）。そして、上部電極７と半導体素子６ａ、６ｂの電極８との間を電気的にそれぞれ接続するためのボンディングワイヤ９を形成する（ステップＳ６）。

上述したように、本実施例の半導体装置では、予め金属ベース２にはリフロー工程で発生する半導体装置１の反りに対して逆方向の反りを設け、且つ絶縁基板３の四隅に対向して金属ベース２の第１主面に突起１２を設けている。そして、半導体素子６ａ、６ｂと上部電極７、金属ベース２と絶縁基板３を一括リフローして接着している。このため、リフロー工程で発生する半導体装置１の反りを打ち消すことができるので鉛フリーはんだを用いたリフロー工程で発生する反りを実施例１よりも更に低減することができる。したがって、絶縁基板３のクラックの発生及び鉛フリーはんだの脆化を抑制し、且つリフロー後の作業を安定してできる。

次に、本発明の実施例４に係る半導体装置について、図面を参照して説明する。図１６は、半導体装置の製造方法を示すフローチャートである。

以下、本実施例において、実施例１と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる部分のみ説明する。

まず、図１６に示すように、約＋１００μｍの反り及び突起１２を有する金属ベース２をプレス加工などにより形成する（ステップＳ１ｂ）。次に、金属ベース２の第１主面にメッキ膜１１を形成する（ステップＳ２）。なお、チップマウント（ステップＳ５）以降は実施例１と同様なので説明を省略する。

上述したように、本実施例の半導体装置では、予め金属ベース２にプレス加工により反り及び突起１２を設けている。このため、リフロー工程で発生する半導体装置１の反りを打ち消すことができるので鉛フリーはんだを用いたリフロー工程で発生する反りを実施例１よりも更に低減することができる。したがって、絶縁基板３のクラックの発生及び鉛フリーはんだの脆化を抑制し、且つリフロー後の作業を安定してできる。

更に、予め金属ベース２にプレス加工により反り及び突起１２を設けているので工程を削減することができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

本実施例では、半導体装置１のリフロー工程で発生する反りが（−）であり、この反りを打ち消すために金属ベース２に（＋）の反りを予め設けているが、半導体装置のリフロー工程で発生する反りが（＋）の場合、この反りを打ち消すために金属ベースに（−）の反りを予め設けるのがよい。そして、半導体装置、使用する絶縁基板及び金属ベースごとに事前に反りをシミュレートしておき、半導体装置ごとに最適な金属ベースの反り量を予め算出しておくのがよい。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 金属ベースの第１主面に突起を設ける工程と、第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板において、前記上部電極の第１主面に半導体素子をマウントし、前記上部電極と前記半導体素子を電気的に接続するためのワイヤボンディングをする工程と、鉛フリーのはんだシートを前記絶縁基板の下部電極側と前記金属ベースの第１主面の間に介挿して重ね合わせる工程と、前記重ね合わせ工程後に前記鉛フリーのはんだシートの溶融により得られた鉛フリーはんだ膜により前記絶縁基板を前記金属ベースにリフローはんだ付けする工程とを具備する半導体装置の製造方法。

（付記２） 金属ベースの第１主面に突起を設ける工程と、第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板において、前記上部電極の第１主面に半導体素子をマウントし、前記上部電極と前記半導体素子を電気的に接続するためのワイヤボンディングをする工程と、前記金属ベースの第１主面に選択的に鉛フリーのフラックスを形成する工程と、鉛フリーのはんだシートを前記絶縁基板の下部電極側と前記金属ベースの第１主面の間に介挿して重ね合わせる工程と、前記重ね合わせ工程後に前記鉛フリーのはんだシート及び前記鉛フリーのフラックスの溶融により得られた鉛フリーはんだ膜により前記絶縁基板を前記金属ベースにリフローはんだ付けする工程とを具備する半導体装置の製造方法。

（付記３） リフロー工程で発生する反りを打ち消す方向の反りを設け、金属ベースの第１主面に突起を設ける工程と、第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板において、前記上部電極の第１主面に半導体素子をマウントし、前記上部電極と前記半導体素子を電気的に接続するためのワイヤボンディングをする工程と、前記金属ベースの第１主面に選択的に鉛フリーのフラックスを形成する工程と、鉛フリーのはんだシートを前記絶縁基板の下部電極側と前記金属ベースの第１主面の間に介挿して重ね合わせる工程と、前記重ね合わせ工程後に前記鉛フリーのはんだシート及び前記鉛フリーのフラックスの溶融により得られた鉛フリーはんだ膜により前記絶縁基板を前記金属ベースにリフローはんだ付けする工程とを具備する半導体装置の製造方法。

（付記４） リフロー工程で発生する反りを打ち消す方向の反りを設け、金属ベースの第１主面に突起を設ける工程と、第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板において、前記上部電極の第１主面に半導体素子をはんだを介して載置する工程と、前記金属ベースの第１主面に選択的に鉛フリーのフラックスを形成する工程と、鉛フリーのはんだシートを前記絶縁基板の下部電極側と前記金属ベースの第１主面の間に介挿して重ね合わせる工程と、前記重ね合わせ工程後に前記はんだの溶融により前記上部電極と半導体素子をはんだ付けし、前記鉛フリーのはんだシート及び前記鉛フリーのフラックスの溶融により得られた鉛フリーはんだ膜により前記絶縁基板を前記金属ベースにリフローはんだ付けする工程と、前記上部電極と前記半導体素子を電気的に接続するためのワイヤボンディングをする工程とを具備する半導体装置の製造方法。

本発明の実施例１に係る半導体装置を示す平面図。 本発明の実施例１に係る半導体装置の製造方法を示すフローチャート。 図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の反りの変化を示す図。 本発明の実施例１に係る半導体装置の絶縁基板四隅のはんだ厚を示す図。 本発明の実施例１に係る半導体装置のＴＣＴ後のはんだ脆化量を示す図。 本発明の実施例２に係る半導体装置の製造方法を示すフローチャート。 本発明の実施例２に係る図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 本発明の実施例２に係る半導体装置の反りの変化を示す図。 本発明の実施例３に係る半導体装置の製造方法を示すフローチャート。 本発明の実施例３に係る図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 本発明の実施例３に係る図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 本発明の実施例３に係る図１のＡ−Ａ線に沿う半導体装置の製造工程を示す断面図。 本発明の実施例４に係る半導体装置の製造方法を示すフローチャート。

符号の説明

１ 半導体装置
２ 金属ベース
３ 絶縁基板
４ 下部電極
５ 鉛フリーはんだ膜
６ａ、６ｂ 半導体素子
７ 上部電極
８ 電極
９ ボンディングワイヤ
１１ メッキ膜
１２ 突起
１３ マウント膜
１４ ソルダーレジスト膜
１５ フラックス
１６ はんだシート
１７ クリームはんだ

Claims (5)

1. 第１主面に突起が設けられた金属ベースと、
   第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板と、
   前記上部電極の第１主面に設けられ、前記上部電極と電気的に接続された半導体素子と、
   前記下部電極と前記金属ベースの第１主面の間に設けられ、錫−鉛共晶はんだよりも融点の高い鉛フリーはんだ膜と
   を具備することを特徴とする半導体装置。
2. 第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に突起を有する下部電極が設けられた絶縁基板と、
   前記上部電極の第１主面に設けられ、前記上部電極と電気的に接続された半導体素子と、
   前記下部電極の突起と相対向するように設けられた金属ベースと、
   前記下部電極と前記金属ベースの第１主面の間に設けられ、錫−鉛共晶はんだよりも融点の高い鉛フリーはんだ膜と
   を具備することを特徴とする半導体装置。
3. 半導体装置の反りに対して逆方向の反りを設け、且つ第１主面に突起が設けられた金属ベースと、
   第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板と、
   前記上部電極の第１主面に設けられ、前記上部電極と電気的に接続された半導体素子と、
   前記下部電極と前記金属ベースの第１主面の間に設けられ、錫−鉛共晶はんだよりも融点の高い鉛フリーはんだ膜と
   を具備することを特徴とする半導体装置。
4. リフロー工程で発生する反りを打ち消す方向の反りを設け、金属ベースの第１主面に突起を設ける工程と、
   第１主面に上部電極が設けられ、前記第１主面と相対向する第２主面に前記金属ベースの突起と相対向するように下部電極が設けられた絶縁基板において、前記上部電極の第１主面に半導体素子をマウントし、前記上部電極と前記半導体素子を電気的に接続するためのワイヤボンディングをする工程と、
   鉛フリーのはんだシートを前記絶縁基板の下部電極側と前記金属ベースの第１主面の間に介挿して重ね合わせる工程と、
   前記重ね合わせ工程後に前記鉛フリーのはんだシートの溶融により得られた鉛フリーはんだ膜により前記絶縁基板を前記金属ベースにリフローはんだ付けする工程と
   を具備することを特徴とする半導体装置の製造方法。
5. 前記金属ベースの反り及び突起は、プレス加工により形成することを特徴とする請求項４に記載の半導体装置の製造方法。

Images