WO2015040737A1 - 半導体素子の接合構造 - Google Patents

半導体素子の接合構造 Download PDF

Info

Publication number
WO2015040737A1
WO2015040737A1 PCT/JP2013/075467 JP2013075467W WO2015040737A1 WO 2015040737 A1 WO2015040737 A1 WO 2015040737A1 JP 2013075467 W JP2013075467 W JP 2013075467W WO 2015040737 A1 WO2015040737 A1 WO 2015040737A1
Authority
WO
WIPO (PCT)
Prior art keywords
bonded
layer
bonding
intermetallic compound
joining
Prior art date
Application number
PCT/JP2013/075467
Other languages
English (en)
French (fr)
Inventor
拓人 山口
英恵 下川
秦　昌平
太田　裕之
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2013/075467 priority Critical patent/WO2015040737A1/ja
Publication of WO2015040737A1 publication Critical patent/WO2015040737A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/2287—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges
    • G01L1/2293—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges of the semi-conductor type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
    • G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
    • G01L9/0055—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements bonded on a diaphragm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to a junction structure of semiconductor elements such as a semiconductor strain sensor.
  • sensors that measure various physical quantities are attracting attention in order to improve product safety and optimize performance by grasping the status of devices and parts such as social infrastructure, industrial equipment, and automobiles.
  • sensors such as force, light, and acceleration, and their uses are also various.
  • strain sensors are attached to large structures such as bridges, and strain monitoring is being studied. This approach is expected to improve maintainability by detecting signs of structural destruction.
  • a metal foil strain gauge that utilizes the fact that the resistance value of the metal foil changes due to strain is generally used, but it is difficult to ensure accuracy, durability, heat resistance, and energy saving.
  • Development of semiconductor strain sensors that satisfy these characteristics, and pressure sensors, vibration sensors, and acceleration sensors using the same are also underway.
  • a pressure sensor is realized by attaching a semiconductor strain sensor to a metal diaphragm and reading changes in the strain of the diaphragm.
  • the semiconductor strain sensor can be measured by bonding the element to a measurement target. At this time, the change in the physical quantity to be measured is transmitted to the element through the bonding material, and the target physical quantity is measured. Since the degree of transmission of the physical quantity varies depending on the characteristics of the bonding material, the selection of the bonding material is important for the measurement accuracy of the physical quantity.
  • the structure of a product using a power semiconductor is a form in which a semiconductor element is bonded to a substrate via a bonding material such as solder.
  • a bonding material such as solder.
  • power semiconductors have been used in a high temperature range, and accordingly, higher melting point and higher reliability of solder joints are required.
  • the time-dependent change of the measured value of the semiconductor strain sensor is important to minimize the time-dependent change of the measured value of the semiconductor strain sensor as the performance required for the joining structure for attaching the semiconductor strain sensor to the object to be measured.
  • creep bonding phenomenon such that distortion increases over time when sustained stress acts on the object
  • the bonding material such as adhesive or solder that joins the sensor to the measurement target. It will occur.
  • the true strain of the measurement object is 1, the sensor detects the strain as 0.9 because the solder creeps. When such a phenomenon occurs, it cannot be used as a sensor. Therefore, the use conditions of the strain sensor are limited to a low temperature range, a strain range, and a use time in which the bonding material does not cause creep.
  • the above-mentioned creep resistance (characteristics that keep the creep of the bonding material small within the practical temperature range of the semiconductor strain sensor) and long-term reliability are required.
  • a high melting point bonding material is considered appropriate as such a bonding material.
  • the bonding temperature exceeds 500 ° C.
  • the performance of the semiconductor element to be bonded changes, which is not appropriate.
  • thermal stress is generated in the semiconductor element when the semiconductor element is cooled from the bonding temperature to room temperature due to the difference in linear expansion coefficient between the semiconductor element and the substrate. This stress increases as the melting point of the bonding material increases. Accordingly, a high melting point bonding material is attracting attention as a creep-resistant bonding material, but at the same time, a bonding material and a bonding technique that suppress the destruction of the semiconductor element are required.
  • Patent Document 1 discloses a joint structure that is excellent in heat dissipation to an electrode against heat generation of a power semiconductor element.
  • the junction structure an electrode formed on a substrate, a semiconductor element disposed opposite to the electrode, and a junction formed between the electrode and the semiconductor element, and joining the semiconductor element and the electrode
  • a bonding structure of a semiconductor element comprising a portion, wherein the bonding portion includes an Al layer and an intermetallic compound layer formed on both surfaces of the Al layer, and is laminated in a direction perpendicular to the surface of the electrode.
  • a bonded structure of a semiconductor device is disclosed.
  • the Al layer is soft and easy to creep, a creep-resistant bonded structure cannot be realized.
  • the linear expansion coefficient of Al is large, the thermal stress generated in the intermetallic compound layer and the chip cannot be relaxed. As a result, the intermetallic compound or the chip may be broken and the bonding cannot be maintained.
  • An object of the present invention is to provide a low creep bonding material that is low in cost and improved in bonding property and bonding reliability, a bonding method using the bonding material, a bonding structure, and a semiconductor device.
  • a bonding structure in which a first bonded member and a second bonded member are bonded via a bonding layer, the bonding layer includes the first and second bonding members.
  • the intermetallic compound layer is composed of an intermetallic compound layer having a larger linear expansion coefficient than the material to be bonded, and a low thermal expansion alloy layer having a smaller linear expansion coefficient than at least one of the first and second bonded materials.
  • the equivalent linear expansion coefficient in the surface direction of the bonding layer calculated from the linear expansion coefficient of the low thermal expansion alloy layer is the linear expansion coefficient of the first bonded member and the linear expansion coefficient of the second bonded member. It comprised so that it might become a value between.
  • a strain sensor module the first member to be bonded is a strain sensor chip
  • the second member to be bonded is a metal substrate
  • the low heat The bonding layer in which the intermetallic compound layer is formed with an expansion alloy layer interposed therebetween joins the strain sensor chip and the metal substrate, and the flexible electrode is disposed on the metal substrate from the electrode on the upper surface of the strain sensor chip. A signal is drawn out to the substrate, and the strain of the metal substrate is transmitted onto the strain sensor chip to measure the strain.
  • the pressure sensor module, the first member to be joined is a strain sensor chip
  • the second member to be joined is a substrate having a diaphragm.
  • the bonding layer formed with the intermetallic compound layer sandwiching the low thermal expansion alloy layer bonds the strain sensor chip and the substrate having the diaphragm, and the pressure of the substance immediately below the diaphragm is caused by the pressure.
  • the strain on the diaphragm is read by the strain sensor chip.
  • FIG. 1 shows the cross section of the joining structure joined by the joining method of this invention. It is sectional drawing explaining the example which supplies a joining material with the form of the 3 layer structure which plated the low melting-point metal on both surfaces of the low thermal expansion alloy. It is sectional drawing explaining the example which supplies a joining material with the form of a 3 layer structure on both surfaces of a low thermal expansion alloy by inserting foil-like low melting-point metal. It is sectional drawing explaining the joining structure of the example which supplies joining material with the form of the five-layer laminated material comprised in order of Sn / Cu / Invar / Cu / Sn. It is a table
  • FIGS. 1, 2, 3, and 4 show schematic views of the joining structure and joining method of the present invention.
  • the inventor of the present application assumes that both surfaces of a low thermal expansion alloy or clad material 41 as shown in FIG. 2 are coated with a low melting point metal 42 (for example, by plating) as a candidate for a highly reliable solder having creep resistance. Devised Material 4).
  • the low melting point metal 42 and the low thermal expansion alloy 41 are reacted while joining the materials 1 and 3 using the low melting point metal 42 to produce an intermetallic compound 22 as shown in FIG.
  • a low creep bonding layer 2 is realized.
  • the equivalent linear expansion coefficient of the bonding layer 2 composed of the low thermal expansion alloy layer 21 remaining in the center of the bonding layer and the intermetallic compound layer 22 to be generated is determined between the linear expansion coefficients of the two materials to be bonded 1 and 3.
  • the bonding material supply method shown in FIG. 3 is the same as the method of supplying the bonding material shown in FIG. 2 even when the low melting point metal 23 is supplied and sandwiched between both surfaces of the low thermal expansion alloy or clad material 21 in the state of Sn foil. This is to explain that the result is equivalent.
  • the bonding material and the bonding method of the present invention will be described with reference to FIG. 4 exemplifying a five-layer laminated material configured in the order of Sn / Cu / Invar / Cu / Sn.
  • Sn corresponds to a low melting point metal
  • Cu / Invar / Cu21 at the center corresponds to a low thermal expansion alloy (cladding material).
  • This material can be manufactured, for example, by performing Sn plating on Cu / Invar / Cu (hereinafter referred to as CIC) 21 manufactured by clad rolling. This material is sandwiched between the first workpiece 1 and the second workpiece 3 and heated. Since the melting point of Sn is 232 ° C., by setting the bonding temperature to 232 ° C.
  • the bonding structure is configured in the order of the material to be bonded 1 / IMC22 / Cu212 / Invar211 / Cu212 / IMC22 / the material 3 to be bonded.
  • Pure metals such as Sn, Bi, In, and Sn-based solders such as Sn-Ag-Cu have melting points in the range of about 100 to 300 ° C, and the temperature at which the semiconductor element does not break down thermally Can be joined.
  • the reaction which forms the intermetallic compound of the said low melting metal and a to-be-joined material or a low thermal expansion alloy advances by continuing heating at the temperature more than melting
  • a structure in which the entire bonding layer is an intermetallic compound is considered.
  • Elements such as Cu, Ni, and Ag that form a compound with Sn, Bi, and In, which are low melting point metals, have a linear expansion coefficient of 10 ppm / K or more.
  • Si having a linear expansion coefficient of about 3 ppm / K is bonded with an intermetallic compound, the difference in linear expansion coefficient at the bonding interface becomes as large as 7 ppm / K or more.
  • a large thermal stress residual stress
  • the bonding layer is constituted only by the intermetallic compound, it is difficult to maintain the bonding reliability.
  • the joining structure of the present invention in which the low thermal expansion alloy layer is arranged in the joining layer and the intermetallic compound is arranged on both sides thereof will be described.
  • the intermetallic compound is about 70% or more in the regions on both sides of the bonding material (the ratio of the intermetallic compound in the intermetallic compound layer. Is, for example, a state in which about 30% or less of Sn remains.) It is considered necessary to form to make it difficult to creep.
  • the low thermal expansion alloy means an alloy having a linear expansion coefficient smaller than that of a member having a large linear expansion coefficient among the first bonded member and the second bonded member.
  • Equation 1 for the equivalent linear expansion coefficient ⁇ e in the plane direction of the bonding layer composed of the intermetallic compound layer and the low thermal expansion alloy layer, It has been found that brittle fracture of the material to be joined can be suppressed.
  • Equation 1 ⁇ a ⁇ e ⁇ b ⁇ e was defined by the following equation.
  • E Young's modulus
  • t layer thickness
  • ⁇ linear expansion coefficient
  • the subscript i indicates the i-th layer counted from the material 1 to be joined.
  • ⁇ a and ⁇ b indicate the linear expansion coefficients of the material to be bonded 1 and the material to be bonded 3, respectively.
  • the equivalent linear expansion coefficient value of the bonding layer including the intermetallic compound layer having a large linear expansion coefficient and the low thermal expansion alloy layer is set between the linear expansion coefficients ⁇ a and ⁇ b of the materials 1 and 3 to be bonded.
  • the joining member includes a low thermal expansion alloy and a low melting point metal, realizes the joining of the material to be joined and the joining member with the low melting point metal, and the low melting point metal and the low thermal expansion alloy. React to form an intermetallic compound.
  • the value of the equivalent linear expansion coefficient ⁇ e in the surface direction of the bonding layer after the bonding is completed falls between the linear expansion coefficients ⁇ a and ⁇ b of the materials 1 and 3 to be bonded.
  • the low melting point metal is not limited to Sn, but may be a solder material mainly composed of Sn, such as In, Bi, Sn—Ag—Cu solder, or Sn—Bi solder.
  • Ag plating, Ag / Au plating, or the like may be applied to the low melting point metal surface to prevent oxidation.
  • the low thermal expansion alloy may be a Fe-Ni alloy represented by Invar, Super Invar, Kovar, 42Alloy, etc., or a simple substance or alloy such as Mo, W, Ti. May be.
  • Cu / Fe-Ni alloy / Cu, Cu / Mo / Cu, Cu / W / Cu, Cu / Ti / Cu, Cu / Mo / Cu / Mo / Cu which are those clad materials may be used.
  • Ni / Fe-Ni alloy / Ni, Ni / Mo / Ni, Ni / W / Ni, Ni / Ti / Ni, and Ni / Mo / Cu / Mo / Ni in which Cu is replaced with Ni may be used.
  • Ni, Ni / Au, Ni / Au, or the like may be metallized on the surface of Cu.
  • FIG. 5 shows candidate examples 1 to 24 in which a bonding test was performed by forming a combination of bonding materials suitable for the bonding structure of the present invention described in Example 1 and the thickness of each layer. Further, in Comparative Examples 1 to 3 that did not satisfy the conditions of the joining structure defined in the present invention, a joining test was carried out for comparison. In the joining test, the materials 1 and 3 were joined to the Si chip and the SUS substrate. Both Si chip and SUS substrate are Ni / Au plated, and their linear expansion coefficients are 3ppm / K and 11ppm / K, respectively.
  • FIG. 6 shows the composition, thickness, and equivalent linear expansion coefficient of the bonding layer after bonding.
  • the Cu 6 Sn 5 / Cu 3 Sn / Cu / Invar shown in the implementation candidate example 1 of FIG. 5 A joint structure composed of / Cu / Cu 3 Sn / Cu 6 Sn 5 is formed.
  • Implementation candidate examples 2 to 8 are variations in which the layer thickness of implementation candidate example 1 is different.
  • Implementation candidate example 8 is a type in which the Cu layer of the original material disappears after joining.
  • the execution candidate examples 9 to 11 are types in which the CIC material subjected to Ni plating is compounded using Ni plating.
  • Implementation candidate examples 12 to 15 are materials obtained by plating Sn / Invar / Ni with Sn.
  • Implementation candidate example 16 is a material obtained by performing Ag plating and Sn plating on a CIC material.
  • Implementation candidate examples 17 to 21 show a method of joining both surfaces of each clad material using Sn-based solder.
  • Example 22 of execution candidates is the material which gave antioxidant Ag plating to the outermost surface.
  • Implementation candidate examples 23 to 24 are examples in which Mo is used as a core material instead of Invar.
  • the aim is to keep the equivalent linear expansion coefficient ⁇ e of the bonding layer low by thickening the core layer of the bonding material of the candidate implementation example and leaving it after bonding.
  • the bonding structures of the execution candidate examples 1 to 24 are able to keep the equivalent linear expansion coefficient ⁇ e of the bonding layer between 3 and 11, The destruction of the Si chip after bonding could be suppressed.
  • Comparative Example 1 is a material described in Patent Document 1 and has an equivalent linear expansion coefficient of about 25 ppm / K.
  • Comparative Example 2 is the Sn / Cu / Invar / Cu / Sn five-layer laminate of the present invention, but the Invar thickness is relatively thin, the linear expansion coefficient is about 14 ppm / K, and the linear expansion coefficient of the SUS substrate It has become larger.
  • Comparative Example 3 all the bonding layers are intermetallic compounds. In these comparative examples, it was confirmed that the Si chip breaks during bonding.
  • FIG. 7 shows the result of analytically calculating the stress applied to the Si chip (the tensile stress and the first principal stress at the edge of the side of the Si chip).
  • Fig. 8 shows a cross-sectional view of the sensor module.
  • a Ni / Au plated 0.3 mm thick SUS plate 3 and a 2.4 mm ⁇ Si strain sensor chip 1 were bonded.
  • the pad on the upper surface of the sensor and the flexible substrate 6 attached on the SUS substrate were connected by Au wire bonding 5.
  • This structure is called a sensor module.
  • This sensor module was joined to the measurement object 7 using screws, spot welding, an adhesive, or the like.
  • FIG. 8 shows a cross-sectional shape of an example in which current is concentrated on the round protrusion 8 formed on the back surface of the SUS substrate 3 and connected by spot welding.
  • the change in strain of the measurement object 7 was measured. That is, when the object 7 to be measured is distorted, the SUS substrate 3 is distorted, the joint 2 is distorted, and the strain detector on the sensor chip 1 is distorted. This strain detection value was transmitted to the outside by wire or wireless through the wire bonding 5, the flexible substrate 6, and the connector.
  • a strain sensing system was constructed with this structure. In this system, by adopting the joint structure of the present invention, a sensing system was realized in which the creep amount was 0.1% or less under a temperature environment of 180 ° C., and the strain to be measured could be accurately read. In the bonding materials of Comparative Examples 1 to 3, since the chip was broken, a sensor module could not be produced.
  • a pressure sensor shown in FIG. 9 was produced using the bonding materials shown in the implementation candidate examples 1 to 24 in FIG.
  • a SUS casing 3 having a diaphragm 31 was prepared, and the diaphragm surface was plated with Ni / Au.
  • the bonding material 2 of execution candidate examples 1 to 24 and the strain sensor chip 1 of 4.5 mm ⁇ were overlapped and bonded.
  • the signal was drawn from the electrode on the chip to the connector 6 through the Au wire bonding 5.
  • changes in pressure, water pressure, hydraulic pressure, etc. immediately below the diaphragm 31 were converted into strain of the diaphragm 31 and could be measured by the strain sensor chip 1.
  • the fluctuation of the creep amount can be suppressed within ⁇ 2% in the temperature cycle test of ⁇ 40 ° C. to 125 ° C., and a highly accurate pressure sensor can be realized.
  • a power semiconductor module was manufactured using the bonding materials shown in the implementation candidate examples 1 to 24 in FIG. Specifically, a 5 mm ⁇ diode chip and a 10 mm ⁇ transistor chip were bonded to an insulating substrate, and the electrodes were wired with Al wires. When the fabricated power module was subjected to a temperature cycle test at -40 ° C to 150 ° C, chip cracking did not occur and a highly reliable joint structure was realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

　半導体素子の接合において、接合層のクリープを低減する信頼性の高い接合構造を提供する。　二種類の部材間の接合構造として、接合層が低熱膨張金属層と金属間化合物層から構成される低クリープ金属組織からなり、且つ、接合層の等価線膨張係数が第一の被接合材と第二の被接合材の中間となる接合構造により熱応力を緩和し、信頼性を向上する。

Description

半導体素子の接合構造
　本発明は半導体ひずみセンサなどの半導体素子の接合構造に関する。
　近年、社会インフラや産業用機器、自動車など、装置・部品の状態を把握することにより、製品の安全性向上、性能の最適化を実現するため、様々な物理量を測定するセンサが注目されている。力、光、加速度など、センサの種類は多岐に渡り、その用途も様々である。例えば、橋梁などの大型構造物に多数のひずみセンサを取り付け、ひずみのモニタリングが検討されている。本取り組みにより、構造物の破壊の予兆を検知して、保守性の改善が期待されている。
　ひずみセンサとしては、従来より金属箔の抵抗値がひずみによって変化することを利用した金属箔ひずみゲージが一般的であるが、精度・耐久性・耐熱性・省エネ性を確保することが難しい。それら特性を満足する半導体ひずみセンサや、これを応用した圧力センサや振動センサ、加速度センサの開発も進められている。例えば、金属ダイヤフラムに半導体ひずみセンサを取り付け、ダイヤフラムのひずみの変化を読み取ることで、圧力センサが実現される。このように半導体ひずみセンサは、当該素子を測定対象に接合することで測定が可能となる。このとき、測定対象の物理量の変化は接合材を介して素子に伝達され、目的の物理量が測定される。接合材の特性によって、物理量の伝達の程度が変化するため、接合材の選定は物理量の測定精度に重要である。
　一方、センサ以外の分野に着目すると省エネを実現するため、電力を制御するパワー半導体の利用が進んでいる。パワー半導体を利用した製品の構造は、半導体素子がはんだなどの接合材を介して基板に接合された形態である。パワー半導体は近年、高い温度域で用いられるようになってきており、それに伴い、はんだ接合部の高融点化・高信頼化が求められている。
特開２０１２－１１９６０９号公報
　半導体ひずみセンサを被測定対象物に取り付ける接合構造に必要な性能として、半導体ひずみセンサの測定値の経時変化を極小に抑えることが重要である。すなわち、センサを高温環境にて長時間用いる場合、センサを測定対象に接合する接着剤やはんだなどの接合材にクリープ(物体に持続応力が作用すると、時間の経過とともに歪みが増大する現象)が生じてしまう。例えば、測定対象の真のひずみは1であるにもかかわらず、はんだがクリープすることにより、センサには0.9のひずみとして検知される。このような現象が生じては、センサとしての用をなさなくなる。従って、ひずみセンサの使用条件は、接合材がクリープを起こさないような低温域、ひずみ範囲、使用時間に制限されることになる。
　また、接合材の長期信頼性も重要である。自動車を対象とした製品の場合、過酷な環境である-55℃から150℃の範囲で信頼性を確保する必要がある。温度サイクルに伴う接合材の亀裂伝播とセンサの特性変動を抑制しなければならない。
　以上のような耐クリープ性(半導体ひずみセンサの実用温度範囲で接合材のクリープを小さく抑える特性)と長期信頼性を満たす接合材・接合技術が必要である。そのような接合材としては、一般に高融点の接合材が適切と考えられる。しかし、接合温度が500℃を超えると、接合対象の半導体素子の性能が変化してしまうため、適当ではない。また、半導体素子と基板を接合する場合、半導体素子と基板間の線膨張係数の差異により、接合温度から室温に冷却すると、半導体素子に熱応力が発生する。この応力は接合材料の融点が高いほど高くなる。従って、耐クリープ性の接合材料として高融点の接合材が着目されるが、同時に、半導体素子の破壊を抑制する接合材料および接合技術が必要である。
　特許文献１には、パワー半導体素子の発熱に対して、電極への放熱性が優れた接合構造が開示されている。その接合構造においては、基板に形成される電極と、前記電極に対向して配置された半導体素子と、前記電極と前記半導体素子との間に形成され、前記半導体素子および前記電極を接合した接合部とを備える半導体素子の接合構造体であって、前記接合部はAl層と、前記Al層の両面に形成された金属間化合物層とを有し、前記電極の面に垂直方向に積層された半導体素子の接合構造体が開示されている。しかし、Al層は柔らかく、クリープし易いため、耐クリープ接合構造は実現できない。また、Alの線膨張係数が大きいことから、金属間化合物層やチップに発生する熱応力を緩和できない。その結果、金属間化合物やチップが割れ、接合を維持できない恐れがある。
　本発明の課題は、低コスト且つ接合性および接合信頼性を向上させた低クリープ接合材料およびその接合材料を用いた接合方法、接合構造、および半導体装置を提供することにある。
　上記課題を解決するために本発明では、第一の被接合部材と第二の被接合部材が接合層を介して接合される接合構造を、前記接合層は、前記第一および前記第二の被接合材よりも線膨張係数が大きい金属間化合物層と、前記第一および前記第二の被接合材の少なくとも一方よりも線膨張係数が小さい低熱膨張合金層から構成され、前記金属間化合物層と前記低熱膨張合金層の線膨張係数より算出する前記接合層の面方向の等価線膨張係数が、前記第一の被接合部材の線膨張係数と前記第二の被接合部材の線膨張係数の間の値となるように構成した。
　また、上記課題を解決するために本発明では、ひずみセンサモジュールを、前記第一の被接合部材はひずみセンサチップであり、前記第二の被接合部材は金属基板であり、中央部に前記低熱膨張合金層を挟んで前記金属間化合物層が形成された前記接合層が前記ひずみセンサチップ、および前記金属基板を接合し、前記ひずみセンサチップ上面の電極から、前記金属基板上に設置されたフレキシブル基板に信号が引き出され、前記金属基板のひずみが前記ひずみセンサチップ上に伝達され、該ひずみを測定するように構成した。
　また、上記課題を解決するために本発明では、圧力センサモジュールを、前記第一の被接合部材はひずみセンサチップであり、前記第二の被接合部材はダイヤフラムを有する基板であり、中央部に前記低熱膨張合金層を挟んで前記金属間化合物層が形成された前記接合層が前記ひずみセンサチップ、および前記ダイヤフラムを有する基板を接合し、前記ダイヤフラム直下の物質の圧力を、該圧力に起因する前記ダイヤフラム上のひずみとして、前記ひずみセンサチップで読み取るように構成した。
　本発明によれば、接合層の耐クリープ性の高い接合構造を提供することができる。
本発明の接合方法で接合した接合構造の断面を示す図である。 接合材料を低熱膨張合金の両面に低融点金属をめっき付けした３層構造の形態で供給する例を説明する断面図である。 接合材料を低熱膨張合金の両面に箔状の低融点金属を挟み込んで３層構造の形態で供給する例を説明する断面図である。 接合材料をSn/Cu/Invar/Cu/Snの順に構成された五層積層材の形態で供給する例の接合構造を説明する断面図である。 本発明の実施候補例である接合材料と層厚を示す表である。 図５の接合材料で作成した本発明の接合構造とその等価線膨張係数とチップ割れの有無を示す表である。 本発明の実施候補材料と比較材について、接合時にチップに負荷される応力の解析結果の一例を示すグラフである。 本発明の接合材料で作成したひずみセンサモジュールを被測定対象に貼り付けた図である。 本発明の接合材料で作成した圧力センサモジュールの図である。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
　図１、２、３、４に本発明の接合構造と接合方法の模式図を示す。本願発明者は、耐クリープ性を備えた高信頼はんだの候補として、図２に示すような低熱膨張合金もしくはクラッド材41の両面を低融点金属42でコーティング(例えば、めっきで付けることを想定している)した材料4を考案した。本発明では低融点金属42を利用して被接合材1および3を接合しつつ、低融点金属42と低熱膨張合金41を反応させ、図１に示すように、金属間化合物22を生成し、低クリープ接合層2を実現する。かつ、接合層中央に残存する低熱膨張合金層21と生成する金属間化合物層22から成る接合層2の等価線膨張係数を、二つの被接合材1および3のそれぞれの線膨張係数の間の値にすることで、被接合材1、3および金属間化合物22に掛かる熱応力を減少させ、それらの脆性破壊を防止する高信頼の接合構造を実現する。
　図３に示す接合材料の供給方法は、例えば低熱膨張合金もしくはクラッド材21の両面に、Sn箔のような状態で低融点金属23を供給して挟み込んでも、図２に示す接合材の供給と同等の結果となることを説明するためのものである。
　本発明の接合材および接合方法について、図４において、Sn/Cu/Invar/Cu/Snの順に構成された五層積層材を例示して説明する。本材料においては、Snが低融点金属にあたり、中央のCu/Invar/Cu21が低熱膨張合金（クラッド材）に相当する。
  本材料は、たとえば、クラッド圧延で製造したCu/Invar/Cu（以下、CICと呼ぶ）21にSnめっきをすることで製造することができる。本材料を第一の被接合材1と第二の被接合材3の間に挟持し、加熱する。Snの融点は232℃であるため、接合温度を232℃以上とすることで、Snが溶融し、被接合材が接合される。さらに、高温で一定時間加熱し続けると(例えば、300℃で１時間程度など。)、溶融したSnとCICのCuが反応し、Cu6Sn5やCu3Snから成る金属間化合物（以下、IMC）22が生成する。その結果、接合構造は、被接合材1/IMC22/Cu212/Invar211/Cu212/IMC22/被接合材3の順に構成される。
　Sn、Bi、Inなどの純金属や、Sn-Ag-Cuなどに代表されるSn系はんだなどは、融点が100～300℃程度の範囲内であり、半導体素子が熱的に破壊しない温度で接合できる。また、融点以上の温度で加熱し続けることで、上記低融点金属と、被接合材もしくは低熱膨張合金との金属間化合物を形成する反応が進行する。これにより、クリープし易い低融点金属組織を、クリープし難い金属間化合物の組織で置き換えることができる。
　ここで、本発明とは異なり、接合層全体が金属間化合物である構造を考える。低融点金属であるSn、Bi、Inと化合物を形成するCu、Ni、Agなどの元素は、線膨張係数が10ppm/K以上となる。線膨張係数が3ppm/K前後であるSiを金属間化合物で接合する場合、その接合界面の線膨張係数差は7ppm/K以上と大きくなる。その結果、接合界面近傍の金属間化合物に大きな熱応力(残留応力)が発生し、化合物が脆性破壊する恐れがある。また、半導体素子も同様に破壊する恐れがある。このように、金属間化合物だけで接合層を構成すると、接合信頼性を維持することが困難である。
　一方、接合層に低熱膨張合金層を配置し、その両側に金属間化合物を配置する本発明の接合構造について説明する。本発明では、接合材料の低熱膨張合金を接合材の中央部に残しつつ、その両側の領域で金属間化合物が７割程度以上(金属間化合物層と言える中で、金属間化合物の割合。残りは、例えばSnが３割程度以下残っている状態。)形成することがクリープし難い特性を出すために必要と考えている。
　ここで、低熱膨張合金とは第一の被接合部材と第二の被接合部材のうち、線膨張係数の大きな部材よりも線膨張係数が小さいことを特徴とする合金のことを意味する。本発明者らは、金属間化合物層と低熱膨張合金層で構成される接合層の面方向の等価線膨張係数αeについて、以下の不等式(数１)を満足する場合に、金属間化合物と被接合材の脆性破壊を抑制できることを見出した。
（数１）　αa＜αe＜αb
  なお、αeは次式で定義した。
（数２）　αe=Σ(Eitiαi)/Σ(Eiti)
  ここで、E：ヤング率、t：層厚、α：線膨張係数であり、添字iは被接合材1から数えてi番目の層を示す。αaおよびαbは、それぞれ被接合材1と被接合材3の線膨張係数を示す。
　つまり、線膨張係数の大きな金属間化合物層と低熱膨張合金層とを合わせた接合層の等価線膨張係数の値を、被接合材1,3のそれぞれの線膨張係数αa，αbの間に抑えることで、被接合材１と金属間化合物の線膨張係数差および、被接合材3と金属間化合物の線膨張係数差をそれぞれ最小にすることができる。これにより、過大な残留応力の発生を抑制し、被接合材ならびに金属間化合物の脆性破壊を抑制できる。
　すなわち、本発明の基本的な考え方は、接合部材に低熱膨張合金と、低融点金属を備え、低融点金属により被接合材と接合部材との接合を実現するとともに、低融点金属と低熱膨張合金が反応し、金属間化合物を形成する。同時に、接合完了後の接合層の面方向の等価線膨張係数αeの値が、被接合材1,3のそれぞれの線膨張係数αa，αbの間に収まることを特徴とする。
　以上、本発明についてSn/Cu/Invar/Cu/Sn五層構造の接合材を用いた場合を例示して説明したが、本材料に限るものではない。
  具体的には、低融点金属はSnに限らず、In、Bi、Sn-Ag-Cu系はんだやSn-Bi系はんだなどのSnを主とするはんだ材であってもよい。また、低融点金属表面には酸化防止のために、Agめっき、Ag/Auめっきなどを施してもよい。
　また、低熱膨張合金は、例示したCu/Invar/Cu以外にも、インバー、スーパーインバー、コバール、42Alloyなどに代表されるFe-Ni系合金や、Mo、W、Tiなどの単体もしくは合金であっても良い。また、それらのクラッド材であるCu/Fe-Ni系合金/Cu、Cu/Mo/Cu、Cu/W/Cu、Cu/Ti/Cu、Cu/Mo/Cu/Mo/Cuでも良い。またCuをNiに置き換えた、Ni/Fe-Ni合金/Ni、Ni/Mo/Ni、Ni/W/Ni、Ni/Ti/Ni、Ni/Mo/Cu/Mo/Niでもよい。また、Cuの表面にNiやNi/Au、Ni/Auなどのメタライズを施してもよい。
　図５には、実施例１において説明した本発明の接合構造に適合する接合材料の組合せと、各層の厚さを形成して、接合試験を実施した実施候補例１～２４を示す。また、本発明で定義した接合構造の条件を満たさない比較例１～３において接合試験を実施して、比較を行なった。
  接合試験において被接合材1,3はSiチップとSUS基板を接合した。Siチップ、SUS基板とも表面はNi/Auめっきを施し、それぞれの線膨張係数は3ppm/K、11ppm/Kである。接合後の接合層について、組成、厚さ、等価線膨張係数を図６に示す。例えば、図５の実施候補例１に示すSn/Cu/Invar/Cu/Sn材料であれば、接合後には図６の実施候補例１に示す、Cu6Sn5/Cu3Sn/Cu/Invar/Cu/Cu3Sn/Cu6Sn5からなる接合組織が構成される。
　実施候補例２～８は実施候補例１の層厚さが異なるバリエーションである。実施候補例８は接合後に元材のCu層が消失するタイプである。実施候補例９～１１はNiめっきを施したCIC材のNiめっきを利用して化合物化させるタイプである。実施候補例１２～１５はNi/Invar/NiにSnめっきした材料である。実施候補例１６はCIC材にAgめっきしてSnめっきした材料である。実施候補例１７～２１は各クラッド材の両面をSn系はんだを利用して接合する方法を示す。実施候補例２２は最表面に酸化防止Agめっきを施した材料である。実施候補例２３～２４はInvarではなくMoをコア材とした例である。
  実施候補例の接合材料のコア層を厚めにして、接合後に残すことにより、接合層の等価線膨張係数αeを低く抑えることが狙い目である。
　図６の実施候補例１～２４に示すように、実施候補例１～２４の接合構造は、接合層の等価線膨張係数αeを3~11の間に収めることが出来ており、何れも接合後のSiチップの破壊を抑制できた。
　一方、図５、図６に示した比較例について述べる。比較例１は特許文献１に記載の材料であり、等価線膨張係数が約25ppm/Kとなる。比較例２は本発明のSn/Cu/Invar/Cu/Sn五層積層材であるが、Invarの厚さが相対的に薄く、線膨張係数が約14ppm/Kとなり、SUS基板の線膨張係数よりも大きくなったものである。比較例３では接合層が全て金属間化合物になるものである。これらの比較例では接合時にSiチップが割れる現象が確認された。
　以上の現象を裏付けるため、Siチップに負荷される応力(Siチップの側面の一番エッジの部分の引張り応力、第一主応力の値)を解析的に計算した結果を図７に示す。等価線膨張係数がSiとSUSの間に収まる実施候補例１～２４については、Siチップに掛かる応力を小さくできるのに対し、比較例１～３では応力が大きくなることが分かる。この大きな応力によりチップが割れたと考えられる。従って、実施候補例１～２４に代表される本発明の接合材料及び接合構造においては、Siチップや金属間化合物に掛かる応力(残留応力)を軽減できるため、脆性破壊を抑止できたと考えられる。
　図８にセンサモジュールの断面図を示す。実施候補例１～２４に示す本発明の接合材料2を用いて、Ni/Auめっきした0.3mm厚のSUS板3と2.4mm□のSiひずみセンサチップ1を接合した。センサ上面のパッドとSUS基板上に貼りつけたフレキシブル基板6をAuワイヤボンディング5により接続した。本構造をセンサモジュールと呼ぶ。このセンサモジュールをネジ、スポット溶接、または接着剤などを用いて、被測定対象7に接合した。図８は、SUS基板3の裏面に形成された丸型突起部8に電流を集中させてスポット溶接により接続させた例の断面形状を示す。
　これにより、被測定対象7のひずみの変化を測定した。即ち、被測定対象7がひずむと、SUS基板3がひずみ、さらに接合部2がひずみ、センサチップ1上のひずみ検出部がひずむことになる。このひずみ検出値をワイヤボンディング5およびフレキシブル基板6、コネクタを通じて、外部に有線ないし無線で伝達した。本構造によりひずみセンシングシステムを構築した。このシステムにおいて、本発明の接合構造を採用することで、180℃の温度環境下でクリープ量が0.1%以下となり、被測定対象のひずみを正確に読み取れるセンシングシステムを実現した。なお、比較例１～３の接合材料ではチップが割れるため、センサモジュールを作成できなかった。
　図５の実施候補例１～２４に示す接合材料を用いて、図９に示す圧力センサを作製した。ダイヤフラム31を有するSUS製筐体3を用意し、ダイヤフラム表面をNi/Auめっきを施した。当該ダイヤフラム31上に、実施候補例１～２４の接合材料2と、4.5mm□のひずみセンサチップ1を重ね、接合した。信号はチップ上の電極からAuワイヤボンディング5を介して、コネクタ6まで引き出した。本構造にて、ダイヤフラム31直下の気圧、水圧、または油圧などの変化は、ダイヤフラム31のひずみに変換され、ひずみセンサチップ1で測定することができた。本発明の接合構造により、-40℃～125℃の温度サイクル試験において、クリープ量の変動が±2%以内に抑制でき、高精度な圧力センサを実現できた。
　図５の実施候補例１～２４に示す接合材料を用いて、パワー半導体モジュールを作製した。具体的には5mm□のダイオードチップと10mm□のトランジスタチップを絶縁基板に接合し、Alワイヤにより電極間を配線した。作製したパワーモジュールを-40℃～150℃の温度サイクル試験に供したところ、チップ割れは生じず信頼性の高い接合構造を実現できた。
　以上、本発明者によってなされた発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
1・・・半導体素子
2・・・接合層
21、211、41・・・低熱膨張金属
212・・・金属層、
22・・・金属間化合物
23・・・低融点金属（はんだ材）
3・・・基板、
31・・・ダイヤフラム
4・・・接合材
42・・・低融点金属（はんだ材）
5・・・ワイヤ、
6・・・配線基板
7・・・測定対象
8・・・スポット溶接接続部

Claims (9)

  1. 　第一の被接合部材と第二の被接合部材が接合層を介して接合される接合構造において、
    　前記接合層は、前記第一および前記第二の被接合材よりも線膨張係数が大きい金属間化合物層と、前記第一および前記第二の被接合材の少なくとも一方よりも線膨張係数が小さい低熱膨張合金層から構成され、
    　前記金属間化合物層と前記低熱膨張合金層の線膨張係数より算出する前記接合層の面方向の等価線膨張係数が、前記第一の被接合部材の線膨張係数と前記第二の被接合部材の線膨張係数の間の値であることを特徴とする接合構造。
  2. 　請求項１に記載の接合構造において、前記第一の接合部材は半導体素子であることを特徴とする接合構造。
  3. 　請求項１に記載の接合構造において、前記第二の被接合部材は金属板であることを特徴とする接合構造。
  4. 　請求項１に記載の接合構造において、前記第二の被接合部材はセラミックス板であることを特徴とする接合構造。
  5. 　請求項１に記載の接合構造において、前記金属間化合物は、Cu-Sn系、Ni-Sn系、Ag-Sn系、またはIn-Ni系の金属間化合物であることを特徴とする接合構造。
  6. 　請求項１に記載の接合構造において、前記低熱膨張合金層は、Fe-Ni系合金、Mo、W、Ti、Cu/Invar/Cu、Ni/Invar/Ni、Cu/Mo/Cu、Ni/Mo/Ni、Cu/W/Cu、Cu/Ti/Cu、Cu/Mo/Cu/Mo/Cu、Ni/W/Ni、Ni/Ti/Ni、またはNi/Mo/Cu/Mo/Niであることを特徴とする接合構造。
  7. 　請求項１、５、または６のいずれかの請求項に記載の接合構造において、
    　前記第一の被接合部材はひずみセンサチップであり、前記第二の被接合部材は金属基板であり、
    　中央部に前記低熱膨張合金層を挟んで前記金属間化合物層が形成された前記接合層が前記ひずみセンサチップ、および前記金属基板を接合し、
    　前記ひずみセンサチップ上面の電極から、前記金属基板上に設置されたフレキシブル基板に信号が引き出され、前記金属基板のひずみが前記ひずみセンサチップ上に伝達され、該ひずみを測定することを特徴とするひずみセンサモジュール。
  8. 　請求項１、５、または６のいずれかの請求項に記載の接合構造において、
    　前記第一の被接合部材はひずみセンサチップであり、前記第二の被接合部材はダイヤフラムを有する基板であり、
    　中央部に前記低熱膨張合金層を挟んで前記金属間化合物層が形成された前記接合層が前記ひずみセンサチップ、および前記ダイヤフラムを有する基板を接合し、
    　前記ダイヤフラム直下の物質の圧力を、該圧力に起因する前記ダイヤフラム上のひずみとして、前記ひずみセンサチップで読み取ることを特徴とする圧力センサモジュール。
  9. 　請求項１、５、または６のいずれかの請求項に記載の接合構造において、
    　前記第一の被接合部材はダイオードチップおよびトランジスタチップであり、前記第二の被接合部材は絶縁基板であり、
    　中央部に前記低熱膨張合金層を挟んで前記金属間化合物層が形成された前記接合層が、前記ダイオードチップおよび前記トランジスタチップを前記絶縁基板と接合し、
    　前記ダイオードチップ、前記トランジスタチップ、および前記絶縁基板上の対応する電極間を電気的に接続したことを特徴とするパワー半導体モジュール。
PCT/JP2013/075467 2013-09-20 2013-09-20 半導体素子の接合構造 WO2015040737A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/075467 WO2015040737A1 (ja) 2013-09-20 2013-09-20 半導体素子の接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/075467 WO2015040737A1 (ja) 2013-09-20 2013-09-20 半導体素子の接合構造

Publications (1)

Publication Number Publication Date
WO2015040737A1 true WO2015040737A1 (ja) 2015-03-26

Family

ID=52688419

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/075467 WO2015040737A1 (ja) 2013-09-20 2013-09-20 半導体素子の接合構造

Country Status (1)

Country Link
WO (1) WO2015040737A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3208845A1 (de) * 2016-02-19 2017-08-23 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
WO2017203878A1 (ja) * 2016-05-27 2017-11-30 日立オートモティブシステムズ株式会社 物理量測定装置およびその製造方法ならびに物理量測定素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227283A (ja) * 2004-02-09 2005-08-25 Robert Bosch Gmbh 鋼ダイヤフラム上にシリコンチップを備えた圧力センサ
JP2006237215A (ja) * 2005-02-24 2006-09-07 Renesas Technology Corp 半導体装置およびその製造方法
WO2013084294A1 (ja) * 2011-12-06 2013-06-13 株式会社日立製作所 力学量測定装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227283A (ja) * 2004-02-09 2005-08-25 Robert Bosch Gmbh 鋼ダイヤフラム上にシリコンチップを備えた圧力センサ
JP2006237215A (ja) * 2005-02-24 2006-09-07 Renesas Technology Corp 半導体装置およびその製造方法
WO2013084294A1 (ja) * 2011-12-06 2013-06-13 株式会社日立製作所 力学量測定装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3208845A1 (de) * 2016-02-19 2017-08-23 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
WO2017140550A1 (de) * 2016-02-19 2017-08-24 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
WO2017203878A1 (ja) * 2016-05-27 2017-11-30 日立オートモティブシステムズ株式会社 物理量測定装置およびその製造方法ならびに物理量測定素子
JP2017211338A (ja) * 2016-05-27 2017-11-30 日立オートモティブシステムズ株式会社 物理量測定装置およびその製造方法ならびに物理量測定素子
US10788385B2 (en) 2016-05-27 2020-09-29 Hitachi Automotive Systems, Ltd. Physical quantity measurement device, method for manufacturing same, and physical quantity measurement element
DE112017001287B4 (de) 2016-05-27 2024-09-26 Hitachi Astemo, Ltd. Messvorrichtung für eine physikalische Größe, Verfahren zu ihrer Herstellung und Messelement für eine physikalische Größe

Similar Documents

Publication Publication Date Title
US8438931B2 (en) Semiconductor strain sensor
KR101792372B1 (ko) 압력 센서 및 그것을 사용한 매스 플로우 미터 및 매스 플로우 컨트롤러
KR101486176B1 (ko) 절연 기판용 클래드재
JP2009053005A (ja) 半導体歪センサーおよび半導体歪センサーの取付け方法
WO2015115367A1 (ja) 力学量測定装置およびセンサユニット
CN110383469B (zh) 带散热片的功率模块用基板
JP6390546B2 (ja) 熱電変換モジュールおよびその製造方法
JPWO2020032021A1 (ja) 温度センサ及び温度センサを備えた装置
WO2015040737A1 (ja) 半導体素子の接合構造
WO2018146916A1 (ja) 薄膜歪センサとそれを用いたトルクセンサ
US20150369677A1 (en) Sensor having simple connection technology
JP6129980B2 (ja) 力学量測定装置及びその製造方法
JP4566227B2 (ja) 半導体歪センサーおよび半導体歪センサーの取付け方法
WO2014156273A1 (ja) 力学量測定装置およびその製造方法
JPS6154272B2 (ja)
JP2014147966A (ja) 接合材料、接合方法、接合構造、および半導体装置
JP5779487B2 (ja) 圧力センサモジュール
Li et al. Thermomechanical Stress Analysis, Characterization and Optimization for Double-Side Cooled Power Modules with Ceramic Substrate
JP2013149739A (ja) 電子機器モジュール
WO2021117402A1 (ja) 半導体装置
JP2013229112A (ja) ２芯平行リード線及びリード線付きサーミスタ
WO2024053270A1 (ja) 半導体チップをガラス接合する方法、圧力センサの製造方法及び接合装置
JP2896884B2 (ja) 導電性積層体
JP2006041231A (ja) セラミック回路基板および電気装置
JP2012038983A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13893813

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13893813

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP