TW201740387A - 用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法 - Google Patents

用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法 Download PDF

Info

Publication number
TW201740387A
TW201740387A TW106111258A TW106111258A TW201740387A TW 201740387 A TW201740387 A TW 201740387A TW 106111258 A TW106111258 A TW 106111258A TW 106111258 A TW106111258 A TW 106111258A TW 201740387 A TW201740387 A TW 201740387A
Authority
TW
Taiwan
Prior art keywords
load
voltage
current
transistor
current circuits
Prior art date
Application number
TW106111258A
Other languages
English (en)
Other versions
TWI629685B (zh
Inventor
元宗 萬
潘東
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201740387A publication Critical patent/TW201740387A/zh
Application granted granted Critical
Publication of TWI629685B publication Critical patent/TWI629685B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

根據本發明之一項實施例揭示一種設備。該設備包含：一電壓調節器，其經組態以產生一經調節電壓；複數個電流電路，其等並聯耦合於一輸出節點與一功率節點之間，該複數個電流電路之各者包含串聯耦合之第一電晶體及第二電晶體，用該經調節電壓加偏壓於該複數個電流電路之各者之該第一電晶體；及一控制電路，其經組態以至少部分回應於該輸出節點處之一電壓而啟動該複數個電流電路之一或多個經選擇者之該第二電晶體。

Description

用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法
諸多記憶體裝置(諸如動態隨機存取記憶體(DRAM))在多種背景(諸如電壓緩衝器、參考電壓產生器及電壓調節器)下使用源極隨耦器電路。在源極隨耦器電壓調節器中，一放大器接收一參考電壓且將一經調節電壓提供至一電晶體之一閘極。將在該電晶體之源極處取得之輸出電壓作為一回饋迴路提供回至該放大器。在一些傳統記憶體裝置中，電流負載可變化且一增加之電流負載可負面地影響源極隨耦器之電壓獨立性。
根據一項實施例揭示一種設備。該設備包括：一電壓調節器，其經組態以產生一經調節電壓；複數個電流電路，其等並聯耦合於一輸出節點與一功率節點之間，該複數個電流電路之各者包含串聯耦合之第一電晶體及第二電晶體，用該經調節電壓加偏壓於該複數個電流電路之各者之該第一電晶體；及一控制電路，其經組態以至少部分回應於該輸出節點處之一電壓而啟動該複數個電流電路之一或多個經選擇者之該第二電晶體。
在下文中闡述特定細節以提供對本發明之實施例之一充分瞭解。然而，熟習此項技術者將清楚本發明之實施例可在無此等特定細節之情況下實踐。此外，本文中所描述之本發明之特定實施例係藉由實例方式提供且不應用於將本發明之範疇限於此等特定實施例。在其他例項中，未詳細展示熟知電路、控制信號、時序協定及軟體操作以避免非必要地模糊本發明。 本文中所描述之實施例認識到源極隨耦器放大器具有多種用途，包含作為參考電壓產生器。然而，使用源極隨耦器放大器之傳統參考電壓產生器經受某些缺陷。例如，傳統參考電壓產生器係電流相依的。即，參考電壓產生器之輸出電壓可隨電流負載增加而降低。可藉由增加並聯於用於產生輸出電壓之源極隨耦器電路之額外電流電路而減小電流相依性。然而，額外電流電路汲取大量電力。進一步言之，所有額外電流電路不必始終處置電流負載。因此，本文中所描述之實施例揭露(尤其)一種具有一負載電流控制電路之源極隨耦器電壓調節器，該負載電流控制電路經組態以至少部分基於一或多個額外電流電路之一輸出電壓而選擇性地啟動及/或撤銷啟動該等電流電路。 圖1係根據本發明之一實施例之具有用以提供電流至具有一負載電流需求Iload 之一負載126之負載電流控制電路104之一電壓調節器電路102之一示意圖。電壓調節器電路102通常包含一源極隨耦器參考電壓產生器。電壓調節器電路102包含一放大器106、一第一電晶體108、一第二電晶體110、一第一電阻器112及一第二電阻器114。在各種實施例中，放大器106可係一差動放大器。在其他實施例中，亦可使用其他放大器。第一電晶體108可係(例如)一場效電晶體(FET)，諸如一N通道金屬氧化物半導體(NMOS)電晶體。第二電晶體110可係(例如)一FET，諸如一P通道金屬氧化物半導體(PMOS)電晶體。亦可使用其他類型之電晶體。第一電阻器112可具有一第一電阻R1 ，且第二電阻器114可具有一第二電阻R2 。儘管本文中統稱作「電阻器」，然電阻器112及電阻器114通常可為能夠提供一電阻之任何電路元件。 放大器106可經組態以在一非反相輸入終端處接收一參考電壓Vref 。放大器106可進一步經組態以在一反相輸入終端處接收一回饋電壓Vfb 。放大器106可基於參考電壓及回饋電壓之相對電壓提供一經調節電壓Vgate 。例如，放大器106可放大其之反相輸入終端與非反相輸入終端之間之電壓電位(即，分別為Vfb 及Vref )的差異。在各種實施例中，可藉由回饋電壓Vfb 調節放大器106以提供一恆定電壓Vgate 。 在各種實施例中，第二電晶體110之源極可耦合至一第一供應電壓VDD 。第二電晶體110之閘極可耦合至一第二供應電壓VSS 。第二供應電壓VSS 可小於第一供應電壓VDD 。第二電晶體110之汲極可耦合至第一電晶體108之汲極。第一電晶體108之閘極可耦合至經調節電壓Vgate 。第一電晶體108之源極可串聯耦合至第一電阻器112及第二電阻器114，該第二電阻器114可耦合至第二供應電壓VSS 。放大器106之反相輸入終端可耦合於第一電阻器112與第二電阻器114之間且第一電阻器112及第二電阻器114可將一回饋電壓Vfb 提供至放大器106之反相輸入終端。第一電阻器112可載送一參考電流Iref ，該參考電流Iref 可取決於第一供應電壓VDD 及電阻R1 及R2 之相對值。 為補償負載126之高負載電流需求，一負載電流控制電路104可選擇性地啟動一或多個額外電流電路以提供額外電流至負載126，同時維持一恆定輸出電壓Vout 。在一些實施例中，可連續啟動一個電流電路以提供用於處置負載126之一備用電流電路。即，額外電流電路之一者可始終啟動以提供電流至負載126。在圖1之實施例中，展示包括電晶體122及124之一備用電流電路。電晶體122之源極可耦合至第一供應電壓VDD 。電晶體122之閘極可耦合至第二供應電壓VSS 以確保備用電流電路保持作用中。電晶體122之汲極可耦合至電晶體124之汲極。電晶體124之閘極可耦合至經調節電壓Vgate 。電晶體124之源極可在節點120處耦合至負載126。 若干經啟動額外電流電路可補充備用電流電路以補償具有備用電流電路可能無法自行處置之高負載電流需求之一負載126。各額外電流電路可包含一第一電晶體(例如，第一電晶體116A至116N，統稱作第一電晶體116)及一第二電晶體(例如，第二電晶體118A至118N，統稱作第二電晶體118)。對於各額外電流電路，第二電晶體118之源極可耦合至一第一供應電壓VDD 。第二電晶體之各者之閘極可耦合至一或多個啟用信號(例如，EnF＜0:N＞)，該啟用信號可選擇性地啟動及撤銷啟動額外電流電路。下文關於圖2及圖3進一步詳細論述用於提供啟用信號之實例電路。第二電晶體118之汲極可耦合至第一電晶體116之汲極。第一電晶體116之閘極可耦合至經調節電壓Vgate 。 各額外電流電路之第一電晶體116之源極可耦合至一輸出節點120，該輸出節點120可提供一輸出電壓Vout 。輸出節點120可進一步耦合至負載126，該負載126耦合至第二供應電壓VSS 。各額外電流電路可在第一電晶體116之源極與輸出節點120之間載送等於參考電流Iref 之一電流。即，至輸出節點120與第二供應電壓VSS 之間之負載126之所有參考電流之總和可實質上等於負載電流需求Iload 。一般而言，若該數目之作用中的額外電流電路提供足夠電流以滿足負載電流需求，則輸出電壓Vout 可實質上匹配參考電壓Vref 。若不足數目之額外電流電路經啟動以提供充足電流來滿足負載電流需求，則輸出電壓Vout 可開始降低。可啟動額外電流電路以提供額外電流來滿足負載126之負載電流需求。下文關於圖2及圖3描述用於啟動一或多個額外電流電路之實例電路。 在各種實施例中，藉由各連續啟用信號啟動之額外電流電路之數目可增加。例如，啟用信號EnF＜0＞可啟動一單個額外電流電路(總計兩個：備用電流電路及一個額外電流電路)，啟用信號EnF＜1＞可啟動除兩個已啟動電路外之2個額外電流電路，啟用信號EnF＜2＞可啟動除四個已啟動電路外之4個額外電流電路，等等。下文關於圖4進一步詳細描述啟動額外電流電路之進程。 圖2係根據本發明之一實施例之一負載偵測電路(通常指定為200)之一示意圖。一般而言，負載偵測電路200經組態以偵測一負載電流需求且提供指示負載電流需求之一信號。負載偵測電路200包含一第一電晶體202、一第二電晶體204、負載電阻器206A至206C、一第二電阻器208及複數個比較器210(0)至210(3)。儘管圖2中展示四個比較器210(0)至210(3)以產生四個負載偵測信號(統稱為負載偵測＜3:0＞)，然熟習此項技術者應瞭解可使用一更大或更小數目之比較器來產生一各自更大或更小數目之負載偵測信號。第一電晶體202、第二電晶體204及第二電阻器208可分別以與第一電晶體108、第二電晶體110及第二電阻器114相同之方式實施。 負載電阻器206A至206C可經實施以在與輸出電壓Vout 相比較時，提供用於啟動額外電流電路(見圖1)之負載臨限電壓。負載電阻器206A至206C之各者可具有一相關聯之電阻。在各種實施例中，與負載電阻器206A相關聯之電阻可小於與負載電阻器206B相關聯之電阻，與負載電阻器206B相關聯之該電阻可小於與負載電阻器206C相關聯之電阻。負載電阻器206A至206C可經選擇以提供臨限電壓，在臨限電壓處額外電流電路可開啟。因而，負載電阻器206A至206C可被視為對應於不同負載電流，該等負載電流產生用於啟動額外電流電路之一臨限值。複數個比較器210(0)至210(3)可各自接收兩個輸入電壓且提供指示輸入之哪個較大之各自輸出信號。比較器210(0)至210(3)可係例如運算放大器。 第一電晶體202之源極可耦合至第一電源供應器VDD 。第一電晶體202之閘極可耦合至第二電源供應器VSS 。第一電晶體202之汲極可耦合至第二電晶體204之汲極。第二電晶體204之閘極可耦合至經調節電壓Vgate ，在一些實施例中該經調節電壓Vgate 可由(例如)圖1中之放大器106提供。第二電晶體204之源極可串聯耦合至負載電阻器206A至206C及第二電阻器208，該第二電阻器208可耦合至負極電源VSS 。當一電流流動通過負載電阻器206A至206C時，可跨負載電阻器206A至206C之各者產生一電壓降。此外，可在第二電晶體204之源極處產生一初始負載臨限電壓。可在第二電晶體204之源極處及在各負載電阻器206A至206C後產生負載臨限電壓。初始負載臨限電壓及跨負載電阻器206A至206C之各者之負載臨限電壓可統稱為一參考信號Vlt ＜3:0＞。例如，在圖2之實施例中，Vlt ＜0＞可指示初始負載臨限電壓，Vlt ＜1＞可指示第一負載臨限電壓，等等。 各負載臨限電壓可對應於由一增加之負載電流需求引起之輸出電壓Vout 之一電壓降。初始負載臨限電壓Vlt ＜0＞可實質上等於第二電晶體204之源極電壓。第二負載臨限電壓Vlt ＜1＞可實質上等於第二電晶體204之源極電壓減去跨負載電阻器206A之電壓降且可指示由介於20 μA與40 μA之間之一負載電流引起之輸出電壓Vout 之一下降。第三負載臨限電壓Vlt ＜2＞可實質上等於第二電晶體204之源極電壓減去跨負載電阻器206A及206B之電壓降且可指示由介於40 μA與60 μA之間之一負載電流引起之輸出電壓Vout 之一下降。第四負載臨限電壓Vlt ＜3＞可實質上等於第二電晶體204之源極電壓減去跨負載電阻器206A至206C之電壓降且可指示由60 μA與80 μA之間之一負載電流引起之輸出電壓Vout 之一下降。在不背離本發明之範疇之情況下，亦可使用對應於不同電流範圍之其他負載臨限電壓。 比較器210(0)至210(3)之各者可經組態以在一非反相輸入終端處接收輸出電壓Vout 且在一反相輸入終端處接收參考信號Vlt ＜3:0＞之一分量信號。例如，比較器之一者210(0)可經組態以接收初始負載臨限電壓Vlt ＜0＞且其餘比較器210(1)至210(3)之各者可經組態以接收跨負載電阻器206A至206C產生之負載臨限電壓Vlt ＜1＞、Vlt ＜2＞及Vlt ＜3＞之一者。比較器210(0)至210(3)可各自產生指示所接收負載臨限電壓(例如，Vlt ＜0＞、Vlt ＜1＞、Vlt ＜2＞或Vlt ＜3＞)係大於或小於輸出電壓Vout 之一輸出信號。比較器210(0)至210(3)之輸出信號可共同提供一負載偵測信號＜3:0＞。例如，比較器210(0)可產生負載偵測信號＜0＞，比較器210(1)可產生負載偵測信號＜1＞，比較器210(2)可產生負載偵測信號＜2＞，且比較器210(3)可產生負載偵測信號＜3＞。負載偵測信號＜3:0＞之各位元之值指示輸出電壓Vout 係大於或小於跨負載電阻器206A至206C之一者產生之一各自負載臨限電壓或初始負載臨限電壓。 在操作中，經調節電壓Vgate 啟動第二電晶體204從而容許電流流動通過負載電阻器206A至206C。因為流動通過電阻器之電流係恆定的，所以跨各負載電阻器206A至206C產生之電壓亦係恆定的，從而產生穩定的負載臨限電壓。如上文所論述，各負載臨限電壓可對應於由一增加之負載電流需求引起之輸出電壓Vout 之一下降。負載臨限電壓之各者經提供至一各自比較器210之一反相輸入終端。各自比較器210比較所接收之各自負載臨限電壓與耦合至一非反相輸入終端之輸出電壓Vout 。比較器210之各者提供指示輸出電壓Vout 係大於或小於所接收之各自負載臨限電壓之一各自負載偵測信號。即，一比較器210提供指示一增加之負載電流是否已引起輸出電壓Vout 下降至低於各自負載臨限電壓(其可指示啟動額外電流電路之需求)之一各自信號。個別負載偵測信號統稱為負載偵測信號＜3:0＞。 圖3係根據本發明之一實施例之一控制電路(通常標示為300)之一示意圖。一般而言，控制電路基於負載偵測信號＜3:0＞產生一或多個啟用信號EnF＜3:0＞。控制電路300包含NAND閘極302、304、308及316、NOR閘極306、緩衝器312、反相器310、314、318、322、324及326及一正反器320。 一般而言，NAND閘極302及304、NOR閘極306、NAND閘極308及反相器310之組合可提供一正反器設定信號ffset，該設定信號ffset可用以在可能需要額外電流電路來滿足一增加之電流負載需求時觸發正反器320中之一重設。NAND閘極302可經組態以接收負載偵測信號之兩個(例如，負載偵測＜3＞及負載偵測＜2＞)且將一信號提供至NOR閘極306之一輸入。類似地，NAND閘極304可經組態以接收負載偵測信號之兩個(例如，負載偵測＜1＞及負載偵測＜0＞)且提供一輸出信號至NOR閘極306。因為基於與圖2之負載電阻器206A至206C相關聯之電阻循序地啟動負載偵測信號＜3:0＞，所以NAND閘極302及304之輸出將同樣地依一可預測序列改變。即，每當輸出電壓Vout 之一電壓降超過與一負載電阻器206相關聯之一負載臨限電壓時，NAND閘極302或304之一者之輸出信號亦將改變。 儘管圖3展示為具有總計四個負載偵測信號，然熟習此項技術者應瞭解可基於所要之額外電流電路之數目而修改該實施例以包含更多或更少負載偵測信號。NOR閘極306提供一輸出信號至NAND閘極308。NAND閘極308亦可接收一啟動信號Activate，該啟動信號Activate藉由確保正反器設定信號ffset可僅在啟用信號EnF係作用中時轉變而選擇性地啟用控制電路300。NAND閘極308可提供一輸出信號至反相器310。反相器310可提供可耦合至正反器320之一設定輸入之正反器設定信號ffset，藉此在負載偵測信號＜3:0＞全部係非作用時觸發正反器之一設定功能。 緩衝器312、反相器314、NAND閘極316及反相器318之組合可經組態以提供一鎖存信號lat＜3:0＞及一互補鎖存信號latF＜3:0＞。可分別將鎖存信號及互補鎖存信號提供至正反器320之一時脈輸入及一反相時脈輸入。可將負載偵測信號＜3:0＞提供至緩衝器312，該緩衝器312可進一步耦合至反相器314。可將反相器314之輸出提供至NAND閘極316。亦可將正反器設定信號ffset提供至NAND閘極316。NAND閘極316之輸出可回應於負載偵測信號＜3:0＞及/或正反器設定信號ffset之一改變而改變。NAND閘極316可提供互補鎖存信號＜3:0＞，可將該互補鎖存信號＜3:0＞提供至正反器320之反相時脈輸入。亦可將互補鎖存信號latF＜3:0＞提供至反相器318，該反相器318可將鎖存信號＜3:0＞提供至正反器320之時脈輸入。因為鎖存信號＜3:0＞僅在負載偵測信號＜3:0＞之一或多者改變時改變，所以鎖存信號可確保正反器320僅在需要額外電流電路(或無需額外電流電路且正反器320重設)時改變。 正反器320可接收負載偵測信號＜3:0＞作為一資料輸入。儘管展示一單個正反器320，然熟習此項技術者將瞭解正反器320可表示一或多個正反器。在一項實施例中，存在用於負載偵測信號＜3:0＞之各分量信號之一正反器。例如，一第一正反器可經組態以接收負載偵測信號＜0＞作為一資料輸入且接收鎖存信號＜0＞作為一時脈輸入；一第二正反器可經組態以接收負載偵測信號＜1＞作為一資料輸入且接收鎖存信號＜1＞作為一時脈輸入；且負載偵測信號＜2＞及＜3＞以此類推。在操作中，當正反器320偵測鎖存信號＜3:0＞中之一改變(諸如分量鎖存信號之一者(例如，鎖存信號lat＜2＞)之一上升邊緣)時，則正反器提供對應於負載偵測信號＜3:0＞之一作用中的輸出信號。在各種實施例中，正反器320可提供負載偵測信號＜3:0＞之類似分量信號作為鎖存信號＜3:0＞之經改變分量信號。例如，若正反器320判定鎖存信號lat＜2＞改變，則正反器320提供對應負載偵測信號＜2＞作為一輸出。可將正反器320之輸出提供至反相器322及324。 反相器324可提供用於啟動額外電流電路之啟用信號EnF＜3:0＞，如上文關於圖1所論述。可將啟用信號EnF＜3:0＞之分量信號提供至圖1中之額外電流電路之第二電晶體118之一或多個各自者以選擇性地啟動額外電流電路。如上文所論述，各額外啟用信號可啟動若干個額外電流電路。例如，啟用信號EnF＜0＞可啟動一單個額外電流電路(總計兩個：備用電流電路及一個額外電流電路)，啟用信號EnF＜1＞可啟動除兩個已啟動電路外之3個額外電流電路，啟用信號EnF＜2＞可啟動除五個已啟動電路外之7個額外電流電路，等等。 圖4係繪示根據本發明之一實例實施例之啟動額外電流電路之一方法之一流程圖。在決策方塊402中，圖2之負載偵測電路200判定輸出電壓Vout 是否小於初始負載臨限電壓。如上文所描述，初始負載臨限電壓Vlt ＜0＞可等於第二電晶體204之源極電壓。可藉由負載偵測電路200之比較器210(0)將初始負載臨限電壓與輸出電壓Vout 比較。若負載偵測電路200判定Vout 等於或大於初始負載臨限電壓(決策方塊402，否分支)，則在操作404中控制電路300維持備用電流支路且不啟動額外電流支路。 若負載偵測電路200判定Vout 小於初始負載臨限電壓(決策方塊402，是分支)，則在操作406中控制電路300啟動一個額外電流電路。如上文關於圖1至圖3所論述，若負載偵測電路200判定Vout 小於初始負載臨限電壓(即，Vout 已下降達大於Vref (初始負載臨限電壓)之一量)，則比較器210(0)可提供指示此判定之一負載偵測信號(例如，負載偵測＜0＞)。控制電路300可接收負載偵測信號且將一啟用信號EnF＜0＞提供至第一電晶體116A，該第一電晶體116A啟動一個額外電流電路。 在決策方塊408中，負載偵測電路200判定Vout 是否小於一第二負載臨限電壓。可以與操作402中之判定實質上相同的方式作出決策方塊408中之判定。然而，取代將Vout 與初始負載臨限電壓Vlt ＜0＞比較，負載偵測電路200之比較器210(1)將Vout 與一第二負載臨限電壓(諸如Vlt ＜1＞)比較。若負載偵測電路200判定輸出電壓Vout 不小於第二參考電壓(決策方塊408，否分支)，則控制電路300維持作用中的電流支路直至正反器320重設。可例如藉由偵測所有負載偵測信號＜3:0＞為非作用中而重設正反器320。若負載偵測電路200判定Vout 小於第二負載臨限電壓(決策方塊408，是分支)，則在操作410中控制電路300啟動兩個額外電流電路。例如，控制電路300可將一作用中的啟用信號EnF＜1＞提供至兩個額外電流電路之第一電晶體116B。 在決策方塊412中，負載偵測電路300判定Vout 是否小於第三負載臨限電壓。可以與決策方塊402及408中實質上相同的方式作出操作412中之判定，惟使用第三負載臨限電壓除外(例如，藉由比較器210(2)將Vlt ＜2＞與VOUT 比較)。若負載偵測電路200判定Vout 不小於第三負載臨限電壓(決策方塊412，否分支)，則在操作420中控制電路300維持先前啟動之電流支路直至一重設發生。若負載偵測電路200判定Vout 小於第三負載臨限電壓(決策方塊412，是分支)，則在操作414中控制電路300啟動四個額外電流電路。例如，控制電路300可將一作用中的啟用信號EnF＜2＞提供至四個額外電流電路之第一電晶體116C。 在決策方塊416中，負載偵測電路200判定Vout 是否小於第四負載臨限電壓。可以與決策方塊402、408及412中實質上相同的方式作出操作416中之判定，惟使用第四負載臨限電壓除外(例如，藉由比較器210(3)將Vlt ＜3＞與VOUT 比較)。若負載偵測電路200判定Vout 不小於第四負載臨限電壓(決策方塊416，否分支)，則在操作420中控制電路300維持先前啟動電流支路直至一重設發生。若負載偵測電路200判定Vout 小於第四負載臨限電壓(決策方塊416，是分支)，則在操作418中控制電路300啟動八個額外電流電路。例如，控制電路300可將一作用中的啟用信號EnF＜3＞提供至八個額外電流電路之第一電晶體116D。在一些實施例中，一旦在操作418中啟動該八個額外電流電路，在操作420中控制電路即可在維持額外電流電路直至一重設發生。在一些實施例中，經啟動之任何額外電流電路可與先前啟動電流電路累加。即，一旦一額外電流電路啟動，即不撤銷啟動該額外電流電路直至一重設發生。 圖5係根據本發明之一實施例之包含具有負載電流控制之一源極隨耦器電壓調節器之一記憶體500之一方塊圖。記憶體500可包含一記憶體晶胞陣列502，記憶體晶胞陣列502可係(例如)揮發性記憶體晶胞(例如，動態隨機存取記憶體(DRAM)記憶體晶胞、靜態隨機存取記憶體(SRAM)記憶體晶胞)、非揮發性記憶體晶胞(例如，快閃記憶體晶胞)或一些其他類型之記憶體晶胞。記憶體500包含一命令解碼器506，該命令解碼器506可透過一命令匯流排508接收記憶體命令且在記憶體500內提供(例如，產生)對應控制信號以執行各種記憶體操作。例如，命令解碼器506可回應於提供至命令匯流排508之記憶體命令以對記憶體陣列502執行各種操作。特定言之，命令解碼器506可用於提供內部控制信號以自記憶體陣列502讀取資料且寫入資料至記憶體陣列502。可透過一位址匯流排520將列位址信號及行位址信號提供至記憶體500中之一位址鎖存器510。位址鎖存器510可接著提供(例如，輸出)一單獨行位址及一單獨列位址。 位址鎖存器510可分別將列位址及行位址提供至一列位址解碼器522及一行位址解碼器528。行位址解碼器528可選擇對應於各自行位址之延伸穿過陣列502之位元線。列位址解碼器522可連接至一字線驅動器524，該字線驅動器524啟動陣列502中對應於所接收列位址之記憶體單元之各自列。對應於一所接收行位址之經選擇資料線(例如，一位元線或若干位元線)可耦合至一讀取/寫入電路530以經由一輸入-輸出資料路徑540將讀取資料提供至一輸出資料緩衝器534。可透過一輸入資料緩衝器544及記憶體陣列讀取/寫入電路530將寫入資料提供至記憶體陣列502。 記憶體500可包含耦合至一負載電流控制電路552之一電壓調節器550。電壓調節器電路550可經組態以接收一參考電壓Vref ，且將一經調節電壓554提供至負載電流控制電路552。負載電流控制電路552可經組態以提供一輸出電壓Vout 。如上文所描述，輸出電壓Vout 可係恆定的，而不論負載電流控制電路552上之電流負載如何。即，負載電流控制電路552補償一增加之電流負載，使得輸出電壓Vout 保持恆定。電壓調節器電路550及負載電流控制電路552可(例如)在一資料路徑(例如，資料路徑540)中或在一記憶體庫中使用以提供一恆定電壓輸出信號，而不論電流負載如何。 一般技術者應進一步瞭解結合本文中所揭示之實施例描述之各種闡釋性邏輯方塊、組態、模組、電路及演算法步驟可被實施為電子硬體、藉由一處理器執行之電腦軟體或該二者之組合。各種闡釋性組件、方塊、組態、模組、電路及步驟已在上文中大體上針對其等之功能性進行描述。對於各特定應用，熟習此項技術者可以不同方式實施所描述之功能性，但此等實施方案決策不應解釋為引起與本發明之範疇之背離。 提供所揭示實施例之先前描述以使熟習此項技術者能夠製作或使用所揭示實施例。熟習此項技術者將容易明白對此等實施例之各種修改，且可在不背離本發明之範疇之情況下將本文中所定義之原理應用於其他實施例。因此，本發明不意欲受限於本文中所展示之實施例，而將被賦予與如先前所描述之原理及新穎特徵一致之可能的最寬範疇。
102‧‧‧電壓調節器電路
104‧‧‧負載電流控制電路
106‧‧‧放大器
108‧‧‧電壓調節器電路之第一電晶體
110‧‧‧電壓調節器電路之第二電晶體
112‧‧‧電壓調節器電路之第一電阻器
114‧‧‧電壓調節器電路之第二電阻器
116A‧‧‧額外電流電路之第一電晶體
116N‧‧‧額外電流電路之第一電晶體
118A‧‧‧額外電流電路之第二電晶體
118N‧‧‧額外電流電路之第二電晶體
120‧‧‧輸出節點
122‧‧‧備用電流電路之電晶體
124‧‧‧備用電流電路之電晶體
126‧‧‧負載
200‧‧‧負載偵測電路
202‧‧‧負載偵測電路之第一電晶體
204‧‧‧負載偵測電路之第二電晶體
206A‧‧‧負載偵測電路之負載電阻器
206B‧‧‧負載偵測電路之負載電阻器
206C‧‧‧負載偵測電路之負載電阻器
208‧‧‧負載偵測電路之第二電阻器
210(0)‧‧‧負載偵測電路之比較器
210(1)‧‧‧負載偵測電路之比較器
210(2)‧‧‧負載偵測電路之比較器
210(3)‧‧‧負載偵測電路之比較器
300‧‧‧控制電路/負載偵測電路
302‧‧‧NAND閘極
304‧‧‧NAND閘極
306‧‧‧NOR閘極
308‧‧‧NAND閘極
310‧‧‧反相器
312‧‧‧緩衝器
314‧‧‧反相器
316‧‧‧NAND閘極
318‧‧‧反相器
320‧‧‧正反器
322‧‧‧反相器
324‧‧‧反相器
326‧‧‧反相器
402‧‧‧決策方塊/操作
404‧‧‧操作
406‧‧‧操作
408‧‧‧決策方塊
410‧‧‧操作
412‧‧‧決策方塊
414‧‧‧操作
416‧‧‧決策方塊/操作
418‧‧‧操作
420‧‧‧操作
500‧‧‧記憶體
502‧‧‧記憶體晶胞陣列
506‧‧‧命令解碼器
508‧‧‧命令匯流排
510‧‧‧位址鎖存器
520‧‧‧位址匯流排
522‧‧‧列位址解碼器
524‧‧‧字線驅動器
528‧‧‧行位址解碼器
530‧‧‧記憶體陣列讀取/寫入電路
534‧‧‧輸出資料緩衝器
540‧‧‧輸入-輸出資料路徑
544‧‧‧輸入資料緩衝器
550‧‧‧電壓調節器/電壓調節器電路
552‧‧‧負載電流控制電路
554‧‧‧經調節電壓
Activate‧‧‧啟動信號
Iload‧‧‧負載電流需求
Iref‧‧‧參考電流
EnF＜0＞‧‧‧啟用信號
EnF＜n＞‧‧‧啟用信號
EnF＜3:0＞‧‧‧啟動額外電流電路之啟用信號
ffset‧‧‧正反器設定信號
lat＜3:0＞‧‧‧鎖存信號
latF＜3:0＞‧‧‧互補鎖存信號
R1‧‧‧第一電阻
R2‧‧‧第二電阻
VDD‧‧‧第一供應電壓/第一電源供應器
Vgate‧‧‧經調節電壓/恆定電壓
Vfb‧‧‧回饋電壓
Vlt＜0＞‧‧‧初始負載臨限電壓
Vlt＜1＞‧‧‧第一負載臨限電壓/第二負載臨限電壓
Vlt＜2＞‧‧‧第三負載臨限電壓
Vlt＜3＞‧‧‧第四負載臨限電壓
Vout‧‧‧輸出電壓
Vref‧‧‧參考電壓
VSS‧‧‧第二供應電壓/第二電源供應器/負極電源
圖1係根據本發明之一實施例之具有負載電流控制電路之一電壓調節器電路之一示意圖。 圖2係根據本發明之一實施例之一負載偵測電路之一示意圖。 圖3係根據本發明之一實施例之一控制電路之一示意圖。 圖4係繪示根據本發明之一實施例之啟動額外電流電路之一方法之一流程圖。 圖5係描繪根據本發明之一實施例之包含一電壓調節器電路及一負載電流控制電路之一設備之一記憶體之一方塊圖。
102‧‧‧電壓調節器電路
104‧‧‧負載電流控制電路
106‧‧‧放大器
108‧‧‧電壓調節器電路之第一電晶體
110‧‧‧電壓調節器電路之第二電晶體
112‧‧‧電壓調節器電路之第一電阻器
114‧‧‧電壓調節器電路之第二電阻器
116A‧‧‧額外電流電路之第一電晶體
116N‧‧‧額外電流電路之第一電晶體
118A‧‧‧額外電流電路之第二電晶體
118N‧‧‧額外電流電路之第二電晶體
120‧‧‧輸出節點
122‧‧‧備用電流電路之電晶體
124‧‧‧備用電流電路之電晶體
126‧‧‧負載
Iload‧‧‧負載電流需求
Iref‧‧‧參考電流
EnF<0>‧‧‧啟用信號
EnF<n>‧‧‧啟用信號
R1‧‧‧第一電阻
R2‧‧‧第二電阻
VDD‧‧‧第一供應電壓/第一電源供應器
Vgate‧‧‧經調節電壓/恆定電壓
Vfb‧‧‧回饋電壓
Vout‧‧‧輸出電壓
Vref‧‧‧參考電壓
VSS‧‧‧第二供應電壓/第二電源供應器/負極電源

Claims (20)

  1. 一種設備，其包括： 一電壓調節器，其經組態以產生一經調節電壓； 複數個電流電路，其等並聯耦合於一輸出節點與一功率節點之間，該複數個電流電路之各者包含串聯耦合之第一電晶體及第二電晶體，用該經調節電壓加偏壓於該複數個電流電路之各者之該第一電晶體；及 一控制電路，其經組態以至少部分回應於該輸出節點處之一電壓而啟動該複數個電流電路之一或多個經選擇者之該第二電晶體。
  2. 如請求項1之設備，其中回應於判定該輸出節點處之該電壓已降低達至少一第一量而啟動該複數個電流電路之該一或多個經選擇者之該第二電晶體。
  3. 如請求項1之設備，其中該控制電路進一步經組態以至少部分回應於該輸出節點處之該電壓而啟動該複數個電流電路之第二一或多個經選擇者之該第二電晶體。
  4. 如請求項3之設備，其中回應於判定該輸出節點處之該電壓已降低達至少一第二量而啟動該複數個電流電路之該第二一或多個經選擇者之該第二電晶體。
  5. 如請求項4之設備，其中該複數個電流電路之該一或多個經選擇者之該第二電晶體經組態以在該複數個電流電路之該第二一或多個經選擇者之該第二電晶體啟動時，保持啟動。
  6. 如請求項3之設備，其中該複數個電流電路之該第二一或多個經選擇者在數目上大於該複數個電流電路之該一或多個經選擇者。
  7. 如請求項6之設備，其中該複數個電流電路之該第二一或多個經選擇者包含兩倍於該複數個電流電路之該一或多個經選擇者之電流電路。
  8. 如請求項1之設備，其進一步包括： 一負載偵測電路，其經組態以偵測一負載且提供指示與該負載相關聯之一電流需求之一負載偵測信號， 其中該控制電路經組態以回應於該負載偵測信號而啟動該複數個電流電路之該一或多個經選擇者之該第二電晶體。
  9. 一種設備，其包括： 一負載偵測電路，其經組態以偵測一電流負載需求且提供指示該電流負載需求之一負載偵測信號；及 一控制電路，其經組態以至少部分基於該負載偵測信號而啟動一或多個電流電路。
  10. 如請求項9之設備，其中該負載偵測電路包括： 複數個負載臨限電壓；及 複數個比較器，其等經組態以至少部分基於該一或多個電流電路之一輸出節點處之一電壓是否小於該複數個負載臨限電壓而提供該負載偵測信號。
  11. 如請求項10之設備，其中該控制電路經組態以回應於該負載偵測電路判定在該輸出節點處之該電壓不小於該複數個負載臨限電壓而撤銷啟動該一或多個電流電路。
  12. 如請求項10之設備，其中該複數個負載臨限電壓與該負載之一電流需求之一增加相關聯。
  13. 如請求項10之設備，其中該控制電路經組態以基於該輸出節點處之該電壓超過若干個負載臨限電壓而啟動額外電流電路。
  14. 如請求項9之設備，其中該一或多個電流電路之各者包括： 一第一電晶體及一第二電晶體，其等串聯耦合於一功率節點與一輸出節點之間， 其中該控制電路經組態以至少部分基於該負載偵測信號而啟動該第二電晶體。
  15. 一種設備，其包括： 複數個電流電路，其等用於提供電流至一負載，該複數個電流電路耦合至一輸出節點；及 一控制電路，其經組態以至少部分基於該輸出節點處之一電壓而選擇性地啟動該複數個電流電路之一或多者。
  16. 如請求項15之設備，其中該複數個電流電路之各電流電路包括一電晶體，該電晶體經組態以接收一啟用信號以啟動該電流電路，且該控制電路經組態以提供該啟用信號。
  17. 如請求項16之設備，其進一步包括： 一負載偵測電路，其經組態以偵測該輸出節點處之該電壓之一降低且提供指示該降低之一負載偵測信號。
  18. 如請求項17之設備，其中該負載偵測電路進一步包括： 複數個負載電阻器，各負載電阻器具有一相關聯負載臨限電壓， 其中該負載偵測電路經組態以判定該輸出節點處之該電壓是否小於該等負載臨限電壓之一或多者。
  19. 如請求項16之設備，其中： 該控制電路經組態以提供一第一啟用信號以選擇性地啟動該複數個電流電路之一第一組；且 該控制電路進一步經組態以提供一第二啟用信號以選擇性地啟動該複數個電流電路之一第二組。
  20. 如請求項19之設備，其中該控制電路進一步經組態以：回應於該負載偵測電路判定該輸出節點處之該電壓小於一第一負載臨限電壓而提供該第一啟用信號；及回應於該負載偵測電路判定該輸出節點處之該電壓小於一第二負載臨限電壓而提供該第二啟用信號。
TW106111258A 2016-03-31 2017-03-31 用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法 TWI629685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/087,271 US10250139B2 (en) 2016-03-31 2016-03-31 Apparatuses and methods for a load current control circuit for a source follower voltage regulator
US15/087,271 2016-03-31

Publications (2)

Publication Number Publication Date
TW201740387A true TW201740387A (zh) 2017-11-16
TWI629685B TWI629685B (zh) 2018-07-11

Family

ID=59959827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111258A TWI629685B (zh) 2016-03-31 2017-03-31 用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法

Country Status (6)

Country Link
US (2) US10250139B2 (zh)
EP (1) EP3437100A4 (zh)
KR (1) KR102234238B1 (zh)
CN (1) CN109155144B (zh)
TW (1) TWI629685B (zh)
WO (1) WO2017172346A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10250139B2 (en) 2016-03-31 2019-04-02 Micron Technology, Inc. Apparatuses and methods for a load current control circuit for a source follower voltage regulator
US10673385B2 (en) * 2017-11-08 2020-06-02 Mediatek Inc. Supply modulator, modulated power supply circuit, and associated control method
US10606293B2 (en) * 2018-05-11 2020-03-31 Macom Technology Solutions Holdings, Inc. On-chip voltage regulator providing extended range of voltage supplies
US10878934B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and electronic device
TWI753548B (zh) 2020-08-26 2022-01-21 華邦電子股份有限公司 低壓差穩壓器
US20220113751A1 (en) * 2021-12-23 2022-04-14 James Keith Hodgson Digital voltage regulator current sensing and regulation
CN114442729B (zh) * 2022-01-17 2024-02-13 杭州深谙微电子科技有限公司 一种抑制过冲的分布式线性稳压器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
US5336986A (en) 1992-02-07 1994-08-09 Crosspoint Solutions, Inc. Voltage regulator for field programmable gate arrays
US6188211B1 (en) 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
JP3526245B2 (ja) 1999-07-30 2004-05-10 ローム株式会社 負荷駆動回路
EP1298800A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics Limited Ramp generator
CN100382419C (zh) * 2002-09-11 2008-04-16 三菱电机株式会社 电压检测电路和使用它的内部电压发生电路
KR100543659B1 (ko) * 2003-06-20 2006-01-20 주식회사 하이닉스반도체 내부전압 생성용 액티브 드라이버
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路
EP1653315A1 (en) * 2004-10-28 2006-05-03 STMicroelectronics S.r.l. An improved voltage down converter
US7136003B1 (en) * 2004-11-02 2006-11-14 Skyworks Solutions, Inc. Clockless pulse shaping circuit for controlling a power amplified output
JP2006186853A (ja) * 2004-12-28 2006-07-13 Casio Comput Co Ltd 読取駆動回路及びその駆動制御方法並びに画像読取装置
ITMI20051027A1 (it) * 2005-06-01 2006-12-02 St Microelectronics Srl Architettura per implementare una capacita' integrata
JP4255082B2 (ja) * 2005-06-27 2009-04-15 富士通マイクロエレクトロニクス株式会社 電圧供給回路および半導体メモリ
US7248531B2 (en) * 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
US7915870B2 (en) * 2005-09-09 2011-03-29 Semiconductor Components Industries, Llc Method of forming a current sense circuit and structure therefor
US7498751B2 (en) * 2006-06-15 2009-03-03 Himax Technologies Limited High efficiency and low cost cold cathode fluorescent lamp driving apparatus for LCD backlight
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US8212400B2 (en) * 2008-06-04 2012-07-03 Texas Instruments Incorporated Multi-rail power-supply system
US8169812B2 (en) * 2009-02-20 2012-05-01 Lynch John K Memory architecture with a current controller and reduced power requirements
US20120200272A1 (en) * 2011-02-07 2012-08-09 Intersil Americas Inc. Shunt regulator for high voltage output using indirect output voltage sensing
JP2012168899A (ja) * 2011-02-16 2012-09-06 Seiko Instruments Inc ボルテージレギュレータ
US8779853B2 (en) 2011-07-27 2014-07-15 Intel IP Corporation Amplifier with multiple zero-pole pairs
CN103390379B (zh) * 2012-05-11 2016-08-31 意法半导体研发(深圳)有限公司 用于功率驱动器电路应用的电流斜率控制装置
US9170592B2 (en) 2012-09-05 2015-10-27 Atmel Corporation Fully integrated voltage regulator using open loop digital control for optimum power stepping and slew rate
US9348347B2 (en) 2013-04-18 2016-05-24 Linear Technology Corporation Voltage generator with current source compensated for an error current operable over a wide voltage range
US10250139B2 (en) 2016-03-31 2019-04-02 Micron Technology, Inc. Apparatuses and methods for a load current control circuit for a source follower voltage regulator

Also Published As

Publication number Publication date
US20190190384A1 (en) 2019-06-20
US10250139B2 (en) 2019-04-02
US20170288542A1 (en) 2017-10-05
KR20180120807A (ko) 2018-11-06
CN109155144B (zh) 2022-08-12
TWI629685B (zh) 2018-07-11
EP3437100A1 (en) 2019-02-06
US10658929B2 (en) 2020-05-19
WO2017172346A1 (en) 2017-10-05
CN109155144A (zh) 2019-01-04
KR102234238B1 (ko) 2021-04-02
EP3437100A4 (en) 2020-02-26

Similar Documents

Publication Publication Date Title
TWI629685B (zh) 用於一源極隨耦器電壓調節器之一負載電流控制電路之設備及方法
JP4579965B2 (ja) 半導体記憶装置
TWI592936B (zh) 內部電源電壓輔助電路、半導體記憶裝置及半導體裝置
JP2007179593A (ja) 半導体記憶装置
JP2017527940A (ja) 高速フラッシュメモリシステム用のビット線レギュレータ
US7542352B1 (en) Bit line precharge circuit
JPH10188585A (ja) 不揮発性半導体記憶装置とその定電圧発生回路
JP6686148B2 (ja) フラッシュメモリシステム用低電力センスアンプ
US20220404852A1 (en) Voltage regulator and semiconductor memory device having the same
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US7499333B2 (en) Boost voltage generating circuit and method thereof
JP4495854B2 (ja) 半導体メモリ装置及びそれの読み出し方法
US20120218019A1 (en) Internal voltage generating circuit and testing method of integrated circuit using the same
US9224434B2 (en) Voltage generating circuit
CN116027843A (zh) 电压调节器电路和相应的存储器器件
US9564181B2 (en) Memory device comprising double cascode sense amplifiers
JP6370649B2 (ja) データ読出し回路
CN112204495B (zh) 用于初始化带隙电路的系统及方法
JP2008226384A (ja) 半導体記憶装置及びその試験方法
JP5976077B2 (ja) 内部電源電圧発生回路、半導体記憶装置及び半導体装置
JP2014093585A (ja) 半導体集積回路
US10832765B2 (en) Variation tolerant read assist circuit for SRAM
JP2005085422A (ja) 半導体装置
EP3605539A1 (en) Low voltage reference current generator and memory device using same
JP2015001988A (ja) 半導体装置