CN109155144B - 用于源极跟随器电压调节器的负载电流控制电路的设备及方法 - Google Patents

用于源极跟随器电压调节器的负载电流控制电路的设备及方法 Download PDF

Info

Publication number
CN109155144B
CN109155144B CN201780019256.9A CN201780019256A CN109155144B CN 109155144 B CN109155144 B CN 109155144B CN 201780019256 A CN201780019256 A CN 201780019256A CN 109155144 B CN109155144 B CN 109155144B
Authority
CN
China
Prior art keywords
load
transistor
voltage
current
current circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780019256.9A
Other languages
English (en)
Other versions
CN109155144A (zh
Inventor
万元中
潘栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109155144A publication Critical patent/CN109155144A/zh
Application granted granted Critical
Publication of CN109155144B publication Critical patent/CN109155144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

根据本发明的一个实施例，揭示一种设备。所述设备包含：电压调节器，其经配置以产生经调节电压；多个电流电路，其并联耦合于输出节点与功率节点之间，所述多个电流电路中的每一者包含串联耦合的第一晶体管及第二晶体管，用所述经调节电压加偏压于所述多个电流电路中的每一者的所述第一晶体管；及控制电路，其经配置以至少部分响应于所述输出节点处的电压而激活所述多个电流电路的一或多个经选择者的所述第二晶体管。

Description

用于源极跟随器电压调节器的负载电流控制电路的设备及 方法
背景技术
许多存储器装置(例如动态随机存取存储器(DRAM))在多种背景(例如电压缓冲器、参考电压产生器及电压调节器)下使用源极跟随器电路。在源极跟随器电压调节器中，放大器接收参考电压且将经调节电压提供到晶体管的栅极。将在所述晶体管的源极处取得的输出电压作为反馈回路提供回到所述放大器。在一些传统存储器装置中，电流负载可变化且增加的电流负载可负面地影响源极跟随器的电压独立性。
发明内容
根据一个实施例，揭示一种设备。所述设备包括：电压调节器，其经配置以产生经调节电压；多个电流电路，其并联耦合于输出节点与功率节点之间，所述多个电流电路中的每一者包含串联耦合的第一晶体管及第二晶体管，用所述经调节电压加偏压于所述多个电流电路中的每一者的所述第一晶体管；及控制电路，其经配置以至少部分响应于所述输出节点处的电压而激活所述多个电流电路的一或多个经选择者的所述第二晶体管。
附图说明
图1是根据本发明的实施例的具有负载电流控制电路的电压调节器电路的示意图。
图2是根据本发明的实施例的负载检测电路的示意图。
图3是根据本发明的实施例的控制电路的示意图。
图4是说明根据本发明的实施例的激活额外电流电路的方法的流程图。
图5是描绘根据本发明的实施例的包含电压调节器电路及负载电流控制电路的设备的存储器的框图。
具体实施方式
在下文中阐述特定细节以提供对本发明的实施例的充分了解。然而，所属领域的技术人员将清楚本发明的实施例可在无这些特定细节的情况下实践。此外，本文中所描述的本发明的特定实施例是通过实例方式提供且不应用于将本发明的范围限于这些特定实施例。在其它例子中，未详细展示熟知电路、控制信号、时序协议及软件操作以避免不必要地模糊本发明。
本文中所描述的实施例认识到源极跟随器放大器具有多种用途，包含作为参考电压产生器。然而，使用源极跟随器放大器的传统参考电压产生器存在某些缺陷。例如，传统参考电压产生器是电流相依的。也就是说，参考电压产生器的输出电压可随电流负载增加而降低。可通过增加并联于用于产生输出电压的源极跟随器电路的额外电流电路而减小电流相依性。然而，额外电流电路汲取大量电力。此外，所有额外电流电路不必始终处置电流负载。因此，本文中所描述的实施例揭示(尤其)一种具有负载电流控制电路的源极跟随器电压调节器，所述负载电流控制电路经配置以至少部分基于一或多个额外电流电路的输出电压而选择性地激活及/或撤销激活所述电流电路。
图1是根据本发明的实施例的具有用以提供电流到具有负载电流需求Iload的负载126的负载电流控制电路104的电压调节器电路102的示意图。电压调节器电路102通常包含源极跟随器参考电压产生器。电压调节器电路102包含放大器106、第一晶体管108、第二晶体管110、第一电阻器112及第二电阻器114。在各种实施例中，放大器106可为差动放大器。在其它实施例中，还可使用其它放大器。第一晶体管108可为(例如)场效应晶体管(FET)，例如N沟道金属氧化物半导体(NMOS)晶体管。第二晶体管110可为(例如)FET，例如P沟道金属氧化物半导体(PMOS)晶体管。还可使用其它类型的晶体管。第一电阻器112可具有第一电阻R1，且第二电阻器114可具有第二电阻R2。尽管本文中统称作“电阻器”，但电阻器112及电阻器114通常可为能够提供电阻的任何电路元件。
放大器106可经配置以在非反相输入端子处接收参考电压Vref。放大器106可进一步经配置以在反相输入端子处接收反馈电压Vfb。放大器106可基于参考电压及反馈电压的相对电压提供经调节电压Vgate。例如，放大器106可放大其反相输入端子与非反相输入端子之间的电压电势(即，分别为Vfb及Vref)的差异。在各种实施例中，可通过反馈电压Vfb调节放大器106以提供恒定电压Vgate。
在各种实施例中，第二晶体管110的源极可耦合到第一供应电压VDD。第二晶体管110的栅极可耦合到第二供应电压VSS。第二供应电压VSS可小于第一供应电压VDD。第二晶体管110的漏极可耦合到第一晶体管108的漏极。第一晶体管108的栅极可耦合到经调节电压Vgate。第一晶体管108的源极可串联耦合到第一电阻器112及第二电阻器114，所述第二电阻器114可耦合到第二供应电压VSS。放大器106的反相输入端子可耦合于第一电阻器112与第二电阻器114之间，且第一电阻器112及第二电阻器114可将反馈电压Vfb提供到放大器106的反相输入端子。第一电阻器112可载送参考电流Iref，所述参考电流Iref可取决于第一供应电压VDD及电阻R1及R2的相对值。
为补偿负载126的高负载电流需求，负载电流控制电路104可选择性地激活一或多个额外电流电路以提供额外电流到负载126，同时维持恒定输出电压Vout。在一些实施例中，可连续激活一个电流电路以提供用于处置负载126的备用电流电路。也就是说，额外电流电路中的一者可始终激活以提供电流到负载126。在图1的实施例中，展示包括晶体管122及124的备用电流电路。晶体管122的源极可耦合到第一供应电压VDD。晶体管122的栅极可耦合到第二供应电压VSS以确保备用电流电路保持作用中。晶体管122的漏极可耦合到晶体管124的漏极。晶体管124的栅极可耦合到经调节电压Vgate。晶体管124的源极可在节点120处耦合到负载126。
数个经激活额外电流电路可补充备用电流电路，以补偿具有备用电流电路可能无法自行处置的高负载电流需求的负载126。每一额外电流电路可包含第一晶体管(例如，第一晶体管116A到116N，统称作第一晶体管116)及第二晶体管(例如，第二晶体管118A到118N，统称作第二晶体管118)。对于每一额外电流电路，第二晶体管118的源极可耦合到第一供应电压VDD。第二晶体管中的每一者的栅极可耦合到一或多个启用信号(例如，EnF<0:N>)，所述启用信号可选择性地激活及撤销激活额外电流电路。下文关于图2及3进一步详细论述用于提供启用信号的实例电路。第二晶体管118的漏极可耦合到第一晶体管116的漏极。第一晶体管116的栅极可耦合到经调节电压Vgate。
每一额外电流电路的第一晶体管116的源极可耦合到输出节点120，所述输出节点120可提供输出电压Vout。输出节点120可进一步耦合到负载126，所述负载126耦合到第二供应电压VSS。每一额外电流电路可在第一晶体管116的源极与输出节点120之间载送等于参考电流Iref的电流。也就是说，到输出节点120与第二供应电压VSS之间的负载126的所有参考电流的总和可大体上等于负载电流需求Iload。一般来说，如果所述数目的作用中的额外电流电路提供足够电流以满足负载电流需求，那么输出电压Vout可大体上匹配参考电压Vref。如果不足数目的额外电流电路经激活以提供充足电流来满足负载电流需求，那么输出电压Vout可开始降低。可激活额外电流电路以提供额外电流来满足负载126的负载电流需求。下文关于图2及3描述用于激活一或多个额外电流电路的实例电路。
在各种实施例中，通过每一连续启用信号激活的额外电流电路的数目可增加。例如，启用信号EnF<0>可激活单个额外电流电路(总计两个：备用电流电路及一个额外电流电路)，启用信号EnF<1>可激活除两个已激活电路外的2个额外电流电路，启用信号EnF<2>可激活除四个已激活电路外的4个额外电流电路，等等。下文关于图4进一步详细描述激活额外电流电路的进程。
图2是根据本发明的实施例的负载检测电路(通常指定为200)的示意图。一般来说，负载检测电路200经配置以检测负载电流需求且提供指示负载电流需求的信号。负载检测电路200包含第一晶体管202、第二晶体管204、负载电阻器206A到206C、第二电阻器208及多个比较器210(0)到210(3)。尽管图2中展示四个比较器210(0)到210(3)以产生四个负载检测信号(统称为负载检测<3:0>)，但所属领域的技术人员应了解可使用更大或更小数目的比较器来产生相应更大或更小数目的负载检测信号。第一晶体管202、第二晶体管204及第二电阻器208可分别以与第一晶体管108、第二晶体管110及第二电阻器114相同的方式实施。
负载电阻器206A到206C可经实施以在与输出电压Vout相比较时，提供用于激活额外电流电路(见图1)的负载阈值电压。负载电阻器206A到206C中的每一者可具有相关联的电阻。在各种实施例中，与负载电阻器206A相关联的电阻可小于与负载电阻器206B相关联的电阻，与负载电阻器206B相关联的所述电阻可小于与负载电阻器206C相关联的电阻。负载电阻器206A到206C可经选择以提供阈值电压，在所述阈值电压下额外电流电路可开启。因而，负载电阻器206A到206C可被视为对应于不同负载电流，所述负载电流产生用于激活额外电流电路的阈值。多个比较器210(0)到210(3)可各自接收两个输入电压且提供指示输入中的哪个较大的相应输出信号。比较器210(0)到210(3)可为例如运算放大器。
第一晶体管202的源极可耦合到第一电源供应器VDD。第一晶体管202的栅极可耦合到第二电源供应器VSS。第一晶体管202的漏极可耦合到第二晶体管204的漏极。第二晶体管204的栅极可耦合到经调节电压Vgate，在一些实施例中所述经调节电压Vgate可由(例如)图1中的放大器106提供。第二晶体管204的源极可串联耦合到负载电阻器206A到206C及第二电阻器208，所述第二电阻器208可耦合到负电源VSS。当电流流过负载电阻器206A到206C时，可跨负载电阻器206A到206C中的每一者产生电压降。此外，可在第二晶体管204的源极处产生初始负载阈值电压。可在第二晶体管204的源极处及在每一负载电阻器206A到206C后产生负载阈值电压。初始负载阈值电压及跨负载电阻器206A到206C中的每一者的负载阈值电压可统称为参考信号Vlt<3:0>。例如，在图2的实施例中，Vlt<0>可指示初始负载阈值电压，Vlt<1>可指示第一负载阈值电压，等等。
每一负载阈值电压可对应于由增加的负载电流需求引起的输出电压Vout的电压降。初始负载阈值电压Vlt<0>可大体上等于第二晶体管204的源极电压。第二负载阈值电压Vlt<1>可大体上等于第二晶体管204的源极电压减去跨负载电阻器206A的电压降，且可指示由介于20μA与40μA之间的负载电流引起的输出电压Vout的下降。第三负载阈值电压Vlt<2>可大体上等于第二晶体管204的源极电压减去跨负载电阻器206A及206B的电压降，且可指示由介于40μA与60μA之间的负载电流引起的输出电压Vout的下降。第四负载阈值电压Vlt<3>可大体上等于第二晶体管204的源极电压减去跨负载电阻器206A到206C的电压降，且可指示由介于60μA与80μA之间的负载电流引起的输出电压Vout的下降。在不背离本发明的范围的情况下，还可使用对应于不同电流范围的其它负载阈值电压。
比较器210(0)到210(3)中的每一者可经配置以在非反相输入端子处接收输出电压Vout，且在反相输入端子处接收参考信号Vlt<3:0>的分量信号。例如，比较器中的一者210(0)可经配置以接收初始负载阈值电压Vlt<0>，且其余比较器210(1)到210(3)中的每一者可经配置以接收跨负载电阻器206A到206C产生的负载阈值电压Vlt<1>、Vlt<2>及Vlt<3>中的一者。比较器210(0)到210(3)可各自产生指示所接收负载阈值电压(例如，Vlt<0>、Vlt<1>、Vlt<2>或Vlt<3>)是大于还是小于输出电压Vout的输出信号。比较器210(0)到210(3)的输出信号可共同提供负载检测信号<3:0>。例如，比较器210(0)可产生负载检测信号<0>，比较器210(1)可产生负载检测信号<1>，比较器210(2)可产生负载检测信号<2>，且比较器210(3)可产生负载检测信号<3>。负载检测信号<3:0>的每一位的值指示输出电压Vout是大于还是小于跨负载电阻器206A到206C中的一者产生的相应负载阈值电压或初始负载阈值电压。
在操作中，经调节电压Vgate激活第二晶体管204，从而允许电流流过负载电阻器206A到206C。因为流过电阻器的电流是恒定的，所以跨每一负载电阻器206A到206C产生的电压也是恒定的，从而产生稳定的负载阈值电压。如上文所论述，每一负载阈值电压可对应于由增加的负载电流需求引起的输出电压Vout的下降。负载阈值电压中的每一者被提供到相应比较器210的反相输入端子。相应比较器210比较所接收的相应负载阈值电压与耦合到非反相输入端子的输出电压Vout。比较器210中的每一者提供指示输出电压Vout是大于还是小于所接收的相应负载阈值电压的相应负载检测信号。也就是说，比较器210提供指示增加的负载电流是否已引起输出电压Vout下降到低于相应负载阈值电压(其可指示需要激活额外电流电路)的相应信号。个别负载检测信号统称为负载检测信号<3:0>。
图3是根据本发明的实施例的控制电路(通常指定为300)的示意图。一般来说，控制电路基于负载检测信号<3:0>产生一或多个启用信号EnF<3:0>。控制电路300包含NAND门302、304、308及316、NOR门306、缓冲器312、反相器310、314、318、322、324及326以及触发器320。
一般来说，NAND门302及304、NOR门306、NAND门308及反相器310的组合可提供触发器设置信号ffset，所述设置信号ffset可用以在可能需要额外电流电路来满足增加的电流负载需求时触发触发器320中的复位。NAND门302可经配置以接收负载检测信号中的两者(例如，负载检测<3>及负载检测<2>)且将信号提供到NOR门306的输入。类似地，NAND门304可经配置以接收负载检测信号中的两者(例如，负载检测<1>及负载检测<0>)且提供输出信号到NOR门306。因为基于与图2的负载电阻器206A到206C相关联的电阻顺序地激活负载检测信号<3:0>，所以NAND门302及304的输出将同样以可预测顺序改变。也就是说，每当输出电压Vout的电压降超过与负载电阻器206相关联的负载阈值电压时，NAND门302或304中的一者的输出信号也将改变。
尽管图3展示为具有总计四个负载检测信号，但所属领域的技术人员应了解可基于所要的额外电流电路的数目而修改所述实施例以包含更多或更少负载检测信号。NOR门306提供输出信号到NAND门308。NAND门308还可接收激活信号Activate，所述激活信号Activate通过确保触发器设置信号ffset可仅在启用信号EnF为作用中时转变而选择性地启用控制电路300。NAND门308可提供输出信号到反相器310。反相器310可提供可耦合到触发器320的设置输入的触发器设置信号ffset，借此在负载检测信号<3:0>全部为非作用时触发触发器的设置功能。
缓冲器312、反相器314、NAND门316及反相器318的组合可经配置以提供锁存信号lat<3:0>及互补锁存信号latF<3:0>。可分别将锁存信号及互补锁存信号提供到触发器320的时钟输入及反相时钟输入。可将负载检测信号<3:0>提供到缓冲器312，所述缓冲器312可进一步耦合到反相器314。可将反相器314的输出提供到NAND门316。还可将触发器设置信号ffset提供到NAND门316。NAND门316的输出可响应于负载检测信号<3:0>及/或触发器设置信号ffset的改变而改变。NAND门316可提供互补锁存信号<3:0>，可将所述互补锁存信号<3:0>提供到触发器320的反相时钟输入。还可将互补锁存信号latF<3:0>提供到反相器318，所述反相器318可将锁存信号<3:0>提供到触发器320的时钟输入。因为锁存信号<3:0>仅在负载检测信号<3:0>中的一或多者改变时改变，所以锁存信号可确保触发器320仅在需要额外电流电路(或无需额外电流电路且触发器320复位)时改变。
触发器320可接收负载检测信号<3:0>作为数据输入。尽管展示单个触发器320，但所属领域的技术人员将了解触发器320可表示一或多个触发器。在一个实施例中，存在用于负载检测信号<3:0>的每一分量信号的触发器。例如，第一触发器可经配置以接收负载检测信号<0>作为数据输入且接收锁存信号<0>作为时钟输入；第二触发器可经配置以接收负载检测信号<1>作为数据输入且接收锁存信号<1>作为时钟输入；且负载检测信号<2>及<3>以此类推。在操作中，当触发器320检测到锁存信号<3:0>中的改变(例如分量锁存信号中的一者(例如，锁存信号lat<2>)的上升边缘)时，那么触发器提供对应于负载检测信号<3:0>的作用中的输出信号。在各种实施例中，触发器320可提供负载检测信号<3:0>的类似分量信号作为锁存信号<3:0>的经改变分量信号。例如，如果触发器320确定锁存信号lat<2>改变，那么触发器320提供对应负载检测信号<2>作为输出。可将触发器320的输出提供到反相器322及324。
反相器324可提供用于激活额外电流电路的启用信号EnF<3:0>，如上文关于图1所论述。可将启用信号EnF<3:0>的分量信号提供到图1中的额外电流电路的第二晶体管118的一或多个相应者以选择性地激活额外电流电路。如上文所论述，各额外启用信号可激活数个额外电流电路。例如，启用信号EnF<0>可激活单个额外电流电路(总计两个：备用电流电路及一个额外电流电路)，启用信号EnF<1>可激活除两个已激活电路外的3个额外电流电路，启用信号EnF<2>可激活除五个已激活电路外的7个额外电流电路，等等。
图4是说明根据本发明的实例实施例的激活额外电流电路的方法的流程图。在决策框402中，图2的负载检测电路200确定输出电压Vout是否小于初始负载阈值电压。如上文所描述，初始负载阈值电压Vlt<0>可等于第二晶体管204的源极电压。可通过负载检测电路200的比较器210(0)将初始负载阈值电压与输出电压Vout比较。如果负载检测电路200确定Vout等于或大于初始负载阈值电压(决策框402，否分支)，那么在操作404中控制电路300维持备用电流支路且不激活额外电流支路。
如果负载检测电路200确定Vout小于初始负载阈值电压(决策框402，是分支)，那么在操作406中控制电路300激活一个额外电流电路。如上文关于图1到3所论述，如果负载检测电路200确定Vout小于初始负载阈值电压(即，Vout已下降达大于Vref(初始负载阈值电压)的量)，那么比较器210(0)可提供指示此确定的负载检测信号(例如，负载检测<0>)。控制电路300可接收负载检测信号且将启用信号EnF<0>提供到第一晶体管116A，第一晶体管116A激活一个额外电流电路。
在决策框408中，负载检测电路200确定Vout是否小于第二负载阈值电压。可以与操作402中的确定大体上相同的方式作出决策框408中的确定。然而，取代将Vout与初始负载阈值电压Vlt<0>比较，负载检测电路200的比较器210(1)将Vout与第二负载阈值电压(例如Vlt<1>)比较。如果负载检测电路200确定输出电压Vout不小于第二参考电压(决策框408，否分支)，那么控制电路300维持作用中的电流支路直到触发器320复位。可例如通过检测到所有负载检测信号<3:0>为非作用中而复位触发器320。如果负载检测电路200确定Vout小于第二负载阈值电压(决策框408，是分支)，那么在操作410中控制电路300激活两个额外电流电路。例如，控制电路300可将作用中的启用信号EnF<1>提供到两个额外电流电路的第一晶体管116B。
在决策框412中，负载检测电路300确定Vout是否小于第三负载阈值电压。可以与决策框402及408中大体上相同的方式作出操作412中的确定，除了使用第三负载阈值电压外(例如，通过比较器210(2)将Vlt<2>与VOUT比较)。如果负载检测电路200确定Vout不小于第三负载阈值电压(决策框412，否分支)，那么在操作420中控制电路300维持先前激活的电流支路直到复位发生。如果负载检测电路200确定Vout小于第三负载阈值电压(决策框412，是分支)，那么在操作414中控制电路300激活四个额外电流电路。例如，控制电路300可将作用中的启用信号EnF<2>提供到四个额外电流电路的第一晶体管116C。
在决策框416中，负载检测电路200确定Vout是否小于第四负载阈值电压。可以与决策框402、408及412中大体上相同的方式作出操作416中的确定，除了使用第四负载阈值电压外(例如，通过比较器210(3)将Vlt<3>与VOUT比较)。如果负载检测电路200确定Vout不小于第四负载阈值电压(决策框416，否分支)，那么在操作420中控制电路300维持先前激活的电流支路直到复位发生。如果负载检测电路200确定Vout小于第四负载阈值电压(决策框416，是分支)，那么在操作418中控制电路300激活八个额外电流电路。例如，控制电路300可将作用中的启用信号EnF<3>提供到八个额外电流电路的第一晶体管116D。在一些实施例中，一旦在操作418中激活八个额外电流电路，在操作420中控制电路可维持额外电流电路直到复位发生。在一些实施例中，经激活的任何额外电流电路可与先前激活的电流电路累加。也就是说，一旦额外电流电路被激活，不撤销激活所述额外电流电路直到复位发生。
图5是根据本发明的实施例的包含具有负载电流控制的源极跟随器电压调节器的存储器500的框图。存储器500可包含存储器单元阵列502，存储器单元阵列502可为(例如)易失性存储器单元(例如，动态随机存取存储器(DRAM)存储器单元、静态随机存取存储器(SRAM)存储器单元)、非易失性存储器单元(例如，闪存单元)或一些其它类型的存储器单元。存储器500包含命令解码器506，命令解码器506可通过命令总线508接收存储器命令，且在存储器500内提供(例如，产生)对应控制信号以执行各种存储器操作。例如，命令解码器506可响应于提供到命令总线508的存储器命令以对存储器阵列502执行各种操作。特定来说，命令解码器506可用于提供内部控制信号以从存储器阵列502读取数据且写入数据到存储器阵列502。可通过地址总线520将行地址信号及列地址信号提供(例如，施加)到存储器500中的地址锁存器510。地址锁存器510可接着提供(例如，输出)单独列地址及单独行地址。
地址锁存器510可分别将行地址及列地址提供到行地址解码器522及列地址解码器528。列地址解码器528可选择对应于相应列地址的延伸穿过阵列502的位线。行地址解码器522可连接到字线驱动器524，字线驱动器524激活阵列502中对应于所接收行地址的存储器单元的相应行。对应于所接收列地址的经选择数据线(例如，位线或若干位线)可耦合到读取/写入电路530，以经由输入-输出数据路径540将读取数据提供到输出数据缓冲器534。可通过输入数据缓冲器544及存储器阵列读取/写入电路530将写入数据提供到存储器阵列502。
存储器500可包含耦合到负载电流控制电路552的电压调节器550。电压调节器电路550可经配置以接收参考电压Vref，且将经调节电压554提供到负载电流控制电路552。负载电流控制电路552可经配置以提供输出电压Vout。如上文所描述，不论负载电流控制电路552上的电流负载如何，输出电压Vout可为恒定的。也就是说，负载电流控制电路552补偿增加的电流负载，使得输出电压Vout保持恒定。不论电流负载如何，电压调节器电路550及负载电流控制电路552可(例如)在数据路径(例如，数据路径540)中或在存储器组中使用以提供恒定电压输出信号。
所属领域的一般技术人员应进一步了解，结合本文中所揭示的实施例描述的各种说明性逻辑块、配置、模块、电路及算法步骤可被实施为电子硬件、通过处理器执行的计算机软件或二者的组合。各种说明性组件、块、配置、模块、电路及步骤已在上文中大体上针对其功能性进行描述。对于每一特定应用，所属领域的技术人员可以不同方式实施所描述的功能性，但此类实施方案决策不应解释为引起与本发明的范围的背离。
提供所揭示实施例的先前描述以使所属领域的技术人员能够制作或使用所揭示实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且可在不背离本发明的范围的情况下将本文中所定义的原理应用于其它实施例。因此，本发明不意图受限于本文中所展示的实施例，而将被赋予与如先前所描述的原理及新颖特征一致的可能的最宽范围。

Claims (20)

1.一种用于负载电流控制电路的设备，所述设备包括：
电压调节器，其经配置以产生经调节电压；
多个电流电路，其并联耦合于输出节点与功率节点之间，所述多个电流电路中的每一者包含串联耦合的第一晶体管及第二晶体管，用所述经调节电压加偏压于所述多个电流电路中的每一者的所述第一晶体管；及
负载检测电路，其包括串联连接的第三晶体管和第四晶体管，所述第四晶体管用所述经调节电压加偏压，且经配置以在所述第四晶体管的源极处以及在串联耦合到所述第四晶体管的所述源极的多个电阻器的各个电阻器之后产生负载阈值电压，
所述负载检测电路可经操作以响应于所述阈值电压的各个阈值电压与所述输出节点处的电压的比较而激活所述多个电流电路的一或多个经选择者的所述第二晶体管。
2.根据权利要求1所述的设备，其中响应于确定所述输出节点处的所述电压已降低达至少第一量而激活所述多个电流电路的第一一或多个经选择者的所述第二晶体管。
3.根据权利要求2所述的设备，其中所述负载检测电路进一步经配置以至少部分响应于所述输出节点处的所述电压而激活所述多个电流电路的第二一或多个经选择者的所述第二晶体管。
4.根据权利要求3所述的设备，其中响应于确定所述输出节点处的所述电压已降低达至少第二量而激活所述多个电流电路的所述第二一或多个经选择者的所述第二晶体管。
5.根据权利要求4所述的设备，其中所述多个电流电路的所述第一一或多个经选择者的所述第二晶体管经配置以在所述多个电流电路的所述第二一或多个经选择者的所述第二晶体管激活时，保持激活。
6.根据权利要求3所述的设备，其中所述多个电流电路的所述第二一或多个经选择者在数目上大于所述多个电流电路的所述第一一或多个经选择者。
7.根据权利要求6所述的设备，其中所述多个电流电路的所述第二一或多个经选择者包含两倍于所述多个电流电路的所述第一一或多个经选择者的电流电路。
8.根据权利要求1所述的设备，
其中所述负载检测电路经配置以通过所述多个电阻器提供指示电流需求的一或多个负载检测信号，
其中所述负载检测信号响应于所述一或多个负载检测信号而激活所述多个电流电路的所述一或多个经选择者的所述第二晶体管。
9.一种用于负载电流控制电路的设备，所述设备包括：
电压调节器，其经配置以产生经调节电压；
负载检测电路，其经配置以检测电流负载需求且提供指示所述电流负载需求的负载检测信号，所述负载检测电路包括串联连接的第一负载晶体管和第二负载晶体管，所述负载检测电路具有串联耦合到所述第二负载晶体管的源极的多个负载电阻器，所述第二负载晶体管用所述经调节电压加偏压，且经配置以在所述第二负载晶体管的所述源极处以及在所述多个负载电阻器的各个负载电阻器之后产生多个负载阈值电压；及
控制电路，其经配置以至少部分基于所述负载检测信号而激活用所述经调节电压加偏压的一或多个电流电路，
其中所述负载检测信号对应于所述多个负载阈值电压中的各个负载阈值电压与所述一或多个电流电路的输出节点处的电压的比较。
10.根据权利要求9所述的设备，其中所述负载检测电路进一步包括：
多个比较器，其经配置以至少部分基于所述一或多个电流电路的所述输出节点处的所述电压是否小于所述多个负载阈值电压而提供所述负载检测信号。
11.根据权利要求10所述的设备，其中所述控制电路经配置以响应于所述负载检测电路确定在所述输出节点处的所述电压不小于所述多个负载阈值电压而撤销激活所述一或多个电流电路。
12.根据权利要求10所述的设备，其中所述多个负载阈值电压与所述负载的电流需求的增加相关联。
13.根据权利要求10所述的设备，其中所述控制电路经配置以基于所述输出节点处的所述电压超过数个负载阈值电压而激活额外电流电路。
14.根据权利要求9所述的设备，其中所述一或多个电流电路中的每一者包括：
第一晶体管及第二晶体管，其串联耦合于功率节点与所述输出节点之间，
其中所述控制电路经配置以至少部分基于所述负载检测信号而激活所述第二晶体管。
15.一种用于负载电流控制电路的设备，所述设备包括：
电压调节器，其经配置以产生经调节电压；
多个电流电路，其提供电流到负载，所述多个电流电路的每一者耦合到输出节点且用所述调节电压加偏压；
负载检测电路，其包括串联连接的第一负载晶体管和第二负载晶体管，所述负载检测电路具有串联耦合到所述第二负载晶体管的源极的多个负载电阻器，所述第二负载晶体管用所述经调节电压加偏压，且经配置以在所述第二负载晶体管的所述源极处以及在所述多个负载电阻器的各个负载电阻器之后产生多个负载阈值电压；及
控制电路，其经配置以至少部分基于所述多个负载阈值电压中的各个负载阈值电压与所述多个电流电路中的一或多个电流电路的所述输出节点处的电压的比较而选择性地激活所述多个电流电路中的一或多者。
16.根据权利要求15所述的设备，其中所述多个电流电路的每一电流电路包括晶体管，所述晶体管经配置以接收启用信号以激活所述电流电路，且所述控制电路经配置以提供所述启用信号。
17.根据权利要求16所述的设备，
其中所述负载检测电路经配置以检测所述输出节点处的所述电压的降低且提供指示所述降低的负载检测信号。
18.根据权利要求17所述的设备，
其中所述负载检测电路经配置以确定所述输出节点处的所述电压是否小于所述多个负载阈值电压中的一或多者。
19.根据权利要求16所述的设备，其中
所述控制电路经配置以提供第一启用信号以选择性地激活所述多个电流电路的第一集合；且
所述控制电路进一步经配置以提供第二启用信号以选择性地激活所述多个电流电路的第二集合。
20.根据权利要求19所述的设备，其中所述控制电路进一步经配置以：响应于所述负载检测电路确定所述输出节点处的所述电压小于第一负载阈值电压而提供所述第一启用信号；及响应于所述负载检测电路确定所述输出节点处的所述电压小于第二负载阈值电压而提供所述第二启用信号。
CN201780019256.9A 2016-03-31 2017-03-14 用于源极跟随器电压调节器的负载电流控制电路的设备及方法 Active CN109155144B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/087,271 US10250139B2 (en) 2016-03-31 2016-03-31 Apparatuses and methods for a load current control circuit for a source follower voltage regulator
US15/087,271 2016-03-31
PCT/US2017/022245 WO2017172346A1 (en) 2016-03-31 2017-03-14 Apparatuses and methods for a load current control circuit for a source follower voltage regulator

Publications (2)

Publication Number Publication Date
CN109155144A CN109155144A (zh) 2019-01-04
CN109155144B true CN109155144B (zh) 2022-08-12

Family

ID=59959827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780019256.9A Active CN109155144B (zh) 2016-03-31 2017-03-14 用于源极跟随器电压调节器的负载电流控制电路的设备及方法

Country Status (6)

Country Link
US (2) US10250139B2 (zh)
EP (1) EP3437100A4 (zh)
KR (1) KR102234238B1 (zh)
CN (1) CN109155144B (zh)
TW (1) TWI629685B (zh)
WO (1) WO2017172346A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10250139B2 (en) 2016-03-31 2019-04-02 Micron Technology, Inc. Apparatuses and methods for a load current control circuit for a source follower voltage regulator
US10673385B2 (en) * 2017-11-08 2020-06-02 Mediatek Inc. Supply modulator, modulated power supply circuit, and associated control method
US10606293B2 (en) * 2018-05-11 2020-03-31 Macom Technology Solutions Holdings, Inc. On-chip voltage regulator providing extended range of voltage supplies
US10878934B2 (en) 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and electronic device
TWI753548B (zh) 2020-08-26 2022-01-21 華邦電子股份有限公司 低壓差穩壓器
US20220113751A1 (en) * 2021-12-23 2022-04-14 James Keith Hodgson Digital voltage regulator current sensing and regulation
CN114442729B (zh) * 2022-01-17 2024-02-13 杭州深谙微电子科技有限公司 一种抑制过冲的分布式线性稳压器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032755A1 (en) * 2005-09-09 2007-03-22 Semiconductor Components Industries, L.L.C. Method of forming a current sense circuit and structure therefor
CN103390379A (zh) * 2012-05-11 2013-11-13 意法半导体研发(深圳)有限公司 用于功率驱动器电路应用的电流斜率控制方法和装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
US5336986A (en) 1992-02-07 1994-08-09 Crosspoint Solutions, Inc. Voltage regulator for field programmable gate arrays
US6188211B1 (en) 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
JP3526245B2 (ja) 1999-07-30 2004-05-10 ローム株式会社 負荷駆動回路
EP1298800A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics Limited Ramp generator
US7030682B2 (en) * 2002-09-11 2006-04-18 Mitsubishi Denki Kabushiki Kaisha Voltage detection circuit and internal voltage generating circuit comprising it
KR100543659B1 (ko) * 2003-06-20 2006-01-20 주식회사 하이닉스반도체 내부전압 생성용 액티브 드라이버
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路
EP1653315A1 (en) * 2004-10-28 2006-05-03 STMicroelectronics S.r.l. An improved voltage down converter
US7136003B1 (en) * 2004-11-02 2006-11-14 Skyworks Solutions, Inc. Clockless pulse shaping circuit for controlling a power amplified output
JP2006186853A (ja) * 2004-12-28 2006-07-13 Casio Comput Co Ltd 読取駆動回路及びその駆動制御方法並びに画像読取装置
ITMI20051027A1 (it) * 2005-06-01 2006-12-02 St Microelectronics Srl Architettura per implementare una capacita' integrata
JP4255082B2 (ja) * 2005-06-27 2009-04-15 富士通マイクロエレクトロニクス株式会社 電圧供給回路および半導体メモリ
US7248531B2 (en) * 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
US7498751B2 (en) * 2006-06-15 2009-03-03 Himax Technologies Limited High efficiency and low cost cold cathode fluorescent lamp driving apparatus for LCD backlight
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US8212400B2 (en) * 2008-06-04 2012-07-03 Texas Instruments Incorporated Multi-rail power-supply system
CN103531227B (zh) * 2009-02-20 2016-12-07 约翰·林奇 具有电流控制器和降低的功率需求的存储器装置及方法
US20120200272A1 (en) * 2011-02-07 2012-08-09 Intersil Americas Inc. Shunt regulator for high voltage output using indirect output voltage sensing
JP2012168899A (ja) * 2011-02-16 2012-09-06 Seiko Instruments Inc ボルテージレギュレータ
US8779853B2 (en) 2011-07-27 2014-07-15 Intel IP Corporation Amplifier with multiple zero-pole pairs
US9170592B2 (en) 2012-09-05 2015-10-27 Atmel Corporation Fully integrated voltage regulator using open loop digital control for optimum power stepping and slew rate
US9348347B2 (en) 2013-04-18 2016-05-24 Linear Technology Corporation Voltage generator with current source compensated for an error current operable over a wide voltage range
US10250139B2 (en) 2016-03-31 2019-04-02 Micron Technology, Inc. Apparatuses and methods for a load current control circuit for a source follower voltage regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032755A1 (en) * 2005-09-09 2007-03-22 Semiconductor Components Industries, L.L.C. Method of forming a current sense circuit and structure therefor
CN103390379A (zh) * 2012-05-11 2013-11-13 意法半导体研发(深圳)有限公司 用于功率驱动器电路应用的电流斜率控制方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A source-follower with bias current regulator for enhanced linearity;Sung-Woo Yoon;《2015 International SoC Design Conference (ISOCC)》;20160211;243-244 *

Also Published As

Publication number Publication date
KR20180120807A (ko) 2018-11-06
EP3437100A4 (en) 2020-02-26
WO2017172346A1 (en) 2017-10-05
US10250139B2 (en) 2019-04-02
TW201740387A (zh) 2017-11-16
EP3437100A1 (en) 2019-02-06
US20190190384A1 (en) 2019-06-20
CN109155144A (zh) 2019-01-04
TWI629685B (zh) 2018-07-11
KR102234238B1 (ko) 2021-04-02
US20170288542A1 (en) 2017-10-05
US10658929B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
CN109155144B (zh) 用于源极跟随器电压调节器的负载电流控制电路的设备及方法
US7459930B2 (en) Digital calibration circuits, devices and systems including same, and methods of operation
US8033720B2 (en) Temperature sensing circuit and semiconductor memory device using the same
JP6225293B2 (ja) 高速フラッシュメモリシステム用のビット線レギュレータ
US8559249B1 (en) Memory with redundant sense amplifier
US10297317B2 (en) Non-volatile semiconductor memory device including clamp circuit with control transistor and amplifier circuit
US9740220B2 (en) Device having internal voltage generating circuit
US7633822B2 (en) Circuit and method for controlling sense amplifier of a semiconductor memory apparatus
US10297292B2 (en) Sense structure based on multiple sense amplifiers with local regulation of a biasing voltage
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
US20130229877A1 (en) Memory with bit line current injection
US9224434B2 (en) Voltage generating circuit
US20110210794A1 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US20120218019A1 (en) Internal voltage generating circuit and testing method of integrated circuit using the same
US10162377B2 (en) Apparatuses and methods for providing reference voltages
US20130223158A1 (en) Memory with bit line capacitive loading
CN116027843A (zh) 电压调节器电路和相应的存储器器件
US9564181B2 (en) Memory device comprising double cascode sense amplifiers
US10832765B2 (en) Variation tolerant read assist circuit for SRAM
KR100245555B1 (ko) 반도체 메모리 장치 및 그것의 내부 전원 전압 공급 회로
WO2016029341A1 (en) Apparatuses and methods for voltage buffering
JP2022051277A (ja) メモリシステムおよび制御方法
KR20140081350A (ko) 전원 구동 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant