TW201725840A - 電荷泵單元及電荷泵電路 - Google Patents

電荷泵單元及電荷泵電路 Download PDF

Info

Publication number
TW201725840A
TW201725840A TW105104390A TW105104390A TW201725840A TW 201725840 A TW201725840 A TW 201725840A TW 105104390 A TW105104390 A TW 105104390A TW 105104390 A TW105104390 A TW 105104390A TW 201725840 A TW201725840 A TW 201725840A
Authority
TW
Taiwan
Prior art keywords
coupled
clock signal
output
mos transistor
input
Prior art date
Application number
TW105104390A
Other languages
English (en)
Other versions
TWI574498B (zh
Inventor
楊政德
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI574498B publication Critical patent/TWI574498B/zh
Publication of TW201725840A publication Critical patent/TW201725840A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0457—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply dynamic encryption, e.g. stream encryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0861—Network architectures or network communication protocols for network security for authentication of entities using biometrical features, e.g. fingerprint, retina-scan
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • H04L9/3231—Biological data, e.g. fingerprint, voice or retina
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Nonlinear Science (AREA)
  • Biomedical Technology (AREA)
  • Computing Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Bioethics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Image Input (AREA)
  • Collating Specific Patterns (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

電荷泵單元包含第一N型金氧半電晶體、第一P型金氧半電晶體、第二N型金氧半電晶體及第二P型金氧半電晶體。第一N型金氧半電晶體及第一P型金氧半電晶體相串接，並由第一時脈訊號控制。第二N型金氧半電晶體及第二P型金氧半電晶體相串接，並由第二時脈訊號控制。第一N型金氧半電晶體接收第一輸入電壓，而第二N型金氧半電晶體接收第二輸入電壓。第一時脈訊號及第二時脈訊號於相異時點變換電位。第一時脈訊號之正緣領先第二時脈之對應負緣。

Description

電荷泵單元及電荷泵電路
本發明係有關於一種電荷泵電路，特別係一種能夠減少反向電流的電荷泵電路。
考慮到低耗能電子裝置的需求，積體電路的電力規劃常被重新設計成能夠在低電壓的環境中運作以減少電能損耗。舉例來說，原先使用5伏特電壓的積體電路現已大多改為使用3.3伏特或甚至2伏特的低電壓。雖然使用低電壓能夠降低電能損耗，但是在某些情況下，電路仍需要有較高的電壓才能運作。舉例來說，快閃記憶體即可能會需要較高的電壓來進行寫入及清除操作。較高的電壓一般是由電荷泵電路來產生。
先前技術之電荷泵電路常可利用互補的時脈訊號來控制。然而，時脈訊號實際上並非完美的方波，因此在時脈訊號的電位變換期間，電荷泵電路中的開關可能會不預期地導通或截止。在此情況下，即可能產生反向電流，進而增加電路的電能耗損。因此，如何降低電荷泵電路的反向電流即成為有待解決的問題。
本發明之一實施例提供一種電荷泵單元。電荷泵單元包含第一電容、第二電容、第一N型金氧半電晶體、第一P型金氧半電晶體、第二N型金氧半電晶體及第二P型金氧半電晶體。第一電容具有第一端及第二端，第一電容之第一端接收第一時脈訊號。第二電容具有第一端及第二端，第二電容之第一端接收第二時脈訊號。
第一N型金氧半電晶體具有第一端、第二端及控制端，第一N型金氧半電晶體之第一端接收第一輸入電壓，第一N型金氧半電晶體之第二端耦接於第一電容之第二端，而第一N型金氧半電晶體之控制端耦接於第二電容之第二端。第一P型金氧半電晶體具有第一端、第二端及控制端，第一P型金氧半電晶體之第一端耦接於第一N型金氧半電晶體之第二端，第一P型金氧半電晶體之第二端輸出第一電壓，而第一P型金氧半電晶體之控制端耦接於第一N型金氧半電晶體之控制端。
第二N型金氧半電晶體具有第一端、第二端及控制端，第二N型金氧半電晶體之第一端接收第二輸入電壓，第二N型金氧半電晶體之第二端耦接於第二電容之第二端，而第二N型金氧半電晶體之控制端耦接於第一電容之第二端。第二P型金氧半電晶體具有第一端、第二端及控制端，第二P型金氧半電晶體之第一端耦接於第二N型金氧半電晶體之第二端，第二P型金氧半電晶體之第二端輸出第二電壓，而第二P型金氧半電晶體之控制端耦接於第二N型金氧半電晶體之控制端。
第一時脈訊號及第二時脈訊號於相異時點變換電位。第一時脈訊號之正緣會領先第二時脈之對應負緣。
本發明之另一實施例提供一種電荷泵電路，電荷泵電路包含第一電荷泵單元及第二電荷泵單元。
第一電荷泵單元包含第一電容、第二電容、第一N型金氧半電晶體、第一P型金氧半電晶體、第二N型金氧半電晶體及第二P型金氧半電晶體。第一電容具有第一端及第二端，第一電容之第一端接收第一時脈訊號。第二電容具有第一端及第二端，第二電容之第一端接收第二時脈訊號。
第一N型金氧半電晶體具有第一端、第二端及控制端，第一N型金氧半電晶體之第一端接收第一輸入電壓，第一N型金氧半電晶體之第二端耦接於第一電容之第二端，而第一N型金氧半電晶體之控制端耦接於第二電容之第二端。第一P型金氧半電晶體具有第一端、第二端及控制端，第一P型金氧半電晶體之第一端耦接於第一N型金氧半電晶體之第二端，第一P型金氧半電晶體之第二端輸出第一電壓，而第一P型金氧半電晶體之控制端耦接於第一N型金氧半電晶體之控制端。
第二N型金氧半電晶體具有第一端、第二端及控制端，第二N型金氧半電晶體之第一端接收第二輸入電壓，第二N型金氧半電晶體之第二端耦接於第二電容之第二端，而第二N型金氧半電晶體之控制端耦接於第一電容之第二端。第二P型金氧半電晶體具有第一端、第二端及控制端，第二P型金氧半電晶體之第一端耦接於第二N型金氧半電晶體之第二端，第二P型金氧半電晶體之第二端輸出第二電壓，而第二P型金氧半電晶體之控制端耦接於第二N型金氧半電晶體之控制端。
第二電荷泵單元包含第三電容、第四電容、第三N型金氧半電晶體、第三P型金氧半電晶體、第四N型金氧半電晶體及第四P型金氧半電晶體。第三電容具有第一端及第二端，第三電容之第一端接收第三時脈訊號。第四電容具有第一端及第二端，第四電容之第一端接收第四時脈訊號。
第三N型金氧半電晶體具有第一端、第二端及控制端，第三N型金氧半電晶體之第一端耦接於第一P型金氧半電晶體之第二端，第三N型金氧半電晶體第二端耦接於第三電容之第二端，而第三N型金氧半電晶體之控制端耦接於第四電容之第二端。第三P型金氧半電晶體具有第一端、第二端及控制端，第三P型金氧半電晶體之第一端耦接於第三N型金氧半電晶體之第二端，而第三P型金氧半電晶體之控制端耦接於第三N型金氧半電晶體之控制端。
第四N型金氧半電晶體具有第一端、第二端及控制端，第四N型金氧半電晶體之第一端耦接於第二P型金氧半電晶體之第二端，第四N型金氧半電晶體之第二端耦接於第四電容之第二端，而第四N型金氧半電晶體之控制端耦接於第三電容之第二端。第四P型金氧半電晶體具有第一端、第二端及控制端，第四P型金氧半電晶體之第一端耦接於第四N型金氧半電晶體之第二端，而第四P型金氧半電晶體之控制端耦接於第四N型金氧半電晶體之控制端。
第一時脈訊號、第二時脈訊號、第三時脈訊號及第四時脈訊號會於相異時點變換電位。第二時脈訊號之負緣會落後第一時脈訊號之對應正緣並領先第四時脈訊號之對應正緣，且第四時脈訊號之對應正緣會領先第三時脈訊號之對應負緣。
第1圖為本發明一實施例之電荷泵單元10的示意圖。電荷泵單元10包含第一電容C1、第二電容C2、第一N型金氧半電晶體(N-type metal oxide semiconductor，NMOS)N1、第一P型金氧半電晶體(P-type metal oxide semiconductor，PMOS)P1、第二N型金氧半電晶體N2及第二P型金氧半電晶體P2。
第一電容C1具有第一端及第二端NA1，第一電容C1之第一端可接收第一時脈訊號CLKA1。第二電容C2具有第一端及第二端NB1，第二電容C2之第一端可接收第二時脈訊號CLKB1。在本發明的部分實施例中，第一電容C1可由金氧半電晶體構成。舉例來說，第一電容C1的第一端可為金氧半電晶體的源極、汲極及基極，而第一電容C1的第二端NA1可為金氧半電晶體的閘極。相似地，第二電容C2亦可由金氧半電晶體構成。
第一N型金氧半電晶體N1具有第一端、第二端及控制端。第一N型金氧半電晶體N1之第一端可接收第一輸入電壓VI1，第一N型金氧半電晶體N1之第二端耦接於第一電容C1之第二端NA1，而第一N型金氧半電晶體N1之控制端耦接於第二電容C2之第二端NB1。第一P型金氧半電晶體P1具有第一端、第二端及控制端，第一P型金氧半電晶體P1之第一端耦接於第一N型金氧半電晶體N1之第二端，第一P型金氧半電晶體P1之第二端可輸出第一電壓VO1，而第一P型金氧半電晶體P1之控制端耦接於第一N型金氧半電晶體N1之控制端。
第二N型金氧半電晶體N2具有第一端、第二端及控制端，第二N型金氧半電晶體N2之第一端可接收第二輸入電壓VI2，第二N型金氧半電晶體N2之第二端耦接於第二電容C2之第二端NB1，而第二N型金氧半電晶體N2之控制端耦接於第一電容C1之第二端NA1。第二P型金氧半電晶體P2具有第一端、第二端及控制端，第二P型金氧半電晶體P2之第一端耦接於第二N型金氧半電晶體N2之第二端，第二P型金氧半電晶體P2之第二端可輸出第二電壓VO2，而第二P型金氧半電晶體P2之控制端耦接於第二N型金氧半電晶體N2之控制端。第一輸入電壓VI1及第二輸入電壓VI2可實質上等於高電壓VDD。
為避免電荷泵單元10產生反向電流，可透過第一時脈訊號CLKA1及第二時脈訊號CLKB1依預定次序導通各個N型金氧半電晶體及P型金氧半電晶體。第2圖為本發明一實施例之電荷泵單元10的操作時序圖。
在第2圖中，第一時脈訊號CLKA1及第二時脈訊號CLKB1會在相異時點變換電位。此外，第一時脈訊號CLKA1之正緣REA1會領先第二時脈CLKB1之對應負緣FEB1。在第一時脈訊號CLKA1之正緣REA1之前的第一時段T1中，第一時脈訊號CLKA1會處於低電壓GND，而第二時脈訊號CLKB1會處於高電壓VDD。在此情況下，第二電容C2之第二端NB1的電壓會因為先前的操作而保持在第二輸入電壓VI2與高電壓VDD之和，即VI2+VDD。因此第一N型金氧半電晶體N1會被導通，而第一P型金氧半電晶體P1會被截止。而第一電容C1之第二端NA1的電壓會保持與第一輸入電壓VI1相同，使得第二N型金氧半電晶體N2會被截止，而第二P型金氧半電晶體P2會被導通。在第一時段T1中，第二P型金氧半電晶體P2輸出的第二輸出電壓VO2約為VI2+VDD。
在第一時脈訊號CLKA1之正緣REA1與第二時脈訊號CLKB1之負緣FEB1之間的第二時段T2中，第一時脈訊號CLKA1處於高電壓VDD，且第二時脈訊號CLKB1處於高電壓VDD。第一電容C1之第二端NA1的電壓會迅速地被耦合至第一輸入電壓VI1與高電壓VDD之和，亦即VI1+VDD。由於第二電容C2之第二端NB1的電壓仍保持在VI2+VDD，第一N型金氧半電晶體N1及第二N型金氧半電晶體N2都會被導通。第一P型金氧半電晶體P1及第二P型金氧半電晶體P2都會被截止。因此，電荷泵單元10即可避免先前技術中，第二時脈訊號CLKB1變為低電壓GND之後第一時脈訊號CLKA1才變為高電壓VDD時所產生的反向電流。此外，雖然第一電容C1可能會經由第一N型金氧半電晶體N1放電而導致壓降，然而這個壓降並不會對電荷泵單元10造成顯著的影響，這是因為第二時段T2相當短暫，且此時第一P型金氧半電晶體P1會被截止，因此第一電容C1之第二端NA1的電壓也不會直接影響到輸出電壓。
在第二時脈訊號CLKB1之負緣FEB1之後的第三時段T3中，第一時脈訊號CLKA1為高電壓VDD，而第二時脈訊號CLKB1為低電壓GND。第二電容C2之第二端NB1的電壓會被耦合至第二輸入電壓VI2，而第一電容C1之第二端NA1的電壓會保持在VI1+VDD。因此第一N型金氧半電晶體N1會被截止，而第一P型金氧半電晶體P1會被導通。如此一來，自第一P型金氧半電晶體P1之第二端所輸出的第一輸出電壓VO1即約為VI1+VDD。此外，第二N型金氧半電晶體N2會被導通，而第二P型金氧半電晶體P2會被截止，因此第二電容C2之第二端NB1的電壓會保持與第二輸入電壓VI2相同。
相似地，第二P型金氧半電晶體P2也可用來輸出大於第二輸入電壓VI2的第二輸出電壓VO2。在此情況下，為避免反向電流，第二時脈訊號CLKB1之正緣REB1會領先第一時脈訊號CLKA1的對應負緣FEA1。
在第二時脈訊號CLKB1之正緣REB1與第一時脈訊號CLKA1之負緣FEA1之間的第四時段T4中，第一時脈訊號CLKA1會處於高電壓VDD，而第二時脈訊號CLKB1會處於高電壓VDD。在此情況下，第二電容C2之第二端NB1的電壓會被迅速地耦合至VI2+VDD。由於前面所述第三時段T3的操作，第一電容C1之第二端NA1的電壓仍會保持在VI1+VDD，第一N型金氧半電晶體N1及第二N型金氧半電晶體N2都會被導通。此外，第一P型金氧半電晶體P1及第二P型金氧半電晶體P2都會被截止。因此，電荷泵單元10即可避免先前技術中，第一時脈訊號CLKA1變為低電壓GND之後第二時脈訊號CLKB1才變為高電壓VDD時所產生的反向電流。
在第一時脈訊號CLKA1之負緣FEA1之後的第五時段T5中，第一時脈訊號CLKA1為低電壓GND，而第二時脈訊號CLKB1為高電壓VDD。因此，第一電容C1之第二端NA1的電壓會被耦合至第一輸入電壓VI1，而第二電容C2之第二端NB1的電壓會保持在VI2+VDD。此時，第二N型金氧半電晶體N2會被截止，而第二P型金氧半電晶體P2會被導通。如此一來，自第二P型金氧半電晶體P2之第二端所輸出的第二輸出電壓VO2即約為VI2+VDD。此外，第一N型金氧半電晶體N1會被導通，而第一P型金氧半電晶體P1會被截止，因此第一電容C1之第二端NA1的電壓會保持與第一輸入電壓VI1相同。
因此，電荷泵單元10可產生較輸入電壓還高的輸出電壓，並且可以減少反向電流的產生。
第3圖為本發明一實施例之時脈訊號產生器12的示意圖。時脈訊號產生器12可根據參考時脈訊號CLK0產生第一時脈訊號CLKA1及第二時脈訊號CLKB1。時脈訊號產生器12包含第一反相器INV1、第一反及閘(NAND Gate)G1、第一延遲電路D1、第二反及閘G2及第二延遲電路D2。
第一反相器INV1具有輸入端及輸出端，第一反相器INV1之輸入端可接收參考時脈訊號CLK0。第一反及閘G1具有第一輸入端、第二輸入端及輸出端，第一反及閘G1之第一輸入端可接收參考時脈訊號CLK0。第一延遲電路D1具有輸入端及輸出端，第一延遲電路D1之輸入端耦接於第一反及閘G1之輸出端，而第一延遲電路D1之輸出端可輸出第一時脈訊號CLKA1。第二反及閘G2具有第一輸入端、第二輸入端及輸出端，第二反及閘G2之第一輸入端耦接於第一反相器INV1之輸出端，第二反及閘G2之第二輸入端耦接於第一延遲電路D1之輸出端。第二延遲電路D2具有輸入端及輸出端，第二延遲電路D2之輸入端耦接於第二反及閘G2之輸出端，而第二延遲電路D2之輸出端耦接於第一反及閘G1之第二輸入端並可輸出第二時脈訊號CLKB1。
在本發明的部分實施例中，第一延遲電路D1及第二延遲電路D2可延遲其輸入訊號以輸出其輸出訊號。在第3圖的實施例中，延遲輸入訊號的功能可透過串接反相器的方式來完成。在第3圖中，第一延遲電路D1可包含第二反相器INV2及第三反相器INV3。第二反相器INV2具有輸入端及輸出端，第二反相器INV2之輸入端耦接於第一延遲電路D1之輸入端。第三反相器INV3具有輸入端及輸出端，第三反相器INV3之輸入端耦接於第二反相器INV2之輸出端，而第三反相器INV3之輸出端耦接於第一延遲電路D1之輸出端。
相似地，第二延遲電路D2可包含第四反相器INV4及第五反相器INV5。第四反相器INV4具有輸入端及輸出端，第四反相器INV4之輸入端耦接於第二延遲電路D2之輸入端。第五反相器INV5具有輸入端及輸出端，第五反相器INV5之輸入端耦接於第四反相器INV4之輸出端，而第五反相器INV5之輸出端耦接於第二延遲電路D2之輸出端。
在本發明的部分實施例中，複數個電荷泵單元可加以組合以產生更高的輸出電壓。第4圖為本發明一實施例之電荷泵電路200的示意圖。電荷泵電路200包含第一電荷泵單元10及第二電荷泵單元20。
第二電荷泵單元20與第一電荷泵單元10的架構相似。第二電荷泵單元20包含第三電容C3、第四電容C4、第三N型金氧半電晶體N3、第三P型金氧半電晶體P3、第四N型金氧半電晶體N4及第四P型金氧半電晶體P4。
第三電容C3具有第一端及第二端NA2，第三電容C3之第一端可接收第三時脈訊號CLKA2。第四電容C4具有第一端及第二端NB2，第四電容C4之第一端可接收第四時脈訊號CLKB2。
第三N型金氧半電晶體N3具有第一端、第二端及控制端。第三N型金氧半電晶體N3之第一端耦接於第一P型金氧半電晶體P1之第二端，第三N型金氧半電晶體N3之第二端耦接於第三電容C3之第二端NA2，而第三N型金氧半電晶體N3之控制端耦接於第四電容C4之第二端NB2。第三P型金氧半電晶體P3具有第一端、第二端及控制端，第三P型金氧半電晶體P3之第一端耦接於第三N型金氧半電晶體N3之第二端，而第三P型金氧半電晶體P3之控制端耦接於第三N型金氧半電晶體N3之控制端。
第四N型金氧半電晶體N4具有第一端、第二端及控制端，第四N型金氧半電晶體N4之第一端耦接於第二P型金氧半電晶體P2之第二端，第四N型金氧半電晶體N4之第二端耦接於第四電容C4之第二端NB2，而第四N型金氧半電晶體N4之控制端耦接於第三電容C3之第二端NA2。第四P型金氧半電晶體P4具有第一端、第二端及控制端，第四P型金氧半電晶體P4之第一端耦接於第四N型金氧半電晶體N4之第二端，而第四P型金氧半電晶體P4之控制端耦接於第四N型金氧半電晶體N4之控制端。
第5圖為本發明一實施例之電荷泵電路200的操作時序圖。
在第5圖中，第一時脈訊號CLKA1、第二時脈訊號CLKB1、第三時脈訊號CLKA2及第四時脈訊號CLKB2會於相異的時點變換電位。
在第5圖的第一時段T1中，第一電容C1之第二端NA1可透過第一N型金氧半電晶體N1被充電至第一輸入電壓VI1，第三電容C3之第二端NA2會經由第三P型金氧半電晶體P3輸出較高的電壓VI1+2VDD，而第二電容C2之第二端NB1則會經由第二P型金氧半電晶體P2及第四N型金氧半電晶體N4將第四電容C4之第二端NB2充電至VI2+VDD。此外，在第5圖的第五時段T5中，第二電容C2之第二端NB1可經由第二N型金氧半電晶體N2被充電至第二輸入電壓VI2，第四電容C4之第二端NB2會經由第四P型金氧半電晶體P4輸出較高的電壓VI2+2VDD，而第一電容C1之第二端NA1則會經由第一P型金氧半電晶體P1及第三N型金氧半電晶體N3將第三電容C3之第二端NA2充電至VI1+VDD。
然而，為避免電荷泵電路200產生反向電流，時脈訊號CLKA1、CLKB1、CLKA2及CLKB2會在相異的時點變換電位。換言之，第二時脈訊號CLKB1之負緣FEB1會落後第一時脈訊號CLKA1之對應正緣REA1並領先第四時脈訊號CLKB2之對應正緣REB2。而第四時脈訊號CLKB2之對應正緣REB2會領先第三時脈訊號CLKA2之對應負緣FEA2。因此，在第一時段T1及第五時段T5之間還可包含第二時段T2、第三時段T3及第四時段T4。
在第5圖中，於第一時脈訊號CLKA1之正緣REA1前的第一時段T1中，第一時脈訊號CLKA1為低電壓GND，第二時脈訊號CLKB1為高電壓VDD，第三時脈訊號CLKA2為高電壓VDD，而第四時脈訊號CLKB2為低電壓GND。在此情況下，第二電容C2之第二端NB1的電壓會保持在VI2+VDD，而第三電容C3之第二端NA2的電壓則會因為先前的操作而保持在VI1+2VDD。因此第一N型金氧半電晶體N1會被導通，而第一P型金氧半電晶體P1會被截止。此時，第一電容C1之第二端NA1的電壓會保持與第一輸入電壓VI1相同，使得第二N型金氧半電晶體N2被截止，而第二P型金氧半電晶體P2被導通。此外，第三N型金氧半電晶體N3及第四P型金氧半電晶體P4會被截止。第四N型金氧半電晶體N4及第三P型金氧半電晶體P3會被導通。如此一來，第四電容C4之第二端NB2的電壓會與第二電容C2之第二端NB1的電壓相同，亦即為第二輸入電壓VI2與高電壓VDD之和，VI2+VDD。再者，第三P型金氧半電晶體P3輸出的電壓即為第三電容C3之第二端NA2的電壓，亦即VI1+2VDD。
在第一時脈訊號CLKA1之正緣REA1及第二時脈訊號CLKB1之負緣FEB1之間的第二時段T2中，第一時脈訊號CLKA1為高電壓VDD，第二時脈訊號CLKB1為高電壓VDD，第三時脈訊號CLKA2為高電壓VDD，而第四時脈訊號CLKB2為低電壓GND。第三N型金氧半電晶體N3及第四P型金氧半電晶體P4仍會被截止。第四N型金氧半電晶體N4及第三N型金氧半電晶體N3仍被導通。第一電容C1之第二端NA1的電壓會被迅速地耦合至VI1+VDD。由於第二電容C2之第二端NB1的電壓會保持在約為VI2+VDD，因此第一N型金氧半電晶體N1及第二N型金氧半電晶體N2都會被導通。此外，第一P型金氧半電晶體P1及第二P型金氧半電晶體P2都會被截止。因此在第四電容C4及第二電容C2之間不會產生反向電流，而在第一電容C1及第三電容C3之間也不會產生反向電流。雖然第一電容C1可能會經由第一N型金氧半電晶體N1放電，然而其所產生的壓降相當小，因此不會對電荷泵電路200產生顯著的影響。這是因為第二時段T2相當短暫，且此時第一P型金氧半電晶體P1會被截止，因此第一電容C1之第二端NA1的電壓也不會直接影響到輸出電壓。再者，這個壓降只會發生在第一電荷泵單元10，在後續的電荷泵單元中，類似的壓降則可透過時脈訊號來防止。
在第二時脈訊號CLKA1之負緣FEB1及第四時脈訊號CLKB2之正緣REB2之間的第三時段T3中，第一時脈訊號CLKA1為高電壓VDD，第二時脈訊號CLKB1為低電壓GND，第三時脈訊號CLKA2為高電壓VDD，而第四時脈訊號CLKB2為低電壓GND。因此，第二電容C2之第二端NB1的電壓會被耦合至第二輸入電壓VI2，而第一電容C1之第二端NA1的電壓則會保持在VI1+VDD。第一N型金氧半電晶體N1會被截止，而第一P型金氧半電晶體P1會被導通。在此情況下，第一P型金氧半電晶體P1的第二端將第一電容C1之第二端NA1的電壓輸出，亦即VI1+VDD。此外，雖然根據先前的操作，第四電容之第二端NB2的電壓會大於第二電容C2之第二端NB1的電壓，然而因為第二P型金氧半電晶體P2仍被截止，因此不會有反向電壓產生。
在第四時脈訊號CLKB2之正緣REB2及第三時脈訊號CLKA2之負緣FEA2之間的第四時段T4中，第一時脈訊號CLKA1為高電壓VDD，第二時脈訊號CLKB1為低電壓GND，第三時脈訊號CLKA2為高電壓VDD，而第四時脈訊號CLKB2為高電壓VDD。第四電容C4之第二端NB2的電壓會被迅速地耦合至VI2+2VDD。由於第三電容C3之第二端NA2的電壓會保持在VI1+2VDD，因此第三N型金氧半電晶體N3及第四N型金氧半電晶體N4會被導通。第三P型金氧半電晶體P3及第四P型金氧半電晶體P4會被截止。雖然第三電容C3之第二端NA3可能會經由第一P型金氧半電晶體P1及第三N型金氧半電晶體N3放電，但因為第三P型金氧半電晶體P3會被截止，因此第三電容C3之第二端NA2的電壓不會被輸出。此外，第三電容C3之第二端NA2的電壓在下一個時段中，即第五時段T5中，本來就會被調整至VI1+VDD，所以此時第三電容C3的壓降可以忽略。同時，由於第二P型金氧半電晶體P2仍被截止，因此在第二電容C2及第四電容C4之間不會產生反向電流。
在第三時脈訊號CLKA2之負緣FEA2後的第五時段T5中，第一時脈訊號CLKA1為高電壓VDD，第二時脈訊號CLKB1為低電壓GND，第三時脈訊號CLKA2為低電壓GND，而第四時脈訊號CLKB2為高電壓VDD。此時第三電容C3之第二端NA2的電壓會被耦合至約為VI1+VDD，而第四電容C4之第二端NB2的電壓會保持在VI2+2VDD。第三N型金氧半電晶體N3會被導通，而第三P型金氧半電晶體P3會被截止。導通的第三N型金氧半電晶體N3和導通的第一P型金氧半電晶體P1可以進一步將第三電容C3之第二端NA2的電壓維持在第一電容C1之第二端NA1的電壓，亦即VI1+VDD。此外，第四P型金氧半電晶體P4會被導通，而第四N型金氧半電晶體N4會被截止。因此，第四P型金氧半電晶體P4之第二端可輸出較第二輸入電壓VI2還要更高的電壓，亦即VI2+VDD。
在本發明的部分實施例中，時脈訊號CLKA1、CLKB1、CLKA2及CLKB2的週期可為10至20毫微秒(ns)，而介於各時脈訊號之正緣及負緣之間的時段T2、T3及T4則可小於1毫微秒但大於將電晶體導通所需的時間。
根據前述的時脈訊號CLKA1、CLKB1、CLKA2及CLKB2，電荷泵電路200即可輸出較其輸入電壓更高的電壓，並可減少反向電流。因此電荷泵電路200能夠避免不必要的電能損耗。
此外，第二電荷泵單元20亦可透過第三P型金氧半電晶體P3輸出高電壓。在此情況下，為避免產生反向地流，第二電荷泵單元20可使用與上述相似的時序。換言之，在第5圖中，第一時脈訊號CLKA1之負緣FEA1會落後第二時脈訊號CLKB1之對應正緣REB1並領先第三時脈訊號CLKA2之對應正緣REA2。而第三時脈訊號CLKA2之對應正緣REA2會領先第四時脈訊號CLKB2之對應負緣FEB2。因此，電荷泵電路200可以透過第三P型金氧半電晶體P3及第四P型金氧半電晶體P4交替地分別輸出VI1+2VDD及VI2+2VDD。
在部分實施例中，電荷泵電路200還可包含時脈訊號產生器來產生所需的時脈訊號。在第5圖中，第四時脈訊號CLKB2可透過將第一時脈訊號CLKA1延遲第二時段T2及第三時段T3來產生。換言之，透過簡單的延遲元件將第一時脈訊號CLKA1延遲，即可產生第四時脈訊號CLKB2。相似地，在本發明的部分實施例中，透過適當地延遲第二時脈訊號CLKB1即可產生第三時脈訊號CLKA2。然而，若透過簡單的延遲元件來產生所有的時脈訊號，則可能會造成各個時脈訊號的工作週期彼此有所差異，且工作週期的相異程度會隨著時脈訊號的數量增加而增加。
第6圖為本發明一實施例之時脈訊號產生器12及22的示意圖。時脈訊號產生器12可根據參考時脈訊號CLK0產生第一時脈訊號CLKA1及第二時脈訊號CLKB1，而時脈訊號產生器22則可根據第一時脈訊號CLKA1及第二時脈訊號CLKB1產生第三時脈訊號CLKA2及第四時脈訊號CLKB2。時脈訊號產生器22包含第三反及閘G3、第三延遲電路D3、第四反及閘G4及第四延遲電路D4。透過時脈訊號產生器12及22，即可避免各時脈訊號的工作週期產生差異。
第三反及閘G3具有第一輸入端、第二輸入端及輸出端，第三反及閘G3之第一輸入端耦接於第一延遲電路D1之輸出端。第三延遲電路D3具有輸入端及輸出端，第三延遲電路D3之輸入端耦接於第三反及閘G3之輸出端，而第三延遲電路D3之輸出端可輸出第四時脈訊號CLKB2。
第四反及閘G4具有第一輸入端、第二輸入端及輸出端，第四反及閘G4之第一輸入端耦接於第二延遲電路D2之輸出端，第四反及閘G4之第二輸入端耦接於第三延遲電路D3之輸出端。第四延遲電路D4具有輸入端及輸出端，第四延遲電路D4之輸入端耦接於第四反及閘G4之輸出端，而第四延遲電路D4之輸出端耦接於第三反及閘G3之第二輸入端並可輸出第三時脈訊號CLKA2。
在本發明的部分實施例中，電荷泵電路200可包含更多的電荷泵單元以將電荷泵電路的輸出電壓抬升至更高的電壓。第7圖為本發明一實施例之電荷泵電路300的示意圖。電荷泵電路300可包含第一電荷泵單元10、第二電荷泵單元20及第三電荷泵單元30。
第三電荷泵單元30與第一電荷泵單元10的架構相似。第三電荷泵單元30包含第五電容C5、第六電容C6、第五N型金氧半電晶體N5、第五P型金氧半電晶體P5、第六N型金氧半電晶體N6及第六P型金氧半電晶體P6。
第五電容C5具有第一端及第二端NA3，第五電容C5之第一端可接收第五時脈訊號CLKA3。第六電容C6具有第一端及第二端NB3，第六電容C6之第一端可接收第六時脈訊號CLKB3。
第五N型金氧半電晶體N5具有第一端、第二端及控制端。第五N型金氧半電晶體N5之第一端耦接於第三P型金氧半電晶體P3之第二端，第五N型金氧半電晶體N5之第二端耦接於第五電容C5之第二端NA3，而第五N型金氧半電晶體N5之控制端耦接於第六電容C6之第二端NB3。第五P型金氧半電晶體P5具有第一端、第二端及控制端，第五P型金氧半電晶體P5之第一端耦接於第五N型金氧半電晶體N5之第二端，而第五P型金氧半電晶體P5之控制端耦接於第五N型金氧半電晶體N5之控制端。
第六N型金氧半電晶體N6具有第一端、第二端及控制端，第六N型金氧半電晶體N6之第一端耦接於第四P型金氧半電晶體P4之第二端，第六N型金氧半電晶體N6之第二端耦接於第六電容C6之第二端NB3，而第六N型金氧半電晶體N6之控制端耦接於第五電容C5之第二端NA3。第六P型金氧半電晶體P6具有第一端、第二端及控制端，第六P型金氧半電晶體P6之第一端耦接於第六N型金氧半電晶體N6之第二端，而第六P型金氧半電晶體P6之控制端耦接於第六N型金氧半電晶體N6之控制端。
第三電荷泵單元30與第二電荷泵單元20可根據相同的原理操作。換言之，第三電荷泵單元30可透過第五N型金氧半電晶體N5及第六N型金氧半電晶體N6接收第二電荷泵單元20輸出的電壓(例如VI1+2VDD及VI2+2VDD)，並可據以輸出更高的電壓(例如VI1+3VDD及VI2+3VDD)。第8圖為本發明一實施例之電荷泵電路300的操作時序圖。
在第8圖中，第一時脈訊號CLKA1、第二時脈訊號CLKB1、第三時脈訊號CLKA2、第四時脈訊號CLKB2、第五時脈訊號CLKA3及第六時脈訊號CLKB3會在相異時點變換電位。
為避免電荷泵電路300產生反向電流，第二時脈訊號CLKB1之負緣FEB1會落後第一時脈訊號CLKA1之對應正緣REA1並領先第四時脈訊號CLKB2之對應正緣REB2。第四時脈訊號CLKB2之正緣REB2會領先第三時脈訊號CLKA2之對應負緣FEA2。此外，第五時脈訊號CLKA3之正緣REA3會落後第三時脈訊號CLKA2之對應負緣FEA2並領先第六時脈訊號CLKB3之對應負緣FEB3。
此外，在第8圖中，第一時脈訊號CLKA1之負緣FEA1會落後第二時脈訊號CLKB1之對應正緣REB1並領先第三時脈訊號CLKA2之對應正緣REA2。第三時脈訊號CLKA2之對應正緣REA2會領先第四時脈訊號CLKB2之對應負緣FEB2。第六時脈訊號CLKB3之正緣REB3會落後第四時脈訊號CLKB2之對應負緣FEB2並領先第五時脈訊號CLKA3之對應負緣FEA3。
如此一來，電荷泵電路300即可交替地分別透過第五P型金氧半電晶體P5及第六P型金氧半電晶體P6輸出電壓VI1+3VDD及VI2+3VDD。此外，根據妥善安排的時脈訊號，電荷泵電路300也可減少產生反向電流。
在第8圖中，第四時脈訊號CLKB2可透過將第一時脈訊號CLKA1延遲第二時段T2及第三時段T3來產生。換言之，透過簡單的延遲元件將第一時脈訊號CLKA1延遲，即可產生第四時脈訊號CLKB2。相似地，透過適當地延遲第二時脈訊號CLKB1即可產生第三時脈訊號CLKA2。此外，在本發明的部分實施例中，透過適當地延遲第一時脈訊號CLKA1、第二時脈訊號CLKB1、第三時脈訊號CLKA2及/或第四時脈訊號CLKB2亦可產生第五時脈訊號CLKA3及第六時脈訊號CLKB3。然而，若透過簡單的延遲元件來產生所有的時脈訊號，則可能會造成各個時脈訊號的工作週期彼此有所差異，且工作週期的相異程度會隨著時脈訊號的數量增加而增加。
第9圖為本發明一實施例之時脈訊號產生器12、22及32的示意圖。時脈訊號產生器12可根據參考時脈訊號CLK0產生第一時脈訊號CLKA1及第二時脈訊號CLKB1，時脈訊號產生器22可根據第一時脈訊號CLKA1及第二時脈訊號CLKB1產生第三時脈訊號CLKA2及第四時脈訊號CLKB2，而時脈訊號產生器32則可根據第三時脈訊號CLKA2及第四時脈訊號CLKB2產生第五時脈訊號CLKA3及第六時脈訊號CLKB3。時脈訊號產生器32及22具有相似的結構。換言之，時脈訊號產生器32可包含第五反及閘G5、第五延遲電路D5、第六反及閘G6及第六延遲電路D6。透過時脈訊號產生器12、22及32，即可避免各時脈訊號的工作週期產生差異。
第五反及閘G5具有第一輸入端、第二輸入端及輸出端，第五反及閘G5之第一輸入端耦接於第三延遲電路D3之輸出端。第五延遲電路D5具有輸入端及輸出端，第五延遲電路D5之輸入端耦接於第五反及閘G5之輸出端，而第五延遲電路D5之輸出端可輸出第五時脈訊號CLKA3。
第六反及閘G6具有第一輸入端、第二輸入端及輸出端，第六反及閘G6之第一輸入端耦接於第四延遲電路D4之輸出端，第六反及閘G6之第二輸入端耦接於第五延遲電路D5之輸出端。第六延遲電路D6具有輸入端及輸出端，第六延遲電路D6之輸入端耦接於第六反及閘G6之輸出端，而第六延遲電路D6之輸出端耦接於第五反及閘G5之第二輸入端並可輸出第六時脈訊號CLKB3。
透過時脈訊號產生器12、22及32，即可根據參考時脈訊號CLK0產生第一至第六時脈訊號CLKA1至CLKB3。在本發明的部分實施例中，電荷泵電路還可包含更多數量的電荷泵單元以產生所需的高電壓。當電荷泵單元的數量增加時，所需的時脈訊號即可透過增設對應數量的時脈訊號產生器來產生。如此一來，電荷泵電路的設計即變得更加彈性，而能夠輕易地符合系統的需要。
綜上所述，本發明之實施例所提供的電荷泵單元即電荷泵電路能夠產生系統所需的高電壓，同時還可透過妥善安排的時脈訊號減少反向電流的產生。因此能夠避免不必要的電能損耗。此外，電荷泵電路的設計也變得更加彈性，而能夠輕易地符合系統的需要。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧第一電荷泵單元
20‧‧‧第二電荷泵單元
30‧‧‧第三電荷泵單元
N1‧‧‧第一N型金氧半電晶體
N2‧‧‧第二N型金氧半電晶體
N2‧‧‧第三N型金氧半電晶體
N4‧‧‧第四N型金氧半電晶體
N5‧‧‧第五N型金氧半電晶體
N6‧‧‧第六N型金氧半電晶體
P1‧‧‧第一P型金氧半電晶體
P2‧‧‧第二P型金氧半電晶體
P3‧‧‧第三P型金氧半電晶體
P4‧‧‧第四P型金氧半電晶體
P5‧‧‧第五P型金氧半電晶體
P6‧‧‧第六P型金氧半電晶體
C1‧‧‧第一電容
C2‧‧‧第二電容
C3‧‧‧第三電容
C4‧‧‧第四電容
C5‧‧‧第五電容
C6‧‧‧第六電容
NA1‧‧‧第一電容之第二端
NB1‧‧‧第二電容之第二端
NA2‧‧‧第三電容之第二端
NB2‧‧‧第四電容之第二端
NA3‧‧‧第五電容之第二端
NB3‧‧‧第六電容之第二端
CLKA1‧‧‧第一時脈訊號
CLKB1‧‧‧第二時脈訊號
CLKA2‧‧‧第三時脈訊號
CLKB2‧‧‧第四時脈訊號
CLKA3‧‧‧第五時脈訊號
CLKB3‧‧‧第六時脈訊號
VI1‧‧‧第一輸入電壓
VI2‧‧‧第二輸入電壓
VO1‧‧‧第一輸出電壓
VO2‧‧‧第二輸出電壓
VDD‧‧‧高電壓
GND‧‧‧低電壓
REA1、REB1、REA2、REB2、REA3、REB3‧‧‧正緣
FEA1、FEB1、FEA2、FEB2、FEA3、FEB3‧‧‧負緣T1‧‧‧第一時段
T2‧‧‧第二時段
T3‧‧‧第三時段
T4‧‧‧第四時段
T5‧‧‧第五時段
12、22、32‧‧‧時脈訊號產生器
CLK0‧‧‧參考時脈訊號
INV1‧‧‧第一反相器
INV2‧‧‧第二反相器
INV3‧‧‧第三反相器
INV4‧‧‧第四反相器
INV5‧‧‧第五反相器
G1‧‧‧第一反及閘
G2‧‧‧第二反及閘
G3‧‧‧第三反及閘
G4‧‧‧第四反及閘
G5‧‧‧第五反及閘
G6‧‧‧第六反及閘
D1‧‧‧第一延遲電路
D2‧‧‧第二延遲電路
D3‧‧‧第三延遲電路
D4‧‧‧第四延遲電路
D5‧‧‧第五延遲電路
D6‧‧‧第六延遲電路
200、300‧‧‧電荷泵電路
第1圖為本發明一實施例之電荷泵單元的示意圖。 第2圖為本發明一實施例之第1圖之電荷泵單元的操作時序圖。 第3圖為本發明一實施例之第1圖之電荷泵單元的時脈訊號產生器的示意圖。 第4圖為本發明一實施例之電荷泵電路的示意圖。 第5圖為本發明一實施例之第4圖之電荷泵電路的操作時序圖。 第6圖為本發明一實施例之第4圖之電荷泵電路的時脈訊號產生器的示意圖。 第7圖為本發明一實施例之電荷泵電路的示意圖。 第8圖為本發明一實施例之第7圖之電荷泵電路的操作時序圖。 第9圖為本發明一實施例之第7圖之電荷泵電路的時脈訊號產生器的示意圖。
300‧‧‧電荷泵電路
10‧‧‧第一電荷泵單元
20‧‧‧第二電荷泵單元
30‧‧‧第三電荷泵單元
N1‧‧‧第一N型金氧半電晶體
N2‧‧‧第二N型金氧半電晶體
N2‧‧‧第三N型金氧半電晶體
N4‧‧‧第四N型金氧半電晶體
N5‧‧‧第五N型金氧半電晶體
N6‧‧‧第六N型金氧半電晶體
P1‧‧‧第一P型金氧半電晶體
P2‧‧‧第二P型金氧半電晶體
P3‧‧‧第三P型金氧半電晶體
P4‧‧‧第四P型金氧半電晶體
P5‧‧‧第五P型金氧半電晶體
P6‧‧‧第六P型金氧半電晶體
C1‧‧‧第一電容
C2‧‧‧第二電容
C3‧‧‧第三電容
C4‧‧‧第四電容
C5‧‧‧第五電容
C6‧‧‧第六電容
NA1‧‧‧第一電容之第二端
NB1‧‧‧第二電容之第二端
NA2‧‧‧第三電容之第二端
NB2‧‧‧第四電容之第二端
NA3‧‧‧第五電容之第二端
NB3‧‧‧第六電容之第二端
CLKA1‧‧‧第一時脈訊號
CLKB1‧‧‧第二時脈訊號
CLKA2‧‧‧第三時脈訊號
CLKB2‧‧‧第四時脈訊號
CLKA3‧‧‧第五時脈訊號
CLKB3‧‧‧第六時脈訊號
VI1‧‧‧第一輸入電壓
VI2‧‧‧第二輸入電壓

Claims (11)

  1. 一種電荷泵單元，包含： 一第一電容，具有一第一端用以接收一第一時脈訊號，及一第二端； 一第二電容，具有一第一端用以接收一第二時脈訊號，及一第二端； 一第一N型金氧半電晶體，具有一第一端用以接收一第一輸入電壓，一第二端耦接於該第一電容之該第二端，及一控制端耦接於該第二電容之該第二端； 一第一P型金氧半電晶體，具有一第一端耦接於該第一N型金氧半電晶體之該第二端，一第二端用以輸出一第一電壓，及一控制端耦接於該第一N型金氧半電晶體之該控制端； 一第二N型金氧半電晶體，具有一第一端用以接收一第二輸入電壓，一第二端耦接於該第二電容之該第二端，及一控制端耦接於該第一電容之該第二端；及 一第二P型金氧半電晶體，具有一第一端耦接於該第二N型金氧半電晶體之該第二端，一第二端用以輸出一第二電壓，及一控制端耦接於該第二N型金氧半電晶體之該控制端； 其中： 該第一時脈訊號及該第二時脈訊號係於相異時點變換電位；及 該第一時脈訊號之一正緣係領先該第二時脈之一對應負緣。
  2. 如請求項1所述之電荷泵單元，其中該第二時脈訊號之一正緣係領先該第一時脈訊號之一對應負緣。
  3. 如請求項2所述之電荷泵單元，另包含： 一時脈訊號產生器，包含： 一第一反相器，具有一輸入端用以接收一參考時脈訊號，及一輸出端； 一第一反及閘(NAND gate)，具有一第一輸入端用以接收該參考時脈訊號，一第二輸入端，及一輸出端； 一第一延遲電路，具有一輸入端耦接於該第一反及閘之該輸出端，及一輸出端用以輸出該第一時脈訊號； 一第二反及閘，具有一第一輸入端耦接於該第一反相器之該輸出端，一第二輸入端耦接於該第一延遲電路之該輸出端，及一輸出端；及 一第二延遲電路，具有一輸入端耦接於該第二反及閘之該輸出端，及一輸出端耦接於該第一反及閘之該第二輸入端並用以輸出該第二時脈訊號。
  4. 如請求項3所述之電荷泵單元，其中： 該第一延遲電路包含： 一第二反相器，具有一輸入端耦接於該第一延遲電路之該輸入端，及一輸出端；及 一第三反相器，具有一輸入端耦接於該第二反相器之該輸出端，及一輸出端耦接於該第一延遲電路之該輸出端；及 該第二延遲電路包含： 一第四反相器，具有一輸入端耦接於該第二延遲電路之該輸入端，及一輸出端；及 一第五反相器，具有一輸入端耦接於該第四反相器之該輸出端，及一輸出端耦接於該第二延遲電路之該輸出端。
  5. 如請求項1所述之電荷泵單元，其中該第一電容係由一金氧半電晶體構成，及該第二電容係由一金氧半電晶體構成。
  6. 一種電荷泵電路，包含： 一第一電荷泵單元，包含： 一第一電容，具有一第一端用以接收一第一時脈訊號，及一第二端； 一第二電容，具有一第一端用以接收一第二時脈訊號，及一第二端； 一第一N型金氧半電晶體，具有一第一端用以接收一第一輸入電壓，一第二端耦接於該第一電容之該第二端，及一控制端耦接於該第二電容之該第二端； 一第一P型金氧半電晶體，具有一第一端耦接於該第一N型金氧半電晶體之該第二端，一第二端，及一控制端耦接於該第一N型金氧半電晶體之該控制端； 一第二N型金氧半電晶體，具有一第一端用以接收一第二輸入電壓，一第二端耦接於該第二電容之該第二端，及一控制端耦接於該第一電容之該第二端；及 一第二P型金氧半電晶體，具有一第一端耦接於該第二N型金氧半電晶體之該第二端，一第二端，及一控制端耦接於該第二N型金氧半電晶體之該控制端；及 一第二電荷泵單元，包含： 一第三電容，具有一第一端用以接收一第三時脈訊號，及一第二端； 一第四電容，具有一第一端用以接收一第四時脈訊號，及一第二端； 一第三N型金氧半電晶體，具有一第一端耦接於該第一P型金氧半電晶體之該第二端，一第二端耦接於該第三電容之該第二端，及一控制端耦接於該第四電容之該第二端； 一第三P型金氧半電晶體，具有一第一端耦接於該第三N型金氧半電晶體之該第二端，一第二端，及一控制端耦接於該第三N型金氧半電晶體之該控制端； 一第四N型金氧半電晶體，具有一第一端耦接於該第二P型金氧半電晶體之該第二端，一第二端耦接於該第四電容之該第二端，及一控制端耦接於該第三電容之該第二端；及 一第四P型金氧半電晶體，具有一第一端耦接於該第四N型金氧半電晶體之該第二端，一第二端，及一控制端耦接於該第四N型金氧半電晶體之該控制端； 其中： 該第一時脈訊號、該第二時脈訊號、該第三時脈訊號及該第四時脈訊號係於相異時點變換電位； 該第二時脈訊號之一負緣係落後該第一時脈訊號之一對應正緣並領先該第四時脈訊號之一對應正緣；及 該第四時脈訊號之該對應正緣係領先該第三時脈訊號之一對應負緣。
  7. 如請求項6所述之電荷泵電路，其中： 該第一時脈訊號之一負緣係落後該第二時脈訊號之一對應正緣並領先該第三時脈訊號之一對應正緣；及 該第三時脈訊號之該對應正緣係領先該第四時脈訊號之一對應負緣。
  8. 如請求項7所述之電荷泵電路，另包含： 一第一時脈訊號產生器，包含： 一第一反相器，具有一輸入端用以接收一參考時脈訊號，及一輸出端； 一第一反及閘(NAND gate)，具有一第一輸入端用以接收該參考時脈訊號，一第二輸入端，及一輸出端； 一第一延遲電路，具有一輸入端耦接於該第一反及閘之該輸出端，及一輸出端用以輸出該第一時脈訊號； 一第二反及閘，具有一第一輸入端耦接於該第一反相器之該輸出端，一第二輸入端耦接於該第一延遲電路之該輸出端，及一輸出端；及 一第二延遲電路，具有一輸入端耦接於該第二反及閘之該輸出端，及一輸出端耦接於該第一反及閘之該第二輸入端並用以輸出該第二時脈訊號；及 一第二時脈訊號產生器，包含： 一第三反及閘，具有一第一輸入端耦接於該第一延遲電路之該輸出端，一第二輸入端，及一輸出端； 一第三延遲電路，具有一輸入端耦接於該第三反及閘之該輸出端，及一輸出端用以輸出該第四時脈訊號； 一第四反及閘，具有一第一輸入端耦接於該第二延遲電路之該輸出端，一第二輸入端耦接於該第三延遲電路之該輸出端，及一輸出端；及 一第四延遲電路，具有一輸入端耦接於該第四反及閘之該輸出端，及一輸出端耦接於該第三反及閘之該第二輸入端並用以輸出該第三時脈訊號。
  9. 如請求項6所述之電荷泵電路，另包含： 一第三電荷泵單元，包含： 一第五電容，具有一第一端用以接收一第五時脈訊號，及一第二端； 一第六電容，具有一第一端用以接收一第六時脈訊號，及一第二端； 一第五N型金氧半電晶體，具有一第一端耦接於該第三P型金氧半電晶體之該第二端，一第二端耦接於該第五電容之該第二端，及一控制端耦接於該第六電容之該第二端； 一第五P型金氧半電晶體，具有一第一端耦接於該第五N型金氧半電晶體之該第二端，一第二端，及一控制端耦接於該第五N型金氧半電晶體之該控制端； 一第六N型金氧半電晶體，具有一第一端耦接於該第四P型金氧半電晶體之該第二端，一第二端耦接於該第六電容之該第二端，及一控制端耦接於該第五電容之該第二端；及 一第六P型金氧半電晶體，具有一第一端耦接於該第六N型金氧半電晶體之該第二端，一第二端，及一控制端耦接於該第六N型金氧半電晶體之該控制端； 其中： 該第一時脈訊號、該第二時脈訊號、該第三時脈訊號、該第四時脈訊號、該第五時脈訊號及該第六時脈訊號係於相異時點變換電位；及 該第五時脈訊號之一正緣係落後該第三時脈訊號之該對應負緣並領先該第六時脈訊號之一對應負緣。
  10. 如請求項9所述之電荷泵電路，其中： 該第一時脈訊號之一負緣係落後該第二時脈訊號之一對應正緣並領先該第三時脈訊號之一對應正緣； 該第三時脈訊號之該對應正緣係領先該第四時脈訊號之一對應負緣；及 該第六時脈訊號之一正緣係落後該第四時脈訊號之該對應負緣並領先該第五時脈訊號之一對應負緣。
  11. 如請求項10所述之電荷泵電路，另包含： 一第一時脈訊號產生器，包含： 一第一反相器，具有一輸入端用以接收一參考時脈訊號，及一輸出端； 一第一反及閘(NAND gate)，具有一第一輸入端用以接收該參考時脈訊號，一第二輸入端，及一輸出端； 一第一延遲電路，具有一輸入端耦接於該第一反及閘之該輸出端，及一輸出端用以輸出該第一時脈訊號； 一第二反及閘，具有一第一輸入端耦接於該第一反相器之該輸出端，一第二輸入端耦接於該第一延遲電路之該輸出端，及一輸出端；及 一第二延遲電路，具有一輸入端耦接於該第二反及閘之該輸出端，及一輸出端耦接於該第一反及閘之該第二輸入端並用以輸出該第二時脈訊號； 一第二時脈訊號產生器，包含： 一第三反及閘，具有一第一輸入端耦接於該第一延遲電路之該輸出端，一第二輸入端，及一輸出端； 一第三延遲電路，具有一輸入端耦接於該第三反及閘之該輸出端，及一輸出端用以輸出該第四時脈訊號； 一第四反及閘，具有一第一輸入端耦接於該第二延遲電路之該輸出端，一第二輸入端耦接於該第三延遲電路之該輸出端，及一輸出端；及 一第四延遲電路，具有一輸入端耦接於該第四反及閘之該輸出端，及一輸出端耦接於該第三反及閘之該第二輸入端並用以輸出該第三時脈訊號；及 一第三時脈訊號產生器，包含： 一第五反及閘，具有一第一輸入端耦接於該第三延遲電路之該輸出端，一第二輸入端，及一輸出端； 一第五延遲電路，具有一輸入端耦接於該第五反及閘之該輸出端，及一輸出端用以輸出該第五時脈訊號； 一第六反及閘，具有一第一輸入端耦接於該第四延遲電路之該輸出端，一第二輸入端耦接於該第五延遲電路之該輸出端，及一輸出端；及 一第六延遲電路，具有一輸入端耦接於該第六反及閘之該輸出端，及一輸出端耦接於該第五反及閘之該第二輸入端並用以輸出該第六時脈訊號。
TW105104390A 2015-01-07 2016-02-16 電荷泵單元及電荷泵電路 TWI574498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562100485P 2015-01-07 2015-01-07
US14/987,775 US9385596B1 (en) 2015-01-07 2016-01-05 Charge pump circuit capable of reducing reverse currents

Publications (2)

Publication Number Publication Date
TWI574498B TWI574498B (zh) 2017-03-11
TW201725840A true TW201725840A (zh) 2017-07-16

Family

ID=56235020

Family Applications (3)

Application Number Title Priority Date Filing Date
TW104144617A TWI584288B (zh) 2015-01-07 2015-12-31 記憶體裝置、電荷幫浦電路以及其電壓泵激方法
TW105104390A TWI574498B (zh) 2015-01-07 2016-02-16 電荷泵單元及電荷泵電路
TW105118490A TWI584147B (zh) 2015-01-07 2016-06-14 處理指紋資料的系統及動態加密指紋資料的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104144617A TWI584288B (zh) 2015-01-07 2015-12-31 記憶體裝置、電荷幫浦電路以及其電壓泵激方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105118490A TWI584147B (zh) 2015-01-07 2016-06-14 處理指紋資料的系統及動態加密指紋資料的方法

Country Status (4)

Country Link
US (3) US9491151B2 (zh)
EP (1) EP3190543A1 (zh)
CN (3) CN105761755B (zh)
TW (3) TWI584288B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557528B (zh) * 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US10090027B2 (en) * 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
CN106059553B (zh) * 2016-07-29 2024-05-03 珠海智融科技股份有限公司 一种USB Type-C EMCA线缆中Ra电阻的实现装置
WO2018058337A1 (zh) * 2016-09-27 2018-04-05 深圳市汇顶科技股份有限公司 指纹辨识系统
US20180270205A1 (en) * 2017-03-15 2018-09-20 Image Match Design Inc. Fingerprint-sensing integrated circuit and scrambling encryption method thereof
CN107045893B (zh) * 2017-04-14 2020-06-16 上海华虹宏力半导体制造有限公司 一种消除闪存编程干扰的电路
TWI666569B (zh) * 2017-04-19 2019-07-21 映智科技股份有限公司 應用在指紋感測器及主控端之間的橋接晶片及指紋加密方法、指紋偵測及加密電路及方法
US10249346B2 (en) * 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
TWI635413B (zh) * 2017-07-18 2018-09-11 義隆電子股份有限公司 指紋感測積體電路
CN107834844B (zh) * 2017-10-19 2020-04-03 华为技术有限公司 一种开关电容变换电路、充电控制系统及控制方法
TWI648664B (zh) * 2017-11-30 2019-01-21 大陸商北京集創北方科技股份有限公司 具有安全單元的顯示幕、顯示裝置及資訊處理裝置
CN108470129A (zh) * 2018-03-13 2018-08-31 杭州电子科技大学 一种数据保护专用芯片
US10461635B1 (en) * 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
US10348194B1 (en) * 2018-06-19 2019-07-09 Nanya Technology Corporation Pump circuit in a dram, and method for controlling an overall pump current
CN113348455A (zh) * 2018-06-29 2021-09-03 泽诺塔控股股份公司 利用数据控制签名提供数据的认证、不可否认性、受管控的访问和孪生分辨的装置和方法
US20220109455A1 (en) * 2018-06-29 2022-04-07 Zenotta Holding Ag Apparatus and method for providing authentication, non-repudiation, governed access and twin resolution for data utilizing a data control signature
US11063936B2 (en) * 2018-08-07 2021-07-13 Microsoft Technology Licensing, Llc Encryption parameter selection
KR102611781B1 (ko) 2019-06-19 2023-12-08 에스케이하이닉스 주식회사 차지 펌프 회로를 포함하는 반도체 장치
US11217281B2 (en) * 2020-03-12 2022-01-04 Ememory Technology Inc. Differential sensing device with wide sensing margin
CN111817553B (zh) * 2020-07-01 2021-12-24 浙江驰拓科技有限公司 片内式电荷泵电路
US11810626B2 (en) 2022-02-11 2023-11-07 Sandisk Technologies Llc Generating boosted voltages with a hybrid charge pump

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291446A (en) 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential
US5692164A (en) * 1994-03-23 1997-11-25 Intel Corporation Method and apparatus for generating four phase non-over lapping clock pulses for a charge pump
US6154879A (en) * 1994-11-28 2000-11-28 Smarttouch, Inc. Tokenless biometric ATM access system
US5870723A (en) * 1994-11-28 1999-02-09 Pare, Jr.; David Ferrin Tokenless biometric transaction authorization method and system
EP0756220B1 (en) * 1995-07-28 2000-10-11 STMicroelectronics S.r.l. Charge pump circuit with improved features
EP1359592A3 (en) * 1995-10-31 2006-12-20 STMicroelectronics S.r.l. Clock generator for electrically programmable nonvolatile memory cells
US5793246A (en) * 1995-11-08 1998-08-11 Altera Corporation High voltage pump scheme incorporating an overlapping clock
US5818288A (en) * 1996-06-27 1998-10-06 Advanced Micro Devices, Inc. Charge pump circuit having non-uniform stage capacitance for providing increased rise time and reduced area
US5812671A (en) * 1996-07-17 1998-09-22 Xante Corporation Cryptographic communication system
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US6100752A (en) 1997-09-12 2000-08-08 Information Storage Devices, Inc. Method and apparatus for reducing power supply current surges in a charge pump using a delayed clock line
US6344959B1 (en) * 1998-05-01 2002-02-05 Unitrode Corporation Method for sensing the output voltage of a charge pump circuit without applying a load to the output stage
US6320797B1 (en) 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US6272670B1 (en) * 1999-04-05 2001-08-07 Madrone Solutions, Inc. Distributed charge source
US6151229A (en) * 1999-06-30 2000-11-21 Intel Corporation Charge pump with gated pumped output diode at intermediate stage
JP3476384B2 (ja) * 1999-07-08 2003-12-10 Ｎｅｃマイクロシステム株式会社 昇圧回路とその制御方法
US6297974B1 (en) * 1999-09-27 2001-10-02 Intel Corporation Method and apparatus for reducing stress across capacitors used in integrated circuits
US6292048B1 (en) * 1999-11-11 2001-09-18 Intel Corporation Gate enhancement charge pump for low voltage power supply
WO2001043338A1 (en) * 1999-12-09 2001-06-14 Milinx Business Group Inc. Method and apparatus for secure e-commerce transactions
GB0000510D0 (en) * 2000-01-11 2000-03-01 Koninkl Philips Electronics Nv A charge pump circuit
JP3702166B2 (ja) * 2000-02-04 2005-10-05 三洋電機株式会社 チャージポンプ回路
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
US6664846B1 (en) * 2000-08-30 2003-12-16 Altera Corporation Cross coupled N-channel negative pump
WO2002032308A1 (en) * 2000-10-17 2002-04-25 Kent Ridge Digital Labs Biometrics authentication system and method
US6486728B2 (en) 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump
US20030079000A1 (en) * 2001-10-19 2003-04-24 Chamberlain Robert L. Methods and apparatus for configuring multiple logical networks of devices on a single physical network
KR100420125B1 (ko) * 2002-02-02 2004-03-02 삼성전자주식회사 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
KR100562651B1 (ko) * 2003-10-30 2006-03-20 주식회사 하이닉스반도체 다단 전압 펌프 회로
US20050134427A1 (en) * 2003-12-20 2005-06-23 Hekimian Christopher D. Technique using order and timing for enhancing fingerprint authentication system effectiveness
TWI233617B (en) * 2004-01-02 2005-06-01 Univ Nat Chiao Tung Charge pump circuit suitable for low voltage process
TWI229500B (en) * 2004-02-02 2005-03-11 Aimtron Technology Corp Soft-start charge pump circuit
US6995603B2 (en) 2004-03-03 2006-02-07 Aimtron Technology Corp. High efficiency charge pump with prevention from reverse current
JP4557577B2 (ja) 2004-03-26 2010-10-06 三洋電機株式会社 チャージポンプ回路
CN100512098C (zh) * 2004-03-26 2009-07-08 上海山丽信息安全有限公司 具有指纹限制的机密文件访问授权系统
CN1841993A (zh) * 2005-03-31 2006-10-04 芯微技术（深圳）有限公司 对指纹数据实时加密的方法和指纹传感器
US7649957B2 (en) 2006-03-22 2010-01-19 Freescale Semiconductor, Inc. Non-overlapping multi-stage clock generator system
US7301380B2 (en) * 2006-04-12 2007-11-27 International Business Machines Corporation Delay locked loop having charge pump gain independent of operating frequency
TWI329991B (en) * 2006-09-21 2010-09-01 Etron Technology Inc A charge pump control system and a ring oscillator
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7477093B2 (en) * 2006-12-31 2009-01-13 Sandisk 3D Llc Multiple polarity reversible charge pump circuit
KR101360810B1 (ko) * 2007-04-30 2014-02-11 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 스위칭된 커패시터 제어기 및 스위칭된 커패시터 제어기를 위한 스위치 형성 방법
CN101340284A (zh) * 2007-07-06 2009-01-07 深圳市旌龙数码科技有限公司 指纹数据打包加密的方法
JP5134975B2 (ja) * 2008-01-08 2013-01-30 株式会社東芝 半導体集積回路
TWI358884B (en) * 2008-06-13 2012-02-21 Green Solution Tech Co Ltd Dc/dc converter circuit and charge pump controller
US7961016B2 (en) * 2009-07-09 2011-06-14 Nanya Technology Corp. Charge pump and charging/discharging method capable of reducing leakage current
KR20120035755A (ko) * 2010-10-06 2012-04-16 삼성전기주식회사 적응형 지연 조절 기능이 구비된 데이터 인터페이스 장치
US8274322B2 (en) 2010-10-18 2012-09-25 National Tsing Hua University Charge pump with low noise and high output current and voltage
US8508287B2 (en) * 2010-11-30 2013-08-13 Infineon Technologies Ag Charge pumps with improved latchup characteristics
CN102176694A (zh) * 2011-03-14 2011-09-07 张龙其 带加密单元的指纹模块
US8829980B2 (en) * 2011-03-21 2014-09-09 Analog Devices, Inc. Phased-array charge pump supply
CN102750513A (zh) * 2011-04-21 2012-10-24 深圳市新国都技术股份有限公司 指纹数据安全采集方法及其装置
CN102360477A (zh) * 2011-06-09 2012-02-22 闵浩 基于指纹识别技术和移动通信技术的指纹密码锁控制管理系统和方法
US8598946B2 (en) * 2012-05-01 2013-12-03 Silicon Laboratories Inc. Digitally programmable high voltage charge pump
US9041370B2 (en) * 2012-07-09 2015-05-26 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with a variable drive voltage ring oscillator
US9081399B2 (en) 2012-07-09 2015-07-14 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with variable amplitude control
US8860500B2 (en) * 2012-07-20 2014-10-14 Analog Devices Technology Charge transfer apparatus and method
CN102769531A (zh) * 2012-08-13 2012-11-07 鹤山世达光电科技有限公司 身份认证装置及其方法
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US9219410B2 (en) * 2012-09-14 2015-12-22 Analog Devices, Inc. Charge pump supply with clock phase interpolation
US9379103B2 (en) * 2012-10-17 2016-06-28 Semtech Corporation Semiconductor device and method of preventing latch-up in a charge pump circuit
US9203299B2 (en) * 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US8619445B1 (en) * 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9041459B2 (en) * 2013-09-16 2015-05-26 Arctic Sand Technologies, Inc. Partial adiabatic conversion
EP2851820B1 (en) * 2013-09-20 2020-09-02 Fujitsu Limited Measurement data processing method and apparatus
US9819485B2 (en) * 2014-05-01 2017-11-14 At&T Intellectual Property I, L.P. Apparatus and method for secure delivery of data utilizing encryption key management
CN204066117U (zh) * 2014-07-23 2014-12-31 敦泰科技有限公司 一种具有指纹感测功能的装置
CN204463211U (zh) * 2015-02-11 2015-07-08 杭州晟元芯片技术有限公司 一种具有指纹生物特征识别的二维码otp

Also Published As

Publication number Publication date
TWI574498B (zh) 2017-03-11
TW201626393A (zh) 2016-07-16
US20160197551A1 (en) 2016-07-07
TWI584288B (zh) 2017-05-21
CN105761755A (zh) 2016-07-13
US9385596B1 (en) 2016-07-05
EP3190543A1 (en) 2017-07-12
TWI584147B (zh) 2017-05-21
US20160197899A1 (en) 2016-07-07
CN106953724A (zh) 2017-07-14
CN106941317B (zh) 2019-04-30
CN105761755B (zh) 2019-07-05
TW201810102A (zh) 2018-03-16
US9491151B2 (en) 2016-11-08
US20160197550A1 (en) 2016-07-07
CN106941317A (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI574498B (zh) 電荷泵單元及電荷泵電路
TWI636652B (zh) 電荷泵單元及電荷泵電路
JP2007228679A (ja) チャージポンプ回路
US20070285144A1 (en) Delay line with delay cells having improved gain and in built duty cycle control and method thereof
JP5239501B2 (ja) ２相駆動ｃｍｏｓ断熱的論理回路
US20080001628A1 (en) Level conversion circuit
JP2016046620A (ja) パワーオンリセット回路
US20150214837A1 (en) Charge pump circuit
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
US8810296B2 (en) D flip-flop with high-swing output
JP5476104B2 (ja) パワーオンクリア回路
JP2008306597A (ja) レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路
US8253477B2 (en) Voltage boost circuit without device overstress
CN108572690B (zh) 一种电流镜电路
CN107404316B (zh) 信号复用装置
TWI601385B (zh) 延遲電路
KR20150045566A (ko) Cmos 인버터 회로장치
JP2007195162A (ja) レベルシフト回路
JP4877332B2 (ja) パルス昇圧回路
US10290329B2 (en) Charge pump apparatus
JP5315087B2 (ja) 昇圧回路
CN118199402A (zh) 一种可切换极性且级数可调的电荷泵电路
JP5287143B2 (ja) チャージポンプ回路
JP2015002507A (ja) スイッチ回路
KR20090122688A (ko) 클럭 지연 회로