TW201701304A - 高頻電感器及其量產方法 - Google Patents

高頻電感器及其量產方法 Download PDF

Info

Publication number
TW201701304A
TW201701304A TW104120530A TW104120530A TW201701304A TW 201701304 A TW201701304 A TW 201701304A TW 104120530 A TW104120530 A TW 104120530A TW 104120530 A TW104120530 A TW 104120530A TW 201701304 A TW201701304 A TW 201701304A
Authority
TW
Taiwan
Prior art keywords
layer
high frequency
frequency inductor
production method
mass production
Prior art date
Application number
TW104120530A
Other languages
English (en)
Other versions
TWI623002B (zh
Inventor
Min-Ho Hsiao
Pang-Yen Lee
Yen-Hao Tseng
Original Assignee
Wafer Mems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wafer Mems Co Ltd filed Critical Wafer Mems Co Ltd
Priority to TW104120530A priority Critical patent/TWI623002B/zh
Priority to CN201510506214.0A priority patent/CN106328358B/zh
Priority to US15/152,806 priority patent/US10020114B2/en
Publication of TW201701304A publication Critical patent/TW201701304A/zh
Application granted granted Critical
Publication of TWI623002B publication Critical patent/TWI623002B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種高頻電感器，包含：一主體與一第一線圈。該主體具有一輪廓面，該主體之輪廓面包括相反設置的一第一側緣及一第二側緣，並是由一非磁性材料所構成，且為一體者。該第一線圈設置於該主體並包括複數頂部段、複數縱部段，及複數底部段。該等頂部段、該等縱部段與該等底部段是沿一自該主體之該第一側緣朝該第二側緣的第一方向彼此間隔排列。該等頂部段與該等底部段是分別設置於該主體的輪廓面之一頂面區與一底面區，且各頂部段是透過其相鄰之兩縱部段的相反兩端緣沿該第一方向以與各底部段依序電性連接。本發明亦提供前述高頻電感器的量產方法。

Description

高頻電感器及其量產方法
本發明是有關於一種電感器，特別是指一種高頻電感器及其量產方法。
目前市面上的電感器，主要可分為薄膜式(thin film)、積層式(multilayer)及繞線式(wire wound)。如台灣第TWI430300證書號發明專利案(以下稱前案1)所公開的一種積層式電感器(圖未示)，其包含複數絕緣層與複數線圈圖案層，且該等絕緣層與該等線圈圖案層是彼此交替地疊置而成，其透過彼此疊製而成的該等絕緣層與該等線圈圖案層以分別定義出該積層式電感器的一主體與一線圈。
詳細地來說，該前案1之積層式電感器是將各線圈圖案層對應鍍製於各絕緣層上；其中，各絕緣層上所鍍製的各線圈圖案層，只圍繞該積層式電感器之一軸線的1+7/8圈，且各線圈圖案層於其一內端部及其一外端部尚需透過其所對應之絕緣層之位處於各線圈圖案層之內端部與外端部的兩貫孔及兩填置於其貫孔內之內連線，來分別與其下方之絕緣層上的線圈圖案層之內端部及其上方之絕緣層上的線圈圖案層之外端部導通。此外，以各鍍製有線圈圖案層之絕緣層的製作程序來看，其皆需經過鍍線圈圖案層程序、貫孔程序、線圈端部導通程序等三道程序。換句 話說，當該積層式電感器的線圈所需匝數高達10圈時，該積層式電感器的製作方法則需交互地疊置達六層鍍製有各線圈圖案層的絕緣層，且總程序也多達十八道。因此，前案1的製作程序相當繁瑣。
為了進一步簡化積層式電感器的主體形成程序，台灣第TW 201440090 A早期公開號發明專利案(以下稱前案2)則是公開的另一種積層式電感器1(見圖1)及其製造方法(見圖2至圖7)。該積層式電感器1的製造方法，包含以下步驟：(A)由下而上依序積層壓接一第一電路陶瓷母片110、一第二電路陶瓷母片120、一第三電路陶瓷母片130，及一第四電路陶瓷母片140(如圖2所示)；(B)令一表面塗佈有一焊墊電極(bonding pad)1501陣列的載膜150，面向該第一電路陶瓷母片110的一第一預定電路圖案1120陣列設置(如圖3所示)；(C)將該焊墊電極1501陣列轉印至該第一電路陶瓷母片110上的第一預定電路圖案1120陣列從而構成一第一電路圖案112陣列(如圖4所示)；(D)剝離該載膜150(如圖5所示)；(E)燒結該等電路陶瓷母片110、120、130、140以構成一集合基板100(如圖6所示)；及(F)以一刻劃具160對該集合基板100施予刻劃，令該集合基板100被分割成多數個積層體10，且令集合基板100內的第一電路圖案112陣列被分割成多數個第一電路圖案112並構成如圖1所示的積層式電感器1。
如圖1所示，經該步驟(F)所刻劃出的該積層式電感器1由下而上依序包含：一第一電路陶瓷片11、一第 二電路陶瓷片12、一第三電路陶瓷片13，及一第四電路陶瓷片14。該第一電路陶瓷片11具有一非磁性體111，及該配置於該第一電路陶瓷片11之非磁性體111中的第一電路圖案112。該第二電路陶瓷片12與該第三電路陶瓷片13分別具有一磁性體121、131，及一分別配置於其磁性體121、131中的第二電路圖案122與第三電路圖案132。該第四電路陶瓷片14具有一非磁性體141，及一配置於該第四電路陶瓷片14之非磁性體141中的第四電路圖案142。
該積層式電感器1是利用該等電路陶瓷片11、12、13、14的電路圖案112、122、132、142以共同構成一內繞式的線圈。然而，詳細地來說，於執行該步驟(A)之前，是分別依序對多數陶瓷母片(圖未示)貫孔以於各陶瓷母片形成多數通孔、於各通孔內填置導電糊以形成多數導通導體，以及在各陶瓷母片上塗置導電糊以形成各電路圖案112、122、132、142等多道程序，才可製得各電路陶瓷母片110、120、130、140。此外，在執行完該步驟(E)的燒結處理與該步驟(F)之刻畫後才可取得各積層式電感器1之積層體10的外觀面。
就製程面來說，構成該內繞式的線圈需經過四道的貫孔程序、四道的填置導電糊程序、四道的塗佈導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)之燒結處理等十三道程序，前案2的程序雖然略較該前案1簡化；然而，該前案2的總程序也多達十三道，相當繁瑣，導致製造所需耗費的時間成本提升。就實際應用 面來說，因為積層體10是經堆疊燒結該等電路陶瓷母片110、120、130、140並施予刻劃後所取得，使該積層式電感器1體積也隨之提高，而不利於安排至電路板上的布局。除此之外，由於該內繞式線圈是由各電路陶瓷片11、12、13、14的電路圖案112、122、132、142所構成，各電路圖案112、122、132、142間之非連續的界面易產生非歐姆式接觸(non-ohmic contact)或增加阻抗而產生額外的電熱效應(Joule-heating)，皆不利於電感器的運作。
經上述說明可知，在簡化電感器的製作方法以降低製作成本的同時，並解決電感器之阻抗過高的問題，是此技術領域的相關技術人員所待突破的難題。
因此，本發明之目的，即在提供一種高頻電感器。
本發明之另一目的，即在提供一種高頻電感器的量產方法。
於是，本發明高頻電感器包含：一主體與一第一線圈。該主體具有一輪廓面，該主體之輪廓面包括相反設置的一第一側緣及一第二側緣。該主體是由一非磁性材料所構成，且為一體(unity)者。該第一線圈設置於該主體，並包括複數頂部段、複數縱部段，及複數底部段。該等頂部段、該等縱部段與該等底部段是沿一自該主體之該第一側緣朝該第二側緣的第一方向彼此間隔排列。該等頂部段與該等底部段是分別設置於該主體的輪廓面之一頂面區 與一底面區，且各頂部段是透過其相鄰之兩縱部段的相反兩端緣沿該第一方向以與各底部段依序電性連接。
此外，本發明高頻電感器的量產方法，包含：一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)、一步驟(f)及一步驟(g)。
該步驟(a)是至少於一基板的一上表面或一下表面上形成一具有一預定圖案的第一光阻層，該預定圖案具有一覆蓋該基板之上表面或下表面的陣列，該陣列具有複數外觀形狀，且各外觀形狀沿一第一方向依序具有彼此連接的一基座部、至少一橋接部與一本體部，該等外觀形狀之本體部是沿該第一方向或沿一與該第一方向夾一預定角度的第二方向彼此間隔排列，且該基板是由一非磁性材料所構成。
該步驟(b)是對該基板進行蝕刻，以令裸露於該第一光阻層之預定圖案之陣列外的基板被移除掉，並從而形成複數基座、複數對應連接於各基座的連接部，及複數如前所述的主體。各基座與各連接部分別具有一輪廓面。各基座之輪廓面包括相反設置的一第一側緣及一第二側緣，且各連接部的輪廓面包括相反設置的一第一端與一第二端。各連接部的第一端與第二端是分別對應連接於各基座的第二側緣與各主體的第一側緣，以令各連接部的輪廓面是對應銜接於各主體的輪廓面與各基座的輪廓面。
該步驟(c)是移除該第一光阻層。
該步驟(d)是於該步驟(c)之後，於各主體的輪廓 面上形成一第一前驅物層。
該步驟(e)是於該等第一前驅物層上形成一第二光阻層，且該第二光阻層具有複數對應裸露出各第一前驅物層之一局部區域的線路圖案區。
該步驟(f)是於該步驟(e)之後，於各第一前驅物層上鍍製一第一金屬層，以於各第一前驅物層的該局部區域上形成一如前所述的第一線圈。
該步驟(g)是於該步驟(f)之後，於該等連接部處由上而下或由下而上地分別施予一外力，使各連接部的第二端自各主體的第一側緣斷裂，從而令各主體自各連接部脫離以量產出如前所述的高頻電感器。
本發明之功效在於，本發明高頻電感器及其量產方法，是直接蝕刻該基板進行以成形出結構強度高且呈一體結構的各主體，並於各主體之輪廓面上形成各第一前驅物層，以進一步地在呈立體態的各輪廓面上之各第一前驅物層上鍍出各第一線圈，就性能面來看，結構強度較高且不會有非歐姆式接觸或增加阻抗而產生電熱效應等問題，就製程面與成本面來看，因製作程序簡化而降低時間成本。
2‧‧‧高頻電感器
20‧‧‧基板
200‧‧‧基座
201‧‧‧上表面
202‧‧‧下表面
203‧‧‧輪廓面
204‧‧‧第一側緣
205‧‧‧第二側緣
21‧‧‧主體
210‧‧‧輪廓面
2101‧‧‧頂面區
2102‧‧‧底面區
2103‧‧‧左側面區
2104‧‧‧右側面區
2105‧‧‧前面區
2106‧‧‧背面區
211‧‧‧第一側緣
212‧‧‧第二側緣
213‧‧‧溝槽
214‧‧‧穿孔
22‧‧‧連接部
220‧‧‧輪廓面
221‧‧‧第一端
222‧‧‧第二端
2221‧‧‧凹槽
23‧‧‧第一線圈
231‧‧‧頂部段
232‧‧‧縱部段
233‧‧‧底部段
24‧‧‧絕緣層
25‧‧‧第二線圈
3‧‧‧第一光阻層
31‧‧‧預定圖案
310‧‧‧外觀形狀
311‧‧‧基座部
312‧‧‧橋接部
3121‧‧‧缺口
313‧‧‧本體部
3131‧‧‧缺口
3132‧‧‧孔洞
4‧‧‧第一前驅物層
41‧‧‧局部區域
5‧‧‧第二光阻層
51‧‧‧線路圖案區
6‧‧‧第一金屬層
7‧‧‧第二前驅物層
71‧‧‧局部區域
8‧‧‧第三光阻層
81‧‧‧線路圖案區
9‧‧‧第二金屬層
X‧‧‧第一方向
Y‧‧‧第二方向
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一立體分解圖，說明由台灣第TW 201440090 A早期公開號發明專利案所公開的一種積層式電感器； 圖2是一截面圖，說明該積層式電感器的製造方法的一步驟(A)；圖3是一截面圖，說明該積層式電感器的製造方法的一步驟(B)；圖4是一截面圖，說明該積層式電感器的製造方法的一步驟(C)；圖5是一截面圖，說明該積層式電感器的製造方法的一步驟(D)；圖6是一截面圖，說明該積層式電感器的製造方法的一步驟(E)；圖7是一截面圖，說明該積層式電感器的製造方法的一步驟(F)；圖8是一立體示意圖，說明本發明高頻電感器的一第一實施例；圖9是一立體示意圖，說明本發明高頻電感器的一第二實施例；圖10是一立體示意圖，說明本發明高頻電感器的一第三實施例；圖11是一立體示意圖，說明本發明高頻電感器的一第四實施例；圖12是一沿圖11的直線XⅡ-XⅡ所取得的剖視示意圖；圖13是一俯視示意圖，說明本發明高頻電感器之量產方法的一第一實施例之一步驟(a)； 圖14是一沿圖13的直線XⅣ-XⅣ所取得的剖視示意圖；圖15是一俯視示意圖，說明該量產方法的第一實施例之一步驟(b)；圖16是一沿圖13的直線XⅥ-XⅥ所取得的剖視示意圖；圖17是一俯視示意圖，說明該量產方法之第一實施例的一步驟(c)；圖18是一立體示意圖，說明該量產方法之第一實施例的一步驟(d)；圖19是一立體示意圖，說明該量產方法之第一實施例的一步驟(e)；圖20是一立體示意圖，說明該量產方法之第一實施例的一步驟(f)；圖21是一立體示意圖，說明該量產方法之第一實施例的一步驟(h)；圖22是一俯視示意圖，說明該量產方法之第一實施例的一步驟(g)；圖23是一俯視示意圖，說明本發明高頻電感器之量產方法的一第二實施例之一步驟(a)；圖24是一俯視示意圖，說明本發明高頻電感器之量產方法的一第三實施例之一步驟(a)；圖25是一立體示意圖，說明本發明高頻電感器之量產方法的一第四實施例之一步驟(i1)； 圖26是一立體示意圖，說明該量產方法之第四實施例的一步驟(i2)；圖27是一立體示意圖，說明該量產方法之第四實施例的一步驟(i3)；圖28是一立體示意圖，說明該量產方法之第四實施例的一步驟(i4)。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖8，本發明高頻電感器2的一第一實施例，包含一主體21與一第一線圈23。
該主體21具有一輪廓面210，該主體21之輪廓面210包括相反設置的一第一側緣211及一第二側緣212。該主體21是由一非磁性材料所構成，且為一體者。
該第一線圈23設置於該主體21，並包括複數頂部段231、複數縱部段232，及複數底部段233。該等頂部段231、該等縱部段232與該等底部段233是沿一自該主體21之該第一側緣211朝該第二側緣212的第一方向X彼此間隔排列。該等頂部段231與該等底部段233是分別設置於該主體21的輪廓面210之一頂面區2101與一底面區2102，且各頂部段231是透過其相鄰之兩縱部段232的相反兩端緣沿該第一方向X以與各底部段233依序電性連接。
更具體地來說，在本發明該第一實施例中，該 主體21的輪廓面210是由如圖8所示之該主體21的該頂面區2101、該底面區2102、一左側面區2103、一右側面區2104、一前面區2105與一背面區2106所共同定義而成。又，在本發明該第一實施例中，該第一線圈23之該等頂部段231、該等縱部段232與該等底部段233是如圖8所示，分別沿一與該第一方向夾一小於等於90度的延伸方向延伸，且該第一線圈23的該等縱部段232是分別設置於該前面區2105與該背面區2106；也就是說，本發明高頻電感器之該第一實施例的第一線圈23為一外繞式線圈。此外，該主體21是由該非磁性材料所構成，以令該第一實施例之本體21為一體結構。較佳地，該非磁性材料是選自一以矽為主的材料或一金屬材料。更佳地，該以矽為主的材料可為石英(quartz)、矽晶圓(silicon wafer)、碳化矽(SiC)或氮化矽(Si3N4)。經前述說明可知，該主體21為一體者，以致於該高頻電感器2之主體21的整體結構強度高，不像圖1所示之積層式電感器1般，於該等電路陶瓷片11、12、13、14相鄰界面間存在有強度不足的問題。除此之外，該第一線圈23亦為一體結構，不會如圖1所示之各電路圖案112、122、132、142間因非連續界面而產生非歐姆式接觸，或增加阻抗從而產生額外的電熱效應。
整合本發明該第一實施例上述詳細說明，簡單地來說，本發明於上面所述之一體者，是被定義為一體結構。此外，所謂的一體結構，是指該主體21是經由蝕刻一塊材(bulk matter)所成形取得，以致於該主體21結構強度 高，且內部不存在有層間剝離的問題。該塊材可以是一板狀的塊材，如，石英基板(quartz wafer)。
此處須補充說明的是，本發明高頻電感器2主要是透過微機電系統(MEMS)的製程來量產化；因此，本發明經MEMS製程所完成之高頻電感器2之主體21的一外觀尺寸是介於0.2mm×0.1mm×0.1mm至0.6mm×0.3mm×0.3mm間。較佳地，該外觀尺寸是介於0.2mm×0.1mm×0.1mm至0.4mm×0.2mm×0.2mm間。關於本發明高頻電感器2的相關量產方法，則容後說明。
參閱圖9，本發明高頻電感器2的一第二實施例，大致相同於該第一實施例，其不同之處在於，該主體21還具有兩排分設於其主體21之輪廓面210的前面區2105與背面區2106的溝槽213。各排溝槽213是沿該第一方向X彼此間隔排列，並自該主體21之輪廓面210的該頂面區2101向該底面區2102延伸，且該兩排溝槽213是分別從該主體21的輪廓面210的該前面區2105與該背面區2106相向凹陷。該第一線圈23的各縱部段232是容置於各溝槽213；也就是說，本發明高頻電感器之該第二實施例的第一線圈23亦為一外繞式線圈。
參閱圖10，本發明高頻電感器2的一第三實施例，大致相同於該第一實施例，其不同之處在於，該主體21還具有兩排穿孔214。各排穿孔214是沿該第一方向X彼此間隔排列。該等穿孔214是分別貫穿該主體21之輪廓面210的該頂面區2101與該底面區2102。該第一線圈23 的各縱部段232是容置於各穿孔214；也就是說，本發明高頻電感器之該第三實施例的第一線圈23為一內繞式線圈。
參閱圖11與圖12，本發明高頻電感器2的一第四實施例，大致相同於該第一實施例，其不同之處在於，該第四實施例還包含一絕緣層24與一第二線圈25。該絕緣層24覆蓋於該主體21之輪廓面210與該第一線圈23上。該第二線圈25則設置於該絕緣層24上，以圍繞於該主體21之輪廓面210的該頂面區2101、該底面區2102、該前面區2105與該背面區2106外，使該第一線圈23與該第二線圈25共同形成一共芯雙層線圈(concentric coil winding)的結構。於圖12中是以兩層線圈23、25為例作說明，但不以此為限，可依實際應用面，交替地鍍覆絕緣層與線圈以形成共芯多層線圈的結構。
詳細地說，本發明高頻電感器2各實施例的該第一線圈23與該第四實施例的該第二線圈25由於是通過電鍍法(electroplating)或化學鍍法(electroless plating)所形成，所以本發明高頻電感器2還包含一設置於該第一線圈23下的第一前驅物層4(圖未示)與一設置於該第二線圈25下的第二前驅物層7(圖未示)，詳細的製造方法容後說明。
參閱圖13至圖22，本發明高頻電感器2之量產方法的一第一實施例，是以MEMS製程來製作出如圖8所示之第一實施例之高頻電感器2，其依序包含一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)、一步驟(f)、一步驟(h)及一步驟(g)。
參閱圖13與圖14，該步驟(a)是於一基板20的一上表面201與一下表面202上各形成一具有一預定圖案31的第一光阻層3。各預定圖案31具有一覆蓋該基板20之上表面201與下表面202的陣列，各陣列具有複數外觀形狀310，且各外觀形狀310沿該第一方向X依序具有彼此連接的一基座部311、兩橋接部312與一本體部313。該等外觀形狀310之本體部313是沿該第一方向X或一與該第一方向X夾一預定角度的第二方向Y彼此間隔排列，且該等外觀形狀310之基座部311是沿該第一方向X或該第二方向Y彼此連接。
在本發明量產方法之該第一實施例中，該基板20是由該非磁性材料所構成，該預定角度是以90度為例作說明，但不以此為限；各第一光阻層3之該等外觀形狀310是如圖13所示，沿該第一方向X彼此間隔排列，且該等第一光阻層3之預定圖案31的該等外觀形狀310是彼此上下對準；該等外觀形狀310之本體部313是沿該第二方向Y彼此間隔排列，該等外觀形狀310之基座部311是沿該第二方向Y彼此連接；各外觀形狀310之橋接部312的一寬度是沿該第一方向X遞減，且各外觀形狀310之該等橋接部312是沿該第二方向Y彼此間隔設置；形成於該基板20之上表面201與下表面202的第一光阻層3之各外觀形狀310的各橋接部312於鄰近其本體部313處形成有一缺口3121，且各缺口3121是自其橋接部312的一周緣沿該第二方向Y凹陷，以令各橋接部312與各本體部313彼此斷開 。
參閱圖15與圖16，該步驟(b)是對該基板20進行蝕刻，以令裸露於該等第一光阻層3之預定圖案31之陣列外的基板20被移除掉，並從而形成複數基座200、複數對應連接於各基座200的連接部22，及複數如圖8所示的主體21。各基座200與各連接部22分別具有一輪廓面203、220。各基座200之輪廓面203包括相反設置的一第一側緣204及一第二側緣205，且各連接部22的輪廓面220包括相反設置的一第一端221與一第二端222。各連接部22的第一端221與第二端222是分別對應連接於各基座200的第二側緣205與各主體21的第一側緣211，以令各連接部22的輪廓面220是對應銜接於各主體21的輪廓面210與各基座200的輪廓面203。此外，該步驟(b)之各連接部22之第二端222是形成有兩凹槽2221，各連接部22之該兩凹槽2221之其中一者(見顯示於圖16之上方凹槽2221)是自其輪廓面220之一頂面區朝其一底面區延伸，且各連接部22的該兩凹槽2221之其中另一者(見顯示於圖16之下方凹槽2221)是自其輪廓面220的底面區向朝其頂面區延伸，且各連接部22之該兩凹槽2221是自其輪廓面220沿該第二方向Y凹陷。
需說明的是，本發明量產方法之該第一實施例是以該兩第一光阻層3之外觀形狀310的橋接部312皆具有該缺口3121為例做說明，但並不限於此。當本發明量產方法之該第一實施例是該兩第一光阻層3的其中一者之外 觀形狀310的橋接部312具有該缺口3121時，可令該步驟(b)之各連接部22的第二端222僅形成有單一個凹槽2221，且該步驟(b)之各連接部22的凹槽2221是自其輪廓面220之頂面區及底面區兩者其中一者，朝其輪廓面220之頂面區及底面區兩者其中另一者延伸。
此處值得補充說明的是，當構成該基板20的非磁性材料是選自該以矽為主的材料時，為了進一步加強蝕刻時的保護效果，本發明量產方法還包含一於該步驟(a)之前的步驟(a’)。該步驟(a’)是至少於該基板20的上表面201或下表面202上形成一金屬保護層(圖未示)，且該步驟(a)的光阻層3是形成於該金屬保護層上。在本發明量產方法之該第一實施例中，該步驟(a’)是於該基板20的上表面201及下表面202上分別形成該金屬保護層(圖未示)，且該步驟(a)的各光阻層3是形成於各金屬保護層(圖未示)上。
再參閱圖16並配合參閱圖17，該步驟(c)是移除該等第一光阻層3。詳細地來說，本發明量產方法之該第一實施例於移除該等第一光阻層3後，是成形出如圖17所示的基座200陣列、連接部22陣列與主體21陣列，且該等基座200是沿該第二方向Y彼此連接，該等主體21是沿該第二方向Y彼此間隔設置。
參閱圖18，該步驟(d)是於各主體21的輪廓面210上形成一第一前驅物層(precursor layer)4(圖18僅顯示一主體21與一第一前驅物層4為例做說明)。
參閱圖19，該步驟(e)是於該等第一前驅物層4 上形成一第二光阻層5，且該第二光阻層5具有複數對應裸露出各第一前驅物層4之一局部區域41的線路圖案區51。同樣地，圖19亦僅顯示一第一前驅物層4的一局部區域41與該第二光阻層5的一線路圖案區51為例做說明。
再參閱圖19並配合參閱圖20，該步驟(f)是於各第一前驅物層4上鍍製一第一金屬層6，以於各第一前驅物層4的該局部區域41上形成一如圖8所示的第一線圈23。同樣地，圖19與圖20亦僅顯示一第一前驅物層4與一第一金屬層6為例做說明。此處需進一步說明的是，若該非磁性材料是該金屬材料時；例如，銅(Cu)，於實施步驟(d)之第一前驅物層4形成步驟前，尚需預先在各主體21鍍覆上一電性絕緣層(insulator)，以防止該步驟(f)所形成的第一線圈23因直接接觸該金屬材料而產生短路的問題。
較佳地，該步驟(d)之各第一前驅物層4是一含有鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)或銅等催化性金屬源的活性材料層(active layer)，或一含有鉻(Cr)、鎳(Ni)、鈦(Ti)、鎢(W)或鉬(Mo)的導電性晶種層(conductive seed layer)。須補充說明的是，當該步驟(d)的各第一前驅物層4是一導電性晶種層時，該步驟(f)之各第一金屬層6是以電鍍法形成於各第一前驅物層4的該局部區域41；當該步驟(d)之各第一前驅物層4是該活性材料層時，該步驟(f)之各第一金屬層6是以化學鍍法形成於各第一前驅物層4的該局部區域41上。在本發明量產方法之該第一實施例中，該步驟(d)之各第一前驅物層4是該導電晶種層，且該步驟(f)是以電 鍍法於各第一前驅物層4的該局部區域41上形成各第一線圈23。
須進一步說明的是，為了令本發明高頻電感器2能透過表面黏著技術(surface-mount technology；SMT)接著於一電路板(圖未示)，於該步驟(f)之後，依序還可包含一步驟(j1)、一步驟(j2)及一步驟(j3)。該步驟(j1)是形成一前驅物層(圖未示)於各第一線圈23與各主體21上。該步驟(j2)是形成一光阻層(圖未示)於該步驟(j1)的該等前驅物層上，且該步驟(j2)的光阻層具有複數對端電極圖案區(圖未示)。各對端電極圖案區是分別位於各主體21的左側面區2103與右側面區2104，以局部裸露出各主體21之左側面區2103與右側面區2014。該步驟(j3)是於各前驅物層上鍍覆一金屬層，從而於各前驅物層上對應形成各對端電極(圖未示)。
參閱圖21並配合參閱圖19與圖20，該步驟(h)是移除該第二光阻層5與各第一前驅物層4之被該第二光阻層5之各線路圖案區51所覆蓋的一剩餘區域，從而在各主體21上留下各第一線圈23。值得一提的是，為了保護該第一線圈23免於受外部因素干擾而造成短路或斷路，還能在完成步驟(h)後，形成一絕緣保護層(圖未示)於各主體21與各第一線圈23上。
參閱圖22，該步驟(g)是於該等連接部22處由上而下或由下而上地分別施予一外力，使各連接部22的第二端222自各主體21的第一側緣211斷裂，從而令各主體21自各連接部22脫離以量產出如圖8所示的高頻電感器2 。在本發明量產方法的該第一實施例中，是於該步驟(g)前完成該步驟(h)為例作說明，然而該步驟(h)亦可於該步驟(g)之後執行，並不以本實施例為限。經前述量產方法的詳細說明可知，位於各第一光阻層3之外觀形狀310之橋接部312處之缺口3121，是用來使該基板20於執行步驟(b)之蝕刻後，可形成如圖17所顯示之各連接部22的凹槽2221，而顯示於圖17中的凹槽2221，其目的則是令該量產方法於執行該步驟(g)時，有利於受該外力所折斷以達量產化的效用。值得一提的是，各凹槽2221亦可於該步驟(b)成形出各連接部22後，再另以切割(scriber)或蝕刻方式形成於各連接部22上。
本發明高頻電感器2之量產方法的一第二實施例是以MEMS製程來量產出如圖9所示之第二實施例的高頻電感器2，其量產方法大致上是相同於該第一實施例，不同之處是在於，如圖23所示，各第一光阻層3的各外觀形狀310之主體部31具有兩排分設於其本體部313之一周緣的缺口3131，且各本體部313之該兩排缺口3131是自其本體部313的周緣相向凹陷。因此，本發明量產方法之該第二實施例於實施完該步驟(b)之蝕刻步驟後，各第一光阻層3之各主體部31的該兩排缺口3131能令各主體21對應成形出如圖9所示的該兩排溝槽213，以致於該步驟(d)所形成的各第一前驅物層4亦可覆蓋該兩排溝槽213，且在實施完該步驟(f)後所形成的各第一線圈23是呈該外繞式線圈。
本發明高頻電感器2之量產方法的一第三實施 例是以MEMS製程來量產出如圖10所示之第三實施例的高頻電感器2，其量產方法大致上是相同於該第一實施例，不同之處是在於，如圖24所示，各第一光阻層3的各外觀形狀310之主體部311具有兩排分設於其本體部313的孔洞3132，各本體部313之該兩排孔洞3132是沿該第一方向X彼此間隔排列。因此，本發明量產方法之該第三實施例於實施完該步驟(b)之蝕刻步驟後，該等第一光阻層3之各主體部31的該兩排孔洞3132能令各主體21對應成形出如圖10所示的該兩排穿孔214，以致於該步驟(d)所形成的各第一前驅物層4亦可覆蓋定義出該兩排穿孔214之兩排內環面，且在實施完該步驟(f)後所形成的各第一線圈23是呈該內繞式線圈。
參閱圖25至圖28，本發明高頻電感器2之量產方法的一第四實施例是以MEMS製程來量產出如圖11與圖12所示之第四實施例的高頻電感器2，其量產方法大致上是相同於該第一實施例，不同之處是在於，於該步驟(h)後，還依序包含一步驟(i1)、一步驟(i2)、一步驟(i3)，及一步驟(i4)。
參圖25，該步驟(i1)是於各主體21之輪廓面210與各第一線圈23上形成一絕緣層24。參圖26，該步驟(i2)是於各絕緣層24上形成一第二前驅物層7。參閱圖27，該步驟(i3)是於該等第二前驅物層7上形成一第三光阻層8，且該第三光阻層8具有複數對應裸露出各第二前驅物層7之一局部區域71的線路圖案區81。再參閱圖27並配合參 閱圖28，該步驟(i4)是於各第二前驅物層7上鍍製一第二金屬層9，以於各第二前驅物層7的該局部區域71上形成一第二線圈25，從而得到如圖11與圖12所示之雙層線圈的結構。最後，再移除該第三光阻層8與各第二前驅物層7之被該第三光阻層8之各線路圖案區81所覆蓋的一剩餘區域，從而在各絕緣層24上留下各第二線圈25，即可得到如圖11與圖12所示的高頻電感器2。需說明的是，圖25至圖28皆只顯示出單一個主體21之輪廓面210、單一個第二前驅物層7、該第二光阻層8之單一個線路圖案區81，與單一個第二金屬層9為例做說明。在本發明量產方法之該第四實施例中，該步驟(i2)與該步驟(i4)之實施方式是比照該第一實施例，於此不再多加贅述。
經上述本發明高頻電感器2之量產方法的各實施例的詳細說明可知，本發明僅需透過該步驟(a)至該步驟(f)等六道步驟，即可形成出外繞式或內繞式的第一線圈23。無須如同前案2般，尚需經過四道的貫孔程序、四道的填置導電糊程序、四道的塗佈導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)之燒結處理等十三道程序，才可構成該內繞式的線圈。就製程面來說，本發明之量產方法程序簡化；就成本面來說，本發明之量產方法可因程序簡化而減少製程上所需耗費的時間成本。
再者，本發明各實施例之高頻電感器2是透過MEMS製程直接由該基板20經過上述量產方法之步驟(b)來成形出各高頻電感器2的本體21。具體來說，各本體21 為一體結構，以致於各高頻電感器2之主體21的整體結構強度高，不像圖1所示之積層式電感器1般，於該等電路陶瓷片11、12、13、14相鄰界面間存在有強度不足的問題。除此之外，本發明各實施例之高頻電感器2的第一線圈23與第二線圈25亦為一體結構，不會如圖1所示之各電路圖案112、122、132、142間因不連續界面而產生非歐姆式接觸，或增加阻抗從而產生額外的電熱效應。
綜上所述，本發明高頻電感器2及其量產方法，是透過MEMS製程直接對該基板20進行蝕刻以預先成形出結構強度高且呈一體結構的各主體21，並於各主體21之輪廓面210上形成各第一前驅物層4，以進一步地在呈立體態的各輪廓面210上之各第一前驅物層4上電鍍/或化學鍍出各外繞式或內繞式的第一線圈23，就電感器的性能面來看，結構強度高且不易產生過熱問題，就製程面與成本面來看，因製作程序簡化而降低時間成本，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧高頻電感器
21‧‧‧主體
210‧‧‧輪廓面
2101‧‧‧頂面區
2102‧‧‧底面區
2103‧‧‧左側面區
2104‧‧‧右側面區
2105‧‧‧前面區
2106‧‧‧背面區
211‧‧‧第一側緣
212‧‧‧第二側緣
23‧‧‧第一線圈
231‧‧‧頂部段
232‧‧‧縱部段
233‧‧‧底部段
X‧‧‧第一方向

Claims (15)

  1. 一種高頻電感器，包含：一主體，具有一輪廓面，該主體之輪廓面包括相反設置的一第一側緣及一第二側緣，該主體是由一非磁性材料所構成，且為一體者；及一第一線圈，設置於該主體並包括複數頂部段、複數縱部段，及複數底部段，該等頂部段、該等縱部段與該等底部段是沿一自該主體之該第一側緣朝該第二側緣的第一方向彼此間隔排列，該等頂部段與該等底部段是分別設置於該主體的輪廓面之一頂面區與一底面區，且各頂部段是透過其相鄰之兩縱部段的相反兩端緣沿該第一方向以與各底部段依序電性連接。
  2. 如請求項1所述的高頻電感器，其中，該主體還具有兩排分設於其主體之輪廓面的一前面區與一背面區的溝槽，各排溝槽是沿該第一方向彼此間隔排列，並自該主體之輪廓面的該頂面區向該底面區延伸，且該兩排溝槽是分別從該主體的輪廓面的該前面區與該背面區相向凹陷，該第一線圈的各縱部段是容置於各溝槽。
  3. 如請求項1所述的高頻電感器，其中，該主體還具有兩排穿孔，各排穿孔是沿該第一方向彼此間隔排列，該等穿孔是分別貫穿該主體之輪廓面的該頂面區與該底面區，且該第一線圈的各縱部段是容置於各穿孔。
  4. 如請求項1所述的高頻電感器，還包含一絕緣層與一第二線圈，該絕緣層覆蓋於該主體之輪廓面與該第一線圈 上，該第二線圈則設置於該絕緣層上以圍繞於該主體之輪廓面的該頂面區、該底面區、一前面區與一背面區外。
  5. 如請求項1至4任一請求項所述的高頻電感器，其中，該非磁性材料是選自一以矽為主的材料或一金屬材料。
  6. 一種高頻電感器之量產方法，包含以下步驟：一步驟(a)，是至少於一基板的一上表面或一下表面上形成一具有一預定圖案的第一光阻層，該預定圖案具有一覆蓋該基板之上表面或下表面的陣列，該陣列具有複數外觀形狀，且各外觀形狀沿一第一方向依序具有彼此連接的一基座部、至少一橋接部與一本體部，該等外觀形狀之本體部是沿該第一方向或沿一與該第一方向夾一預定角度的第二方向彼此間隔排列，且該基板是由一非磁性材料所構成；一步驟(b)，是對該基板進行蝕刻，以令裸露於該第一光阻層之預定圖案之陣列外的基板被移除掉，並從而形成複數基座、複數對應連接於各基座的連接部，及複數如請求項1所述的主體，各基座與各連接部分別具有一輪廓面，各基座之輪廓面包括相反設置的一第一側緣及一第二側緣，且各連接部的輪廓面包括相反設置的一第一端與一第二端，各連接部的第一端與第二端是分別對應連接於各基座的第二側緣與各主體的第一側緣，以令各連接部的輪廓面是對應銜接於各主體的輪廓面與各基座的輪廓面； 一步驟(c)，是移除該第一光阻層；一步驟(d)，是於該步驟(c)之後，於各主體的輪廓面上形成一第一前驅物層；一步驟(e)，是於該等第一前驅物層上形成一第二光阻層，且該第二光阻層具有複數對應裸露出各第一前驅物層之一局部區域的線路圖案區；一步驟(f)，是於該步驟(e)之後，於各第一前驅物層上鍍製一第一金屬層，以於各第一前驅物層的該局部區域上形成一如請求項1所述的第一線圈；及一步驟(g)，是於該步驟(f)之後，於該等連接部處由上而下或由下而上地分別施予一外力，使各連接部的第二端自各主體的第一側緣斷裂，從而令各主體自各連接部脫離以量產出如請求項1所述的高頻電感器。
  7. 如請求項6所述的高頻電感器之量產方法，其中，該步驟(a)所形成之第一光阻層的數量是兩個，且該等第一光阻層之預定圖案的該等外觀形狀是彼此上下對準。
  8. 如請求項7所述的高頻電感器之量產方法，其中，各第一光阻層的各外觀形狀之本體部具有兩排分設於其本體部之一周緣的缺口，且各本體部之該兩排缺口是自其本體部的周緣相向凹陷。
  9. 如請求項7所述的高頻電感器之量產方法，其中，各第一光阻層的各外觀形狀之本體部具有兩排分設於其本體部的孔洞，各本體部之該兩排孔洞是沿該第一方向彼此間隔排列。
  10. 如請求項7所述的高頻電感器之量產方法，其中，該步驟(a)之該等第一光阻層的各外觀形狀的橋接部的數量是兩個，各外觀形狀之橋接部的一寬度是沿該第一方向遞減，且各外觀形狀之該等橋接部是沿該第二方向彼此間隔設置，至少形成於該基板之上表面的第一光阻層之各外觀形狀的各橋接部於鄰近其本體部處形成有一缺口，且各橋接部的缺口是自其橋接部的一周緣沿該第二方向凹陷，以令該步驟(b)之各連接部的第二端形成有至少一凹槽，該步驟(b)之各連接部的凹槽是自其輪廓面之一頂面區及一底面區兩者其中一者，朝其輪廓面之頂面區及底面區兩者其中另一者延伸，且是自其輪廓面沿該第二方向凹陷。
  11. 如請求項6至10任一請求項所述的高頻電感器之量產方法，於該步驟(f)後，還包含一移除該第二光阻層與各第一前驅物層之被該第二光阻層之各線路圖案區所覆蓋的一剩餘區域的步驟(h)。
  12. 如請求項11所述的高頻電感器之量產方法，於該步驟(h)之後，依序還包含以下步驟：一步驟(i1)，於各主體之輪廓面與各第一線圈上形成一絕緣層；一步驟(i2)，是於各絕緣層上形成一第二前驅物層；一步驟(i3)，是於該等第二前驅物層上形成一第三光阻層，且該第三光阻層具有複數對應裸露出各第二前 驅物層之一局部區域的線路圖案區；及一步驟(i4)，是於各第二前驅物層上鍍製一第二金屬層，以於各第二前驅物層的該局部區域上形成一如請求項4所述的第二線圈。
  13. 如請求項12所述的高頻電感器之量產方法，其中，該步驟(d)的各第一前驅物層與該步驟(i2)的各第二前驅物層分別是一活性材料層或一導電性晶種層；當該步驟(d)之各第一前驅物層與該步驟(i2)之各第二前驅物層分別是該活性材料層時，該步驟(f)之各第一金屬層與該步驟(i4)是以化學鍍法分別形成於各第一前驅物層的該局部區域上與各第二前驅物層的該局部區域上；當該步驟(d)之各第一前驅物層與該步驟(i2)之各第二前驅物層分別是該導電性晶種層時，該步驟(f)之各第一金屬層與該步驟(i4)之各第二金屬層是以電鍍法分別形成於各第一前驅物層的該局部區域上與各第二前驅物層的該局部區域上。
  14. 如請求項6至10任一請求項所述的高頻電感器之量產方法，其中，該步驟(a)之該非磁性材料是選自一以矽為主的材料或一金屬材料。
  15. 如請求項14所述的高頻電感器之量產方法，還包含一於該步驟(a)之前的步驟(a’)，且該步驟(a)之非磁性材料是選自該以矽為主的材料，該步驟(a’)是至少於該基板的上表面或下表面上形成一金屬保護層，且該步驟(a)的第一光阻層是形成於該金屬保護層上。
TW104120530A 2015-06-25 2015-06-25 Mass production method of high frequency inductor TWI623002B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104120530A TWI623002B (zh) 2015-06-25 2015-06-25 Mass production method of high frequency inductor
CN201510506214.0A CN106328358B (zh) 2015-06-25 2015-08-18 高频电感器的量产方法
US15/152,806 US10020114B2 (en) 2015-06-25 2016-05-12 Method of making a high frequency inductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104120530A TWI623002B (zh) 2015-06-25 2015-06-25 Mass production method of high frequency inductor

Publications (2)

Publication Number Publication Date
TW201701304A true TW201701304A (zh) 2017-01-01
TWI623002B TWI623002B (zh) 2018-05-01

Family

ID=57602788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120530A TWI623002B (zh) 2015-06-25 2015-06-25 Mass production method of high frequency inductor

Country Status (3)

Country Link
US (1) US10020114B2 (zh)
CN (1) CN106328358B (zh)
TW (1) TWI623002B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592955B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Embedded passive components and methods of mass production
TWI555044B (zh) * 2015-06-25 2016-10-21 Wafer Mems Co Ltd A method for producing a passive element with a terminal electrode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597169A (en) * 1984-06-05 1986-07-01 Standex International Corporation Method of manufacturing a turnable microinductor
US5476728A (en) * 1992-03-31 1995-12-19 Tdk Corporation Composite multilayer parts
JP2001326122A (ja) * 2000-03-10 2001-11-22 Murata Mfg Co Ltd 多層インダクタ
JP2003115403A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子部品の製造方法
KR100602078B1 (ko) * 2003-10-01 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 인덕터 및 그의 제조방법
TWM340537U (en) * 2008-04-17 2008-09-11 Taiwan Thick Film Ind Corp Wire-winding structure of transformer
TWI435347B (zh) * 2010-10-06 2014-04-21 Ajoho Entpr Co Ltd The structure of the inductance element
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法
CN203552851U (zh) * 2013-11-19 2014-04-16 东莞铭普光磁股份有限公司 新型表贴功率电感器
TWI629694B (zh) * 2015-06-25 2018-07-11 威華微機電股份有限公司 Mass production method of preform of magnetic core inductor
TWM511110U (zh) * 2015-06-25 2015-10-21 Wafer Mems Co Ltd 高頻電感器
TWI592956B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Core inductor production methods

Also Published As

Publication number Publication date
CN106328358A (zh) 2017-01-11
CN106328358B (zh) 2018-05-18
TWI623002B (zh) 2018-05-01
US20160379748A1 (en) 2016-12-29
US10020114B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
TWI592956B (zh) Core inductor production methods
TWM511111U (zh) 磁芯電感器
TWI592955B (zh) Embedded passive components and methods of mass production
JP2019208053A (ja) キャパシタ
TWI623002B (zh) Mass production method of high frequency inductor
JP2016139786A (ja) コイル部品及びその製造方法
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP2015170809A (ja) 半導体装置および半導体装置の製造方法
JP2017195322A (ja) チップコンデンサ
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
TWM511110U (zh) 高頻電感器
JP5855822B2 (ja) 多数個取り配線基板
JP5964658B2 (ja) 薄膜配線基板
JP2016207698A (ja) チップ抵抗器およびその製造方法
WO2019082987A1 (ja) 電子部品内蔵構造体
JP5956185B2 (ja) 多数個取り配線基板
US20180019296A1 (en) Passive Chip Device and Method of Making the Same
JP7445489B2 (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
TWI623247B (zh) Mass production method of preform of passive component
TWM511121U (zh) 具有端電極之被動元件
JP2002050715A (ja) 半導体パッケージの製造方法
TW202435674A (zh) 複合電子零組件
TWM511122U (zh) 內埋式被動元件
JP2024116689A (ja) 複合電子部品
TWM511120U (zh) 被動元件的預形體