TWI555044B - A method for producing a passive element with a terminal electrode - Google Patents

A method for producing a passive element with a terminal electrode Download PDF

Info

Publication number
TWI555044B
TWI555044B TW104120533A TW104120533A TWI555044B TW I555044 B TWI555044 B TW I555044B TW 104120533 A TW104120533 A TW 104120533A TW 104120533 A TW104120533 A TW 104120533A TW I555044 B TWI555044 B TW I555044B
Authority
TW
Taiwan
Prior art keywords
region
layer
electrode
terminal electrode
precursor
Prior art date
Application number
TW104120533A
Other languages
English (en)
Other versions
TW201701311A (zh
Inventor
Min Ho Hsiao
Pang Yen Lee
Yen Hao Tseng
Original Assignee
Wafer Mems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wafer Mems Co Ltd filed Critical Wafer Mems Co Ltd
Priority to TW104120533A priority Critical patent/TWI555044B/zh
Priority to CN201510487960.XA priority patent/CN106298207B/zh
Priority to US15/152,882 priority patent/US9806145B2/en
Application granted granted Critical
Publication of TWI555044B publication Critical patent/TWI555044B/zh
Publication of TW201701311A publication Critical patent/TW201701311A/zh
Priority to US15/716,382 priority patent/US20180019296A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core

Description

具有端電極之被動元件的量產方法
本發明是有關於一種被動元件，特別是指一種具有端電極之被動元件的量產方法。
以目前市面上之被動元件的電感器舉例來說，其主要可分為薄膜式(thin film)、積層式(multilayer)及繞線式(wire wound)。如台灣第TW 201440090 A早期公開號發明專利案(以下稱前案1)所公開的一種積層式電感器1(見圖1)及其製造方法(見圖2至圖7)。
該積層式電感器1的製造方法，包含以下步驟：(A)由下而上依序積層壓接一第一電路陶瓷母片110、一第二電路陶瓷母片120、一第三電路陶瓷母片130，及一第四電路陶瓷母片140(如圖2所示)；(B)令一表面塗佈有一焊墊電極(bonding pad)1501陣列的載膜150，面向該第一電路陶瓷母片110的一第一預定電路圖案1120陣列設置(如圖3所示)；(C)將該焊墊電極1501陣列轉印至該第一電路陶瓷母片110上的第一預定電路圖案1120陣列從而構成一第一電路圖案112陣列(如圖4所示)；(D)剝離該載膜150(如圖5所示)；(E)燒結該等電路陶瓷母片110、120、130、 140以構成一集合基板100(如圖6所示)，且該集合基板100的厚度是控制在0.6mm以下；及(F)以一刻劃具160對該集合基板100施予刻劃，令該集合基板100被分割成多數個條狀積層體10及，且令集合基板100內的第一電路圖案112陣列被分割成多數個第一電路圖案112並構成如圖1所示的積層式電感器1。
如圖1所示，經該步驟(F)所刻劃出的該積層式電感器1由下而上依序包含：一第一電路陶瓷片11、一第二電路陶瓷片12、一第三電路陶瓷片13，及一第四電路陶瓷片14。該第一電路陶瓷片11具有一非磁性體111，及該配置於該第一電路陶瓷片11之非磁性體111中的第一電路圖案112。該第二電路陶瓷片12與該第三電路陶瓷片13分別具有一磁性體121、131，及一分別配置於其磁性體121、131中的第二電路圖案122與第三電路圖案132。該第四電路陶瓷片14具有一非磁性體141，及一配置於該第四電路陶瓷片14之非磁性體141中的第四電路圖案142。
該積層式電感器1是利用該等電路陶瓷片11、12、13、14的電路圖案112、122、132、142以共同構成一內繞式的線圈。然而，詳細地來說，於執行該步驟(A)之前，是分別依序對多數陶瓷母片(圖未示)貫孔以於各陶瓷母片形成多數通孔、於各通孔內填置導電糊以形成多數導通導體，以及在各陶瓷母片上塗置導電糊以形成各電路圖案112、122、132、142等多道程序，才可製得各電路陶瓷母片110、120、130、140。此外，在執行完該步驟(E)的燒結處 理與該步驟(F)之刻畫後才可取得各積層式電感器1之積層體10的外觀面。
就製程面來說，構成該內繞式的線圈需經過四道的貫孔程序、四道的填置導電糊程序、四道的塗佈導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)之燒結處理等十三道程序。因此，前案1的製作程序相當繁瑣，導致製造時所需耗費的時間成本提升。再者，因為積層體10是經堆疊燒結該等電路陶瓷母片110、120、130、140並施予刻劃後所取得，使該積層式電感器1體積(最大厚度達0.6mm)也隨之提高，而不利於安排至該電路板上的布局。除此之外，由於該內繞式線圈是由各電路陶瓷片11、12、13、14的電路圖案112、122、132、142所構成，各電路圖案112、122、132、142間之非連續的界面易產生非歐姆式接觸(non-ohmic contact)或增加阻抗而產生額外的電熱效應(Joule-heating)，皆不利於電感器的運作。
以一薄膜式電感器的製作方法來說，其通常是經過一下層線圈形成步驟、一中間層形成步驟、一頂電極形成步驟、一底電極形成步驟，與一保護層形成步驟等五道步驟，以初步地完成一薄膜式電感器陣列。詳細地來說，前述下層線圈形成步驟、頂電極形成步驟與底電極形成步驟則分別需要經過十道、六道與六道等次程序，製程相當繁瑣。
此外，該薄膜式電感器陣列仍需經過一雷射切 割程序，以於該薄膜式電感器陣列上形成多數條彼此交錯的縱向切槽與橫向切槽後，再沿著各縱向切槽折斷該薄膜式電感器陣列以成多數條狀電感器陣列(稱為條狀剝離程序；stick breaking)。於實施完條狀剝離程序後，繼續於各條狀電感器陣列之相反兩長邊的端面上進行端面著膜程序以形成兩縱向端電極。接著，沿著各條狀電感器陣列上的各橫向切槽折斷以令各條狀電感器陣列成為多數粒狀體(稱為粒狀剝離程序，chip breaking)，且原位處於各條狀電感器陣列之縱向端電極經粒狀剝離後則成為各粒狀體之兩縱向端電極區。最後，於各粒狀體之剩餘兩端面進行電鍍程序以於各粒狀體之剩餘兩端面上形成一橫向電極區，令各粒狀體之頂電極、底電極、該兩縱向端電極區與該兩橫向電極區共同構成一薄膜式電感器之一對端電極。如此，各薄膜式電感器才可透過表面接著黏著技術(surface mounting technology，SMT)，以分別接合至一電路板上的複數接點供下游廠商應用。
根據上述薄膜式電感器之製做方法的詳細說明可知，形成該薄膜式電感器陣列至少需要多達二十二道步驟以上。特別是該等薄膜式電感器之各對端電極難以在同一道程序中完成，其尚需經過雷射切割程序、條狀剝離程序、端面著膜程序、粒裝剝離程序，與電鍍程序等五道程序，對於量產化的效益較低。
經上述說明可知，簡化被動元件及其端電極的製作方法以降低製作成本，是此技術領域的相關技術人員 所待突破的難題。
因此，本發明之目的，即在提供一種具有端電極之被動元件。
本發明之另一目的，即在提供一種具有端電極之被動元件的量產方法。
於是，本發明具有端電極之被動元件，包含：一個主體、一個元件層，及一對端電極。該主體是經蝕刻或沖壓一基板所成形取得並包括一輪廓面。該輪廓面具有相反設置的一頂面區與一底面區、相反設置的一第一端面區與一第二端面區，及相反設置的一前面區與一背面區。該第一端面區是銜接於該前面區、該頂面區、該背面區與該底面區，且該第二端面區是銜接於該前面區、該頂面區、該背面區與該底面區以令該主體為一體(unity)者。該元件層設置於該主體。該對端電極彼此互不接觸且分別電連接於該元件層，並分別具有至少兩個區塊。該對端電極之其中一者的該兩區塊，是位於該主體之該第一端面區，且位於鄰近該第一端區之該頂面區及鄰近該第一端面區之該底面區兩者的其中一者，該對端電極之其中另一者的該兩區塊，是位於該主體之該第二端面區，且位於鄰近該第二端面區之該頂面區及鄰近該第二端面區之該底面區兩者的其中一者。該等端電極之該兩區塊皆在同一道步驟中鍍製而成。
此外，本發明之具有端電極之被動元件的量產 方法，包含：一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)，及一步驟(f)。
該步驟(a)是以一蝕刻法(etching)或一沖壓法(punching)使一基板成形出一預形體陣列。各預形體沿一第一方向具有彼此連接的一基座、至少一連接部及一如上所述的主體。該預形體陣列中之該等主體是沿該第一方向或沿一與該第一方向夾一預定角度的第二方向彼此間隔排列。各基座與各連接部分別具有一輪廓面，各基座之輪廓面包括相反設置的一第一側緣及一第二側緣，且各連接部的輪廓面包括相反設置的一第一端與一第二端。各連接部的第一端與第二端是分別對應連接於各基座的第二側緣與各主體的第一端面區，以令各連接部的輪廓面是對應銜接於各主體的輪廓面與各基座的輪廓面。
該步驟(b)是分別設置一元件層於各主體上。
該步驟(c)是於各主體之輪廓面上形成一端電極用前驅物層(precursor layer)。
該步驟(d)是於該步驟(c)之後，於該等端電極用前驅物層上形成一端電極用光阻層，該端電極用光阻層具有複數對的端電極圖案區，各對端電極圖案區是分別裸露出各端電極用前驅物層的兩局部區域，且各端電極用前驅物層的該兩局部區域的其中一者，是對應位於各主體之該第一端面區，且至少對應位於各主體之鄰近其第一端面區之頂面區與鄰近其第一端面區之底面區兩者其中一者，各端電極用前驅物層的該兩局部區域的其中另一者，是對應 位於各主體之該第二端面區，且至少對應位於鄰近其第二端面區之頂面區與鄰近其第二端面區之底面區兩者其中一者。
該步驟(e)是於該步驟(d)之後，於各端電極用前驅物層的該兩局部區域上鍍製一對如上所述的該對端電極。
該步驟(f)是於該步驟(e)之後，於該等連接部處由上而下或由下而上地分別施予一外力，使各連接部的第二端自各主體的第一端面區斷裂，從而令各主體自各連接部脫離以量產出如上所述之具有端電極之被動元件。在本發明中，當實施完該步驟(b)與該步驟(e)後，各元件層是分別對應電連接於各對端電極。
本發明之功效在於，是直接在該基板成形出彼此連接並呈一體結構之各預形體的基座、連接部與主體，令各主體之呈立體態的輪廓面上所形成之各端電極用前驅物層可進一步地在同一道步驟內於各端電極用前驅物層上鍍出各對端電極的該兩區塊，就被動元件的結構強度面來看，結構強度高，就製程面與成本面來看，因製作程序簡化而降低時間成本。
2‧‧‧具有端電極之被動元件
20‧‧‧基板
200‧‧‧基座
201‧‧‧上表面
202‧‧‧下表面
203‧‧‧輪廓面
204‧‧‧第一側緣
205‧‧‧第二側緣
21‧‧‧主體
210‧‧‧輪廓面
211‧‧‧頂面區
212‧‧‧底面區
213‧‧‧第一端面區
214‧‧‧第二端面區
215‧‧‧前面區
216‧‧‧背面區
22‧‧‧連接部
220‧‧‧輪廓面
221‧‧‧第一端
222‧‧‧第二端
2221‧‧‧凹槽
23‧‧‧元件層
231‧‧‧底電極
232‧‧‧介電層
233‧‧‧頂電極
24‧‧‧端電極
241‧‧‧區塊
25‧‧‧預形體
31‧‧‧上光阻層
310‧‧‧外觀形狀
32‧‧‧下光阻層
320‧‧‧外觀形狀
41‧‧‧線路用前驅物層
411‧‧‧局部區域
42‧‧‧端電極用前驅物層
421‧‧‧局部區域
51‧‧‧線路用光阻層
511‧‧‧線路圖案區
52‧‧‧端電極用光阻層
521‧‧‧端電極圖案區
7‧‧‧電路板
71‧‧‧接點
72‧‧‧焊料
X‧‧‧第一方向
Y‧‧‧第二方向
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一立體分解圖，說明由台灣第TW 201440090 A早期公開號發明專利案所公開的一種積層式電感器； 圖2是一截面圖，說明該積層式電感器的製造方法的一步驟(A)；圖3是一截面圖，說明該積層式電感器的製造方法的一步驟(B)；圖4是一截面圖，說明該積層式電感器的製造方法的一步驟(C)；圖5是一截面圖，說明該積層式電感器的製造方法的一步驟(D)；圖6是一截面圖，說明該積層式電感器的製造方法的一步驟(E)；圖7是一截面圖，說明該積層式電感器的製造方法的一步驟(F)；圖8是一立體示意圖，說明本發明具有端電極之被動元件的一第一實施例；圖9是一立體示意圖，說明本發明具有端電極之被動元件的一第二實施例；圖10是一俯視示意圖，說明本發明具有端電極之被動元件的量產方法之一第一實施例之一步驟(a)；圖11是一立體示意圖，說明該量產方法之第一實施例之步驟(a)所成形出的一預形體；圖12是一俯視示意圖，說明本發明該量產方法之第一實施例於實施該步驟(a)時的一細部動做；圖13是由圖12之直線XIII-XIII所取得的一截面圖；圖14是一俯視示意圖，說明本發明該量產方法之第一 實施例以濕式蝕刻手段(wet etching)來實施該步驟(a)；圖15是由圖14之直線XV-XV所取得的一截面圖；圖16是一立體示意圖，說明該量產方法之第一實施例之一步驟(b)之一次步驟(b11)；圖17是一立體示意圖，說明該量產方法之第一實施例之該步驟(b)之一次步驟(b12)；圖18是一立體示意圖，說明該量產方法之第一實施例之該步驟(b)之一次步驟(b13)；圖19是一立體示意圖，說明該量產方法之第一實施例之一步驟(b’)；圖20是一立體示意圖，說明該量產方法之第一實施例之一步驟(c)；圖21是一立體示意圖，說明該量產方法之第一實施例之一步驟(d)；圖22是一立體示意圖，說明該量產方法之第一實施例之一步驟(e)；圖23是一立體示意圖，說明該量產方法之第一實施例之一步驟(e’)；圖24是一俯視示意圖，說明該量產方法之第一實施例之一步驟(f)；圖25是一正視示意圖，說明本發明該量產方法之第一實施例所製得之具有端電極之被動元件，經由表面黏著技術(SMT)接合至一電路板上的實施態樣；圖26是一立體示意圖，說明該量產方法之一第二實施 例之一步驟(d)；圖27是一立體示意圖，說明該量產方法之第二實施例之一步驟(e)；圖28是一立體示意圖，說明該量產方法之第二實施例的一步驟(e’)；圖29是一截面圖，說明本發明具有端電極之被動元件的一第三實施例；圖30是一立體示意圖，說明本發明該量產方法之一第三實施例之一步驟(b)的一次步驟(b21)；圖31是一立體示意圖，說明本發明該量產方法之該第三實施例之該步驟(b)的一次步驟(b22)；圖32是一立體示意圖，說明本發明該量產方法之該第三實施例之該步驟(b)的一次步驟(b23)。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖8，本發明具有端電極之被動元件2的一第一實施例，包含：一個主體21、一個元件層23，及一對端電極24。
該主體21是經蝕刻或沖壓一基板(圖未示)所成形取得，並包括一輪廓面210。該輪廓面210具有相反設置的一頂面區211與一底面區212、相反設置的一第一端面區213與一第二端面區214，及相反設置的一前面區215與一背面區216。該第一端面區213是銜接於該前面區215、該 頂面區211、該背面區216與該底面區212，且該第二端面區214是銜接於該前面區215、該頂面區211、該背面區216與該底面區215，以令該主體21為一體者。
此處需補充說明的是，本發明具有端電極之被動元件2主要是透過微機電系統(MEMS)的製程來量產化。因此，上述一體者是被定義為一體結構。此外，所謂的一體結構，是指該主體21是經由蝕或沖壓一塊材(bulk matter)所成形取得，以致於該主體21結構強度高，且內部不存在有層間剝離的問題。該塊材可以是一板狀的塊材，如，石英基板(quartz wafer)。關於本發明具有端電極之被動元件2的相關量產方法，則容後說明。
該元件層23設置於該主體21。在本發明該第一實施例中，該元件層23是以如圖8所示之一線圈為例做說明，但並不限於此。該元件層(也就是該線圈)23是圍繞於該主體21之該前面區215、該頂面區211、該背面區216與該底面區212，且該元件層23之相反兩端是分別連接於該對端電極24。換句話說，本發明該第一實施例之被動元件2可為一電感器或一電阻器。在本發明該第一實施例中，該具有端電極之被動元件2是以電感器為例做說明。
該對端電極24彼此互不接觸且分別電連接於該元件層23，並分別具有至少兩個彼此連接的區塊241。該對端電極24之其中一者的該兩區塊241，是位於該主體21之該第一端面區213，且位於鄰近該第一端區213之該頂面區211，及鄰近該第一端區213之該底面區212兩者的其中 一者，該對端電極24之其中另一者的該等區塊241，是位於該主體21之該第二端面區214，且位於鄰近該第二端區214之該頂面區211，及鄰近該第二端區214之該底面區212兩者的其中一者。在本發明該第一實施例中，該對端電極24之其中一者(見顯示於圖8左側的端電極24)的該兩區塊241，是分別位於該主體21之該第一端面區213及鄰近該第一端區213之該底面區212，且該對端電極24之其中另一者(見顯示於圖8右側的端電極24)的該等區塊241，是分別位於該主體21之該第二端面區214及鄰近該第二端區214之該底面區212，且該等端電極24之該兩區塊241皆在同一道步驟中鍍製而成。
較佳地，該主體21是由一磁性材料或一非磁性材料所構成；該磁性材料是選自一磁性金屬或一磁性陶磁，該非磁性材料是選自一以矽為主的材料或一金屬材料。
適用於本發明該第一實施例之磁性金屬可以是鐵(Fe)、鈷(Co)或鎳(Ni)。適用於本發明該第一實施例之磁性陶磁可以是具有反尖晶石結構(inverses spinel structure)的鐵氧磁體(ferrite；Fe3O4)。舉例來說，當構成本發明該第一實施例之被動元件之電感器的本體21之磁性材料是選自鐵氧磁體時，則本發明該第一實施例之電感器是一磁芯電感器(magnetic-core inductor)。又，適用於本發明該第一實施例之該以矽為主的材料可以是石英、矽晶圓(Si wafer)、氮化矽(Si3N4)或碳化矽(SiC)；適用於本發明該第一實施例之金屬材料可以是銅(Cu)。舉例來說，當構成本發明該 第一實施例之被動元件之電感器的本體21的非磁性材料是選自石英時；那麼，本發明該第一實施例之電感器則為一空芯電感器(air-core inductor)。
經上述兩段的詳細說明可知，適用於本發明該第一實施例之主體21的材料，可以是磁性金屬或磁性陶瓷等磁性材料，也可以是以矽為主的材料或金屬材料等非磁性材料。但有條件的是，當該磁性材料是選自該磁性金屬或該非磁性材料是選自該金屬材料時，該主體21的輪廓面210上是覆蓋有一絕緣層(圖未示)，以防止該元件層(也就是線圈)23因直接接觸該磁性金屬或該金屬材料而產生短路問題。
參閱圖9，本發明具有端電極之被動元件2的第二實施例，大致上是相同於該第一實施例，其不同處是在於，本發明該第二實施例之各端電極24之區塊241的數量是三個。該對端電極24之其中一者(見顯示於圖9左側的端電極24)的該等區塊241，是分別位於該主體21之該第一端面區213、鄰近該第一端區213之該頂面區211及鄰近該第一端區213之該底面區212，且該對端電極24之其中另一者(見顯示於圖9右側的端電極24)的該等區塊241，是分別位於該主體21之該第二端面區214、鄰近該第二端區214之該頂面區211及鄰近該第二端區214之該底面區212。
本發明具有端電極之被動元件2的量產方法的一第一實施例，是以微機電系統(MEMS)製程來量產出如圖 8所示之第一實施例之具有端電極之被動元件2。本發明量產方法之第一實施例依序包含：一步驟(a)、一步驟(b)、一步驟(b’)、一步驟(c)、一步驟(d)、一步驟(e)、一步驟(e’)，及一步驟(f)。
參閱圖10與圖11，該步驟(a)是以一蝕刻法或一沖壓法使該基板20成形出一預形體25陣列。各預形體25沿一第一方向X具有彼此連接的一基座200、至少一連接部22及一如上所述的主體21。該預形體25陣列中之該等主體21是沿該第一方向X或沿一與該第一方向X夾一預定角度的第二方向Y彼此間隔排列。各基座200與各連接部22分別具有一輪廓面203、220。各基座200之輪廓面203包括相反設置的一第一側緣204及一第二側緣205，且各連接部22的輪廓面220包括相反設置的一第一端221與一第二端222。各連接部22的第一端221與第二端222是分別對應連接於各基座200的第二側緣205與各主體21的第一端面區213，以令各連接部22的輪廓面220是對應銜接於各主體21的輪廓面210與各基座200的輪廓面203。
在本發明量產方法之該第一實施例中，該基板20所適用的材料是相同於上述主體21，於此不再多加贅述；該預定角度是以90度為例作說明，但不以此為限；該預形體25陣列中的該等預形體25是如圖10所示，沿該第一方向X彼此間隔排列，且該預形體25陣列中的該等預形體25之主體21是沿該第二方向Y彼此間隔排列，該等基座200是沿該第二方向Y彼此連接；各預形體25之連接部22 的數量是兩個，各預形體25之該等連接部22是沿該第二方向Y彼此間隔排列，各連接部22的一寬度是沿該第一方向X遞減。
較佳地，各連接部22於鄰近其第二端222處具有至少一凹槽2221，各凹槽2221是自其連接部22之輪廓面220的一頂面區及其一底面區兩者其中一者，朝其底面區及其頂面區兩者其中另一者延伸，且是自其連接部22之輪廓面220沿該第二方向Y凹陷。在本發明量產方法之該第一實施例中，各連接部22的凹槽2221數量是兩個，各連接部22之該兩凹槽2221其中一者(見顯示於圖11上方的凹槽2221)是自其連接部22之輪廓面220的頂面區朝其底面區延伸，且各連接部22之該兩凹槽2221其中另一者(見顯示於圖11下方的凹槽2221)是自其連接部22之輪廓面220的底面區朝其頂面區延伸。各連接部22之寬度沿該第一方向X遞減以及位處於各連接部22處之凹槽2221於本發明量產方法之該第一實施例中的目的，則容後說明。
此處需說明的是，在本發明之量產方法的該第一實施例中，該步驟(a)是採用蝕刻或沖壓來成形出該等預形體25，主要是取決於該基板20的材質。
舉例來說，當構成該基板20的該非磁性材料是選自該石英時(配合參閱圖12、圖13、圖14與圖15)時，該步驟(a)則適合在該基板20之一上表面201與一下表面202分別覆蓋上一上光阻層31與一下光阻層32；其中，該上光阻層31與該下光阻層32分別具有相同之一外觀形狀 310、320陣列；於覆蓋上該上光阻層31與該下光阻層32後，採用濕式蝕刻手段令裸露於該上光阻層31之該等外觀形狀310外與裸露於該下光阻層32之該等外觀形狀320外的基板20被移除掉，從成快速地成形出如圖10所示之預形體25陣列；其中，該上光阻層31之該等外觀形狀310與該下光阻層32之該等外觀形狀320是彼此對準，且該等外觀形狀310、320之輪廓相同於如圖11所示之預形體25之立體圖的一俯視示意圖。
此外，當該基板20是選自該金屬材料或該磁性金屬時，該步驟(a)則適合透過一具有一模穴陣列(an array of cavities)之沖壓模具(punching mold；圖未示)來對該基板20施予沖壓手段。更具體地來說，使該沖壓模具之模穴陣列面向該基板20的上表面201設置，以在沖壓過程中令該沖壓模具沖斷該基板20之上表面201與下表面202，供該預形體25陣列容置於該模穴陣列中，並從而快速地成形出如圖10所示之該預形體25陣列。此處需補充說明的是，當該步驟(a)是採用沖壓來成形出該預形體25陣列時，各連接部22處的凹槽2221是在衝壓成形後，另外以蝕刻或切割(scriber)等方式形成於各連接部22上。
在本發明量產方法之該第一實施例中，該基板20是以石英基板為例做說明。但此處需補充說明的是，當該磁性材料是選自該磁性陶瓷時，該磁性陶瓷必須是一磁性陶瓷生坯(green)，且該步驟(a)需選用該沖壓模具來沖壓由該磁性陶瓷生坯所構成的基板20，以成形出該預形體25 陣列後，並對該預形體25陣列施予燒結(sintering)以令經沖壓後之該磁性陶瓷生坯緻密化(densification)，並提升該預形體25陣列之結構強度。
該步驟(b)是分別設置該元件層23於各主體21上。在本發明該量產方法之第一實施例中，該被動元件2是以該電感器為例做說明；因此，該元件層23是該線圈，且如圖16、圖17與圖18所示，該步驟(b)依序包括以下次步驟：一步驟(b11)、一步驟(b12)，及一步驟(b13)。此處需進一步補充說明的是，當構成該基板20的該磁性材料是選自該磁性金屬或構成該基板20的該非磁性材料是選自該金屬材料時，於實施該步驟(b)之前，還需在各主體21的輪廓面210上覆蓋有一絕緣層(圖未示)，以防止各元件層(線圈)23因直接接觸金屬而產生短路的問題。
參閱圖16，該步驟(b11)是於各主體21之輪廓面210上形成一線路用前驅物層41(圖16僅顯示單一主體21與單一線路用前驅物層41為例做說明)。
參閱圖17與圖18，該步驟(b12)是於該等線路用前驅物層41上形成一線路用光阻層51。該線路用光阻層51具有複數線路圖案區511，各線路圖案區511是對應裸露出各線路用前驅物層41的一局部區域411。該步驟(b13)是於各線路用前驅物層41的局部區域411上鍍製出該元件層23並形成一如該第一實施例所述的線圈。圖17與圖18只顯示單一線路用前驅物層41之局部區域411、該線路用光阻層51之單一線路圖案區511，與單一元件層23為例做 說明。
較佳地，該步驟(b11)之各線路用前驅物層41是一含有鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)或銅等催化性金屬元的活性材料層(active layer)，或一導電性晶種層(conductive seed layer)。此處須補充說明的是，當該步驟(b11)之各線路用前驅物層41是該活性材料層時，該步驟(b13)之各元件層23是以化學鍍法(electroless plating)鍍製於各線路用前驅物層41的該等局部區域411上；當該步驟(b11)之各線路用前驅物層41是該導電性晶種層時，該步驟(b13)之各元件層23是以電鍍法鍍製於各線路用前驅物層41的該局部區域411上。在本發明量產方法之該第一實施例中，該步驟(b11)之各線路用前驅物層41是該導電性晶種層時，且該步驟(b13)之各元件層23是以電鍍法鍍製於各線路用前驅物層41的該局部區域411上。
同時參閱圖17、圖18與圖19，該步驟(b’)是移除該線路用光阻層51及各線路用前驅物層41之被該線路用光阻層51之線路圖案區511所覆蓋的一剩餘區域。
參閱圖20，該步驟(c)是於各主體21之輪廓面210上形成一端電極用前驅物層42(圖20僅顯示單一主體21與單一端電極用前驅物層42為例做說明)。
參閱圖21，該步驟(d)是於該等端電極用前驅物層42上形成一端電極用光阻層52，該端電極用光阻層52具有複數對的端電極圖案區521。各對端電極圖案區521是分別裸露出各端電極用前驅物層42的兩局部區域421。 各端電極用前驅物層42的該兩局部區域421的其中一者(見顯示於圖21之左側的局部區域421)，是對應位於各主體21之該第一端面區213，且至少對應位於各主體21之鄰近其第一端面區213之頂面區211與鄰近其第一端面區213之底面區212兩者其中一者，各端電極用前驅物層42的該兩局部區域421的其中另一者(見顯示於圖21之右側的局部區域421)，是對應位於各主體21之該第二端面區214，且至少對應位於各主體21之鄰近其第二端面區214之頂面區211與鄰近其第二端面區214之底面區212兩者其中一者。同樣地，圖21也僅顯示單一端電極用前驅物層42的局部區域421，及端電極用光阻層52的單一對端電極圖案區521為例做說明。
在本發明量產方法的第一實施例中，各端電極用前驅物層42的該兩局部區域421的其中一者(見顯示於圖21之左側的局部區域421)，是對應位於各主體21之該第一端面區213與鄰近其第一端面區213之底面區212，且各端電極用前驅物層42的該兩局部區域421的其中另一者(見顯示於圖21之右側的局部區域421)，是對應位於各主體21之該第二端面區214與鄰近其第二端面區214之底面區212。
再參閱圖21並配合參閱圖22，該步驟(e)是於各端電極用前驅物層42上的該兩局部區域421上，鍍製一對如圖8所示之該對端電極24。
該步驟(c)之各端電極用前驅物42所適用的材 質大致上是相同於該步驟(b11)，且該步驟(e)所適用的手段大致上亦相同於該步驟(b13)。在本發明量產方法之該第一實施例中，該步驟(c)之各端電極用前驅物層42是該活性材料層，且該步驟(e)是以化學鍍法鍍製於各端電極用前驅物層42的該兩第二局部區域421上。
再參閱圖21、圖22並配合參閱圖23，該步驟(e’)是移除該端電極用光阻層52與各端電極用前驅物層42之被該端電極用光阻層42之該等端電極圖案區521所覆蓋的一剩餘區域，從而在各主體21上留下各對端電極24，且各元件層23之相反兩端是對應連接於各對端電極24(圖23也只顯示出單一主體21、單一元件層23與單一對端電極24為例做說明)。較佳地，該步驟(e)之各對端電極24含有鎳(Ni)及一選自下列所構成之群組的金屬：金與錫(Sn)。
經該步驟(d)與該步驟(e)的詳細說明可知，本發明該量產方法之第一實施例可在步驟(e)單一道步驟中直接同時鍍製出各對端電極24的該兩區塊241，無須如同薄膜式電感器之端電極般，難以在同一道製程完成。
參閱圖24，該步驟(f)是於該等連接部22處由上而下或由下而上地分別施予一外力，使各連接部22的第二端222自各主體21的第一端面區213斷裂，從而令各主體21自各連接部22脫離以量產出如圖8所示之具有端電極之被動元件2。
經前述量產方法的詳細說明可知，各預形體22之寬度沿該第一方向X遞減以及位處於各預形體25之連接 部22處的凹槽2221之目的是在於，令該量產方法於執行該步驟(f)時，有利於受該外力所折斷以達量產化的效用。此處需補充說明的是，在本發明量產方法的該第一實施例中，該步驟(f)是於執行完該步驟(e’)後為例作說明；然而，該步驟(f)亦可是於該步驟(e’)之前執行，並不以本實施例為限。
此外，此處值得一提的是(配合參閱圖25)，經本發明量產方法之該第一實施例所製得之具有端電極之被動元件2，其在實施表面黏著技術(SMT)以接合至一電路板7上之兩個接點71的過程中，可在各接點71尚未預先形成有一焊料72的前提下，直接使該對端電極24分別對準該兩接點71，以令該兩接點71局部裸露於外且接觸到該對端電極24後，並進一步地透過該兩焊料72將該對端電極24的該兩區塊241精準地接合至於該電路板7上的該兩接點71。
參閱圖26、圖27與圖28，本發明具有端電極之被動元件2的量產方法的一第二實施例是以MEMS製程來量產出如圖9所示之第二實施例之具有端電極之被動元件2。該量產方法之第二實施例大致上是相同於該第一實施例，其不同處是在於，如圖26所示，該步驟(d)所述之各端電極用前驅物層42的該兩局部區域421的其中一者(見顯示於圖26左側之局部區域421)，是對應位於各主體21之該第一端面區213、鄰近其第一端面區213之頂面區211與鄰近其第一端面區213之底面區212，且各端電極用前驅物 42之該兩局部區域421的其中另一者(見顯示於圖26右側之局部區域421)，是對應位於各主體21之該第二端面區214、鄰近其第二端面214之頂面區211與鄰近其第二端面214之底面區212，以致於該步驟(e)所鍍製之各端電極24(見圖27)在執行完該步驟(e’)後(見圖28)，是如圖9所示的該對端電極24。
參閱圖29，本發明具有端電極之被動元件2之一第三實施例，大致上是相同於該第一實施例，其不同處是在於，該元件層23具有一形成於該主體21之頂面區211及第一端面區213的底電極231、一形成於該底電極231上的介電層232，及一形成於該介電層232上及該主體21之第二端面區214上的頂電極233。該介電層232令該底電極231與該頂電極233彼此互不接觸，且該元件層23之該底電極231與該頂電極232分別連接於該對端電極24。在本實施例中，該具有端電極之被動元件2是一電容器。
參閱圖30、圖31與圖32，本發明具有端電極之被動元件2的量產方法的一第三實施例是以MEMS製程來量產出如圖29所示之第三實施例之具有端電極之被動元件2。該量產方法之第三實施例大致上是相同於該第一實施例，其不同處是在於，該步驟(b)依序包括以下次步驟：一步驟(b21)、一步驟(b22)，及一步驟(b23)。
如圖30所示，該步驟(b21)是於各主體21之頂面區211上與第一端面區213上形成該底電極231。如圖31所示，該步驟(b22)是於各底電極231上及各主體21之 頂面區211上形成該介電層232。如圖32所示，該步驟(b23)是於各介電層232上與各主體21之第二端面區214上形成該頂電極233。此處須說明的是，圖30至圖32皆僅顯示單一個主體21、單一個底電極231、單一個介電層232及單一個頂電極233為例做說明。在本發明量產方法之該第三實施例中，各元件層23之介電層232令其底電極231及其頂電極233彼此互不接觸。此外，本發明量產方法之該第三實施例在實施完該步驟(b)後，繼續依序完成該步驟(c)至該步驟(e)後，各元件層23之該底電極231與該頂電極233分別連接於各對端電極24。
首先，經上述本發明之量產方法之各實施例的詳細說明可知，以電感器之線圈的製作程序舉例來說，本發明僅需透過該步驟(a)、該步驟(b11)、該步驟(b12)、該步驟(b13)及該步驟(e’)等五道步驟，便可製得如圖8或圖9所示之各元件層(也就是電感器之線圈)23。本發明之量產方法無須如同前案1般，尚需經過四道的貫孔程序、四道的填置導電糊程序、四道的塗佈導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)之燒結處理等十三道程序，才可構成該內繞式的線圈，製作程序簡單。
此外，以電感器之結構強度與元件性能舉例來說，本發明該第一、二實施例是透過MEMS製程直接對該基板20成形出各本體21，主體21結構強度高，不像圖1所示之積層式電感器1般，於該等電路陶瓷片11、12、13、14相鄰界面間存在有強度不足的問題。又，各元件層( 也就是線圈)23是透過各主體21之呈立體態的輪廓面210上所形成之線路用前驅物層41直接電鍍/或化鍍而成，各元件層(線圈)23也為一體結構，不會有如圖1所示之積層式電感器1般，各電路圖案112、122、132、142間因不連續界面而產生非歐姆式接觸或增加阻抗而產生額外的電熱效應。
最重要的是，以被動元件之端電極的形成程序舉例來說，本發明量產方法之各實施例只需要在單一道步驟(e)中，便可同時鍍製出各對端電極24之該等區塊241，不像先前技術內所提到的薄模式電感器之端電極般，無法在同一道程序完成。就製程面來說，本發明之量產方法程序簡化；就成本面來說，本發明之量產方法可因程序簡化而減少製程上所需耗費的時間成本。
綜上所述，本發明具有端電極之被動元件及其量產方法，是透過MEMS製程直接令該基板20預先成形出結構強度高且呈一體結構的各主體21，以使各線路用前驅物層41與各端電極用前驅物層42能形成於各主體21之呈立體態的輪廓面210上，並進一步地分別在步驟(b13)與步驟(e)單一道步驟中，便可於該等線路用前驅物層41與該等端電極用前驅物層42上分別電鍍/或化學鍍出各元件層(線圈)23與各對端電極24；就被動元件的性能面來看，結構強度高，就製程面與成本面來看，因製作程序簡化而降低時間成本，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當 不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧具有端電極之被動元件
21‧‧‧主體
210‧‧‧輪廓面
211‧‧‧頂面區
212‧‧‧底面區
213‧‧‧第一端面區
214‧‧‧第二端面區
215‧‧‧前面區
216‧‧‧背面區
23‧‧‧元件層
24‧‧‧端電極
241‧‧‧區塊

Claims (10)

  1. 一種具有端電極之被動元件的量產方法，包含以下步驟：一步驟(a)，是以一蝕刻法或一沖壓法使一基板成形出一預形體陣列，各預形體沿一第一方向具有彼此連接的一基座、至少一連接部及一主體，各主體包括一輪廓面，各輪廓面具有相反設置的一頂面區與一底面區、相反設置的一第一端面區與一第二端面區，及相反設置的一前面區與一背面區，各輪廓面的該第一端面區是銜接於其前面區、頂面區、背面區與底面區，且各輪廓面的該第二端面區是銜接於其前面區、頂面區、背面區與底面區以令其主體為一體者，該預形體陣列中之該等主體是沿該第一方向或沿一與該第一方向夾一預定角度的第二方向彼此間隔排列，各基座與各連接部分別具有一輪廓面，各基座之輪廓面包括相反設置的一第一側緣及一第二側緣，且各連接部的輪廓面包括相反設置的一第一端與一第二端，各連接部的第一端與第二端是分別對應連接於各基座的第二側緣與各主體的第一端面區，以令各連接部的輪廓面是對應銜接於各主體的輪廓面與各基座的輪廓面；一步驟(b)，是分別設置一元件層於各主體上；一步驟(c)，是於各主體之輪廓面上形成一端電極用前驅物層；一步驟(d)，是於該步驟(c)之後，於該等端電極用前 驅物層上形成一端電極用光阻層，該端電極用光阻層具有複數對的端電極圖案區，各對端電極圖案區是分別裸露出各端電極用前驅物層的兩局部區域，且各端電極用前驅物層的該兩局部區域的其中一者，是對應位於各主體之該第一端面區，且至少對應位於各主體之鄰近其第一端面區之頂面區與鄰近其第一端面區之底面區兩者其中一者，各端電極用前驅物層之該兩局部區域的其中另一者，是對應位於各主體之該第二端面區，且至少對應位於各主體之鄰近其第二端面區的頂面區與鄰近其第二端面區的底面區兩者其中一者；一步驟(e)，是於該步驟(d)之後，於各端電極用前驅物層的該兩局部區域上鍍製一對端電極；及一步驟(f)，是於該步驟(e)之後，於該等連接部處由上而下或由下而上地分別施予一外力，使各連接部的第二端自各主體的第一端面區斷裂，從而令各主體自各連接部脫離以量產出一具有端電極之被動元件；其中，當實施完該步驟(b)與該步驟(e)後，各元件層是分別對應電連接於各對端電極。
  2. 如請求項1所述的具有端電極之被動元件的量產方法，其中，該步驟(d)所述之各端電極用前驅物層的該兩局部區域的其中一者，是對應位於各主體之該第一端面區、鄰近其第一端面區之該頂面區與鄰近其第一端面區之該底面區，且各端電極用前驅物層之該兩局部區域的其中另一者，是對應位於各主體之該第二端面區、鄰近其 第二端面區之該頂面區與鄰近其第二端面區之該底面區，以致於該步驟(e)所鍍製之各對端電極之其中一者是位於該主體之該第一端面區、鄰近該第一端區之該頂面區及鄰近該第一端區之該底面區，且各對端電極之其中另一者是位於該主體之該第二端面區、鄰近該第二端區之該頂面區及鄰近該第二端區之該底面區。
  3. 如請求項2所述的具有端電極之被動元件的量產方法，其中，該步驟(e)之各對端電極含有鎳及一選自下列所構成之群組的金屬：金與錫。
  4. 如請求項3所述的具有端電極之被動元件的量產方法，其中，該步驟(a)之各預形體之連接部的數量是兩個，各預形體之該等連接部是沿該第二方向彼此間隔排列，各連接部的一寬度是沿該第一方向遞減，且各連接部於鄰近其第二端處具有至少一凹槽，各凹槽是自其連接部之輪廓面的一頂面區及其一底面區兩者其中一者，朝其底面區及其頂面區兩者其中另一者延伸，且是自其連接部之輪廓面沿該第二方向凹陷。
  5. 如請求項4所述的具有端電極之被動元件的量產方法，其中，該步驟(b)依序包括以下次步驟：一步驟(b11)，是於各主體之輪廓面上形成一線路用前驅物層；一步驟(b12)，是於該等線路用前驅物層上形成一線路用光阻層，該線路用光阻層具有複數線路圖案區，各線路圖案區是對應裸露出各線路用前驅物層的一局部 區域；及一步驟(b13)，是於各線路用前驅物層的局部區域上鍍製出該元件層並形成一圍繞於其所對應之該主體之該前面區、該頂面區、該背面區與該底面區的線圈，且各元件層之相反兩端是對應連接於各對端電極。
  6. 如請求項5所述的具有端電極之被動元件的量產方法，其中，該步驟(c)之各端電極用前驅物層與該步驟(b11)之各線路用前驅物層是一活性材料層或一導電性晶種層；當該步驟(c)之各端電極用前驅物層與該步驟(b11)之各線路用前驅物層是該活性材料層時，該步驟(e)之各對端電極與該步驟(b13)之各元件層，是分別以化學鍍法鍍製於各端電極用前驅物層的該兩局部區域與各線路用前驅物層的該局部區域上；當該步驟(c)之各端電極用前驅物層與該步驟(b11)之各線路用前驅物層是該導電性晶種層時，該步驟(e)之各對端電極與該步驟(b13)之各元件層，是分別以電鍍法鍍製於各端電極用前驅物層的該兩局部區域與各線路用前驅物層的該等局部區域上。
  7. 如請求項5所述的具有端電極之被動元件的量產方法，於該步驟(b13)之後還包含一步驟(b’)，該步驟(b’)是移除該線路用光阻層及各線路用前驅物層之被該線路用光阻層之線路圖案區所覆蓋的一剩餘區域。
  8. 如請求項4所述的具有端電極之被動元件的量產方法，其中，該步驟(b)依序包括以下次步驟： 一步驟(b21)，是於各主體之頂面區上與第一端面區上形成一底電極；一步驟(b22)，是於各底電極上形成一介電層；及一步驟(b23)，是於各介電層上與各主體之第二端面區上形成一頂電極；其中，各元件層之介電層令其底電極及其頂電極彼此互不接觸；及其中，各元件層之該底電極與該頂電極分別連接於各對端電極。
  9. 如請求項7或8所述的具有端電極之被動元件的量產方法，其中，於該步驟(e)之後還包含一步驟(e’)，該步驟(e’)是移除該端電極用光阻層與各端電極用前驅物層之被該端電極用光阻層之該等端電極圖案區所覆蓋的一剩餘區域。
  10. 如請求項1所述的具有端電極之被動元件的量產方法，其中，該基板是由一磁性材料或一非磁性材料所構成，該磁性材料是選自一磁性金屬或一磁性陶磁，該非磁性材料選自一以矽為主的材料或一金屬材料；但有條件的是，當該磁性材料是選自該磁性金屬或該非磁性材料是選自該金屬材料時，於實施該步驟(b)之前，還需在各主體的輪廓面上覆蓋有一絕緣層。
TW104120533A 2015-06-25 2015-06-25 A method for producing a passive element with a terminal electrode TWI555044B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104120533A TWI555044B (zh) 2015-06-25 2015-06-25 A method for producing a passive element with a terminal electrode
CN201510487960.XA CN106298207B (zh) 2015-06-25 2015-08-11 具有端电极的被动元件的量产方法
US15/152,882 US9806145B2 (en) 2015-06-25 2016-05-12 Passive chip device and method of making the same
US15/716,382 US20180019296A1 (en) 2015-06-25 2017-09-26 Passive Chip Device and Method of Making the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104120533A TWI555044B (zh) 2015-06-25 2015-06-25 A method for producing a passive element with a terminal electrode

Publications (2)

Publication Number Publication Date
TWI555044B true TWI555044B (zh) 2016-10-21
TW201701311A TW201701311A (zh) 2017-01-01

Family

ID=57601323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120533A TWI555044B (zh) 2015-06-25 2015-06-25 A method for producing a passive element with a terminal electrode

Country Status (3)

Country Link
US (2) US9806145B2 (zh)
CN (1) CN106298207B (zh)
TW (1) TWI555044B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109572966A (zh) * 2018-11-26 2019-04-05 浙江大学 一种软体人工肌肉驱动器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW507220B (en) * 2001-03-13 2002-10-21 Protectronics Technology Corp Surface mountable polymeric circuit protection device and its manufacturing process
TWI234172B (en) * 2003-01-31 2005-06-11 Tdk Corp Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module
TWI350861B (zh) * 2007-05-17 2011-10-21 Walsin Technology Corp
TWM511121U (zh) * 2015-06-25 2015-10-21 Wafer Mems Co Ltd 具有端電極之被動元件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
EP1077455B1 (en) * 1999-08-19 2007-10-17 Murata Manufacturing Co., Ltd. Coil component
JP2001102222A (ja) * 1999-09-30 2001-04-13 Tokin Corp コモンモードチョークコイル及びその製造方法
CN201717078U (zh) * 2010-06-03 2011-01-19 程品电子科技(东莞)有限公司 电感器结构
CN102867614A (zh) * 2011-07-04 2013-01-09 官淑燕 具有预成型壳体的晶片电感器及其制造方法
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US9171794B2 (en) * 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9472425B2 (en) * 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
TWI623002B (zh) * 2015-06-25 2018-05-01 Wafer Mems Co Ltd Mass production method of high frequency inductor
TWI592956B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Core inductor production methods
TWI592955B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Embedded passive components and methods of mass production

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW507220B (en) * 2001-03-13 2002-10-21 Protectronics Technology Corp Surface mountable polymeric circuit protection device and its manufacturing process
TWI234172B (en) * 2003-01-31 2005-06-11 Tdk Corp Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module
TWI350861B (zh) * 2007-05-17 2011-10-21 Walsin Technology Corp
TWM511121U (zh) * 2015-06-25 2015-10-21 Wafer Mems Co Ltd 具有端電極之被動元件

Also Published As

Publication number Publication date
TW201701311A (zh) 2017-01-01
CN106298207B (zh) 2018-08-03
US20180019296A1 (en) 2018-01-18
CN106298207A (zh) 2017-01-04
US9806145B2 (en) 2017-10-31
US20160380042A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TWI431646B (zh) 積層型線圈
CN102867807B (zh) 无核心层的封装基板的制造方法
US7417196B2 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
US9999125B2 (en) Method for fabricating ceramic insulator for electronic packaging
TWI592956B (zh) Core inductor production methods
US7829977B2 (en) Low temperature co-fired ceramics substrate and semiconductor package
TWM511111U (zh) 磁芯電感器
TWI592955B (zh) Embedded passive components and methods of mass production
TWI555044B (zh) A method for producing a passive element with a terminal electrode
WO2024051570A1 (zh) 滤波器电路封装结构及其制作方法
US20170294258A1 (en) Built-in-coil substrate and method for manufacturing the same
TWM511121U (zh) 具有端電極之被動元件
TWI623002B (zh) Mass production method of high frequency inductor
TWI566330B (zh) 電子封裝結構之製法
JP5697467B2 (ja) 多数個取り配線基板
TWI629694B (zh) Mass production method of preform of magnetic core inductor
JP2007012825A (ja) チップ部品及びその製造方法
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
JP5956185B2 (ja) 多数個取り配線基板
TWI623247B (zh) Mass production method of preform of passive component
TWI550745B (zh) 封裝基板及其製作方法
CN206180100U (zh) 一种ltcc北斗/gps/glonass三频芯片天线
JP2004055985A (ja) セラミックパッケージ及び電子装置
TWM511110U (zh) 高頻電感器
TWM511122U (zh) 內埋式被動元件