TWM511122U

TWM511122U - 內埋式被動元件

Info

Publication number: TWM511122U
Application number: TW104210228U
Authority: TW
Inventors: Min-Ho Hsiao; Pang-Yen Lee; Yen-Hao Tseng
Original assignee: Wafer Mems Co Ltd
Priority date: 2015-06-25
Filing date: 2015-06-25
Publication date: 2015-10-21
Also published as: CN204884758U

Description

內埋式被動元件

本新型是有關於一種被動元件，特別是指一種內埋式被動元件。

被動元件指的是不會產生功率增益的電路元件，也就是不會放大信號的電路元件，例如，電容器(capacitor，C)、電感器(inductor，L)，及電阻器(resistor，R)。此外，前述被動元件多數是用來扮演穩定電流或濾波等角色。例如，由繞設有一線圈(coil)之一磁性體所構成的一磁芯電感器(magnetic-core inductor)，可做為扼流器(choke)或共模濾波器(common mode filter)使用，而電連接有磁芯電感器與電容器的電子零組件則可做為電感電容濾波器(L/C filter)使用。

此外，以目前市面上的電感器舉例來說，其可被分為薄膜式(thin film)、積層式(multilayer)及繞線式(wire wound)。如中華民國第TW201440090 A早期公開號發明專利案(以下稱前案1)所公開之一種積層式磁芯電感器1(見圖1)及其製造方法(見圖2至圖7)。

該積層式磁芯電感器1的製造方法包含以下步驟：(A)由下而上依序積層壓接一第一電路陶瓷母片110、一第二電路陶瓷母片120、一第三電路陶瓷母片130，及一第四電路陶瓷母片140(如圖2所示)；(B)令一表面塗佈有一焊墊電極(bonding pad)1501陣列的載膜150，面向該第一電路陶瓷母片110的一第一預定電路圖案1120陣列設置(如圖3所示)；(C)將該焊墊電極1501陣列轉印至該第一電路陶瓷母片110上的第一預定電路圖案1120陣列從而構成一第一電路圖案112陣列(如圖4所示)；(D)剝離該載膜150(如圖5所示)；(E)燒結該等電路陶瓷母片110、120、130、140以構成一集合基板100(如圖6所示)，且該集合基板100的厚度是控制在0.6mm以下；及(F)以一刻劃具160對該集合基板100施予刻劃(如圖7所示)，令該集合基板100被分割成多數個積層體10，且令集合基板100內的第一電路圖案112陣列被分割成多數個第一電路圖案112並構成如圖1所示的積層式磁芯電感器1。

如圖1所示，經該步驟(F)所刻劃出的該積層式磁芯電感器1由下而上依序包含：一第一電路陶瓷片11、一第二電路陶瓷片12、一第三電路陶瓷片13，及一第四電路陶瓷片14。該第一電路陶瓷片11具有一非磁性體111，及該配置於該第一電路陶瓷片11之非磁性體111中的第一電路圖案112。該第二電路陶瓷片12與該第三電路陶瓷片13分別具有一磁性體121、131，及一分別配置於其磁性體121、131中的第二電路圖案122與第三電路圖案132。該第四電路陶瓷片14具有一非磁性體141，及一配置於該第四電路陶瓷片14之非磁性體141中的第四電路圖案142。

該積層式磁芯電感器1是利用該等電路陶瓷片11、12、13、14的電路圖案112、122、132、142以共同構成一內繞式的線圈，並配合該等磁性體121、131以形成該積層式磁芯電感器1的一磁芯。然而，詳細地來說，於執行該步驟(A)之前，是依序對多數陶瓷母片(圖未示)貫孔以於各陶瓷母片形成多數通孔、於各通孔內填置導電糊以形成多數導通導體，以及在各陶瓷母片上塗置導電糊以形成各電路圖案等多道程序，才可製得各電路陶瓷母片110、120、130、140。

在製程面上來說，構成該內繞式的線圈需要經過四道的貫孔程序、四道的填置導電糊程序、四道的塗佈導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)之燒結處理等十三道程序，相當繁瑣，導致製作所需耗費的時間成本提高。就實際應用面來說，由於積層體10是經堆疊燒結該等電路陶瓷母片110、120、130、140並施予刻劃後所取得，使該積層式磁芯電感器1體積也隨之提高，而不利於安排至電路板上的布局。除此之外，由於該內繞式線圈是利用該等電路陶瓷片11、12、13、14層層堆疊壓製而成；因此，整體結構強度較為不足，且各電路圖案112、122、132、142間之非連續的界面也容易產生非歐姆式接觸(non-ohmic contact)，或增加阻抗而產生額外的電熱效應(Joule-heating)，皆不利於電感器的運作。

又，參閱圖8與圖9，中華民國第554355公告號發明專利案(以下稱前案2)公開一種片狀電感器(chip inductor)2及其製作方法。前案2的製作方法是在一厚度約150μm的一陶瓷母板200上依序形成一具有特定圖形(如，螺旋狀線圈)的第一電極層210、一由聚醯亞胺(PI)所構成之第一絕緣層220、一具有特定圖形之第二電極層230、一由PI所構成之第二絕緣層240，及一由一含有鈷(Co)、鐵(Fe)、錳(Mn)等無機氧化物之PI所構成的第三絕緣層250(如圖8所示)後，再對該第一電極層210、該第一絕緣層220、該第二電極層230、該第二絕緣層240與該第三絕緣層250整體進行熱處理。於熱處理完後，採用一雷射(圖未示)沿一網格狀的行進路徑照射該第三絕緣層250，以在該第三絕緣層上形成複數條狀切割槽260。最後，以輥斷(roller breaking)的方式(如圖9所示)沿著該等條狀切割槽260斷開該第三絕緣層250、該第二絕緣層240、該第二電極層230、該第一絕緣層220、該第一電極層210與該陶瓷母板200，從而得到複數如圖9所示之片狀電感器2；其中，該第一絕緣層220加上該第一電極層210的厚度為20μm，該第二絕緣層240加上第二電極層230的厚度為20μm，第三絕緣層223的厚度則是介於20μm至30μm間。

相較於前案1的製造方法，前案2的製作程序雖然較為簡化。然而，前案2經輥斷後所製得的各片狀電感器2的外部尺寸卻達1mm×0.5mm或0.6mm×0.3mm。以近年來攜帶式消費性電子產品的需求來說，為符合前述需求勢必透過微型化的電路設計來解決。因此，由前案2之製作方法所製得之各片狀電感器2的尺寸還是無法滿足現今微型化之電路設計的需求。再者，含有鐵、鈷或錳等磁性無機氧化物的該第三絕緣層250厚度屬於微米(μm)等級，其所能貢獻的磁導率(permeability)亦相當有限。

經上述說明可知，在研發出一種能夠簡化製造流程、縮小被動元件尺寸的同時，還能夠確保被動元件本身的性能不會因尺寸的縮減而受到影響的製造方法與結構，是此技術領域的相關技術人員所待突破的難題。

因此，本新型之目的，即在提供一種內埋式被動元件。

於是，本新型內埋式被動元件，包含：一個主體，及至少一個膜層結構。該主體包括一輪廓面及至少一凹槽。該輪廓面具有相反設置的一第一面區及一第二面區，該凹槽是自該第一面區與該第二面區兩者其中一者朝該第一面區與該第二面區兩者其中另一者凹陷，且該主體為一體者(unity)。該膜層結構局部地填置於該凹槽中，且包括一第一導電層，並至少包括一磁性層及一介電層兩者其中一者。透過該膜層結構的該第一導電層與該磁性層兩者間的電性作用，或透過該第一導電層與該介電層兩者間的電性作用，以至少達成電感及電容兩者其中一者的特性。

本新型之功效在於，該主體本身因呈一體結構而強度高，且該主體上的凹槽有利於填置足夠量的膜層結構(如，該磁性層)，以在節省元件空間的前提下確保被動元件本身應有的性能。

3‧‧‧內埋式被動元件

31‧‧‧主體

310‧‧‧輪廓面

311‧‧‧第一面區

3111‧‧‧基面區塊

3112‧‧‧環面區塊

312‧‧‧第二面區

3121‧‧‧基面區塊

3122‧‧‧環面區塊

313‧‧‧第三面區

314‧‧‧第四面區

315‧‧‧第五面區

316‧‧‧第六面區

317‧‧‧凹槽

32‧‧‧膜層結構

321‧‧‧第一導電層

3211‧‧‧漩渦段

3212‧‧‧延伸段

3213‧‧‧橋接段

3214‧‧‧外端

3215‧‧‧內端

322‧‧‧第二導電層

323‧‧‧第三導電層

324‧‧‧磁性層

325‧‧‧介電層

326‧‧‧絕緣層

4‧‧‧基板

41‧‧‧上表面

42‧‧‧下表面

5‧‧‧預形體

51‧‧‧基座

510‧‧‧輪廓面

511‧‧‧第一側緣

512‧‧‧第二側緣

52‧‧‧連接部

520‧‧‧輪廓面

521‧‧‧第一端

522‧‧‧第二端

5221‧‧‧切槽

6‧‧‧前驅物層

61‧‧‧局部區域

7‧‧‧光阻層

71‧‧‧線路圖案區

X‧‧‧第一方向

Y‧‧‧第二方向

本新型之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一立體分解圖，說明由台灣第TW 201440090 A早期公開號發明專利案所公開的一種積層式磁芯電感器；圖2是一截面圖，說明該積層式磁芯電感器的製造方法的一步驟(A)；圖3是一截面圖，說明該積層式磁芯電感器的製造方法的一步驟(B)；圖4是一截面圖，說明該積層式磁芯電感器的製造方法的一步驟(C)；圖5是一截面圖，說明該積層式磁芯電感器的製造方法的一步驟(D)；圖6是一截面圖，說明該積層式磁芯電感器的製造方法的一步驟(E)；圖7是一截面圖，說明該積層式磁芯電感器的製造方法的一步驟(F)；圖8是一截面圖，說明由中華民國第554355公告號發明專利案所公開的一種片狀電感器之製作方法的一依序形成電極層及絕緣層步驟；圖9是一剖面圖，說明該片狀電感器之製作方法的一輥斷步驟；圖10是一俯視圖，說明本新型內埋式被動元件的一第一實施例；圖11是一沿圖10之直線XI-XI所取得的剖面圖，說明該第一實施例之細部結構；圖12是一俯視圖，說明本新型內埋式被動元件的一第二實施例；圖13是一沿圖12之直線XIII-XIII所取得的剖面圖，說明該第二實施例之細部結構；圖14是一電路圖，說明該第二實施例之一等效電路；圖15是一俯視圖，說明本新型內埋式被動元件的一第三實施例；圖16是一沿圖15之直線XVI-XVI所取得的剖面圖，說明該第三實施例之細部結構；圖17是一俯視示意圖，說明本新型該第一實施例之量產方法的一步驟(a)；圖18是一沿圖17的直線XVIII-XVIII所取得的剖視示意圖；圖19是一立體圖，說明本新型該第一實施例之量產方法之一步驟(b)的一步驟(b11)；圖20是一立體圖，說明本新型該第一實施例之量產方法之一步驟(b12)；圖21是一立體圖，說明本新型該第一實施例之量產方法之一步驟(b13)；圖22是一立體圖，說明本新型該第一實施例之量產方法之一步驟(b14)；圖23是一立體圖，說明本新型該第一實施例之量產方法之一步驟(b15)；圖24是一俯視示意圖，說明本新型該第一實施例之量產方法之一步驟(c)；圖25是一俯視示意圖，說明本新型該第二實施例之量產方法的一步驟(a)；圖26是一沿圖25的直線XXVI-XXVI所取得的剖視示意圖；圖27是一剖視示意圖，說明本新型該第二實施例之量產方法之一步驟(b)的一步驟(b21)；圖28是一剖視示意圖，說明本新型該第二實施例之量產方法之一步驟(b22)；圖29是一剖視示意圖，說明本新型該第二實施例之量產方法之一步驟(b23)；圖30是一剖視示意圖，說明該量產方法之第二實施例的一步驟(b24)；圖31是一剖視示意圖，說明本新型該第二實施例之量產方法之一步驟(b25)；圖32是一俯視示意圖，說明本新型該第三實施例之量產方法的一步驟(a)；圖33是一沿圖32的直線XXXIII-XXXIII所取得的剖視示意圖；圖34是一剖視示意圖，說明本新型該第三實施例之量產方法之一步驟(b)的一步驟(b31)；圖35是一剖視示意圖，說明本新型該第三實施例之量產方法之一步驟(b32)。

在本新型被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖10與圖11，本新型內埋式被動元件3之一第一實施例，包含一主體31，及至少一膜層結構32。

該主體31包括一輪廓面310，及至少一凹槽317。該輪廓面310具有相反設置的一第一面區311及一第二面區312，與相反設置的一第三面區313及一第四面區314。該第三面區313與該第四面區314皆銜接於該第一面區311與該第二面區312。該凹槽317是自該第一面區311與該第二面區312兩者其中一者朝該第一面區311與該第二面區312兩者其中另一者凹陷，且該主體31為一體者。在本新型內埋式被動元件3之該第一實施例中，該主體31之輪廓面310的第一面區311、第二面區312、第三面區313與第四面區314所指的，分別是如圖11所示之該本體31的一頂面、一底面、一前面與一背面。此處需說明的是，該主體31是以該第一面區311至該第二面區312的距離定義出該主體31的一厚度t；且該凹槽317具有一深度d。

較佳地，該主體31是由一以矽(Si)為主的材料或一金屬材料所構成。該以矽為主的材料可以是選自石英(quartz，SiO₂ )、碳化矽(SiC)、氮化矽(Si₃ N₄ )。簡單地來說，本新型於前面所述之一體者，是被定義為一體結構。此外，所謂的一體結構，是指該主體31是經由蝕刻一塊材(bulk matter)所成形取得，以致於該主體31結構強度高，且內部不存在有層間剝離的問題。該塊材可以是一板狀的塊材，如，石英基板(quartz wafer)或矽晶圓(Si wafer)。

該膜層結構32局部地填置於該凹槽317中，且包括一第一導電層321，並至少包括一磁性層324及一介電層325兩者其中一者。透過該膜層結構32的該第一導電層321與該磁性層324兩者間的電性作用，或透過該第一導電層321與該介電層325(圖未示)兩者間的電性作用，以至少達成電感及電容兩者其中一者的特性。

此處需補充說明的是，本新型內埋式被動元件3是透過微機電系統(MEMS)製程所完成，以致於該主體31具有一小至數百個微米(μm)等級且大至數百個毫米(mm)等級的外觀尺寸，而該凹槽317可控制在不貫穿該主體31之第一面區311與該第二面區312。較佳地，d/t是介於0.05至0.95間；更佳地，d/t是介於0.35至0.95間；再又更佳地，d/t是介於0.45至0.95間。經前述說明可知，當d/t是控制在0.95時，本新型內埋式被動元件3之該凹槽317則具有一足夠的容積來填置該膜層結構32。關於本新型內埋式被動元件3的相關量產方法，則容後說明。

在本新型內埋式被動元件3之該第一實施例中，該主體31之凹槽317的數量與該膜層結構32的數量是一個。如圖11所示，該主體31的凹槽317是自該第一面區311朝該第二面區312凹陷，且該凹槽317是由該第一面區311的一基面區塊3111，及一自該第一面區311之基面區塊3111之一周緣背向該第二面區312延伸的一環面區塊3112所共同定義而成。

更詳細地來說，該膜層結構32包括該磁性層324，該磁性層324是填置於該凹槽317中，該第一導電層321是一線圈。較佳地，該第一導電層321是至少圍繞於該主體31之輪廓面310的一部分。在本新型內埋式被動元件3之第一實施例中，該第一導電層321是如圖10及圖11所示，圍繞於該主體31之輪廓面310的該第一面區311、該第二面區312、該第三面區313與該第四面區314；此外，本新型內埋式被動元件3之該第一實施例是做為一扼流器使用。

參閱圖12及圖13，本新型內埋式被動元件3的一第二實施例之主體31大致上是相同於該第一實施例，其不同處是在於，該主體31之凹槽317的數量與該膜層結構32的數量是兩個，且各膜層結構32的細部結構不同於該第一實施例。如圖12與圖13所示，各膜層結構32包括該磁性層324與該介電層325，且各膜層結構32還包括一絕緣層326、一第二導電層322，及一第三導電層323。

在本新型內埋式被動元件3之該第二實施例中，該兩凹槽317其中一者(見圖13之上方的凹槽317)是相同於該第一實施例，於此不再多加贅述；該兩凹槽317其中另一者(見圖13之下方的凹槽317)是自該第二面區312朝該第一面區311凹陷，且位於該第二面區312的凹槽317是由該第二面區312的一基面區塊3121，及一自該第二面區312之基面區塊3121之一周緣背向該第一面區311延伸的一環面區塊3122所共同定義而成，該兩凹槽317之基面區塊3111、3121是彼此對準。換句話說，該主體31中的該兩凹槽317是呈鏡像對稱。但是在實際結構上，該主體31內之凹槽317的數量及其位置是根據其實際電路上的需求進行設計，不限制數量，亦不限制其對稱性。

較佳地，各膜層結構32之磁性層324與介電層325兩者其中一者是填置於各凹槽317中，且是相對各膜層結構32之磁性層324與該介電層325兩者其中另一者靠近各凹槽317之基面區塊3111、3121。

較佳地，各膜層結構32之第一導電層321位於各凹槽317處，且是一線圈並接觸於各膜層結構32之磁性層324。各第一導電層321具有一漩渦段3211、一自該漩渦段3211之一外端3214延伸至其凹槽317外的延伸段3212，及一自該漩渦段3211之一內端3215延伸至其凹槽317外的橋接段3213。各膜層結構32之絕緣層326覆蓋於其所對應之第一導電層321之漩渦段3211，並裸露出其所對應之漩渦段3211的該內端3215。

較佳地，各膜層結構32之該磁性層324與該介電層325是夾置其第一導電層321、該第二導電層322及該第三導電層323三者間。

在本新型內埋式被動元件3之該第二實施例中，各膜層結構32之第一導電層321之該漩渦段3111是對應設置於各凹槽317的基面區塊3111、3211，且各第一導電層321之延伸段3212與橋接段3213，是對應設置於各凹槽317的環面區塊3112、3122，並自各漩渦段3211的外端3214與內端3215延伸至各凹槽317外；各膜層結構32之磁性層324是填置於各凹槽317中以覆蓋其第一導電層321及其絕緣層326，各膜層結構32之第二導電層322覆蓋各磁性層324並與其第一導電層321之延伸段3212電連接；各膜層結構32之介電層325覆蓋各第二導電層322；且各膜層結構32之第三導電層323覆蓋各介電層325並與其第一導電層321之橋接段3213電連接；該內埋式被動元件3之該兩膜層結構32是共同做為一電感電容濾波器使用。

更具體地來說，圖14顯示有本新型內埋式被動元件3之該第二實施例做為該電感電容濾波器使用的一等效電路圖。根據上段說明且同時配合參閱圖13與圖14可知，顯示於圖13的該兩膜層結構32會分別形成彼此並聯的一電感與一電容，且該兩膜層結構32所構成的該兩彼此並聯的電感與電容是呈鏡像設置，可做為該電感電容濾波器。

參閱圖15及圖16，本新型內埋式被動元件3之一第三實施例，大致上是相同於該第二實施例，其不同處是在於，該第三實施例之該兩膜層結構32的細部結構不同於該第二實施例。在本新型內埋式被動元件3之該第三實施例中，各膜層結構32包括該磁性層324與該絕緣層326，且該主體31中的該兩凹槽317的位置必須是呈鏡像對稱。換句話說，該兩凹槽317之基面區塊3111、3121是彼此對準。

更詳細地來說明，在本新型內埋式被動元件3之該第三實施例中，各膜層結構32之第一導電層321之該漩渦段3211是設置於各凹槽317的基面區塊3111、3121，且各第一導電層321之延伸段3212與橋接段3213是對應設置於各凹槽317的環面區塊3112、3122，並自各漩渦段3211的外端3214及內端3215延伸至各凹槽317外，各膜層結構32之磁性層324是對應填置於各凹槽317中，並覆蓋於各第一導電層321與各絕緣層326；該內埋式被動元件3是作為一共模濾波器使用。

此處需特別說明的是，當本新型內埋式被動元件3是做為該共模濾波器使用時，該膜層結構2的數量必須是偶數個，且數量呈偶數個的膜層結構2必須彼此對準才能發揮共模濾波器的功效。因此，在此前提之下，該主體31內之凹槽317的數量亦是對稱的偶數個。

本新型該第一實施例之內埋式被動元件3之量產方法，是以MEMS製程來製作出如圖10與圖11所示之內埋式被動元件3，包含一步驟(a)、一步驟(b)，及一步驟(c)。

參閱圖17與圖18，該步驟(a)，是於一基板4之相反設置的一上表面41及一下表面42分別形成一具有一預定圖案之第一光阻層(圖未示)，並蝕刻(etching)裸露於該等第一光阻層之預定圖案外的該基板4，以令該基板4 成形出一預形體5陣列，且該預形體5陣列與該基板4之一周緣連接。各預形體5沿一第一方向X依序具有彼此相連的一基座51、至少一連接部52，及一如該第一實施例所述之主體31。該預形體5陣列中的該等主體31是沿該第一方向X或沿一與該第一方向X夾一預定角度的第二方向Y彼此間隔排列。較佳地，該基板4是由該以矽為主的材料或該金屬材料所構成，於此不再多加贅述；此外，該基板4是以該上表面41至該下表面42的距離定義出該基板4的一厚度；具體來說，該基板4的厚度是等於各主體31的厚度t。又，各預形體5之主體31的外觀尺寸及其凹槽317深度d已說明於前，且d/t的適用範圍及其原因亦已說明於前，於此不再多加贅述。

在本新型該第一實施例之量產方法中，該基板4是以石英基板為例做說明，但不限於此。此處需補充說明的是，當本新型該基板4是由該以矽為主的材料所構成時，為適當地保護該預形體5陣列免受蝕刻劑的破壞，於該步驟(a)之前，尚需在該基板4之上表面41與下表面42上形成一金屬保護層，以令該等具有預定圖案之光阻層是形成各金屬保護層上。此外，該預形體5陣列是如圖17與圖18所示，該步驟(a)之各預形體5之連接部52的數量是兩個，各預形體5之該等連接部51是沿該第二方向Y彼此間隔排列，且該預形體5陣列中的該等主體31是沿該第二方向Y彼此間隔排列，該預定角度是以90度為例做說明，但不限於此；各預形體5之主體31還具有相反設置的一第五面區 315與一第六面區316，且各主體31之第五面區315與第六面區316皆銜接於其第一面區311與其第二面區312；各基座51與各連接部52分別具有一輪廓面510、520，各基座51之輪廓面510包括相反設置的一第一側緣511及一第二側緣512，且各連接部52的輪廓面520包括相反設置的一第一端521與一第二端522，各連接部52的第一端521與第二端522是分別對應連接於各基座51的第二側緣511與各主體31的第五面區315，以令各連接部52的輪廓面520是對應銜接於各主體31的輪廓面310與各基座51的輪廓面510。

此外，如圖17與圖18所示，該步驟(a)之各連接部52的一寬度是沿該第一方向X遞減，且各連接部52於鄰近其第二端522處具有至少一切槽5221，各連接部52之切槽5221是自其輪廓面520的一頂面區(圖未顯示元件符號)及其一底面區(圖未顯示元件符號)兩者其中一者，朝其頂面區及其底面區兩者其中另一者延伸，且是自其連接部52之輪廓面沿該第二方向Y凹陷。在本新型該第一實施例之量產方法中，各連接部52之切槽5221的數量是兩個，各連接部52之該兩切槽5221其中一者(顯示於圖18之上方切槽5221)是自其輪廓面520的頂面區其底面區延伸，且各連接部52之該兩切槽5221其中另一者(顯示於圖18之下方切槽5221)是自其輪廓面520的底面區其頂面區延伸。關於各預形體5中之該等連接部52寬度沿該第一方向X遞減及其切槽5221的作用，則容後說明。

參閱圖19至圖23，該步驟(b)是在各凹槽317處填置至少一如該第一實施例所述之內埋式被動元件3的膜層結構32。在本新型該第一實施例之量產方法中，該膜層結構32的數量是一個；此外，該步驟(b)之膜層結構32包括該磁性層324，且該步驟(b)依序包括以下步驟：一步驟(b11)、一步驟(b12)、一步驟(b13)，及一步驟(b14)。

如圖19所示，該步驟(b11)是於各凹槽317中填置各磁性層324(圖19僅顯示單一個預形體5之主體31的凹槽317為例做說明)。更具體地來說，該步驟(b11)之各磁性層324的填充技術，主要是先將一含有磁性陶瓷粉末(magnetic ceramic powder)、有機溶劑與黏結劑(binder)之組成物混煉(compounding)成一膏狀體(paste)的磁性陶瓷生坯(green)後，再透過擠壓程序(extruding)於各主體31之凹槽317中填充該磁性陶瓷生坯；於填充完磁性陶瓷生坯後，固化(curing)各凹槽317內的磁性陶瓷生坯，以使磁性陶瓷生坯中的有機溶劑揮發並令其黏結劑固化以迫使各磁性層324中的磁性陶瓷粉末能結合於各主體31上並完成該步驟(b11)。適用於本新型之磁性陶瓷粉末可以是具有反尖晶石結構(inverse spinel structure)的鐵氧磁體(ferrite，Fe₃ O₄ )。

如圖20所示，該步驟(b12)是於各主體31之輪廓面310上與各磁性層324形成一前驅物層(precursor layer)6。圖20也只顯示單一個預形體5之主體31的輪廓面310、單一個磁性層324與單一個前驅物層6為例做說明。

如圖21所示，該步驟(b13)是於該等前驅物層6 上形成一光阻層7，該光阻層7具有複數線路圖案區71，各線路圖案區71是對應裸露出各前驅物層6的一局部區域61。圖21同樣只顯示出單一個前驅物層6與該光阻層7之單一個線路圖案區71為例做說明。

參閱圖21同時配合參閱圖22與23，該步驟(b14)是於各前驅物層6上鍍製該膜層結構32的該第一導電層321，令各第一導電層321對應形成於各前驅物層6之該部分區域61，以圍繞於各主體31之該第一面區311、該第二面區312、該第三面區313及該第四面區314並構成如內埋式被動元件3之該第一實施例之線圈，且該線圈為一外繞式線圈。該步驟(b15)是移除該光阻層7與各前驅物層6之被該光阻層7之各電路圖案區71所覆蓋的一剩餘區域，令各內埋式被動元件3是做為該第一實施例所述之扼流器使用。

較佳地，該步驟(b12)之各前驅物層6是一含有鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)，或銅(Cu)等催化性金屬源之活性材料層(active layer)，或一導電性晶種層(conductive seed layer)。此處需補充說明的是，當該步驟(b12)之各前驅物層6是該活性材料層時，該步驟(b14)之各第一導電層321是以化學鍍法(electroless plating)分別形成於各前驅物層6的該局部區域61上；當該步驟(b12)之各前驅物層6是該導電性晶種層時，該步驟(b14)之各第一導電層321是以電鍍法(electroplating)分別形成於各前驅物層6的該局部區域61上。在本新型該第一實施例之量產方法中，該步驟(b12)之各前驅物層6是該導電性晶種層，且該步驟(b14)之各第一導電層321是以電鍍法分別形成於各前驅物層6的該局部區域61上。

此處需補充說明的是，本新型該第一實施例之量產方法於實施完該步驟(b15)之後，還可在各第一導電層321上覆蓋一保護層(圖未示)，以確保各第一導電層321之線圈不受外界環境氧化導致其阻值受到不良的影響。此外，本新型該第一實施例之量產方法中的步驟(b11)之磁性層324並不限於使用磁性陶瓷粉末，其也可以使用鐵(Fe)、鈷(Co)、鎳(Ni)等磁性金屬粉末。但有條件的是，當本新型該第一實施例之量產方法之步驟(b11)是使用該磁性金屬粉末做為該磁性層324時，其必須在該步驟(b11)之後預先在磁性層324上形成一電性絕緣層，以防止該第一導電層321因接觸到磁性金屬粉末而產生短路。

參閱圖24，該步驟(c)是於該步驟(b)之步驟(b15)之後，於該等連接部52處由上而下或由下而上地分別施予一外力，令各主體31自各連接部52脫離以量產出如該第一實施例所述的內埋式被動元件3。

整合本新型該第一實施例之量產方法的詳細說明可知，各預形體5之連接部52的寬度沿該第一方向X遞減以及顯示於圖17與圖18中之各連接部52的切槽5221之主要目的，是令該量產方法於執行該步驟(c)時，有利於受該外力所折斷以達量產化的效用。值得一提的是，各切槽5221亦可於該步驟(a)成形出各連接部52後，再另以切割(scriber)形成於各連接部52上，或是另外於該步驟(a)後在該基板4之上表面41與下表面42上形成一第二光阻層以對應裸露出各連接部52之待成形之切槽5221處，並透過蝕刻的方式成形於各連接部52上。

根據本新型該第一實施例之量產方法的詳細說明可知，本新型透過MEMS製程所量產的內埋式被動元件3之各主體31的外觀尺寸變化空間大。以小尺寸的被動元件來說，各主體31的外觀尺寸可以落在數百個微米(μm)等級；以大尺寸的被動元件來說，各主體31之外觀尺寸亦可上修至數十個毫米(mm)甚或是數百個毫米等級。最重要的是，d/t最大值可控制在0.95，以致於各凹槽317具有足夠的容積來填置各膜層結構32之磁性層324。此對於元件性能來說，各扼流器之磁導率可有效地獲得提升。

再者，本新型是透過蝕刻該基板4以成形出該預形體5陣列之各主體31，各主體31為一體結構，不像圖1所示之積層式磁芯電感器1般，於該等電路陶瓷片11、12、13、14相鄰界面間存在有強度不足的問題。除此之外，本新型經該步驟(b12)至步驟(b14)所構成的各第一導電層(即，外繞式線圈)321，是基於各主體31之呈立體態的輪廓面310上所形成之前驅物層6，以透過電鍍法/化學鍍法來形成，各第一導電層(外繞式線圈)321亦為一體結構，其製程簡化，不僅不會有如圖1所示之各電路圖案112、122、132、142間因非連續界面而產生非歐姆式接觸，或增加阻抗從而產生額外的電熱效應等問題；更無須如前案1般，構成該內繞式的線圈仍需實施多達十三道的程序，製程相當繁瑣。

本新型該第二實施例之內埋式被動元件3之量產方法，是以MEMS製程來製作出如圖12與圖13所示之內埋式被動元件3。本新型該第二實施例之量產方法大致上是相同於該第一實施例，其不同處是在於，該步驟(a)之預形體5陣列中的各主體31是如該第二實施例所述之主體31(見圖25與圖26)，且該步驟(b)有別於該第一實施例之步驟(b)。本新型該第二實施例之量產方法的該步驟(b)之各膜層結構32包括該磁性層324、該介電層325、該絕緣層326、該第二導電層322，及該第三導電層323；此外，該步驟(b)包括以下步驟：一步驟(b21)、一步驟(b22)、一步驟(b23)、一步驟(b24)，及一步驟(b25)。

參閱圖27，該步驟(b21)是於各凹槽317處形成各膜層結構32之該第一導電層321與該絕緣層326，各第一導電層321具有該漩渦段3211、該自其漩渦段3211之外端3214延伸至各凹槽317外的延伸段3212，及該自其漩渦段3211之內端3215延伸至各凹槽317外的橋接段3213，以令各第一導電層321構成如內埋式被動元件3之該第二實施例所述之線圈，且各絕緣層326對應覆蓋各第一導電層321之漩渦段3211並裸露出其所對應之漩渦段3211的該內端3215。

參閱圖28，該步驟(b22)是於各凹槽317中填置各膜層結構32之該磁性層324與該介電層325兩者其中一者。

參閱圖29，該步驟(b23)是形成各膜層結構32之該第二導電層322。

參閱圖30，該步驟(b24)是於各凹槽317處填置各膜層結構32之該磁性層324與該介電層325兩者其中另一者。

參閱圖30，該步驟(b25)是形成各膜層結構32之該第三導電層323。

詳細地來說，依照本新型該第二實施例之量產方法之步驟(b21)至步驟(b25)來實施時，各膜層結構32之該磁性層324與該介電層325兩者其中一者，是相對其磁性層324與其介電層325兩者其中另一者靠近各凹槽317的基面區塊3111、3121(見圖13)；各膜層結構32之該第一導電層321是接觸於其所對應之該磁性層324；各膜層結構32之該磁性層324與該介電層325是對應夾置於其第一導電層321、其第二導電層322與其第三導電層323間，以令各內埋式被動元件3是做為該第二實施例所述之電感電容濾波器使用。

在本新型該第二實施例之量產方法中，是依序實施該步驟(b21)、該步驟(b22)該步驟(b23)、該步驟(b24)與該步驟(b25)。具體地來說，該步驟(b21)是於各凹槽317形成各第一導電層321(見圖27)；該步驟(b22)是在各凹槽317中填置各膜層結構32之該磁性層324，以覆蓋各第一導電層321與各絕緣層326(見圖28)；該步驟(b23)是於各磁性層324上形成各膜層結構32之第二導電層322並令各膜層結構32之第一導電層321之延伸段3212與其第二導電層322電連接(見圖29與圖13)；該步驟(b24)是於各凹槽317處之第二導電層322上填置各膜層結構32之介電層325(見圖30)；該步驟(b25)是於各膜層結構32之介電層325上形成各膜層結構32之第三導電層323，並令各膜層結構32之第一導電層321之橋接段3212與其第三導電層323電連接(見圖31與圖13)。此處需特別要說明的是，本新型該第二實施例之量產方法之步驟(b)的實施步驟並非僅侷限於此段所述的順序，其能夠視實際製程需求，來改變各凹槽317內的第一導電層321、第二導電層322、第三導電層323、磁性層324、介電層325間的配置關係，只要滿足該磁性層324與該介電層325是對應夾置於其第一導電層321、其第二導電層322與其第三導電層323間的需求即可。

本新型該第三實施例之內埋式被動元件3之量產方法，是以MEMS製程來製作出如圖15與圖16所示之內埋式被動元件3。本新型該第三實施例之量產方法大致上是相同於該第二實施例，其不同處是在於，該步驟(a)之預形體5陣列中的各主體31是如該第三實施例所述之主體31(見圖32與圖33)，且該步驟(b)有別於該第二實施例之步驟(b)。本新型該第三實施例之量產方法的該步驟(b)之各膜層結構32包括該磁性層324與該絕緣層326；此外，該步驟(b)包括以下步驟：一步驟(b31)，及一步驟(b32)。

參閱圖34，該步驟(b31)是於各凹槽317處形成各膜層結構32之該第一導電層321與該絕緣層326。詳細地來說，本新型該第三實施例之量產方法的步驟(b31)是相同於該第二實施例之步驟(b21)，各第一導電層321具有該漩渦段3211、該自各漩渦段3211的外端3214延伸至各凹槽317外的延伸段3212，及該自各漩渦段3211的內端3215延伸至各凹槽317外的橋接段3213，以令各第一導電層321構成如該第三實施例所述之線圈，且各絕緣層326對應覆蓋各第一導電層321之漩渦段3211並裸露出其所對應之漩渦段3211的該內端3215。

參閱圖35，該步驟(b32)是於各凹槽317中填置各膜層結構32之磁性層324，以令各內埋式被動元件式3是做為該第三實施例所述的共模濾波器使用。

整合上述各實施例之量產方法的詳細說明可知，本新型透過MEMS製程所量產的內埋式被動元件3之各主體31的外觀尺寸可達數百個微米(μm)等級至數百個毫米(mm)等級，且d/t最大值可控制在0.95以致於各凹槽317具有足夠的容積來填置各膜層結構32之磁性層324。此對於元件性能來說，各扼流器之磁導率甚或是各電感電容濾波器或各共模濾波器之磁導率皆可有效地獲得提升。

再者，以本新型內埋式被動元件3之該第一實施例(扼流器)舉例來說，本新型是透過該步驟(a)來蝕刻該基板4以成形出該預形體5陣列之各主體31，各主體31為一體結構，不像圖1所示之積層式磁芯電感器1般，於該等電路陶瓷片11、12、13、14相鄰界面間存在有強度不足的問題；除此之外，本新型經該步驟(b12)至步驟(b14)所構成的各第一導電層(即，外繞式線圈)321亦為一體結構，且製程簡化，不僅不會有如圖1所示之各電路圖案112、122、132、142間因非連續界面而產生非歐姆式接觸，或增加阻抗從而產生額外的電熱效應等問題；更無須如前案1般，構成該內繞式的線圈仍需實施多達十三道的程序，製程相當繁瑣。又，各預形體5之連接部52上的切槽5221，能令該量產方法於執行該步驟(c)時，有利於受該外力所折斷，有效地提升量產化的效用。

綜上所述，本新型內埋式被動元件，是透過MEMS製程直接蝕刻該基板4以成形出該預形體5陣列中的基座51、連接部52與主體31，各連接部52之切槽5221設計可提升量產化的效用，各主體31本身因呈一體結構而強度高，不會有層間剝離的問題，且各主體31之外觀尺寸可控制在數百個微米(μm)等級至數百個毫米(mm)等級間，而d/t之最大值則可維持在0.95以致於各主體31之凹槽317具有足夠的容積；就被動元件的性能面來說，各凹槽31內能填置足夠量的該磁性層324，一方面，在縮小元件體積的前提下並不會損耗其磁導率的性能，另一方面，在量產大尺寸之被動元件的前提下，各主體31之凹槽317仍具有足夠的空間可填置磁性層324，故確實能達成本新型之目的。

惟以上所述者，僅為本新型之實施例而已，當不能以此限定本新型實施之範圍，即凡是依本新型申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本新型專利涵蓋之範圍內。