TW201637361A - 比較電路以及感測裝置 - Google Patents

Abstract

本發明提供一種比較電路，其可去除比較電路中的比較器的偏移電壓的影響，並且即使在高溫下亦可獲得高精度的比較判定結果。本發明的比較電路包括：比較器，該比較器具備第一輸入端子、第二輸入端子及輸出端子，所述第一輸入端子經由第一電容而輸入第一輸入電壓，且經由第三電容而輸入第三輸入電壓，所述第二輸入端子經由第二電容而輸入第二輸入電壓，且經由第四電容而輸入第四輸入電壓；第一開關，一端連接於第一輸入端子，在取樣相位下導通，從而將第一輸入端子的電壓設為輸出端子的電壓；以及第二開關，一端連接於第二輸入端子，在取樣相位下導通，從而將第二輸入端子的電壓設為基準電壓。

Description

比較電路以及感測裝置

本發明是有關於一種高精度地比較電壓大小的比較電路以及具備比較電路的感測（sensor）裝置。

電子電路中，作為比較多個電壓以判定其大小的電路，一般使用比較電路（例如參照專利文獻1）。 圖7表示以往的比較電路的一例的電路圖。以往的比較電路使用比較器（comparator）來判定兩個輸入電壓的差值電壓是大於還是小於規定電壓。在該比較中，比較器所具備的偏移（offset）電壓（輸入偏移電壓）或雜訊（noise）成為誤差的因素，從而存在精度下降的問題。作為一例，所述輸入偏移電壓是因構成比較器的輸入電路的元件的特性偏差而產生。而且，所述雜訊是因構成電路的單個電晶體（transistor）所具備的閃爍雜訊（flicker noise）、或者單個電晶體或電阻元件所具備的熱雜訊而產生。

為了降低前述比較器所具備的偏移電壓的影響，圖7所示的比較電路採用了以下結構。比較電路包括：比較器15；開關S13，連接於比較器15的反相輸入端子N13與輸出端子之間；電容13，連接於比較器15的反相輸入端子N13與輸入端子N11之間；開關S14，連接於比較器15的非反相輸入端子N14與比較電壓輸入端子Nref10之間；開關S11，連接於比較器15的非反相輸入端子N14與連接點N141之間；電容14，連接於輸入端子N12與連接點N141之間；以及開關S12，連接於連接點N141與比較電壓輸入端子N10之間。此處，設比較電壓輸入端子N10的電壓為V0，比較電壓輸入端子Nref10的電壓為Vref，輸入端子N11的電壓為V1，輸入端子N12的電壓為V2，比較器15的反相輸入端子N13的電壓為VN，比較器15的非反相輸入端子N14的電壓為V4，比較器15的輸出端子的電壓為Vo。而且，設比較器15的輸入偏移電壓為Voa。

圖7的比較電路是如圖8所示般控制開關S11～開關S14來進行動作。動作的一週期包含取樣相位（sample phase）f1與比較相位f2。在取樣相位f1下，開關S11斷開，開關S12～開關S14導通。在比較相位f2下，開關S11導通，開關S12～開關S14斷開。而且，附在各連接點或端子電壓末尾的f1或f2分別表示取樣相位f1或比較相位f2下的電壓。

在取樣相位f1下，開關S11斷開，開關S12導通，將ΔVC4f1=V0-V2f1充電至電容14。由於開關S14導通，因此為V4f1=Vref。由於開關S13導通，因此比較器15作為電壓隨動（voltage follower）電路進行動作，由於具有輸入偏移電壓Voa，因此為Vof1=V4f1+Voa。而且，由於開關S13導通，因此VNf1=Vof1，即VNf1=Vref+Voa，將ΔVC3f1=VNf1-V1f1=Vref+Voa-V1f1充電至電容13。將在取樣相位f1下的電容13與電容14中蓄積的電荷總結如下。

ΔVC3f1=Vref+Voa-V1f1…（A1） ΔVC4f1=V0-V2f1…（A2） 在比較相位f2下，開關S12～開關S14斷開，開關S11導通。由於在電容13中保持有式（A1）所示的ΔVC3f1，因此電壓VN如下。

VNf2=V1f2+ΔVC3f1…（A3） 另一方面，由於在電容14中保持有式（A2）所示的ΔVC4f1，因此電壓V4如下。

V4f2=V2f2+ΔVC4f1…（A4） 最終，式（A3）所表示的電壓VN與式（A4）所表示的電壓V4在比較器15中受到比較，從輸出端子輸出高位準（level）或低位準。 若考慮比較器15的輸入偏移電壓Voa，則由比較器15進行比較的電壓如下。

（V4f2+Voa）-VNf2=｛（V2f2-V1f2）-（V2f1-V1f1）｝-（Vref-V0）…（A5） 式（A5）中，未包含比較器15的輸入偏移電壓Voa。這表示比較器15的輸入偏移電壓相互抵消。因而，在比較相位f2下，在比較器15中，輸入電壓成分｛（V2f2-V1f2）-（V2f1-V1f1）｝與基準電壓成分（Vref-V0）受到比較。根據以上所述，可去除成為誤差因素的比較器的偏移電壓成分的影響，從而可實現誤差少的高精度輸出的比較電路。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2008-236737號公報 [發明所欲解決之課題]

然而，對於搭載於汽車等中的電路，近年來存在下述傾向，即，進一步要求高溫下的動作，而且要求進一步的高精度化。在之前所述的以往的比較電路中存在下述問題：在比較相位下，因高溫時變得顯著的開關的斷開漏電流（leak current）而對電容注入電荷，從而在比較結果中產生誤差。具體而言，在圖7的比較電路中，在比較相位f2下，電容13中僅有開關S13的漏電流流入，與此相對，電容14中，有開關S12及開關S14的漏電流流入，因此比較器的輸入中的電壓變動量在反相輸入端子N13側與非反相輸入端子N14側不同，從而在比較結果中產生誤差。一般而言，構成開關的電晶體的漏電流隨著溫度變高而增加，因此溫度越高，誤差越顯著。

而且，以往的比較電路中存在下述問題：關於構成開關的電晶體元件從導通轉變為斷開時產生的雜訊成分（例如通道電荷注入（channel charge injection）或時脈饋通（clock feed through））的影響，由於開關對各電容的連接為非對稱，因此，因開關的雜訊成分造成的比較器的輸入中的電壓變動量在反相輸入端子N3側與非反相輸入端子N14側不同，此為誤差產生的因素。

本發明是有鑒於所述情況而完成，其目的在於提供一種比較電路，該比較電路能以簡便的電路結構來去除比較器的輸入偏移電壓的影響，並且可抑制因開關的斷開漏電流或雜訊成分而造成的誤差的影響，從而獲得高精度的比較判定結果。 [解決課題之手段]

為了解決以往的所述問題，本發明的比較電路採用了如下所述的結構。 本發明的比較電路包括：比較器，該比較器具備第一輸入端子、第二輸入端子及輸出端子，所述第一輸入端子經由第一電容而輸入第一輸入電壓，且經由第三電容而輸入第三輸入電壓，所述第二輸入端子經由第二電容而輸入第二輸入電壓，且經由第四電容而輸入第四輸入電壓；第一開關，一端連接於第一輸入端子，在取樣相位下導通，從而將第一輸入端子的電壓設為輸出端子的電壓；以及第二開關，一端連接於第二輸入端子，在取樣相位下導通，從而將第二輸入端子的電壓設為基準電壓。 [發明的效果]

根據本發明的比較電路，藉由靈活地運用開關、電容與比較器，能以簡便的電路結構來去除因在比較器中產生的偏移成分或開關的斷開漏電流成分或開關的雜訊成分而產生的誤差，從而可跨及廣範圍的溫度區域來進行高精度的比較。

本發明的比較電路可作為半導體電路中的高精度的比較電路而得到廣泛利用。以下，參照圖式來說明本發明的比較電路。 圖1是表示本發明的比較電路的實施形態的電路圖。本發明的比較電路包括比較器1、電容C1、C2、C3、C4以及開關S1、S2。

比較器1具有反相輸入端子NN、非反相輸入端子NP與輸出端子OUT。電容C1的其中一個端子連接於比較器1的反相輸入端子NN，另一個端子連接於輸入端子N1。電容C2的其中一個端子連接於比較器1的非反相輸入端子NP，另一個端子連接於輸入端子N2。電容C3的其中一個端子連接於比較器1的反相輸入端子NN，另一個端子連接於輸入端子N3。電容C4的其中一個端子連接於比較器1的非反相輸入端子NP，另一個端子連接於輸入端子N4。開關S1的其中一個端子連接於比較器1的反相輸入端子NN，另一個端子連接於比較器1的輸出端子OUT。開關S2的其中一個端子連接於比較器1的非反相輸入端子NP，另一個端子連接於基準電壓輸入端子Nref。開關S1、S2是藉由開關控制信號（電路圖中未圖示）來控制導通或斷開。 以下的說明中，將各端子N1～N4、NN、NP、Nref及OUT的電壓分別設為V1～V4、VN、VP、Vref及Vo。

接下來，對本發明的比較電路的動作進行說明。 首先，對比較器1的動作進行說明。比較器1具有輸出將一對輸入電壓之差放大後的值的功能。若以數式來表示該放大功能，則為   Vo=A1×（VP-VN）…（1）。   其中，A1為比較器1的放大率。

圖1的比較電路中，比較器1的反相輸入端子NN與輸出端子OUT連接於開關S1的兩端。在開關S1導通的狀態下，Vo與VN成為大致相等的電壓，因此根據式（1），Vo如下般表示。   Vo=A1/（1+A1）×VP…（2）   為了便於說明，若將放大率A1設為充分大，則獲得下式。   Vo=VP…（3）   即，在開關S1導通的狀態下，比較器1進行電壓隨動動作。

另一方面，在開關S1斷開的狀態下，在比較器1中未形成反饋迴路（feedback loop），因此比較器1作為比較器（comparator）其自身進行動作。根據式（1），比較器1在開關S1斷開的狀態下，進行比較動作，即：將VP與VN的差分電壓以放大率A1予以放大，並從輸出端子OUT輸出高位準信號（一般為正的電源電壓位準）或低位準信號（一般為負的電源電壓位準或接地（ground，GND）位準）。

此處，若將比較器1的輸入偏移電壓在非反相輸入端子NN中設為Voa，則表示將輸入偏移電壓考慮在內的比較器1的動作的數式在開關S1導通時與斷開時，分別根據式（3）、式（1）而如下。

開關S1導通時   Vo=VP+Voa…（4）   開關S1斷開時 Vo=A1×（VP+Voa-VN）…（5）   以上為比較器1的動作說明。

圖2是表示各開關的動作的圖。 比較動作的一週期包含取樣相位f1與比較相位f2這兩個相位。開關S1、S2藉由開關控制信號而受到控制。開關S1在取樣相位f1下導通，在比較相位f2下斷開。而且，開關S2亦同樣，在取樣相位f1導通，在比較相位f2下斷開。

對圖1的比較電路在各相位下的動作的概略進行說明。 取樣相位f1是將輸入端子N1的電壓V1、輸入端子N2的電壓V2、輸入端子N3的電壓V3、輸入端子N4的電壓V4、基準電壓輸入端子Nref的電壓Vref、比較器1的偏移電壓Voa記憶至電容C1、C2、C3及C4中的相位。

比較相位f2是使取樣相位f1下的比較器1的偏移成分相互抵消，且對輸入端子N1與輸入端子N2之間的電壓差和輸入端子N3與輸入端子N4之間的電壓差進行比較的相位。

以下，對取樣相位f1與比較相位f2進行詳細說明。 在取樣相位f1下，開關S1、S2導通。因而，對比較器1的各輸入端子供給下述電壓。對比較器1的反相輸入端子NN給予輸出端子OUT的電壓Vo，對非反相輸入端子NP給予基準電壓Vref。

VPf1=Vreff1…（6） 而且，開關S1導通時，比較器1如式（4）所示般進行動作，因此反相輸入端子NN的電壓VN如下表示。

VNf1=Vreff1+Voaf1…（7） 各電壓末尾的f1表示為取樣相位f1下的電壓。此處往下，對其他電壓，而且比較相位f2亦同樣地表述。

在電容C1、C2、C3及C4中，蓄積與各電容的兩個端子的電壓差和電容值相應的電荷。若設該電荷量分別為Q1、Q2、Q3及Q4，則分別如下般表示。   Q1f1=C1×（VNf1-V1f1）…（8） Q2f1=C2×（VPf1-V2f1）…（9） Q3f1=C3×（VNf1-V3f1）…（10） Q4f1=C4×（VPf1-V4f1）…（11）   此處，設電容C1～C4的電容值分別為C1～C4。

另一方面，在比較相位f2下，開關S1、S2斷開。在比較相位f2下蓄積於電容C1～C4中的電荷量分別如下般表示。   Q1f2=C1×（VNf2-V1f2）…（12） Q2f2=C2×（VPf2-V2f2）…（13） Q3f2=C3×（VNf2-V3f2）…（14） Q4f2=C4×（VPf2-V4f2）…（15）   由於開關S1斷開，因此蓄積於電容C1與電容C3中的電荷量的總和根據電荷守恆定律，在取樣相位f1與比較相位f2下不發生變化。若將其以數式表示，則如下式。

Q1f1+Q3f1=Q1f2+Q3f2…（16） 若在式（16）中代入式（8）、（10）、（12）、（14），對VNf2求解，則可獲得下式。   VNf2=VNf1+C1/（C1+C3）×（V1f2-V1f1）+C3/（C1+C3）×（V3f2-V3f1）…（17）   若在式（17）中代入式（7），則可獲得下式。   VNf2=Vreff1+Voaf1+C1/（C1+C3）×（V1f2-V1f1）+C3/（C1+C3）×（V3f2-V3f1）…（18）   而且，與開關S1同樣，開關S2為斷開，因此蓄積於電容C2與電容C4中的電荷量的總和根據電荷守恆定律，在取樣相位f1與比較相位f2下不發生變化，以下式表示。

Q2f1+Q4f1=Q2f2+Q4f2…（19） 若在式（19）中代入式（9）、（11）、（13）、（15），對VPf2求解，則可獲得下式。   VPf2=VPf1+C2/（C2+C4）×（V2f2-V2f1）+C4/（C2+C4）×（V4f2-V4f1）…（20）   若在式（20）中代入式（6），則可獲得下式。   VPf2=Vreff1+C2/（C2+C4）×（V2f2-V2f1）+C4/（C2+C4）×（V4f2-V4f1）…（21）   而且，開關S1斷開時，比較器1如式（5）所示般進行動作，因此比較器1的輸出端子OUT的電壓Vo如下般表示。

Vof2=A1×（VPf2+Voaf2-VNf2）…（22） 若在上式（22）中代入式（18）所表示的VNf2、式（21）所表示的VPf2，則可獲得下式。

Vof2=A1×｛-C1/（C1+C3）×（V1f2-V1f1）+C2/（C2+C4）×（V2f2-V2f1）-C3/（C1+C3）×（V3f2-V3f1）+C4/（C2+C4）×（V4f2-V4f1）+（Voaf2-Voaf1）｝…（23） 以下，為了便於說明，若設電容值C1與電容值C2等於電容值C，且電容值C3與電容值C4等於電容值C的n倍，則式（23）如下般表示。

Vof2=A1×[1/（1+n）×｛（V2f2-V2f1）-（V1f2-V1f1）｝-n/（1+n）×｛（V3f2-V3f1）-（V4f2-V4f1）｝+（Voaf2-Voaf1）｝]…（24） 為了便於理解式（24），若設從輸入端子N1及輸入端子N2供給的電壓成分為ΔVin，從輸入端子N3及輸入端子N4供給的電壓成分為ΔVref，則式（24）如下般表示。

Vof2=A1×｛（ΔVin-n×ΔVref）/（1+n）+（Voaf2-Voaf1）｝…（25） 其中， ΔVin=（V2f2-V1f2）-（V2f1-V1f1）…（26） ΔVref=-｛（V4f2-V3f2）-（V4f1-V3f1）｝…（27）。

此處，嚴格而言，比較器1的輸入偏移電壓Voa呈現出經時變化或溫度變化（溫度漂移（drift））而非固定值，但若取樣相位f1及比較相位f2的時間相對於輸入偏移電壓的經時變化或溫度變化為充分短的時間，則輸入偏移電壓的值可視為在取樣相位f1與比較相位f2下大致相等的值。因而，在式（25）中，Voaf2-Voaf1是大致為零的值，在比較相位f2的比較器1中的比較動作時，比較器1的偏移成分將被去除。因而，式（25）如下般表示。

Vof2=A1×｛（ΔVin-n×ΔVref）/（1+n）｝…（28） 因而，對從輸入端子N1及輸入端子N2供給的電壓成分ΔVin、與從輸入端子N3及輸入端子N4供給的電壓成分ΔVref進行比較的結果以充分大的放大率A1受到放大，最終從比較器1的輸出端子OUT以高位準信號或低位準信號的形式輸出。即，可去除作為誤差成分的偏移電壓的影響，獲得高精度的比較結果。

此處，在將決定ΔVin的輸入端子N1及輸入端子N2的電壓，例如以成為V2f2=V1f1=V2'、V1f2=V2f1=V1'的方式予以輸入的情況下，根據式（26）而為ΔVin=2×（V2'-V1'），從而將V2'與V1'之差放大2倍的電壓作為輸入電壓成分而輸入至比較器1。

而且，另一方面，在將決定ΔVref的輸入端子N3及輸入端子N4的電壓例如以成為V4f2=V3f1=V4'、V3f2=V4f1=V3'的方式予以輸入的情況下，根據式（27）而為ΔVref=2×（V3'-V4'），從而將V3'與V4'之差放大2倍的電壓作為輸入電壓成分而輸入至比較器1。

若為了間便而以n=1的方式來選定電容C1～C2的電容值，則在本例的情況下，式（28）為   Vof2=A1×｛（V2'-V1'）-（V3'-V4'）｝…（29），   輸入電壓（V2'-V1'）與輸入電壓（V3'-V4'）的比較結果將從輸出端子獲得。

此處，若著眼於式（23），則發現該式中不含Vref的項。其原因在於：在式（18）所表示的VNf2與式（21）所表示的VPf2這兩者中包含Vreff1的項，將該些式代入式（21）所表示的Vof2時，Vref的項被相互抵消。這表示，在本發明的比較電路中，無論對基準電壓輸入端子Nref給予的電壓Vref為何值，比較結果均不取決於Vref的電壓。實際的電路中，在可對比較器1輸入的電壓範圍內，存在同相輸入電壓範圍這一限制，在脫離了該電壓範圍的情況下，有可能無法正常進行高精度的比較。即使輸入端子N1、輸入端子N2、輸入端子N3及輸入端子N4的電壓為比較器1的同相輸入電壓範圍外的電壓，在本發明的比較電路中，藉由以處於比較器1的同相輸入電壓範圍內的方式來選擇基準電壓輸入端子Nref的電壓，而亦具有可進行高精度比較的優點。若換一種表達，則具有可顯著緩和對比較器1要求的同相輸入電壓範圍的優點。

接下來，對將開關S1、S2的連接設為本發明的結構所帶來的效果進行說明。作為斷開狀態的開關的理想特性，可列舉電阻值無限大、即端子間無電流流經，但在實際的電路中，在開關的端子間有漏電流流經。因此，可列舉多種使漏電流降低的開關電路的結構，但漏電流並非為零而取有限的值。在使用電容與開關的比較電路中，因斷開時的開關的漏電流流入電容而導致蓄積於電容中的電荷量發生變化，可能成為使比較結果產生誤差的因素。而且，一般而言，漏電流存在溫度越高則越增加的傾向，因此，溫度越高，則比較電路的誤差存在越增大的傾向。

在本發明的電路結構中，以與電容C1的其中一個端子及電容C3的其中一個端子和比較器1的反相輸入端子NN的連接點、電容C2的其中一個端子及電容C4的其中一個端子和比較器1的非反相輸入端子NP的連接點分別對稱的方式來連接開關S1、S2。因此，在比較相位f2下開關S1與S2斷開時，即使開關S1與S2產生漏電流，但藉由採用具有與開關S1和S2大致同等特性的開關，而以下述方式來進行動作，即：開關的漏電流大致相等地流入各連接點，反相輸入端子NN的電壓VN與非反相輸入端子NP的電壓VP儘管會各自發生變化，但其變化量為大致等同。因而，具有下述結構上的優點，即：電壓的差分即VP-VN的值不會發生變化，作為結果，比較結果的誤差達到最小源，從而可獲得高精度的比較判定結果。

而且，作為開關的非理想成分，除了所述漏電流以外，還可列舉構成開關的電晶體元件從導通轉變為斷開時產生的雜訊成分，例如通道電荷注入或時脈饋通。在本發明的電路結構中，以與電容C1的其中一個端子及電容C3的其中一個端子和比較器1的反相輸入端子NN的連接點、電容C2的其中一個端子及電容C4的其中一個端子和比較器1的非反相輸入端子NP的連接點分別對稱的方式來連接開關S1、S2，因此以下述方式來進行動作，即：因開關的雜訊成分而產生的電荷大致相等地注入至各連接點，反相輸入端子NN的電壓VN與非反相輸入端子NP的電壓VP儘管會各自發生變化，但其變化量為大致等同。這與漏電流的情況同樣。因而，具有下述結構上的優點，即：可抑制因開關從導通狀態轉變為斷開狀態時產生的雜訊成分而造成的誤差的影響，從而獲得高精度的比較判定結果。

本說明中，表示了具體的開關控制的時序圖（timing chart），但只要是進行本說明內記載的動作的結構，則未必受限於該時序。例如，圖2中是記載為，在從取樣相位f1向比較相位f2的轉變時或相反的轉變時，開關的導通或斷開進行切換的時序為同時，但亦可使時序錯開而控制成在開關S1斷開後將開關S2斷開。在比較器1的過渡響應特性良好的情況下、或者比較器1的反相輸入端子NN與非反相輸入端子NP之間的寄生電容為無法忽視的大小等情況下，斷開開關S2時產生的開關雜訊有時會從非反相輸入端子NP傳導至反相輸入端子NN，從而使對電容C1充電的電壓產生無法忽視的誤差。此種情況下，若相對於開關S1斷開時序而延遲開關S2斷開時序則更為合適。

而且，本說明中，對於電容C1～C4的電容值C1～C4的值的關係，列舉了具體的比，但亦可未必如說明中所示的比。 而且，本說明中，列舉了對輸入端子N1與輸入端子N2施加的輸入電壓的一例、及對輸入端子N3與輸入端子N4施加的電壓的一例，但未必受限於該例。例如，當將本實施形態的比較電路應用於如以往技術所示般根據對感測元件施加的物理量的強度來進行邏輯輸出的信號檢測電路時，輸入電壓成分的示例如下。

V1f1=Vcmf1+Vsigf1+Vofff1 V2f1=Vcmf1-Vsigf1-Vofff1 V1f2=Vcmf2-Vsigf2+Vofff2 V2f2=Vcmf2+Vsigf2-Vofff2 此處，Vcm為感測元件的信號電壓的同相電壓成分，Vsig為感測元件的信號電壓成分，Voff為感測元件的偏移電壓成分（誤差因素）。若將以上的各輸入電壓代入式（26），則成為   ΔVin=2×（Vsigf2+Vsigf1）-2×（Vofff2-Vofff1）…（30）。   感測元件的偏移電壓成分在取樣相位f1與比較相位f2下呈現出大致相等的值，因此被相互抵消。因而，僅有感測元件的信號電壓成分作為輸入電壓成分ΔVin而輸入至比較器1。在此種輸入電壓成分的情況下，亦未脫離本發明的主旨，即：去除比較器的輸入偏移電壓的影響，並且抑制因開關的斷開漏電流或雜訊成分造成的誤差的影響，從而獲得高精度的比較判定結果。

圖3是本發明的實施形態的另一例的電路圖。與圖1所示的電路圖的不同之處在於追加了電容C5與電容C6。追加的要素以下述方式構成並連接。 電容C5的其中一個端子連接於比較器1的反相輸入端子NN，另一個端子連接於輸入端子N5。電容C6的其中一個端子連接於比較器1的非反相輸入端子NP，另一個端子連接於輸入端子N6。其他連接及結構與圖1所示的本發明的實施形態相同。

接下來，對本發明的比較電路的動作進行說明。 開關S1、S2是與圖1的電路的情況同樣地受到控制，如圖2所示般進行動作。 在取樣相位f1下，開關S1、S2導通，在電容C1～C4中蓄積與式（8）～（11）同樣的電荷量，除此以外，在電容C5、C6中分別蓄積下式所示的電荷量Q5、Q6。   Q5f1=C5×（VNf1-V5f1）…（31） Q6f1=C6×（VPf1-V6f1）…（32）   另一方面，在比較相位f2下，開關S1、S2斷開，在電容C1～C4中蓄積與式（12）～（15）同樣的電荷量，除此以外，在電容C5、C6中分別蓄積下式所示的電荷量Q5、Q6。   Q5f2=C5×（VNf2-V5f2）…（33） Q6f2=C6×（VPf2-V6f2）…（34）   由於開關S1斷開，因此在電容C1、電容C3和電容C5中蓄積的電荷的總和與圖1的情況同樣，根據電荷守恆定律，在取樣相位f1與比較相位f2下不會發生變化。若將其以數式表示，則如下式。

Q1f1+Q3f1+Q5f1=Q1f2+Q3f2+Q5f2…（35） 若在式（35）中代入式（8）、（10）、（12）、（14）、（31）、（33），對VNf2求解，則可獲得下式。   VNf2=VNf1+C1/（C1+C3+C5）×（V1f2-V1f1）+C3/（C1+C3+C5）×（V3f2-V3f1）+C5/（C1+C3+C5）×（V5f2-V5f1）…（36）   若在式（36）中代入式（7），則可獲得下式。   VNf2=Vreff1+Voaf1+C1/（C1+C3+C5）×（V1f2-V1f1）+C3/（C1+C3+C5）×（V3f2-V3f1）+C5/（C1+C3+C5）×（V5f2-V5f1）…（37）   而且，與開關S1同樣，開關S2為斷開，因此在電容C2、電容C4和電容C6中蓄積的電荷量的總和與圖1的情況同樣，根據電荷守恆定律，在取樣相位f1與比較相位f2下不會發生變化，如下式所示。

Q2f1+Q4f1+Q6f1=Q2f2+Q4f2+Q6f2…（38） 若在式（38）中代入式（9）、（11）、（13）、（15）、（32）、（34），對VPf2求解，則可獲得下式。   VPf2=VPf1+C2/（C2+C4+C6）×（V2f2-V2f1）+C4/（C2+C4+C6）×（V4f2-V4f1）+C6/（C2+C4+C6）×（V6f2-V6f1）…（39）   若在式（39）中代入式（6），則可獲得下式。   VPf2=Vreff1+C2/（C2+C4+C6）×（V2f2-V2f1）+C4/（C2+C4+C6）×（V4f2-V4f1）+C6/（C2+C4+C6）×（V6f2-V6f1）…（40）   在開關S1斷開時，與圖1的情況同樣，比較器1的輸出端子OUT的電壓Vo如式（22）般表示。若在式（22）中代入式（37）所表示的VNf2、式（40）所表示的VPf2，則可獲得下式。

Vof2=A1×｛-C1/（C1+C3+C5）×（V1f2-V1f1）+C2/（C2+C4+C6）×（V2f2-V2f1）-C3/（C1+C3+C5）×（V3f2-V3f1）+C4/（C2+C4+C6）×（V4f2-V4f1）-C5/（C1+C3+C5）×（V5f2-V5f1）+C6/（C2+C4+C6）×（V6f2-V6f1）+（Voaf2-Voaf1）｝…（41） 以下，若為了便於說明而設電容值C1與C2等於電容值C，電容值C3與電容值C4等於電容值C的n倍，電容值C5與電容值C等於電容值C的m倍，則式（41）如下般表示。

Vof2=A1×[+1/（1+n+m）×｛（V2f2-V2f1）-（V1f2-V1f1）｝+n/（1+n+m）×｛（V4f2-V4f1）-（V3f2-V3f1）｝+m/（1+n+m）×｛（V6f2-V6f1）-（V5f2-V5f1）｝+（Voaf2-Voaf1）｝]…（42）   為了便於理解式（42），與圖1的說明的情況同樣，若設從輸入端子N1及輸入端子N2供給的電壓成分為ΔVin，從輸入端子N3及輸入端子N4供給的電壓成分為ΔVref，進而，從輸入端子N5及輸入端子N6供給的電壓成分為ΔVin2，則式（42）如下般表示。

Vof2=A1×｛（ΔVin-n×ΔVref+m×ΔVin2）/（1+n+m）+（Voaf2-Voaf1）｝…（43） 其中，ΔVin與式（26）同樣，ΔVref與式（27）同樣，   ΔVin=（V2f2-V1f2）-（V2f1-V1f1）…（26） ΔVref=-｛（V4f2-V3f2）-（V4f1-V3f1）｝…（27） ΔVin2=（V2f2-V1f2）-（V2f1-V1f1）…（44）。

此處，比較器1的輸入偏移電壓Voa與圖1的說明的情況同樣，可視為在取樣相位f1與比較相位f2下大致相等的值，因此式（43）如下般表示。

Vof2=A1×｛（ΔVin-n×ΔVref+m×ΔVin2）/（1+n+m）｝…（45） 因而，對從輸入端子N1及輸入端子N2供給的電壓成分ΔVin與從輸入端子N5及輸入端子N6供給的電壓成分ΔVin2的m倍的和、與從輸入端子N3及輸入端子N4供給的電壓成分ΔVref的n倍進行比較的結果以充分大的放大率A1而受到放大，最終從比較器1的輸出端子OUT以高位準信號或低位準信號的形式輸出。即，可去除作為誤差成分的偏移電壓的影響，獲得高精度的比較結果。

而且，在式（45）中，與圖1的情況的式（23）同樣不含Vref的項。因而，在本結構中，可以說也具有可顯著緩和對比較器1要求的同相輸入電壓範圍的優點。而且，對於開關S1、S2的連接，也與圖1的情況同樣，以與比較器1的反相輸入端子NN和非反相輸入端子NP分別對稱的方式來連接開關S1、S2，因此具有下述結構上的優點，即，因開關的非理想成分即漏電流或從導通轉變為斷開時產生的雜訊成分的影響造成的誤差達到最低限度，從而可獲得高精度的比較判定結果。

在圖1的說明中，列舉了下述情況，即：將本實施形態的比較電路應用於如以往技術所示般的根據對感測元件施加的物理量的強度來進行邏輯輸出的信號檢測電路。在圖3所示的本電路結構中也同樣，若對ΔVin輸入感測元件的信號，對ΔVin2輸入另一感測元件信號，則可高精度地比較感測元件與另一感測元件的信號電壓成分之和與ΔVref，所述感測元件與另一感測元件的信號電壓成分之和已去除了感測元件與另一感測元件的信號電壓的同相電壓成分或偏移電壓成分（誤差因素）。

而且，若取代式（44）式而採用   ΔVin2=-[（V2f2-V1f2）-（V2f1-V1f1）]…（44'），   則式（45）如下般表示。

Vof2=A1×[｛ΔVin-（n×ΔVref+m×ΔVin2）｝]/（1+n+m）｝…（46） 根據所述說明與式（46）可知，當對ΔVin輸入感測元件的信號，對ΔVref與ΔVin2輸入基準電壓成分時，可高精度地比較感測元件信號電壓成分、與基準電壓成分ΔVref和ΔVin之和。

圖4是將本發明的實施形態應用於磁感測裝置的示例的電路圖。圖4的磁感測裝置追加了圖1的比較電路、作為電磁轉換元件的霍爾（Hall）元件2、開關電路3、差動放大器4、檢測電壓設定電路5以及基準電壓電路ref0。檢測電壓設定電路5包含基準電壓電路ref1及基準電壓電路ref2。

追加的要素以下述方式構成並連接。霍爾元件2具備第一端子對A-C與第二端子對B-D。開關電路3具有與霍爾元件1的各端子A、B、C及D連接的4個輸入端子以及第一輸出端子和第二輸出端子。差動放大器4具有：第一輸入端子N1S及第二輸入端子N2S，分別連接有開關電路3的第一輸出端子及第二輸出端子；第一輸出端子N1及第二輸出端子N2，所述第一輸出端子N1連接於電容C1的另一個端子即輸入端子N1，所述第二輸出端子N2連接於電容C2的另一個端子即輸入端子N2。連接於電容C3的另一個端子的輸入端子N3連接於基準電壓電路ref1的正極，連接於電容C4的另一個端子的輸入端子N4連接於基準電壓電路ref2的正極，連接於開關S2的另一個端子的基準電壓輸入端子Nref連接於基準電壓電路ref0的正極。其他連接及結構與圖1所示的本發明的實施形態相同。

接下來，對本應用例的磁感測裝置的動作進行說明。 開關電路3具有對第一檢測狀態T1與第二檢測狀態T2進行切換的功能，所述第一檢測狀態T1是對霍爾元件2的第一端子對A-C輸入電源電壓，並從第二端子對B-D輸出信號電壓，所述第二檢測狀態T2是對第二端子對B-D輸入電源電壓，並從第一端子對A-C輸出信號電壓。

霍爾元件2輸出與磁場強度（或磁通密度）相應的信號電壓，並且輸出作為誤差成分的偏移電壓。以下的說明中，霍爾元件2在取樣相位f1時設為第一檢測狀態T1，在比較相位f2時設為第二檢測狀態T2。而且，對於霍爾元件2的元件信號電壓Vh、偏移電壓Voh，若設為在第一檢測狀態T1與第二檢測狀態T2下，元件信號電壓Vh為反相，偏移電壓Voh為同相，則相位f1、相位f2各自的相位下的端子N1S及N2S的電壓V1S及V2S以下述式表示。

V1Sf1=Vcm1+Vh1/2+Voh1/2…（47） V2Sf1=Vcm1-Vh1/2-Voh1/2…（48） V1Sf2=Vcm2-Vh2/2+Voh2/2…（49） V2Sf2=Vcm2+Vh2/2-Voh2/2…（50） 此處，附在霍爾元件2的元件同相電壓Vcm、元件信號電壓Vh、偏移電壓Voh末尾的「1」或「2」各自表示是在霍爾元件2及開關電路3的檢測狀態分別為第一檢測狀態T1或第二檢測狀態T2下的值。根據式（47）至式（50），在各相位下對差動放大器4輸入的電壓如下。   V2Sf1-V1Sf1=-Vh1-Voh1…（51） V2Sf2-V1Sf2=+Vh2-Voh2…（52）   差動放大器4具有對兩個輸入電壓之差進行放大，並作為2個輸出電壓之差而輸出的功能。若以數式來表示該放大功能，則為   V2-V1=G×（V2S-V1S）…（53）。   其中，G為差動放大器的放大率，V1及V2為端子N1、N2的電壓。進而，若將差動放大器4的輸入端子N1S、N2S處的輸入偏移電壓設為Voa1及Voa2來考慮，則式（53）如下般表示。

V2-V1=G×（V2S-V1S）+G×（Voa2-Voa1）…（54） 因而，在差動放大器4的輸出中，不僅輸入電壓的差分V2S-V1S，而且輸入偏移電壓的差分Voa2-Voa1亦被放大G倍而輸出。根據式（54），各相位下的差動放大器4的差動輸出V2-V1如下。

V2f1-V1f1=G×（V2Sf1-V1Sf1）+G×（Voa2f1-Voa1f1）…（55） V2f2-V1f2=G×（V2Sf2-V1Sf2）+G×（Voa2f2-Voa1f2）…（56） 若在式（55）及式（56）中分別代入式（51）及式（52），則可獲得下式。

V2f1-V1f1=G×（-Vh1-Voh1）+G×（Voa2f1-Voa1f1）…（57） V2f2-V1f2=G×（+Vh2-Voh2）+G×（Voa2f2-Voa1f2）…（58） 包含電容C1～C4、比較器1、開關S1、S2的結構與圖1所示的結構相同，進行與圖1相同的動作。在連接於電容C1的另一個端子的輸入端子N1和連接於電容C2的另一個端子的輸入端子N2上，連接有差動放大器4的輸出，經由開關電路3而輸入與來自霍爾元件2的磁場強度相應的信號電壓與作為誤差成分的偏移電壓。而且，連接於電容C3的另一個端子的輸入端子N3連接於基準電壓電路ref1的正極，被供給來自基準電壓電路ref1的基準電壓Vref1。連接於電容C4的另一個端子的輸入端子N4連接於基準電壓電路ref2的正極，被供給來自基準電壓電路ref2的基準電壓Vref2。連接於開關S2的另一個端子的基準電壓輸入端子Nref連接於基準電壓電路ref0的正極，被供給來自基準電壓電路ref0的基準電壓Vref0。

包含電容C1～C4、比較器1、開關S1、S2的結構進行與圖1所示的結構相同的動作，因此比較相位f2下的比較器1的輸出與式（25）同樣。此處，為了便於說明，設電容值C1與C2等於電容值C，電容值C3與電容值C4等於電容值C的n倍。   Vof2=A1×｛（ΔVin-n×ΔVref）/（1+n）+（Voaf2-Voaf1）｝…（25）   若在式（26）中代入式（56）與式（58）並改寫式（27），則為如下。   ΔVin=G×｛（Vh2+Vh1）-（Voh2-Voh1）｝+G×｛（Voa2f2-Voa2f1）-（Voa1f2-Voa1f1）｝…（59） ΔVref=-｛（Vref2f2-Vref1f2）-（Vref2f1-Vref1f1）｝…（60）   此處，嚴格而言，差動放大器4及比較器1的輸入偏移電壓Voa1、Voa2、Voa呈現出經時變化或溫度變化（溫度漂移），因此並非固定值，但若取樣相位f1及比較相位f2的時間相對於輸入偏移電壓的經時變化或溫度變化為充分短的時間，則輸入偏移電壓的值可視為在取樣相位f1與比較相位f2下大致相等的值。因而，在式（25）及式（59）中，Voaf2-Voaf1、Voa2f2-Voa2f1、Voa1f2-Voa1f1是大致為零的值，在比較相位f2的比較器1中的比較動作時，差動放大器4及比較器1的偏移成分被去除。

而且，霍爾元件2的元件偏移電壓Voh一般具有在第一檢測狀態T1與第二檢測狀態T2下成為大致相等的值的特性，因此Voh2-Voh1是大致為零的值，在比較相位f2的比較器1中的比較動作時，元件偏移成分被去除。根據式（25）、式（59），若刪除該些被去除的成分，則可獲得下式。   Vof2=A1×｛（ΔVin-n×ΔVref）/（1+n）｝…（61） ΔVin=G×（Vh2+Vh1）…（62）   因而，對將霍爾元件2的第一檢測狀態T1與第二檢測狀態T2下的元件信號電壓Vh之和以差動放大器4的放大率G予以放大所得的電壓成分ΔVsig、與將從檢測電壓設定電路5供給的電壓成分ΔVref以電容C1～C4的電容值之比予以放大所得的電壓進行比較的結果，最終從比較器1的輸出端子OUT以高位準信號或低位準信號的形式輸出。

總結以上，如前述的式（61）、（62）、（60）所示，在應用了本發明的比較電路的磁感測裝置中，可去除在霍爾元件2、差動放大器4、比較器1中產生的所有偏移成分，對霍爾元件的信號成分與基準電壓進行比較，從而實現高精度的磁場強度的檢測。而且，在理想的霍爾元件中，第一檢測狀態T1與第二檢測狀態T2的元件同相電壓Vcm1及Vcm2相等，但在實際的霍爾元件中未必為相等的值，這亦成為使高精度的磁場強度的檢測產生誤差的因素。在應用了本發明的比較電路的磁感測裝置中，如式（61）、（62）、（60）所示，表示比較結果的式中不含該些項，可實現將霍爾元件的同相電壓的非理想成分予以去除的高精度的磁場強度的檢測。而且，應用了本發明的比較電路的磁感測裝置可在取樣相位f1與比較相位f2這兩個相位下進行磁場強度的檢測，不需要複雜的信號處理步驟，可實現高速且高精度的磁場強度的檢測。而且，與霍爾元件的信號成分進行比較的基準電壓成分ΔVref如式（60）所示，可根據基準電壓電路ref1與基準電壓電路ref2在取樣相位f1下的值與比較相位f2下的各個值來任意設定。即，藉由任意設定基準電壓，可任意設定要檢測的磁場強度。而且，一般而言，霍爾元件的靈敏度具有溫度依存性，因此霍爾元件2所輸出的與磁場強度相應的信號電壓亦具有溫度依存性。為了對其進行修正，例如使基準電壓電路ref1與基準電壓電路ref2具備溫度依存性，藉此可抑制要檢測的磁場強度的溫度依存性。根據以上所述表明：藉由將本發明的比較電路應用於磁感測裝置，可實現高精度的磁場強度的檢測。

本說明中，作為感測元件的示例，列舉了磁感測器，尤其對使用霍爾元件的示例進行了說明，但作為可應用的感測元件，並無此限制，例如亦可廣泛應用根據加速度或壓力等來輸出電壓的感測元件、或電阻值根據物理量而發生變化的感測元件。

此處，表示構成圖4的磁感測裝置的要素即差動放大器4的電路結構的一例。 圖5是表示用於磁感測裝置的差動放大器的一例的電路圖。

圖5的差動放大器4具備差動放大器41、42與電阻R11、R12、R13。差動放大器4的第一輸入端子N1S連接於差動放大器41的非反相輸入端子，第二輸入端子N2S連接於差動放大器42的非反相輸入端子，第一輸出端子N1連接於差動放大器41的輸出端子，第二輸出端子N2連接於差動放大器42的輸出端子。電阻R11、R12、R13串聯連接於第一輸出端子N1與第二輸出端子N2之間，R11與R12的連接點N1'連接於差動放大器41的反相輸入端子，R12與R13的連接點N2'連接於差動放大器42的反相輸入端子。

差動放大器4以上述方式連接，且以下述方式進行動作。 差動放大器41作為非反相放大器進行動作，且以連接於反相輸入端子的連接點N1'與連接於非反相輸入端子的N1S大致相等的方式來進行動作。而且，差動放大器42作為非反相放大器進行動作，且以連接於反相輸入端子的連接點N2'與連接於非反相輸入端子的N2S大致相等的方式進行動作。而且，流經電阻R11、R12、R13的電流相等，因此可獲得下式。

（V1-V1S）/R11=（V1S-V2S）/R12…（63） （V2S-V2）/R13=（V1S-V2S）/R12…（64） 此處，設第一輸入端子N1S、第二輸入端子N2S、第一輸出端子N1、第二輸出端子N2的電壓分別為V1S、V2S、V1、V2。若根據式（63）與式（64）來計算V1及V2則為如下。

V1=-（R11/R12+1/2）×（V2S-V1S）+（V2S+V1S）/2…（65） V2=+（R13/R12+1/2）×（V2S-V1S）+（V2S+V1S）/2…（66） 若將式（65）與式（66）右邊的包含電阻的括弧的項分別設為放大率G1、G2，   G1=R11/R12+1/2…（67） G2=R13/R12+1/2…（68）   則式（65）與式（66）為如下。

V1=-G1×（V2S-V1S）+（V2S+V1S）/2…（69） V2=+G2×（V2S-V1S）+（V2S+V1S）/2…（70） 若根據式（69）與式（70）來計算V2-V1，則為如下。

V2-V1=（G1+G2）×（V2S-V1S）…（71） 此處，若設放大率G為   G=G1+G2…（72），   則式（71）為   V2-V1=G×（V2S-V1S）…（73），   獲得與式（53）相同的結果。即，圖5所示的電路例具有將兩個輸入電壓之差予以放大，並作為兩個輸出電壓之差而輸出的功能。而且，圖5所示的電路例藉由採用此種測量放大結構，可抑制輸入中的同相雜訊的影響。另外，根據式（72）及（67）、（68），為   G=（R11+R12+R13）/R12…（74），   因此放大率G可藉由電阻R11、R12、R13來任意設定。 接下來，表示構成圖4的磁感測裝置的要素即檢測電壓設定電路5的電路結構的一例。

圖6是表示用於磁感測裝置中的檢測電壓設定電路5的一例的電路圖。 圖6的檢測電壓設定電路5具有電阻R51、R52、R53與開關S51、S51x、S52、S52x，且以下述方式連接而構成。電阻R53、R52、R51串聯連接於正的電源電壓端子（以下稱作電源電壓端子）VDD與負的電源電壓端子（以下稱作接地（ground）端子）VSS之間。設R51與R52的連接點為Nn，R52與R53的連接點為Nnx。開關S51、S51x、S52、S52x具有兩個端子，藉由開關控制信號（未圖示）而被控制為導通或斷開。開關S51的其中一個端子連接於連接點Nn，另一個端子連接於基準電壓電路ref1的正極Nref1。開關S51x的其中一個端子連接於連接點Nnx，另一個端子連接於基準電壓電路ref1的正極Nref1。開關S52的其中一個端子連接於連接點Nn，另一個端子連接於基準電壓電路ref2的正極Nref2。開關S52x的其中一個端子連接於連接點Nnx，另一個端子連接於基準電壓電路ref2的正極Nref2。以下的說明中，設電源電壓端子VDD及接地端子VSS的電壓分別為VDD、VSS，連接點Nn、Nnx的電壓分別為Vn、Vnx，基準電壓電路ref1的正極Nref1、基準電壓電路ref2的正極Nref2的電壓分別為基準電壓Vref1、Vref2來進行說明。

檢測電壓設定電路5是以上述方式而連接，且以下述方式進行動作。 連接點Nn與Nnx的電壓Vn與Vnx是將VDD及VSS以電阻R53、R52、R51進行分壓所得的電壓，因此為   Vn=R51/（R51+R52+R53）×（VDD-VSS）…（75） Vnx=（R51+R52）/（R51+R52+R53）×（VDD-VSS）…（76）。   電壓Vn及Vnx可藉由電阻R51、R52、R53來任意設定。

開關S51與S51x是以其中任一者導通而另一者斷開的方式受到控制。因而，對Vref1輸出Vn或Vnx中任一者的電壓。而且，對於開關S52與S52x亦同樣，以其中任一者導通而另一者斷開的方式受到控制。因而，對Vref2輸出Vn或Vnx中任一者的電壓。作為一例，以下述情況進行說明，即：開關S51在取樣相位f1下導通，在比較相位f2下斷開，開關S51x在取樣相位f1下斷開，在比較相位f2下導通，開關S52在取樣相位f1與比較相位f2下導通，開關S52x在取樣相位f1與比較相位f2下斷開。

各開關以上述方式受到控制，因此各相位下的基準電壓Vref1、Vref2如下。   Vref1f1=Vn Vref1f2=Vnx Vref2f1=Vn Vref2f2=Vn   基準電壓電路ref1的正極Nref1及基準電壓電路ref2的正極Nref2在圖4所示的磁感測裝置中，分別連接於輸入端子N3及輸入端子N4，因此根據上式及式（60），為   ΔVref=（Vnx-Vn）…（77）。   因而，在比較器1中與來自霍爾元件2的信號成分進行比較的ΔVref是以可任意設定的電壓Vn、Vnx的差分而給出。因而，可任意設定基準電壓，即，可任意設定要檢測的磁場強度。而且，一般而言，來自霍爾元件2的信號電壓在S極與N極處，正負的符合不同，因此可藉由ΔVref的符號的正負來容易地進行S極與N極的判別。而且，可實現在磁場強度由弱狀態轉變為強狀態時的檢測時、與磁場強度由強狀態轉變為弱狀態時的解除時，可藉由改變ΔVref的值，來容易地設定檢測與解除的遲滯（hystersis）。

1、15‧‧‧比較器
2‧‧‧霍爾元件
3‧‧‧開關電路
4、41、42‧‧‧差動放大器
5‧‧‧檢測電壓設定電路
13、14、C1、C2、C3、C4、C5、C6‧‧‧電容
A、B、C、D‧‧‧端子
N1～N6、N11、N12‧‧‧輸入端子
N1S‧‧‧第一輸入端子
N2S‧‧‧第二輸入端子
N1'、N2'、N141、Nn、Nnx‧‧‧連接點
N10、Nref10‧‧‧比較電壓輸入端子
N13、NN‧‧‧反相輸入端子
N14、NP‧‧‧非反相輸入端子
Nref‧‧‧基準電壓輸入端子
Nref1、Nref2‧‧‧正極
OUT‧‧‧輸出端子
ref0、ref1、ref2‧‧‧基準電壓電路
R11、R12、R13、R51、R52、R53‧‧‧電阻
S1、S2、S11～S14、S51、S51x、S52、S52x‧‧‧開關
f1‧‧‧取樣相位
f2‧‧‧比較相位

圖1是本發明的實施形態的比較電路的電路圖。 圖2是表示本發明的實施形態的各開關的動作的圖。 圖3是本發明的實施形態的另一例的電路圖。 圖4是將本發明的實施形態應用於磁感測裝置的示例的電路圖。 圖5是表示用於磁感測裝置的差動放大器的一例的電路圖。 圖6是表示用於磁感測裝置的檢測電壓設定電路的一例的電路圖。 圖7是以往的比較電路的電路圖。 圖8是表示以往的比較電路的各開關的動作的圖。

1‧‧‧比較器

C1、C2、C3、C4‧‧‧電容

N1、N2、N3、N4‧‧‧輸入端子

NN‧‧‧反相輸入端子

NP‧‧‧非反相輸入端子

Nref‧‧‧基準電壓輸入端子

OUT‧‧‧輸出端子

S1、S2‧‧‧開關

Claims (2)

1. 一種比較電路，其特徵在於包括： 第一電容、第二電容、第三電容及第四電容； 比較器，包括第一輸入端子、第二輸入端子及輸出端子，所述第一輸入端子經由所述第一電容而輸入第一輸入電壓，且所述第一輸入端子經由所述第三電容而輸入第三輸入電壓，所述第二輸入端子經由所述第二電容而輸入第二輸入電壓，且所述第二輸入端子經由所述第四電容而輸入第四輸入電壓； 基準電壓端子，輸入基準電壓； 第一開關，一端連接於所述第一輸入端子，在取樣相位下導通，從而將所述第一輸入端子的電壓設為所述輸出端子的電壓；以及 第二開關，一端連接於所述第二輸入端子，在所述取樣相位下導通，從而將所述第二輸入端子的電壓設為所述基準電壓。
2. 一種感測裝置，根據對感測元件施加的物理量的強度來進行邏輯輸出，所述感測裝置的特徵在於包括： 如申請專利範圍第1項所述的比較電路； 感測元件； 開關電路，連接所述感測元件的第一端子對及第二端子對，對供給電源的端子對和輸出與物理量強度相應的信號電壓的端子對進行切換控制，並輸出從所述感測元件的端子對輸入的第一信號電壓與第二信號電壓；以及 檢測電壓設定電路，輸出第一基準電壓與第二基準電壓， 基於所述第一信號電壓的電壓作為所述第一輸入電壓而輸入，基於所述第二信號電壓的電壓作為所述第二輸入電壓而輸入， 所述第一基準電壓作為所述第三輸入電壓而輸入，所述第二基準電壓作為所述第四輸入電壓而輸入， 對所述基準電壓端子輸入第三基準電壓， 所述開關電路具有對第一檢測狀態與第二檢測狀態進行切換的功能，所述第一檢測狀態是對所述感測元件的所述第一端子對供給電源，並從所述第二端子對輸出所述信號電壓，所述第二檢測狀態是對所述感測元件的所述第二端子對供給電源，並從所述第一端子對輸出所述信號電壓， 所述比較電路藉由一次所述第一檢測狀態與一次所述第二檢測狀態來進行所述邏輯輸出。