TW201633168A - Ａ／ｄ變換裝置、ｄ／ａ變換裝置及ｐｌｃ - Google Patents

Ａ／ｄ變換裝置、ｄ／ａ變換裝置及ｐｌｃ Download PDF

Info

Publication number
TW201633168A
TW201633168A TW104143102A TW104143102A TW201633168A TW 201633168 A TW201633168 A TW 201633168A TW 104143102 A TW104143102 A TW 104143102A TW 104143102 A TW104143102 A TW 104143102A TW 201633168 A TW201633168 A TW 201633168A
Authority
TW
Taiwan
Prior art keywords
area
data
stored
digital data
conversion
Prior art date
Application number
TW104143102A
Other languages
English (en)
Inventor
後藤富仁
浮穴智
Original Assignee
三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機股份有限公司 filed Critical 三菱電機股份有限公司
Publication of TW201633168A publication Critical patent/TW201633168A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15118—Shared memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21137—Analog to digital conversion, ADC, DAC
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Probability & Statistics with Applications (AREA)
  • Programmable Controllers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Recording Measured Values (AREA)

Abstract

本發明提供一種能持續執行高速的A/D變換的A/D變換裝置、能持續執行高速的D/A變換的D/A變換裝置、以及具備前述A/D變換裝置及前述D/A變換裝置的PLC。本發明係具備：資料變換部130、230；共用記憶體140、240，具有分割成第一及第二區域之暫時記憶區域141、142；及控制部122或控制部222，於前述暫時記憶區域141、142已有預定之資料量的存取時，該控制部122係使儲存在已有該存取之位址的資料輸出，而該控制部222係使新的資料儲存至該位址。

Description

A/D變換裝置、D/A變換裝置及PLC
本發明係有關A/D變換裝置、D/A變換裝置及具備前述D/A變換裝置之可程式控制器(PLC)。
將類比資料輸入PLC時，係使用將輸入的類比資料變換成數位資料的A/D變換裝置。一般而言，將輸入的類比資料變換成數位資料之A/D變換裝置之A/D變換的抽樣週期與用以控制PLC整體之CPU的控制週期並非同步，且通常為抽樣週期較短的情形。對此，已知有以下技術：於A/D變換裝置設置有可隨時從CPU存取的共用記憶體，將經A/D變換後的資料暫時地儲存於共用記憶體，藉此，能以不使A/D變換之抽樣速度減慢的方式來輸入類比資料(例如專利文獻1)。
繼而，從PLC輸出類比資料時，係使用將PLC內處理之數位資料變換成類比資料的D/A變換裝置。一般面言，即使是D/A變換裝置，D/A變換之抽樣週期也與CPU之控制週期不同步，且通常為抽樣週期較短的情形。對此，已知有以下技術：於D/A變換裝置設置有可隨 時從CPU存取的共用記憶體，將欲進行D/A變換的資料暫時地儲存於共用記憶體，藉此，能以不使D/A變換之抽樣速度減慢的方式來輸入類比資料(例如專利文獻2)。
(先前技術文獻) (專利文獻)
專利文獻1：日本特許第5122000號公報
專利文獻2：日本特許第5327395號公報
然而，就專利文獻1記載的A/D變換裝置而言，高速地將大量的類比資料變換成數位資料時，每當A/D變換裝置之共用記憶體之全部的記憶容量儲存數位資料時，必須將該數位資料輸出至CPU。此情形下，在將數位資料輸出至CPU的期間，必須暫時停止A/D變換，而造成A/D變換之高速化的阻礙。
再者，就專利文獻2記載的D/A變換裝置而言，高速地將大量的數位資料變換成類比資料時，在將D/A變換裝置之共用記憶體儲存的全部的數位資料予以D/A變換之後，必須從CPU取得新的數位資料。此情形下，在從CPU取得數位資料之期間，必須暫時停止D/A變換，而造成D/A變換之高速化的阻礙。
此等問題雖然皆可藉由增大A/D變換裝置或D/A變換裝置具備的共用記憶體而暫時地獲得解決，但 是因增大共用記憶體的容量會導致成本的增加。
本發明即是要解決上述問題點而完成者，可獲得不依存於A/D變換裝置之共用記憶體的容量，即能持續執行高速的A/D變換的A/D變換裝置。
再者，本發明可獲得不依存於D/A變換裝置之共用記憶體的容量，即能持續執行高速的D/A變換的D/A變換裝置。
再者，本發明可獲得不依存於A/D變換裝置之共用記憶體的容量，即能進行高速且大容量的記錄，並且不依存於D/A變換裝置之共用記憶體的容量，即能進行高速且大容量的波形輸出的PLC。
本發明之第一發明的A/D變換裝置，係具備：A/D變換部，將類比資料變換成數位資料；記憶部，具有暫時記憶區域，該暫時記憶區域係分割成第一及第二區域，且係用以儲存藉由前述A/D變換部變換後的數位資料之環狀緩衝區(ring buffer)構造者；以及控制部，在使藉由前述A/D變換部變換後之數位資料儲存於前述暫時記憶區域之前述第一區域，該經儲存的數位資料之資料量與前述第一區域所被分配的資料量一致時，設成可輸出已儲存在前述第一區域的數位資料，並且使藉由前述A/D變換部新變換後的數位資料儲存於前述第二區域。
本發明之第二發明的D/A變換裝置，係具備：D/A變換部，將數位資料變換成類比資料；記憶部， 具有暫時記憶區域，該暫時記憶區域係分割成第一及第二區域，且係為儲存要藉由前述D/A變換部變換的數位資料之環狀緩衝區(ring buffer)構造者；以及控制部，在前述第一及前述第二區域分別儲存有要藉由前述D/A變換部變換的數位資料時，將已儲存在前述暫時記憶區域之前述第一區域的數位資料輸出至前述D/A變換部，在已輸出的數位資料之資料量與前述第一區域所被分配的資料量一致時，設成可將要藉由前述D/A變換部新變換之數位資料寫入前述第一區域，並且使儲存於前述第二區域之數位資料輸出至前述D/A變換部。
本發明之第三發明的可程式控制器(PLC)，係具備：第一發明之A/D變換裝置；第二發明之D/A變換裝置；以及中央處理單元(CPU)裝置，具有儲存數位資料之內部記憶體，且當前述A/D變換裝置輸出已儲存在前述A/D變換裝置之暫時記憶區域的數位資料，就將該數位資料儲存至前述內部記憶體，並從前述內部記憶體輸出要儲存至前述D/A變換裝置之暫時記憶區域的數位資料。
依據本發明之第一發明，由於可一面將經A/D變換後之數位資料儲存至記憶部，一面將儲存在記憶部之數位資料轉送至CPU裝置，所以能持續執行高速A/D變換。
再者，依據本發明之第二發明，由於可一面從CPU裝置將欲進行D/A變換之數位資料轉送至記憶 部，一面將儲存在記憶部之數位資料予以D/A變換，所以能持續執行高速D/A變換。
繼而，依據本發明之第三發明，可獲得不必依存於A/D變換裝置之記憶部的容量，即可高速且大容量的記錄，並且不必依存於D/A變換裝置之記憶部的容量，即可進行高速且大容量之波形輸出的PLC。
100‧‧‧A/D變換裝置
110‧‧‧演算部
120‧‧‧輸入演算器
121‧‧‧計數器
122‧‧‧控制部
123‧‧‧參數儲存區域
124‧‧‧數位值輸入部
130‧‧‧A/D變換部
140‧‧‧共用記憶體
141‧‧‧記錄資料暫時記憶區域
150‧‧‧匯流排I/F
200‧‧‧D/A變換裝置
210‧‧‧演算部
220‧‧‧輸出演算器
221‧‧‧計數器
222‧‧‧控制部
223‧‧‧參數儲存區域
224‧‧‧數位值輸出部
230‧‧‧D/A變換部
240‧‧‧共用記憶體
241‧‧‧波形資料列暫時記憶區域
250‧‧‧匯流排I/F
300‧‧‧CPU裝置
310‧‧‧外部記憶體I/F
320‧‧‧演算部
321‧‧‧中斷程式執行部
330‧‧‧內部記憶體
340‧‧‧周邊裝置I/F
350‧‧‧匯流排I/F
400‧‧‧外部記憶體
500‧‧‧單元間匯流排
1000‧‧‧PLC
2000‧‧‧周邊裝置
第1圖係本發明之PLC系統的構成圖。
第2圖係顯示本發明之實施形態1之A/D變換裝置的構成圖。
第3圖係顯示本發明之實施形態1之A/D變換裝置之記錄資料暫時記憶區域及儲存於記錄資料暫時記憶區域之資料之構造的圖。
第4圖係顯示本發明之實施形態1之A/D變換裝置之控制部之動作的流程圖。
第5圖係說明顯示本發明之實施形態1之記錄資料暫時記憶區域之狀態轉移的圖。
第6圖係顯示本發明之實施形態1所示之中斷程式執行部之動作的流程圖。
第7圖係顯示本發明之實施形態2之D/A變換裝置的構成圖。
第8圖係顯示本發明之實施形態2之D/A變換裝置之波形資料列暫時記憶區域及儲存於波形資料列暫時記憶區 域之資料之構造的圖。
第9圖係顯示本發明之實施形態2之D/A變換裝置之控制部之動作的流程圖。
第10圖係說明顯示本發明之實施形態2之波形資料列暫時記憶區域之狀態轉移的圖。
第11圖係顯示本發明之實施形態2所示之中斷程式執行部之動作的流程圖。
實施形態1
第1圖係本發明之PLC系統的構成圖。PLC系統係具備PLC1000及周邊裝置2000。PLC1000至少具備A/D變換裝置100、D/A變換裝置200及CPU裝置300。PLC1000係可具備例如外部記憶體400、用以實現外部機器之輸入輸出控制的I/O控制裝置、以及用以實現PLC網路的網路通信裝置等。PLC1000具備的各裝置係透過單元間匯流排500而相互連接。周邊裝置2000係例如個人電腦，進行使用者程式之設定或內部記憶體330之資料之狀態的顯示等。
D/A變換裝置200係用於對作為PLC1000的控制對象之產業用機器等進行電流值、電壓值等之類比資料的輸出。
CPU裝置300係具備：外部記憶體I/F310，用以對外部記憶體400進行存取的介面，該外部記憶體400係用以儲存使用者程式、使用者程式之執行所必須的資 料、以及屬於使用者程式之執行結果的資料；演算部320，執行使用者程式、執行CPU裝置300整體的控制等；內部記憶體330，係用以儲存執行使用者程式所必須的資料、使用者程式之執行結果、記錄資料的記憶體；周邊裝置I/F340，係用以連接周邊裝置可程式控制器200的介面；及匯流排I/F350，係用以與透過單元間匯流排500而連接的裝置進行通信的通信介面。演算部320具有執行中斷程式之中斷程式執行部321。
CPU裝置300係以預定的週期反覆進行：使PLC1000具有的各裝置運作以控制屬於產業用機器之程式的使用者程式的執行、執行結果的輸出、以及使用者程式使用的值等之輸入值的取得。該反覆的動作稱為循環處理。
第2圖係顯示本實施形態之A/D變換裝置100的構成圖。A/D變換裝置100係具備：演算部110，控制A/D變換裝置100整體；輸入演算部120，用以演算A/D變換後的值；A/D變換部130，將類比資料予以A/D變換；共用記憶體140，可供A/D變換裝置100高速地寫入資料，且可供CPU裝置300不須執行繁雜的通信處理即可讀出儲存的A/D變換值；及匯流排I/F150，係用以與透過單元間匯流排500而連接的裝置進行通信的通信介面。輸入演算部120係具備：計數器121、控制部122、參數儲存區域123及數位值輸入部124。共用記憶體140係記憶部。A/D變換裝置100係接受PLC1000觀測關於作為控制對象之產業用機器等各種的觀測值，例如流量、壓力、溫度等自感 測器以電流值或電壓值輸出之類比資料的輸入，而將該類比資料變換成數位資料並將前述數位資料(A/D變換值)儲存至內部具有的共用記憶體140。儲存在共用記憶體140的A/D變換值係由CPU300讀取以作為前述循環處理所包含之輸入值的取得。
接著，說明A/D變換裝置內之共用記憶體140。第3圖係顯示本實施形態之A/D變換裝置100之記錄資料暫時記憶區域141及儲存於記錄資料暫時記憶區域141之資料之構造的圖。共用記憶體140中儲存因CPU裝置300所為之循環處理而讀出的A/D變換值。通常，將類比資料抽樣而變換成數位資料的週期(抽樣週期)比循環處理的週期還短，因此CPU裝置300難以無遺漏地將已儲存於共用記憶體300之A/D變換值讀出並予以記錄。對此，為了達成A/D變換裝置100可高速地儲存資料且CPU裝置300不須執行繁雜的通信處理即可讀出A/D變換值，於共用記憶體140中確保了作為暫時記錄區域的記錄資料暫時記憶區域141以將A/D變換值作為記錄資料來儲存。此外，儲存在記錄資料暫時記憶區域141的記錄資料係可透過單元間匯流排500、CPU裝置300及周邊裝置I/F340而讀出至周邊裝置2000。
記錄資料暫時記憶區域141係構成環狀緩衝區構造。亦即，於記錄資料暫時記憶區域141中，記錄資料係從前頭位址起依序以時系列順序寫入。記錄資料之儲存位址達到最後時，繞回(wrap-around)而再次從前頭位 址覆寫記錄資料。
從A/D變換裝置100高速地取得記錄資料時，CPU裝置300之演算部320係在藉由控制部122覆寫已儲存在記錄資料暫時記憶區域141之記錄資料之前，必須先讀出至內部記憶體330。對此，將記錄資料暫時記憶區域141分割成3個以上的區域，並分別分配為轉送區域、執行區域、邊限(margin)區域之其中任一者。於第3圖中，記錄資料暫時記憶區域141係分割成4個區域，區域(a)係執行區域，區域(b)、區域(c)、區域(d)係邊限區域。控制部122係在啟動A/D變換部130而開始記錄時，就以使記錄資料儲存於記錄資料暫時記憶區域141之執行區域的方式，對數位值輸入部124進行控制。控制部122係在完成對該執行區域之記錄資料的儲存時，就將該執行區域作為轉送區域，並以使下一個區域儲存新的記錄資料的方式進行控制。第3圖中，控制部122係在結束對區域(a)之記錄資料的儲存時，就將區域(a)作為轉送區域，將區域(b)作為執行區域，而使記錄資料儲存至區域(b)。輸入演算器120的控制部122係透過匯流排I/F150、單位間匯流排500及匯流排I/F350，將記錄資料暫時記憶區域141之前述執行區域之記錄已完成的資訊通知CPU裝置300的演算部320。此外，控制部122亦將分配到區域(a)的資料量、以及在記錄資料暫時記憶區域141最後儲存記錄資料的位址，通知CPU裝置300的演算部320。演算部320係在收到該通知時，就藉由中斷程式執行部321使中斷程式執 行。演算部320係藉由該中斷程式將已儲存在記錄資料暫時記憶區域141之轉送區域的記錄資料，讀出至內部記憶體330。
藉由反覆執行前述步驟，可不受抽樣週期與循環處理之週期之差的影響，而能高速且將大容量的記錄資料讀出至內部記憶體330。內部記憶體330一般係具有比A/D變換裝置之共用記憶體140還大的區域。然而，為了更擴大記錄容量，也可在內部記憶體330儲存了一定量的記錄資料的時間點，透過外部記憶體I/F310而保存到外部記憶體400。在此說明，外部記憶體400可為專用記憶體也可為SD記憶卡及CF卡等泛用記錄媒體。
A/D變換裝置100係持續執行記錄。為此，在CPU裝置300要結束讀出儲存於轉送區域之記錄資料之前，控制部122已結束對執行區域儲存記錄資料的情形，會有已儲存於記錄資料暫時記憶區域141而尚未被讀出至內部記憶體330之記錄資料重新被A/D變換後的記錄資料覆寫的可能性。為了防止此一情況，記錄資料暫時記憶區域141係於執行區域與轉送區域之外，更具備邊限區域。CPU裝置300之記錄資料的取得延遲時，數位值輸入部124會將新A/D變換後的記錄資料儲存至記錄資料暫時記憶區域141的邊限區域。如此一來，儲存於記錄資料暫時記憶區域141而未被讀出至內部記憶體330的記錄資料被新A/D變換後的記錄資料覆寫之虞即消除。此外，將記錄資料暫時記憶區域141分割成4個以上之區域的情形下，係 將一個區域作為執行區域，將另一個區域作為轉送區域，而將剩餘的複數個區域作為邊限區域。藉此，可擴大邊限區域。此外，記錄資料暫時記憶區域141之分割數也可為使用者可適當地變更之構成。
接著，依據第3圖及第4圖來說明本實施形態之A/D變換裝置100所為之記錄的步驟。第4圖係顯示本實施形態之A/D變換裝置100之控制部122之動作的流程圖。於第3圖中，顯示記錄資料暫時記憶區域141分割為第一區域、第二區域、第三區域及第四區域的4個區域，並顯示完成對第一區域儲存記錄資料的狀態。
第4圖中，於步驟(以下簡稱為S)101，控制部122係決定記錄資料暫時記憶區域141之各區域的資料量。具體而言，控制部122係以要分割之區域的個數來分割記錄資料暫時記憶區域141之容量N個字元(word)，而決定各區域的資料量。於第3圖中，係將N個字元分割成4個區域，故各區域之資料量為N/4個字元。
在S102，控制部122將在S101所決定之各區域的資料量，儲存至屬於記憶部的共用記憶體140。
在S103，控制部122係啟動A/D變換部130而開始記錄。
在S104，控制部122係以使利用A/D變換部130所變換的記錄資料儲存至記錄資料暫時記憶區域141之執行區域的方式，控制數位值輸入部124。執行區域未儲存有記錄資料時，數位值輸入部124係將利用A/D變 換部130所變換的記錄資料儲存至執行區域的前頭位址。執行區域已儲存有記錄資料時，數位值輸入部124係使利用A/D變換部130所變換的記錄資料儲存至最後儲存有記錄資料之位址的下一個位址。此外，1個位址可儲存1個字元的記錄資料。
在S105，控制部122係將在S104已儲存記錄資料的位址，儲存至屬於記憶部的共用記憶體140。
在S106，控制部122係使計數器121累加S104中所儲存之資料量的數量。
在S107，控制部122係判斷計數器121之計數值是否已達到儲存在共用記憶體140之區域的資料量。當計數器121之計數值達到儲存在共用記憶體140之區域的資料量時，控制部122係前進至S108。當計數器121之計數值未達儲存在共用記憶體140之區域的資料量時，控制部122係回到S105而繼續記錄。
在S108，控制部122係將記錄資料取出要求、最後儲存記錄資料的位址、以及在S102儲存於共用記憶體140之區域的資料量，通知CPU裝置300。控制部122係在通知記錄資料取出要求時，就將記錄資料暫時記憶區域141之執行區域作為轉送區域，將包含最後儲存記錄資料之位址的下一個位址的區域作為執行區域。第3圖中，控制部122係將區域(a)作為轉送區域，將區域(b)作為執行區域。
在S109，控制部122係清除計數器121的 計數值，回到S104，繼續記錄。
接著，依據第5圖及第6圖來說明將本實施形態之記錄資料暫時記憶區域141之轉送區域中儲存的記錄資料轉送至CPU裝置300之中斷程式的動作。第5圖係說明本實施形態之記錄資料暫時記憶區域141之區域的狀態轉移的圖。第6圖係顯示本實施形態之中斷程式執行部321之動作的流程圖。第4圖中，在S108，控制部122對CPU裝置300通知記錄資料取出要求時，中斷程式執行部321就執行將轉送區域的記錄資料轉送至內部記憶體300的中斷程式。
第5圖中，左圖係顯示將區域(a)作為執行區域，將區域(b)、區域(c)、區域(d)作為邊限區域，並顯示對執行區域儲存記錄資料已結束的狀態。當對執行區域儲存記錄資料已結束時，控制部122係對CPU裝置300通知儲存於區域(a)的記錄資料的取出要求、最後儲存記錄資料的位址，以及分配於區域(a)的資料量。所謂最後儲存記錄資料的位址，係指於第5圖中儲存有時刻(N/4)T之記錄資料的位址。中央的圖係顯示將區域(a)作為轉送區域，將區域(b)作為執行區域，將區域(c)、區域(d)作為邊限區域，並顯示於區域(b)儲存有記錄資料的狀態。於CPU裝置300讀取區域(a)中儲存之記錄資料的期間，控制部122係使從A/D變換部130輸出的記錄資料儲存至區域(b)。右圖係顯示將區域(b)作為轉送區域，將區域(c)作為執行區域，將區域(d)及區域(a)作為邊限區域，並顯示於區域(c)儲存有記錄 資料的狀態。於CPU裝置300讀取區域(b)儲存之記錄資料的期間，控制部122係使從A/D變換部130輸出的記錄資料儲存至區域(c)。
第6圖中，在S201，中斷程式執行部321係從記錄資料暫時記憶區域141的轉送區域讀取記錄資料，並儲存至內部記憶體330。
在S202，中斷程式執行部321係判斷所讀取的資料量是否達到共用記憶體140所儲存之區域的資料量。當所讀取的資料量已達到共用記憶體140所儲存之區域的資料量，中斷程式執行部321係前進至步驟S203。相對於此，當所讀取的資料量未達共用記憶體140所儲存之區域的資料量，中斷程式執行部321係回到步驟S201，繼續讀取記錄資料。
在S203，中斷程式執行部321係判斷儲存在內部記憶體330的資料量是否達到預定的資料量。在內部記憶體330儲存的資料量達到預定的資料量時，中斷程式執行部321係前進至S204。相對於此，在內部記憶體330儲存的資料量未達預定的資料量時，中斷程式執行部321係結束中斷程式。
在S204，中斷程式執行部321係將儲存在內部記憶體330的記錄資料轉送至外部記憶體400，而結束中斷程式。此外，PLC系統不具有外部記憶體400時，省略S203及S204。
此外，在S201，從記錄資料暫時記憶區域 141之轉送區域讀取記錄資料的方式，也可1個點1個點地讀取記錄資料，也可總合複數點進行讀取。
如以上說明，本實施形態之A/D變換裝置100，即使抽樣週期比循環處理的週期還短時，亦可不降低A/D變換部130之抽樣速度而進行記錄，已記錄的資料可無遺漏地轉送至CPU裝置300的內部記憶體330。此外，由於記錄資料暫時記憶區域141內除了執行區域及轉送區域以外，亦設有邊限區域，所以即使是CPU裝置300之演算部320正在執行優先度比針對記錄資料取出要求通知的中斷程式還高的程式的情況時，也能防止已儲存在轉送區域之記錄資料被覆寫。再者，在PLC系統具有外部記憶體400的情形，由於會將儲存在CPU裝置300的內部記憶體330的記錄資料轉送至外部記憶體400，所以不依存於A/D變換裝置100之共用記憶體140的容量，即能執行高速且大容量的記錄。
再者，本實施形態之A/D變換裝置100中，具備：A/D變換部130，將類比資料變換成數位資料；共用記憶體140，具有記錄資料暫時記憶區域141，該記錄資料暫時記憶區域141係分割成第一及第二區域，且為用以儲存藉由A/D變換部130變換後的數位資料之環狀緩衝區構造者；以及控制部122，使藉由A/D變換部130變換後之數位資料儲存於記錄資料暫時記憶區域141之前述第一區域，當該經儲存的數位資料之資料量與第一區域所被分配的資料量一致時，設成可輸出已儲存在第一區域的數位 資料，並且，使藉由A/D變換部130新變換的數位資料儲存於第二區域。藉此，可一面持續A/D變換，一面將轉送區域儲存的記錄資料轉送至CPU裝置300的內部記憶體330，因此，可持續地執行高速A/D變換。
再者，本實施形態之A/D變換裝置100中，記錄資料暫時記憶區域141係分割成第一、第二及第三區域，控制部122係在當儲存在第二區域之數位資料的資料量與第二區域所被分配之資料量一致時且正在將儲存在第一區域的數位資料輸出的情形時，設成可輸出儲存在第二區域的數位資料，並且，持續輸出儲存在第一區域的數位資料，並使藉由A/D變換部130新變換的數位資料儲存於第三區域。藉此，當已完成對執行區域儲存記錄資料時而尚未完成儲存在轉送區域之記錄資料的轉送的情形時，由於控制部122係使A/D變換後之屬於數位資料的記錄資料儲存至邊限區域，所以不會有未被轉送的記錄資料被新A/D變換後的記錄資料覆寫消去之虞。
再者，本實施形態之A/D變換裝置100中，控制部122係使構成記錄資料暫時記憶區域141之各區域所被分配之資料量及藉由A/D變換部130變換後之記錄資料最後儲存的位址，儲存於記憶部，當記錄資料暫時記憶區域141之其中任一區域所儲存的數位資料的資料量與該區域所被分配的資料量一致時，輸出該區域所儲存的數位資料的取出要求、該區域所被分配的資料量、以及藉由A/D變換部130變換後之數位資料最後儲存的位址。藉此，CPU 裝置300依據從控制部122所通知的資訊而能取得記錄資料。
再者，本實施形態之A/D變換裝置100具有計數器121，該計數器121係計數記錄資料暫時記憶區域141之其中任一區域所儲存的數位資料的資料量，在計數器121之計數值與該區域所被分配的資料量一致時，控制部122係重置計數值。藉此，在計數器121之計數值達到預定的值時，控制部122可對CPU裝置300通知記錄資料的取出要求。
此外，記錄資料暫時記憶區域141雖以分割成3個以上的區域進行說明，惟也可分割成2個區域。此情形下，控制部122可一面使記錄資料儲存至記錄資料暫時記憶區域141之一方的區域，一面將儲存在另一方的區域的記錄資料轉送至CPU裝置300的內部記憶體330。藉此，可不受抽樣週期與循環處理之週期之差的影響而能高速且將大容量的記錄資料讀出至內部記憶體330。
此外，內部記憶體330也可為與記錄資料暫時記憶區域141同樣的環狀緩衝區構造。此情形下，演算部320在從記錄資料暫時記憶區域141對內部記憶體330儲存的記錄資料達到最後時，將循環而再度從前頭位址起覆寫記錄資料。
此外，雖以A/D變換裝置100係具備一個環狀緩衝區構造的記憶體作為記錄資料暫時記憶區域141進行說明，但是並非限定於此。由於A/D變換裝置100一 般具有複數個輸入通道，所以也可安裝複數個環狀緩衝區構造的記憶體，並聯地進行處理。
此外，雖以CPU裝置300讀取記錄資料暫時記憶區域141所儲存的記錄資料進行說明，但是並非限定於此。例如，也可藉由連接於PLC系統之資料記錄器等而進行記錄資料的讀取。
此外，即使抽樣週期比循環處理的週期還長而系統亦滿足的情形時，也可不使用中斷程式而於CPU裝置300之每一個循環處理的週期進行資料的讀取。此情形下，可省略第4圖之S101及S106至S109的處理。
實施形態2
第1圖係本發明之PLC系統的構成圖。本實施形態之PLC系統係與實施形態1為同樣態。
第7圖係顯示本實施形態之D/A變換裝置200的構成圖。D/A變換裝置200係具備：演算部210，控制D/A變換裝置整體；輸出演算器220，用以進行D/A變換，演算輸出的值；D/A變換部230，將數位資料予以D/A變換；共用記憶體240，可從CPU裝置300寫入；匯流排I/F250，係用以與透過單元間匯流排500所連接的裝置進行通信的通信介面。共用記憶體240係記憶部。D/A變換裝置200係將在CPU裝置300內所處理的數位資料變換成類比資料，而將該類比資料(D/A變換值)輸出至作為PLC1000的控制對象的產業用機器等。儲存在共用記憶體 240的數位資料係從CPU裝置300轉送而來之包含於前述循環處理中之用以控制產業用機器的程式亦使用者程式之執行結果的輸出。
接著，說明D/A變換裝置200內的共用記憶體240。第8圖係顯示本實施形態之D/A變換裝置200之波形資料列暫時記憶區域241及儲存於波形資料列暫時記憶區域241之資料之構造的圖。共用記憶體240中具有波形資料列暫時記憶區域241，該波形資料列暫時記憶區域241係用以將依據CPU裝置300所為之循環處理而輸出之數位資料作為波形資料列並予以記憶的暫時記憶區域。所謂波形資料係指由複數個數位值所構成的數位資料列。波形資料列可由任意的點數來構成。所謂點數係意指資料量。1點係例如相當於16位元或32位元，而對應於1個數位值。通常，抽樣數位資料而變換成類比資料的週期(抽樣週期)比循環處理的週期還短。因此，D/A變換裝置200為了連續輸出已寫入波形資料列暫時記憶區域241的波形資料列，D/A變換裝置200必須一面輸出波形，一面從CPU裝置300的內部記憶體330讀取波形資料列。對此，為了達成D/A變換裝置200可高速地讀出資料，且CPU裝置300不須執行繁雜的通信處理即可可寫入波形資料列，於共用記憶體240中，確保了波形資料列暫時記憶區域241。
波形資料列暫時記憶區域241係構成環狀緩衝區構造。亦即，波形資料列暫時記憶區域241所儲存的波形資料列係由前頭位址起依序讀出。當波形資料列的 讀出位址達到最後時，就繞回而再次從前頭位址讀出波形資料列。
從D/A變換裝置200進行高速且大容量之連續的波形輸出時，首先，CPU裝置300之演算部320先於內部記憶體330上準備大容量的波形資料列，並於開始波形輸出前轉送波形資料列暫時記憶區域241之容量份的波形資料列。開始波形輸出後，在將波形資料列暫時記憶區域241所儲存的波形資料列全部輸出前，D/A變換裝置200之控制部222必須從內部記憶體330讀出波形資料列。對此，將波形資料列暫時記憶區域241分割成3個以上的區域，而分別分配為轉送區域、執行區域、邊限區域之其中任一者。第8圖中，波形資料列暫時記憶區域241係分割成4個區域，區域(a)係執行區域，區域(b)、區域(c)、區域(d)係邊限區域。當D/A變換裝置230啟動而開始波形輸出時，控制部222就以從波形資料列暫時記憶區域241之執行區域讀出波形資料列的方式，對數位值輸出部224進行控制。當來自該執行區域的波形資料列的讀出結束時，控制部222就以將該執行區域作為轉送區域並從下一個區域讀出波形資料列的方式進行控制。第8圖中，當來自區域(a)的波形資料列的讀出結束時，控制部222就將區域(a)作為轉送區域，將區域(b)作為執行區域，而輸出儲存至區域(b)的波形資料列。輸出演算器220的控制部222係透過匯流排I/F250、單元間匯流排500及匯流排I/F350，將已完成波形資料列暫時記憶區域241之執行區域份量之波形 資料列的讀出之資訊，通知CPU裝置300的演算部320。此外，控制部222亦將執行區域所被分配的資料量、以及在記錄資料暫時記憶區域141最後輸出波形資料列的位址，通知CPU裝置300的演算部320。演算部320係在收到該通知時，就藉由中斷程式執行部321使中斷程式執行。演算部320係藉由該中斷程式將波形資料列從內部記憶體330轉送至波形資料列暫時記憶區域241之轉送區域。
藉由反覆執行前述步驟，可不受抽樣週期與循環處理之週期之差的影響而能高速且將大容量的波形資料列輸出。內部記憶體330一般係具有比D/A變換裝置200之共用記憶體240還大的區域。然而，為了更擴大輸出波形容量，也可在外部記憶體400準備比內部記憶體330的容量更大容量的波形資料列。此情形下，在從內部記憶體330轉送了一定量的波形資料列的時間點，透過外部記憶體I/F310將連續的波形資料列從外部記憶體400轉送至內部記憶體330。在此說明，外部記憶體400可為專用記憶體也可為SD記憶卡及CF卡等泛用記錄媒體。
D/A變換裝置200係持續執行波形輸出。為此，CPU裝置300結束轉送波形資料列至轉送區域之前，控制部122已結束儲存於執行區域的波形資料列之輸出的情形，會有再次輸出儲存於波形資料列暫時記憶區域241且已輸出的波形資料列的可能性。為了防止此一情況，波形資料列暫時記憶區域241係除了執行區域與轉送區域之外，更具備邊限區域。CPU裝置300之波形資料列的轉送 延遲時，數位值輸出部224會輸出已儲存於邊限區域的波形資料列。如此一來，可防止再次輸出已儲存於波形資料列暫時記憶區域241的波形資料列。此外，波形資料列暫時記憶區域241分割成4個以上之區域的情形下，係將一個區域作為執行區域，將另一個區域作為轉送區域，而將剩餘的複數個區域作為邊限區域。藉此，可擴大邊限區域。此外，也可為波形資料列暫時記憶區域241之分割數可由使用者適當地變更之構成。
接著，依據第8圖及第9圖來說明本實施形態之D/A變換裝置200所為之波形輸出的步驟。第9圖係顯示本實施形態之D/A變換裝置200之控制部222之動作的流程圖。第8圖中，顯示波形資料列暫時記憶區域241分割為第一區域、第二區域、第三區域及第四區域的4個區域，並顯示第一區域所儲存之波形資料列之輸出已完成的狀態。
第9圖中，於S301，控制部222係決定波形資料列暫時記憶區域241之各區域的資料量。具體而言，控制部222係以要分割之區域的個數來分割波形資料列暫時記憶區域241之大小N個字元，而決定各區域的資料量。第8圖中，係將N個字元分割成4個區域，故各區域之資料量為N/4個字元。
在S302，控制部222係將在S301所決定之各區域的資料量儲存至屬於記憶部的共用記憶體240。
在S303，控制部222係從CPU裝置300的 內部記憶體330讀出波形資料列暫時記憶區域241之容量份的波形資料列，而儲存至波形資料列暫時記憶區域241。
在S304，控制部222係啟動D/A變換部230，開始波形輸出。
在S305，控制部222係以從波形資料列暫時記憶區域241之執行區域讀出波形資料列並輸出至D/A變換部230的方式，控制數位值輸出部224。執行區域所儲存的波形資料列時尚未被讀出時，數位值輸出部224係讀出已儲存在執行區域之前頭位址的波形資料列並輸出至D/A變換部230。執行區域所儲存的波形資料列的一部分被讀出時，數位值輸出部224係讀出已儲存在最後所讀出的波形資料列之下一個位址的波形資料列，並使之輸出至D/A變換部230。此外，1個位址可儲存1個字元的波形資料列。
在S306，控制部222係將已輸出波形資料列的位址儲存至屬於記憶部的共用記憶體240。
在S307，控制部222係使計數器221累加在S305所輸出的資料量的數量。
在S308，控制部222係判斷計數器221之計數值是否已達到儲存在共用記憶體240之區域的資料量。當計數器221之計數值達到儲存在共用記憶體240之區域的資料量時，控制部222係前進至S309。相對於此，當計數器221之計數值未達儲存在共用記憶體240之區域的資料量時，控制部222係回到S306而繼續波形輸出。
在S309，控制部222係將波形資料列取得要求、最後輸出波形資料列的位址、以及在S302儲存在共用記憶體240之區域的資料量，通知CPU裝置300。控制部222係在通知波形資料列取得要求時，就將波形資料列暫時記憶區域241之執行區域作為轉送區域，將包含最後儲存資料之位址的下一個位址的區域作為執行區域。第8圖中，控制部222係將區域(a)作為轉送區域，將區域(b)作為執行區域。
在S310，控制部222係清除計數器221的計數值，回到S305，繼續波形輸出。
接著，依據第10圖及第11圖來說明將本實施形態之CPU裝置300之內部記憶體330儲存的波形資料列轉送至波形資料列暫時記憶區域241之轉送區域之中斷程式的動作。第10圖係說明本實施形態之波形資料列暫時記憶區域241之區域的狀態轉移的圖。第11圖係顯示本實施形態之中斷程式執行部321之動作的流程圖。第9圖中，在S309，當控制部222對CPU裝置300通知波形資料列取得要求時，中斷程式執行部321就執行將CPU裝置300之內部記憶體330中儲存的波形資料列轉送至轉送區域的中斷程式。
第10圖中，左圖係顯示將區域(a)作為執行區域，將區域(b)、區域(c)、區域(d)作為邊限區域，並顯示執行區域中儲存之波形資料列之輸出已結束的狀態。當來自執行區域的波形資料列之輸出已結束時，控制部222 就對CPU裝置300通知對區域(a)的波形資料列取得要求、最後輸出波形資料列的位址，以及在S302儲存至共用記憶體240之區域的資料量。所謂最後輸出波形資料列的位址，係指第10圖之左圖中，儲存有波形資料列(N/4)的位址。中央的圖係顯示將區域(a)作為轉送區域，將區域(b)作為執行區域，將區域(c)、區域(d)作為邊限區域，並顯示輸出區域(b)所儲存之波形資料列的狀態。於CPU裝置300對區域(a)轉送波形資料列的期間，控制部222係使區域(b)所儲存的波形資料列輸出。右圖係顯示將區域(b)作為轉送區域，將區域(c)作為執行區域，將區域(d)及區域(a)作為邊限區域，並顯示輸出區域(c)所儲存的波形資料列的狀態。於CPU裝置300對區域(b)轉送波形資料列的期間，控制部222係使區域(c)所儲存的波形資料列輸出。
第11圖中，在S401，中斷程式執行部321係從內部記憶體330讀取波形資料列，而儲存至波形資料列暫時記憶區域241的轉送區域。
在S402，中斷程式執行部321係判斷從內部記憶體330轉送到波形資料列暫時記憶區域241之資料量是否達到儲存在共用記憶體240之區域的資料量。在所轉送之資料量達到儲存在共用記憶體240之區域的資料量時，中斷程式執行部321係前進至S403。相對於此，在所轉送之資料量未達儲存在共用記憶體240之區域的資料量時，中斷程式執行部321係回到S401而繼續波形資料列的轉送。
在S403，中斷程式執行部321係判斷從內部記憶體330轉送的資料量是否達到預定的資料量。在從內部記憶體330轉送的資料量達到預定的資料量時，中斷程式執行部321係前進至S404。相對於此，在從內部記憶體330轉送的資料量未達預定的資料量時，中斷程式執行部321係結束中斷程式。
在S404，中斷程式執行部321係從外部記憶體400讀出波形資料列而儲存至內部記憶體330，並結束中斷程式。此外，PLC系統不具有外部記憶體400時，省略S403與S404。
此外，在S401，將波形資料列轉送至波形資料列暫時記憶區域241之轉送區域的方式，可一次1個點地轉送波形資料列，也可總合複數個點進行轉送。
如以上說明，本實施形態之D/A變換裝置200中，即使抽樣週期比循環處理的週期還短時，亦可不降低D/A變換部230之抽樣速度而進行記錄，使大容量的波形資料列從CPU裝置300的內部記憶體330讀出。再者，波形資料列暫時記憶區域241內除了執行區域及轉送區域以外，亦設有邊限區域，所以即使是CPU裝置300之演算部320正在執行優先度比針對波形資料列取得要求通知的中斷程式還高的程式的情況時，也能防止已儲存在轉送區域之資料再次輸出。再者，在PLC系統具有外部記憶體400的情形，由於會將波形資料列從外部記憶體400轉送至CPU裝置300的內部記憶體330，所以不依存於D/A變換 裝置200之共用記憶體240的容量，即能執行高速且大容量的波形輸出。
再者，本實施形態之D/A變換裝置200中，具備：D/A變換部230，將數位資料變換成類比資料；共用記憶體240，具有波形資料列暫時記憶區域241，該波形資料列暫時記憶區域241係分割成第一及第二區域，且為儲存藉由D/A變換部230變換的數位資料之環狀緩衝區構造者；以及控制部222，在第一及第二區域分別儲存有要被D/A變換部230變換之數位資料時，將儲存在波形資料列暫時記憶區域241之第一區域的數位資料輸出至D/A變換部230，在該已輸出的數位資料的資料量與第一區域所被分配的資料量一致時，設成可將要藉由D/A變換部230新變換的數位資料寫入第一區域，並且使儲存在第二區域的數位資料輸出至D/A變換部230。藉此，可一面持續進行D/A變換，一面從CPU裝置300的內部記憶體330將經轉送的波形資料列儲存至轉送區域，因此，可持續執行高速D/A變換。
再者，本實施形態之D/A變換裝置200中，波形資料列暫時記憶區域241係分割成第一、第二及第三區域，且第一、第二及第三區域分別儲存要被D/A變換部230變換的數位資料，在儲存在第二區域之數位資料向D/A變換部230之輸出結束時，且正在向第一領域進行要藉由D/A變換部230新變換之數位資料的儲存之情況時，控制部222係設成可將要藉由D/A變換部230新變換的數位資 料寫入第二區域，並且繼續對第1區域儲存要藉由D/A變換部230新變換的數位資料，且使第三區域所儲存的數位資料輸出至D/A變換部230。藉此，當已完成將儲存在執行區域的波形資料列對D/A變換部230的輸出時，而尚未完成從CPU裝置300之內部記憶體330對轉送區域轉送波形資料列的情形時，由於控制部222將邊限區域所儲存的資料輸出至D/A變換部230，所以不會有已經完成D/A變換的波形資料列再次輸出之虞。
再者，本實施形態之D/A變換裝置200中，控制部222係使記憶部儲存構成波形資料列暫時記憶區域241之各區域所被分配之資料量及要藉由D/A變換部230變換之數位資料最後被輸出的位址，當波形資料列暫時記憶區域241之其中任一區域所儲存的數位資料之輸出結束時，輸出對該區域之數位資料的取得要求、該區域所被分配的資料量、以及要藉由D/A變換部230變換之數位資料最後被輸出的位址。藉此，CPU裝置300係可依據從控制部222所通知的資訊而轉送波形資料列。
再者，本實施形態之D/A變換裝置200，係具備計數器221，該計數器121係計數從波形資料列暫時記憶區域241之其中任一區域所輸出的數位資料的資料量，在計數器221之計數值與該區域所被分配的資料量一致時，控制部222係重置計數值。藉此，在計數器221之計數值達到預定的值時，控制部222可對CPU裝置300通知波形資料列的取得要求。
再者，本發明之PLC1000係具有：實施形態1所記載的A/D變換裝置100、實施形態2所記載的D/A變換裝置200、以及CPU裝置300，該CPU裝置300係具有儲存數位資料的內部記憶體330，當A/D變換裝置100輸出A/D變換裝置100之記錄資料暫時記憶區域141所儲存的數位資料時，就將該數位資料儲存至內部記憶體330，並從內部記憶體330輸出要儲存於D/A變換裝置200之波形資料列暫時記憶區域241的數位資料。藉此，PLC1000能一面持續執行高速A/D變換，一面取得記錄資料，且能一面持續執行高速D/A變換，一面輸出波形資料列。
此外，波形資料列暫時記憶區域241雖以分割成3個以上的區域進行說明，惟也可分割成2個區域。此情形下，控制部222係一面使波形資料列暫時記憶區域241之一方的區域儲存波形資料列，一面使另一方的區域儲存從CPU裝置300的內部記憶體330取得的波形資料列。藉此，可不受抽樣週期與循環處理之週期之差的影響而能進行高速且大容量的波形輸出。
此外，內部記憶體330也可設為與波形資料列暫時記憶區域241同樣的環狀緩衝區構造。此情形下，演算部320係在從外部記憶體400對內部記憶體330儲存的波形資料列到達最後時，繞回而再度從前頭位址起覆寫波形資料列。
此外，雖以D/A變換裝置200係具有一個 環狀緩衝區構造作為波形資料列暫時記憶區域241進行說明，但是並非限定於此。由於D/A變換裝置200一般具有複數個輸入通道，所以也可安裝複數個環狀緩衝區構造的記憶體，並聯地進行處理。
此外，即使抽樣週期比循環處理的週期還長而系統亦滿足的情形時，也可不使用中斷程式而於CPU裝置300之每一個循環處理的週期進行資料的轉送。此情形下，可省略第9圖之S301、S307至S310及S108的處理。
100‧‧‧A/D變換裝置
110‧‧‧演算部
120‧‧‧輸入演算器
121‧‧‧計數器
122‧‧‧控制部
123‧‧‧參數儲存區域
124‧‧‧數位值輸入部
130‧‧‧A/D變換部
140‧‧‧共用記憶體
141‧‧‧記錄資料暫時記憶區域
150‧‧‧匯流排I/F

Claims (9)

  1. 一種A/D變換裝置，包括：A/D變換部，將類比資料變換成數位資料；記憶部，具有暫時記憶區域，該暫時記憶區域係分割成第一及第二區域，且為用以儲存藉由前述A/D變換部變換後的數位資料之環狀緩衝區構造者；以及控制部，使藉由前述A/D變換部變換後之數位資料儲存於前述暫時記憶區域之前述第一區域，當該經儲存的數位資料之資料量與前述第一區域所被分配的資料量一致時，設成可輸出已儲存在前述第一區域的數位資料，並且，使藉由前述A/D變換部新變換的數位資料儲存於前述第二區域。
  2. 如申請專利範圍第1項所述之A/D變換裝置，其中，前述暫時記憶區域係分割成第一、第二及第三區域，在當前述第二區域所儲存之數位資料的資料量與前述第二區域所被分配的資料量一致時且正在將前述第一區域所儲存的數位資料輸出的情形時，前述控制部係設成可輸出前述第二區域所儲存之數位資料，並且，持續輸出前述第一區域所儲存的數位資料，並使藉由前述A/D變換部新變換的數位資料儲存於前述第三區域。
  3. 如申請專利範圍第1項所述之A/D變換裝置，其中，前述控制部係使構成前述暫時記憶區域之各區域所被分配的資料量及藉由前述A/D變換部變換後之數位資料最後被儲存的位址，予以儲存於前述記憶部，當前述 暫時記憶區域之其中任一區域所儲存之數位資料的資料量與該區域所被分配的資料量一致時，輸出該區域所儲存的數位資料的取出要求、該區域所被分配的資料量、及藉由前述A/D變換部變換後之數位資料最後被儲存的位址。
  4. 如申請專利範圍第1項所述之A/D變換裝置，其更具備計數器，該計數器係計數前述暫時記憶區域之其中任一區域所儲存之數位資料的資料量，當前述計數器之計數值與該區域所被分配之資料量一致時，前述控制部重置前述計數值。
  5. 一種D/A變換裝置，包括：D/A變換部，將數位資料變換成類比資料；記憶部，具有暫時記憶區域，該暫時記憶區域係分割成第一及第二區域，且為儲存要藉由前述D/A變換部變換的數位資料之環狀緩衝區構造者；以及控制部，在前述第一及前述第二區域分別儲存有要藉由前述D/A變換部變換的數位資料時，將儲存在前述暫時記憶區域之前述第一區域的數位資料輸出至前述D/A變部，在該已輸出的數位資料之資料量與前述第一區域所被分配的資料量一致時，設成可將要藉由前述D/A變換部新變換之數位資料寫入前述第一區域，並且使儲存於前述第二區域之數位資料輸出至前述D/A變換部。
  6. 如申請專利範圍第5項所述之D/A變換裝置，其中， 前述暫時記憶區域係分割成第一、第二及第三區域，前述第一、第二及第三區域分別儲存前述D/A變換部要變換的數位資料，在前述第二區域所儲存之數位資料對前述D/A變換部之輸出結束時，且正在對前述第一區域儲存要藉由前述D/A變換部新變換的數位資料的情形時，前述控制部係設成可將要藉由前述D/A變換部新變換之數位資料寫入前述第二區域，並且持續對前述第一區域儲存要藉由前述D/A變換部新變換的數位資料，並使儲存在前述第三區域之數位資料輸出至前述D/A變換部。
  7. 如申請專利範圍第5項所述之D/A變換裝置，其中，前述控制部係使前述記憶部儲存構成前述暫時記憶區域之各區域所被分配的資料量及要藉由前述D/A變換部變換之數位資料最後被輸出的位址，當前述暫時記憶區域之其中任一區域所儲存之數位資料之輸出結束時，輸出對該區域之數位資料的取得要求、該區域所被分配的資料量、以及要藉由前述D/A變換部變換之數位資料最後被輸出的位址。
  8. 如申請專利範圍第5項所述之D/A變換裝置，其更具備計數器，該計數器係計數從前述暫時記憶區域之其中任一區域所輸出之數位資料的資料量，在前述計數器之計數值與該區域所被分配之資料量一致時，前述控制部係重置前述計數值。
  9. 一種可程式控制器(PLC)裝置，包括： 申請專利範圍第1項至第4項中任一項所述之A/D變換裝置；申請專利範圍第5項至第8項中任一項所述之D/A變換裝置；以及中央處理單元(CPU)裝置，具有儲存數位資料之內部記憶體，當前述A/D變換裝置輸出已儲存在前述A/D變換裝置之暫時記憶區域的數位資料時，就將該數位資料儲存至前述內部記憶體，並從前述內部記憶體輸出要儲存至前述D/A變換裝置之暫時記憶區域的數位資料。
TW104143102A 2015-01-30 2015-12-22 Ａ／ｄ變換裝置、ｄ／ａ變換裝置及ｐｌｃ TW201633168A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/000417 WO2016120906A1 (ja) 2015-01-30 2015-01-30 Ａ／ｄ変換装置、ｄ／ａ変換装置、及びｐｌｃ

Publications (1)

Publication Number Publication Date
TW201633168A true TW201633168A (zh) 2016-09-16

Family

ID=56542574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143102A TW201633168A (zh) 2015-01-30 2015-12-22 Ａ／ｄ變換裝置、ｄ／ａ變換裝置及ｐｌｃ

Country Status (6)

Country Link
JP (1) JP5987203B1 (zh)
KR (1) KR101781324B1 (zh)
CN (1) CN107210750A (zh)
DE (1) DE112015006089T5 (zh)
TW (1) TW201633168A (zh)
WO (1) WO2016120906A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7067260B2 (ja) * 2018-05-18 2022-05-16 オムロン株式会社 制御装置及びデータ記録方法
US11275356B2 (en) 2018-11-22 2022-03-15 Mitsubishi Electric Corporation Input-output control unit, PLC and data control method
JP7358772B2 (ja) * 2019-05-09 2023-10-11 オムロン株式会社 制御装置、制御方法、制御プログラム
CN111313220A (zh) * 2020-04-15 2020-06-19 武汉博联特科技有限公司 基于三菱plc的qcw激光器控制系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05289847A (ja) * 1992-04-06 1993-11-05 Toshiba Corp リングバッファ管理装置
JP3569592B2 (ja) * 1996-02-20 2004-09-22 ヤマハ株式会社 符復号装置
JP2959519B2 (ja) * 1997-04-24 1999-10-06 日本電気株式会社 グラフィックス表示装置
JP2002042422A (ja) * 2000-07-19 2002-02-08 Sharp Corp ディスク再生装置
JP2002374167A (ja) * 2001-06-12 2002-12-26 Nissin Electric Co Ltd 監視制御のアナログ入力装置
JP4969315B2 (ja) * 2007-05-18 2012-07-04 株式会社キーエンス プログラマブルコントローラ
WO2009084724A1 (en) * 2007-12-28 2009-07-09 Kabushiki Kaisha Toshiba Semiconductor storage device
CN201345098Y (zh) * 2009-02-27 2009-11-11 武汉中岩科技有限公司 一种同时读写存储器的数据采集装置
US8543744B2 (en) * 2009-03-23 2013-09-24 Mitsubishi Electric Corporation A/D converter and programmable controller system
CN103125074B (zh) * 2010-09-28 2016-05-11 三菱电机株式会社 D/a变换装置、外围装置及plc
JP5523588B2 (ja) * 2011-01-21 2014-06-18 三菱電機株式会社 アナログ入力ユニットおよびプログラマブルコントローラ
CN102157914B (zh) * 2011-04-02 2014-03-12 山东电力研究院 一种新的继电保护装置的半波快速检测方法

Also Published As

Publication number Publication date
JP5987203B1 (ja) 2016-09-07
WO2016120906A1 (ja) 2016-08-04
KR20170093986A (ko) 2017-08-16
JPWO2016120906A1 (ja) 2017-04-27
KR101781324B1 (ko) 2017-09-22
DE112015006089T5 (de) 2017-10-19
CN107210750A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
TW201633168A (zh) Ａ／ｄ變換裝置、ｄ／ａ變換裝置及ｐｌｃ
US8543744B2 (en) A/D converter and programmable controller system
TWI454906B (zh) 資料讀取方法、快閃記憶體控制器與儲存系統
US20150081950A1 (en) Memory system and information processing device
TWI512609B (zh) 讀取命令排程方法以及使用該方法的裝置
JP6470955B2 (ja) プログラマブルコントローラ及びプログラマブルコントローラの拡張ユニット
US20180143230A1 (en) System and method for parallel power monitoring
JP6498557B2 (ja) プログラマブルコントローラ
CN114174939B (zh) 可编程逻辑控制器、设定工具及记录介质
US9767054B2 (en) Data transfer control device and memory-containing device
TW201314448A (zh) 記憶體控制器及單一指令多重資料處理器
US20150227472A1 (en) Memory system, controller, and method
CN112764673B (zh) 高光谱线阵数据存储速率优化方法、装置和存储介质
CN115599719A (zh) 一种基于fpga的fifo接口多通道dma控制器
KR101192566B1 (ko) 메모리 제어 방법, 메모리 제어 장치
JP5404294B2 (ja) データ演算装置の制御回路及びデータ演算装置
CN110427765B (zh) 一种生成固态硬盘中用户数据密钥的方法
JP2019028572A (ja) 情報処理装置、情報処理システム、情報処理方法及び情報処理プログラム
CN202584096U (zh) 一种使用有限状态机控制fifo之间读写的装置
JP2015053095A (ja) メモリ、メモリシステムおよびメモリの制御方法
EP3816744B1 (en) Control device for industrial machine, setting system for control device for industrial machine, method of setting control device for industrial machine, and program
JPS63191651A (ja) 印字制御装置
US20160062653A1 (en) Memory card
JP5632997B2 (ja) 画像処理装置
JP2009282836A (ja) メモリカード及びメモリカードドライブ