JP7067260B2 - 制御装置及びデータ記録方法 - Google Patents

制御装置及びデータ記録方法 Download PDF

Info

Publication number
JP7067260B2
JP7067260B2 JP2018096607A JP2018096607A JP7067260B2 JP 7067260 B2 JP7067260 B2 JP 7067260B2 JP 2018096607 A JP2018096607 A JP 2018096607A JP 2018096607 A JP2018096607 A JP 2018096607A JP 7067260 B2 JP7067260 B2 JP 7067260B2
Authority
JP
Japan
Prior art keywords
data
recording
area
communication
main processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018096607A
Other languages
English (en)
Other versions
JP2019200744A (ja
Inventor
健司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2018096607A priority Critical patent/JP7067260B2/ja
Priority to PCT/JP2019/019002 priority patent/WO2019221082A1/ja
Publication of JP2019200744A publication Critical patent/JP2019200744A/ja
Application granted granted Critical
Publication of JP7067260B2 publication Critical patent/JP7067260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、制御装置及びデータ記録方法に関する。
従来、PLC(Programmable Logic Controller)等の制御装置において、外部装置から受信されたデータの履歴を記録する技術(例えば特許文献1参照。)が提案されている。履歴を残すためには、例えば以下のような処理が行われていた。まず、所定のI/Oリフレッシュのタイミングで、プロセッサーが通信バッファーからメモリー内の所定の記憶領域にデータをコピーする。I/Oリフレッシュのタイミングでコピーに用いられる所定の記憶領域は、I/Oリフレッシュの度にデータが上書きされてしまう。そのため、履歴を残すための領域として予め設けられた記憶領域に対し、プロセッサーがデータをコピーしてデータを残す。このように、少なくとも2回のコピー処理が実行されることによって、受信されたデータの履歴が残されていた。2回目のコピー処理は、ユーザープログラムとして実装されることもあった。
特許第5122000号公報
このような処理では、履歴を残すために少なくとも2回のコピー処理を行う必要がある。そのため、プロセッサーの処理能力を有効に活用できない可能性があった。
本発明は上記の点に鑑みてなされたものであり、外部装置から受信されたデータの履歴を記録する際に要するプロセッサーの処理量を削減できる制御装置及びデータ記録方法を提供することを目的としている。
本発明の一態様は、外部に接続された機器から受信されたデータを保持する通信バッファーと、前記データを記録可能な領域であるログ記録領域を複数有するメモリーと、前記通信バッファーに保持されたデータを読み出し、読み出されたデータを前記メモリーの前記ログ記録領域に記録するロギング処理を所定のタイミングで繰り返し行うメインプロセッサーと、を備え、前記メインプロセッサーは、前記ロギング処理を行う際に、一つ前のタイミングで実行されたロギング処理において記録に用いられたログ記録領域とは異なるログ記録領域に対して前記データを記録する、制御装置である。
本発明の一態様は、上記の制御装置であって、最新のロギング処理でデータの記録に用いられたログ記録領域の位置を示す情報である記録位置情報を記憶する位置記憶部をさらに備える。
本発明の一態様は、上記の制御装置であって、前記メモリーは、複数の前記ログ記録領域を有する領域群を複数有し、前記メインプロセッサーは、一の領域群を現用系として使用し、他の領域群を待機系として使用し、現用系の領域群に対して前記データを記録する。
本発明の一態様は、外部に接続された機器から受信されたデータを保持する通信バッファーと、前記データを記録可能な領域であるログ記録領域を複数有するメモリーと、を備えるデータ記録方法であって、前記通信バッファーに保持されたデータを読み出す読出ステップと、前記読出ステップにおいて読み出されたデータを前記メモリーの前記ログ記録領域に記録する記録ステップと、を有し、前記記録ステップでは、一つ前のタイミングで実行された前記記録ステップにおいて記録に用いられたログ記録領域とは異なるログ記録領域に対して前記データを記録する、データ記録方法である。
本発明によれば、外部装置から受信されたデータの履歴を記録する際に要するプロセッサーの処理量を削減できる。
第1実施形態における制御システムの構成の具体例を示す図である。 第1実施形態におけるN個のログ記録領域に対するロギング処理の具体例を示す図である。 メインプロセッサーの処理の周期の概略を示すタイムチャートである。 第1実施形態におけるメインプロセッサーの処理の流れの具体例を示すフローチャートである。 第2実施形態における制御システムの構成の具体例を示す図である。 第2実施形態におけるロギング処理の具体例を示す図である。 第2実施形態におけるメインプロセッサーの処理の流れの具体例を示すフローチャートである。
(第1実施形態)
図1は、第1実施形態における制御システム(制御システム100)の構成の具体例を示す図である。制御システム100は、制御装置10及び機器90を備える。
機器90は、温度センサや圧力センサ等の入力機器、又は、サーボモーター等の出力機器である。機器90は、制御装置10にとって外部装置に該当する。機器90は、入力機器である場合には、センシングを行った結果として得られる値を出力する。機器90は、出力機器である場合には、動作の内容や動作後の状態等を示す値を出力する。機器90は、制御装置10に対して接続される。機器90と制御装置10とは、所定の通信路で接続される。機器90と制御装置10とは、例えばEtherCAT(登録商標)やEtherNet/IP等のネットワークを用いて接続されてもよい。機器90と制御装置10とは、内部バス(ローカルバス)を介して接続されてもよい。
制御装置10は、情報処理装置を用いて構成される。制御装置10は、例えばPLC(Programmable Logic Controller)である。制御装置10は、機器90に接続され、機器90から順次出力されるデータを受信する。
制御装置10のハードウェア構成を説明する。制御装置10は、内部バスによって接続されたコネクター11、通信コントローラー12、メモリー13及びメインプロセッサー14を備える。
コネクター11は、制御装置10が機器90と通信するための通信路を物理的に接続するためのインターフェースである。例えば、制御装置10と機器90とがネットワークを用いて接続される場合、コネクター11は通信ケーブルが接続されるインターフェースとして構成されてもよい。例えば、制御装置10と機器90とが内部バスを介して接続される場合には、コネクター11は、内部バス用の接続端子として構成されてもよい。コネクター10に入力された信号は内部バスを介して通信コントローラー12に出力される。
通信コントローラー12は、通信プロセッサー121及び通信バッファー122を備える。通信プロセッサー121は、コネクター11を介して入力された信号を復号する。通信プロセッサー121は、復号されたデータを通信バッファー122に記録する。
通信バッファー122は、半導体記憶装置等の記憶装置を用いて構成される。通信バッファー122は、通信プロセッサー121によって記録されたデータを保持する。通信バッファー122に保持されているデータは、メインプロセッサー14によって読み出される。
メモリー13は、半導体記憶装置等の記憶装置を用いて構成される。メモリー13は、通信バッファー122に記録されているデータのログが書き込まれる領域(以下「ログ記録領域」という。)として複数の領域を有する。図1の具体例では、メモリー13は、ログ記録領域としてN個の領域(領域01~領域N)を有する。
メインプロセッサー14は、例えばCPU(Central Processing Unit)等の演算装置である。メインプロセッサー14は、所定の周期で通信バッファー122に記録されているデータを読み出し、メモリー13内のログ記録領域に記録する。このようなメインプロセッサー14の処理を、以下の説明では「ロギング処理」という。メインプロセッサー14は、ロギング処理を行う際に、一つ前のタイミングで実行されたロギング処理において記録に用いられたログ記録領域とは異なるログ記録領域を書き込み先の領域として使用する。このようなメインプロセッサー14のロギング処理は、例えばI/Oリフレッシュのタイミングで実行されてもよい。このようなメインプロセッサー14のロギング処理は、従来のI/Oリフレッシュ処理に置き換えて適用されてもよい。メインプロセッサー14は、例えば最新のロギング処理でデータの記録に用いられたログ記録領域の位置を示す情報(以下「記録位置情報」という。)を記憶してもよい。記録位置情報は、例えばメインプロセッサー14が備える半導体記憶装置等の記憶装置に記録されてもよい。この場合、メインプロセッサー14が位置記憶部として機能する。
メインプロセッサー14は、メモリー13のN個のログ記録領域(領域01~領域N)を、例えば所定の順序(例えば番号順)でサイクリックに使用してもよい。図2は、第1実施形態におけるN個のログ記録領域に対するロギング処理の具体例を示す図である。メインプロセッサー14は、通信バッファー122に記録されているデータを読み出し、メモリー13の最初のログ記録領域(領域01)に記録する。このとき、メインプロセッサー14は、通信バッファー122のデータを一時的に記録する目的で固定的にメモリー13内にて割り当てられる記憶領域(例えば従来のI/Oメモリーエリア)にデータを記録することなく、データをログ記録領域に記録する(図2(A))。メインプロセッサー14は、次のサイクルタイムにおいて、通信バッファー122に記録されているデータを読み出し、メモリー13の2番目のログ記録領域(領域02)に記録する(図2(B))。このような処理がN回繰り返し実行されると、N番目のログ記録領域(領域N)にも通信バッファー122のデータが記録される(図2(C))。N+1回目の処理では、メインプロセッサー14は、1番目のログ記録領域(領域01)にデータを上書きする(図2(D))。ロギング処理がこのように実行されることによって、通信バッファー122のデータのログを少なくともN個分保持しておくことが可能となる。
図3は、メインプロセッサー14の処理の周期の概略を示すタイムチャートである。メインプロセッサー14は、所定の周期(以下「サイクルタイム」という。)で複数の処理を繰り返し実行する。一つのサイクルタイムで実行される複数の処理には、例えばI/Oリフレッシュ21、ユーザープログラム22及びシステムサービス23が含まれる。上述したように、メインプロセッサー14によって実行されるロギング処理は、例えばI/Oリフレッシュ21のタイミングで実行されてもよい。ユーザープログラム22のタイミングでは、制御装置10のユーザーによって構築されたユーザープログラムが実行される。システムサービス23のタイミングではメッセージ処理や自己診断が実行される。
図3には、プライマリタスクの処理のみが示されているが、セカンダリタスク等のより低い優先度の処理がサイクルタイム内に実行されてもよい。なお、このようなサイクルタイムでメインプロセッサー14が動作する場合、機器90と制御装置10との間の通信路における通信周期や通信プロセッサー121による通信バッファー122への書き込み周期も、サイクルタイムに同期することが望ましい。サイクルタイムは、例えば1ミリ秒であってもよいし、10ミリ秒であってもよいし、どのような値として設定されてもよい。
図4は、第1実施形態におけるメインプロセッサー14の処理の流れの具体例を示すフローチャートである。サイクルタイムに応じて所定のタイミング(例えばI/Oリフレッシュのタイミング)が到来すると(ステップS101-YES)、メインプロセッサー14は、通信バッファー122からデータを読み出す(ステップS102)。メインプロセッサー14は、ステップS102の処理で読み出されたデータの書き込み先となるログ記録領域を決定する。メインプロセッサー14は、一つ前のサイクルタイムのロギング処理で用いられたログ記録領域とは異なるログ記録領域を書き込み先の領域として決定する(ステップS103)。メインプロセッサー14は、例えば記録位置情報に基づいて書き込み先の領域を決定してもよい。より具体的には、記録位置情報が示す領域の次のログ記録領域を書き込み先の領域として決定してもよい。メインプロセッサー14は、ステップS103において決定されたログ記録領域に対し、ステップS102において読み出されたデータを書き込む(ステップS104)。このような処理がサイクルタイム毎に繰り返し実行される。
このように構成された制御装置10によれば、外部装置(機器90)から受信されたデータの履歴を記録する際に要するメインプロセッサー14の処理量を削減できる。具体的には以下の通りである。
制御装置10のメインプロセッサー14は、通信バッファー122からデータを読み出すと、読み出されたデータを、一つ前のタイミングで実行されたロギング処理において記録に用いられた領域とは異なる領域に記録する。そのため、少なくとも1つのサイクルタイム分の履歴を記録することができる。また、このようなロギング処理において、通信バッファー122に記録された1つのデータのメモリー13への書き込み処理は1回しか行われない。すなわち、従来であれば通信バッファーからメモリーへの書き込み処理と、メモリー内でログをとるための書き込み処理と、2回の書き込み処理が行われていたが、第1実施形態ではメモリー13への1回の書き込み処理によってログをとることが可能となる。そのため、従来のように少なくとも2回のコピー処理(書き込み処理)が行われていた場合に比べて、メインプロセッサー14の処理量を削減することができる。
また、このように構成された制御装置10によれば、より多くのログ記録領域を設けることによって、より多くのデータの履歴を記録しておくことが可能となる。例えば、図1の例ではN個のログ記録領域がメモリー13に設けられ、サイクリックに記録が行われることによって、最新のデータを含めて最大でN個のデータを記録しておくことが可能となる。
(第2実施形態)
図5は、第2実施形態における制御システム(制御システム100a)の構成の具体例を示す図である。制御システム100aは、制御装置10に代えて制御装置10aが設けられる点で第1実施形態(制御システム100)と異なる。以下、第2実施形態において用いられる制御装置10aについて説明する。
制御装置10aは、メモリー13に代えてメモリー13aが設けられる点、メインプロセッサー14に代えてメインプロセッサー14aが設けられる点、で第1実施形態の制御装置10と異なり、他の構成は第1実施形態の制御装置10と同じである。以下、第1実施形態の制御装置10と異なる点について説明する。
メモリー13aは、ログ記録領域として複数の領域群を有する。領域群は、複数のログ記録領域を有する。一つの領域群に属する各ログ記録領域は、同じタイミングでデータをクリアされる。図5の例では、メモリー13aは、第1領域群131及び第2領域群132を有する。第1領域群131は、N個のログ記録領域(領域A01~領域AN)を有する。第2領域群132は、N個のログ記録領域(領域B01~領域BN)を有する。なお、図5において第1領域群131が有しているログ記録領域の数と第2領域群132が有しているログ記録領域の数とはいずれもN個で一致しているが、必ずしも一致する必要はない。
メインプロセッサー14aは、複数の領域群のうちいずれか一つを現用系として取り扱い、残る領域群を待機系として取り扱う。メインプロセッサー14aは、通信バッファー122のデータを読み出すと、現用系の領域群に対してデータを記録する。メインプロセッサー14aは、現用系の領域群に設けられた全てのログ記録領域にデータが記録されると、それまで現用系であった領域群を待機系に変更し、他の領域群を現用系に変更する。その後は、メインプロセッサー14aは新たに現用系となった領域群に対してデータを記録する。新たに現用系となった領域群にデータが既に記録されている場合には、メインプロセッサー14aは、その領域群のデータをクリアし、その領域群に対してデータを記録する。
図6は、第2実施形態におけるロギング処理の具体例を示す図である。図6の具体例では、最初の時点で第1領域群131が現用系の領域群として動作し第2領域群132が待機系の領域群として動作する。
メインプロセッサー14aは、通信バッファー122に記録されているデータを読み出し、メモリー13aの現用系の領域群(第1領域群131)の最初のログ記録領域(領域A01)に記録する。メインプロセッサー14aは、次のサイクルタイムにおいて、通信バッファー122に記録されているデータを読み出し、メモリー13aの現用系の領域群の2番目のログ記録領域(領域A02)に記録する。このような処理がN回繰り返し実行されると、現用系の領域群のN番目のログ記録領域(領域AN)にも通信バッファー122のデータが記録される(図6(A))。
N+1回目の処理では、現用系の領域群に設けられた全てのログ記録領域にデータが記録されていることに応じて、メインプロセッサー14aは、それまで現用系であった領域群(第1領域群131)を待機系に変更し、他の領域群(第2領域群132)を現用系に変更する。そして、新たに現用系となった領域群である第2領域群132の1番目のログ記録領域(領域B01)にデータを記録する(図6(B))。メインプロセッサー14aは、次のサイクルタイムにおいて、通信バッファー122に記録されているデータを読み出し、メモリー13aの現用系の領域群の2番目のログ記録領域(領域B02)に記録する。このような処理がN回繰り返し実行されると、N番目のログ記録領域(領域BN)にも通信バッファー122のデータが記録される(図6(C))。
(N×2)+1回目の処理では、現用系の領域群に設けられた全ての領域にデータが記録されていることに応じて、メインプロセッサー14aは、それまで現用系であった領域群(第2領域群132)を待機系に変更し、他の領域群(第1領域群131)を現用系に変更する。また、新たに現用系となった第1領域群131にデータが既に記録されていることに応じて、メインプロセッサー14aは、その領域群のデータをクリアする(図6(D))。そして、メインプロセッサー14aは、新たに現用系となった領域群である第1領域群131の1番目のログ記録領域(領域A01)にデータを上書きする。
図7は、第2実施形態におけるメインプロセッサー14aの処理の流れの具体例を示すフローチャートである。図7において、図4のフローチャートと同じ処理については同じ符号を付して図示している。
サイクルタイムに応じて所定のタイミング(例えばI/Oリフレッシュのタイミング)が到来すると(ステップS101-YES)、メインプロセッサー14aは、通信バッファー122からデータを読み出す(ステップS102)。メインプロセッサー14aは、一つ前のサイクルタイムにおいて記録が行われた領域が現用系領域群の最後の領域ではない場合(ステップS201-NO)、ステップS103及びステップS104の処理を実行する。
一方、一つ前のサイクルタイムにおいて記録が行われた領域が現用系領域群の最後の領域であった場合(ステップS201-YES)、メインプロセッサー14aは、それまで現用系であった領域群を待機系に変更し、他の領域群を現用系に変更する(ステップS202)。また、メインプロセッサー14aは、新たに現用系となった領域群のデータをクリアする(ステップS203)。そして、新たに現用系となった領域群においてステップS103及びステップS104の処理を実行する。このような処理がサイクルタイム毎に繰り返し実行される。
このように構成された第2実施形態の制御装置10aによれば、第1実施形態の制御装置10と同様の効果を得ることができる。さらに、第2実施形態の制御装置10aによれば、少なくとも待機系の領域群として設けられた領域数に応じたログを保持しておくことが可能となる。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
100、100a…制御システム、 10、10a…制御装置、 11…コネクター、 12…通信コントローラー、 121…通信プロセッサー、 122…通信バッファー、 13、13a…メモリー、 131…第1領域群、 132…第2領域群、 14,14a…メインプロセッサー、 21…I/Oリフレッシュ、 22…ユーザープログラム、 23…システムサービス、 90…機器

Claims (4)

  1. 通信バッファーを有し、外部に接続された機器から入力された信号を復号し、復号したデータを前記通信バッファーに保持する通信コントローラーと、
    前記データを記録可能な領域であるログ記録領域を複数有するメモリーと、
    前記通信バッファーに保持されたデータを読み出し、読み出されたデータを前記メモリーの前記ログ記録領域に記録するロギング処理を所定のタイミングで繰り返し行うメインプロセッサーと、を備え、
    前記メインプロセッサーは、前記ロギング処理を行う際に、一つ前のタイミングで実行されたロギング処理において記録に用いられたログ記録領域とは異なるログ記録領域に対して前記データを記録し、
    前記機器との通信路における通信周期、及び、前記通信コントローラーによる前記通信バッファーへの書き込み周期は、前記所定のタイミングに同期する、制御装置。
  2. 最新のロギング処理でデータの記録に用いられたログ記録領域の位置を示す情報である記録位置情報を記憶する位置記憶部をさらに備える、請求項1に記載の制御装置。
  3. 前記メモリーは、複数の前記ログ記録領域を有する領域群を複数有し、
    前記メインプロセッサーは、一の領域群を現用系として使用し、他の領域群を待機系として使用し、現用系の領域群に対して前記データを記録する、請求項1又は2に記載の制御装置。
  4. 通信バッファーを有し、外部に接続された機器から所定の通信周期で入力された信号を復号し、復号したデータを前記通信バッファーに保持する通信コントローラーと、前記データを記録可能な領域であるログ記録領域を複数有するメモリーと、を備える制御装置を用いたデータ記録方法であって、
    前記通信バッファーに保持されたデータを読み出す読出ステップと、
    前記読出ステップにおいて読み出されたデータを前記メモリーの前記ログ記録領域に記録する記録ステップと、を有し、
    前記記録ステップでは、一つ前のタイミングで実行された前記記録ステップにおいて記録に用いられたログ記録領域とは異なるログ記録領域に対して前記データを記録し、
    前記読出ステップと、前記記録ステップとは、前記所定の通信周期に同期して繰り返し実行される、データ記録方法。
JP2018096607A 2018-05-18 2018-05-18 制御装置及びデータ記録方法 Active JP7067260B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018096607A JP7067260B2 (ja) 2018-05-18 2018-05-18 制御装置及びデータ記録方法
PCT/JP2019/019002 WO2019221082A1 (ja) 2018-05-18 2019-05-13 制御装置及びデータ記録方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018096607A JP7067260B2 (ja) 2018-05-18 2018-05-18 制御装置及びデータ記録方法

Publications (2)

Publication Number Publication Date
JP2019200744A JP2019200744A (ja) 2019-11-21
JP7067260B2 true JP7067260B2 (ja) 2022-05-16

Family

ID=68539736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018096607A Active JP7067260B2 (ja) 2018-05-18 2018-05-18 制御装置及びデータ記録方法

Country Status (2)

Country Link
JP (1) JP7067260B2 (ja)
WO (1) WO2019221082A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290355B (zh) * 2020-02-27 2021-06-22 中电九天智能科技有限公司 记录及查找log的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016120906A1 (ja) 2015-01-30 2016-08-04 三菱電機株式会社 A/d変換装置、d/a変換装置、及びplc

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016120906A1 (ja) 2015-01-30 2016-08-04 三菱電機株式会社 A/d変換装置、d/a変換装置、及びplc

Also Published As

Publication number Publication date
JP2019200744A (ja) 2019-11-21
WO2019221082A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US7631244B2 (en) Soft error correction method, memory control apparatus and memory system
CN104126155B (zh) 控制装置、信息处理装置、控制方法
WO2010109584A1 (ja) A/d変換装置およびプログラマブルコントローラシステム
JP2009225441A (ja) 通信装置におけるデータ検索装置及びゲートウェイ装置
CN110704236B (zh) 芯片flash数据的在线校验方法及计算机存储介质
JP7067260B2 (ja) 制御装置及びデータ記録方法
JP4659643B2 (ja) ロギングシステム
CN111966531B (zh) 数据快照方法、装置、计算机设备及存储介质
JP6419400B1 (ja) Plc、ネットワークユニット、cpuユニット、及びデータ転送方法
EP3764175B1 (en) Control device and control system
JP5372699B2 (ja) 車載ネットワーク装置
JP6498557B2 (ja) プログラマブルコントローラ
JP6304048B2 (ja) 制御システム、および制御装置
US20190250593A1 (en) Slave device, control system, communication method for response data and storage medium
JP5836229B2 (ja) ストリーム処理装置、サーバ、及び、ストリーム処理方法
JP6907929B2 (ja) データ等価方法、プログラマブルコントローラ及び二重化システム
JP5342055B1 (ja) 記憶装置およびデータバックアップ方法
JP6706172B2 (ja) コントローラおよびデータ転送制御方法
JP2000066960A (ja) バックアップ方式
US20090037917A1 (en) Apparatus and method capable of using reconfigurable descriptor in system on chip
US20230099487A1 (en) Communication control device and method for controlling communication control device
JP6631063B2 (ja) 電子装置
EP3327521B1 (en) Duplexing process control device
JP2017163368A (ja) 通信プロトコル変換装置
JPH11338712A (ja) 割込順序保存回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180615

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7067260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150