TW201630198A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201630198A
TW201630198A TW104132559A TW104132559A TW201630198A TW 201630198 A TW201630198 A TW 201630198A TW 104132559 A TW104132559 A TW 104132559A TW 104132559 A TW104132559 A TW 104132559A TW 201630198 A TW201630198 A TW 201630198A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
semiconductor device
substrate
gan
Prior art date
Application number
TW104132559A
Other languages
English (en)
Other versions
TWI688106B (zh
Inventor
Akira Fukazawa
Sumito Ouchi
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Water Inc filed Critical Air Water Inc
Publication of TW201630198A publication Critical patent/TW201630198A/zh
Application granted granted Critical
Publication of TWI688106B publication Critical patent/TWI688106B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明係一種半導體裝置及其製造方法，其中，提供可降低消耗電力之半導體裝置及其製造方法。 半導體裝置係具備：Si(矽)基板，和加以形成於Si基板表面之SiC(碳化矽)層，和加以形成於SiC層表面之AlN(氮化鋁)層，和加以形成於AlN層的表面之n型GaN(氮化鎵)層，和加以形成於GaN層的表面側之第1電極，和加以形成於Si基板(1)的背面側之第2電極。流動於第1電極與第2電極之間的電流的大小係依存於第1電極與第2電極之間的電壓。

Description

半導體裝置及其製造方法
本發明係有關半導體裝置及其製造方法，更特定而言，係有關具備SiC(碳化矽)層之半導體裝置及其製造方法。
SiC係比較於Si(矽)，能帶隙為大，而具有高絕緣破壞電場強度。因此，SiC係作為具有高耐壓之半導體裝置的材料而被加以期待。另外，3C-SiC(具有3C型之結晶構造的SiC)係從與GaN(氮化鎵)的晶格常數接近之情況，可作為為了使GaN成長之緩衝層而使用者。GaN之絕緣破壞電場強度係較SiC之絕緣破壞電場為大之故，由將3C-SiC作為緩衝層者，可實現更高耐壓之GaN之半導體裝置。
作為為了使SiC層成長之基材基板，係Si基板或塊狀之SiC基板則被廣泛使用。其中，SiC基板係在目前僅存在有4英吋程度的構成，而具有大口徑化困難的問題。對於為了以廉價取得大口徑之SiC層，係作為基材基板而使用Si基板者為佳。
包含GaN之以往的半導體裝置係例如加以揭示於下記專利文獻1。對於下記專利文獻1係加以揭示有具備：Si基板，和加以形成於Si基板上之緩衝層，和加以形成於緩衝層上之GaN所成之n型半導體層，和加以形成於n型半導體層上之InGaN(氮化銦鎵)所成之活性層，和加以形成於活性層上之GaN所成之p型半導體層，和加以形成於p型半導體層上之陽極電極，和加以形成於Si基板之陰極電極的半導體裝置。緩衝層係為交互層積AlN(氮化鋁)所成之第1層，和GaN所成之第2層者。
另外，對於下記專利文獻2及3係加以揭示有對於SiC層上形成GaN層的方法。對於專利文獻2係加以揭示有具備：於SiC上，在以較GaN成膜温度為高溫下，將AlxInyGa1-x-yN(0<x≦1，0≦y≦1，x+y≦1)層進行成膜，之後以GaN成膜温度，將GaN進行成膜之第1工程，和在以較GaN成膜温度為低溫下，將AlxInyGa1-x-yN(0<x≦1，0≦y≦1，x+y≦1)層進行成膜，之後以GaN成膜温度，將GaN進行成膜之第2工程。
對於專利文獻3係加以揭示具備：準備加以形成有膜厚2nm以上3.5μm以下之SiC單結晶薄膜於表面的Si基板，將加以形成有SiC單結晶薄膜之Si基板，加熱至特定的成長溫度，形成Al、In、Ga、及N之中至少2成分所成之緩衝層的工程，和於緩衝層上，以較緩衝層的成長溫度為低的溫度，呈成為特定之密度地形成經由 GaN結晶之三次元核的工程，和以較緩衝層的成長溫度為低的溫度，使經由GaN結晶之三次元核橫方向成長而作為連續性的GaN單結晶膜之工程的半導體基板之製造方法。緩衝層係為膜厚不足15nm，而組成為AlxInyGa1-x-yN(0.05≦x≦1，0≦y≦0.5，x+y≦1)。
先前技術文獻 專利文獻
專利文獻1：日本特開2003-60234號公報
專利文獻2：日本特開2013-179121號公報
專利文獻3：日本特開2014-76925號公報
使用GaN層而製作含有縱型的裝置之半導體裝置之情況，對於以往的技術係有縱方向(垂直於基板表面之方向)的電性阻抗為高，消耗電力為大之問題。
本發明係為了解決上述課題之構成，其目的係提供：可降低消耗電力之半導體裝置及其製造方法。
依據本發明之一狀況之半導體裝置係具備：導電體層，和加以形成於導電體層表面之SiC層，和加以形成於SiC層表面之AlxGa1-xN(0<x≦1)層，和加以形 成於AlxGa1-xN層表面之第1導電型的AlyGa1-yN(0≦y<1、y<x)層，和加以形成於AlyGa1-yN層表面側之第1電極，和加以形成於導電體層背面側之第2電極，而流動於第1電極與第2電極之間的電流的大小係依存於第1電極與第2電極之間的電壓。
在上述半導體裝置中，理想係更具備加以形成於AlyGa1-yN層表面之複合層，而複合層係包含AlmGa1-mN(0<m≦1、y<m)層，和加以形成於AlmGa1-mN層表面之AlnGa1-nN(0≦n<1、n<x、n<m)層，第1電極係加以形成於較自導電體層最遠之AlnGa1-nN層為表面側。
在上述半導體裝置中，理想係各AlyGa1-yN層及AlnGa1-nN層係具有n型的導電型，而對於各AlyGa1-yN層及AlnGa1-nN層係加以摻雜Si。
在上述半導體裝置中，理想係各AlyGa1-yN層及AlnGa1-nN層之厚度係為50nm以上5μm以下。
在上述半導體裝置中，理想係各AlxGa1-xN層及AlmGa1-mN層之厚度係較0為大而15nm以下。
在上述半導體裝置中，理想係複合層為1層以上4層以下。
在上述半導體裝置中，理想係導電體層為Si基板。
依據本發明之其他狀況之半導體裝置的製造方法係具備：準備包含導電體層，和加以形成於導電體層表面之SiC層之基板的工程，和於SiC層表面，將 AlxGa1-xN(0<x≦1)層成膜之工程，和於AlxGa1-xN層表面，將第1導電型之AlyGa1-yN層(0≦y<1、y<x)進行成膜之工程，和於AlyGa1-yN層表面，以較AlyGa1-yN層之成膜溫度為低溫而將AlmGa1-mN(0<m≦1、y<m)層進行成膜之工程，和於AlmGa1-mN層表面，以較AlmGa1-mN層之成膜溫度為高溫而將AlnGa1-nN層(0≦n<1、n<x、n<m)層進行成膜之工程，和於AlnGa1-nN層表面側，形成第1電極之工程，和於AlnGa1-nN層背面側，形成第2電極之工程，而流動於第1電極與第2電極之間的電流的大小係依存於第1電極與第2電極之間的電壓。
在上述製造方法中，理想係在將AlyGa1-yN層成膜之工程中，於AlyGa1-yN層之成膜中摻雜Si。
在上述製造方法中，理想係在將AlnGa1-nN層成膜之工程中，於AlnGa1-nN層之成膜中摻雜Si。
在上述製造方法中，理想係在將AlxGa1-xN層，AlyGa1-yN層，AlmGa1-mN層，及AlnGa1-nN層進行成膜之後，除去導電體層之工程，和在除去導電體層之後，形成第2電極之工程中，於AlnGa1-nN層之背面側，形成第2電極。
在上述製造方法，理想係在除去導電體層之工程中，除去基板。
在上述製造方法，理想係在除去導電體層之工程中，殘留自基板最遠的AlnGa1-nN層，而除去加以形成於AlnGa1-nN層背面側之所有的層。
如根據本發明，可提供可降低消耗電力之半導體裝置及其製造方法。
1‧‧‧Si(矽)基板
1a‧‧‧Si基板的表面
1b‧‧‧Si基板的背面
2‧‧‧SiC(碳化矽)層
3、5‧‧‧AlN(氮化鋁)層
3a‧‧‧AlN層的背面
4、6‧‧‧GaN(氮化鎵)層
7a、7b‧‧‧複合層
8‧‧‧包含Si基板與SiC層之構造(基板)
9、10‧‧‧電極
9a‧‧‧電極的表面
21‧‧‧支持基板
I‧‧‧電流
圖1係顯示在本發明之第1實施形態的半導體裝置之構成的剖面圖。
圖2係顯示在本發明之第2實施形態的半導體裝置之構成的剖面圖。
圖3係顯示在本發明之第2實施形態的半導體裝置之製造方法之第1工程的剖面圖。
圖4係顯示在本發明之第2實施形態的半導體裝置之製造方法之第2工程的剖面圖。
圖5係顯示在本發明之第2實施形態的半導體裝置之製造方法之第3工程的剖面圖。
圖6係顯示在本發明之第2實施形態的半導體裝置之製造方法之第4工程的剖面圖。
以下，依據圖面而說明本發明之實施形態。在之後的說明中，構成半導體裝置之各層的「表面」係指圖中上側的面，而「背面」係指圖中下側的面。「加以形 成於表面」係指接觸表面而加以形成者，而「加以形成於背面」係指接觸背面而加以形成者。「表面側」係意味包含與「表面」接觸之位置，和與「表面」拉開距離之圖中上側的位置之位置。「背面側」係意味包含與「背面」接觸之位置，和與「背面」拉開距離之圖中下側的位置之位置。
〔第1實施形態〕
圖1係顯示在本發明之第1實施形態的半導體裝置之構成的剖面圖。
參照圖1，在本實施形態之半導體裝置係包含肖特基位障二極體。半導體裝置係具備：Si基板1，和SiC層2，和AlN層3，和GaN層4，和AlN層5，和GaN層6，和電極9及10。
Si基板1(導電體層之一例)係由n型之Si而成。Si基板1係具有表面1a及背面1b。Si基板1之表面1a係在Si結晶的(111)面而加以構成。
SiC層2係加以形成於Si基板1的表面1a。Si基板1係例如，由3C-SiC、4H-SiC、或6H-SiC等而成。特別是，SiC層2則為加以磊晶成長於Si基板1上之情況，一般而言，SiC層2係經由3C-SiC而成。SiC層2之厚度係例如為2nm以上3.5μm以下。
SiC層2係於由碳化Si基板1之表面者而加以得到之SiC所成之基材層上，使用MBE(分子束磊晶) 法、CVD(化學蒸鍍)法、或LPE(液相磊晶)法等，經由使SiC加以同質磊晶成長之時而加以形成亦可。SiC層2係僅經由碳化Si基板1的表面而加以形成亦可。更且，SiC層2係經由夾持緩衝層而於Si基板1表面上，使SiC加以異質磊晶成長之時而加以形成亦可。
AlN層(HT(High Temperature)-AlN層)3係加以形成於SiC層2的表面。AlN層3係達成作為緩和SiC層2與GaN層4之晶格常數的差之緩衝層的機能。AlN層3係例如，使用MOCVD(Metal Organic Chemical Vapor Deposition)法而加以形成。AlN層3之成長溫度係例如，作為1100℃以上1300℃以下。AlN層3之成膜溫度係為任意，而與後述之GaN層4之成膜溫度同程度的溫度亦可，但較後述之GaN層4之成膜溫度為高者為佳。AlN層3之成長溫度係例如，作為1100℃以上1300℃以下。此時，作為Al源氣體係例如，加以使用TMA(Tri Methyl Aluminium)，或TEA(Tri Ethyl Aluminium)等。作為N源氣體，係例如加以使用NH3(氨)。AlN層3之厚度係較0為大而15nm以下者為佳。經由此，降低加以形成於AlN層3內之錯位，可將GaN層4之結晶性作為良好者。加上，可縮短對於AlN層3之形成所需之時間。
然而，AlN層3係經由可由Ga原子而置換Al原子之一部分，而作為AlxGa1-xN(0<x≦1)層亦可。但對於為了確保GaN層4之結晶性，AlxGa1-xN係為AlN者(未由Ga原子而置換Al原子者)為佳。
GaN層4係加以形成於AlN層3的表面。GaN層4係加以摻雜Si，具有n型的導電型。GaN層4之厚度係50nm以上5μm以下者為佳。GaN層4之厚度係200nm以上2μm以下者為更佳。經由此，抑制基板的彎曲同時，可得到高品質之GaN層者。
GaN層4係例如，使用MOCVD法，以接下來的方法加以形成。首先，呈成為特定的密度地形成經由GaN結晶之三次元核。接著，以較AlN層3之成長溫度為低之溫度，使經由GaN結晶之三次元核進行橫方向成長而作成連續性的GaN單結晶膜。此時，作為Ga源氣體係例如，加以使用TMG(Tri Methyl Gallium)，或TEG(Tri Ethyl Gallium)等。作為N源氣體，係例如加以使用NH3(氨)。作為Si源氣體，係例如加以使用SiH4(矽甲烷)。如此方法，經由在GaN層4之成膜中摻雜Si之時，可以簡易的方法而製作n型之GaN層4者。
形成三次元核之工程，及使經由GaN結晶之三次元核進行橫方向成長之工程的處理溫度(GaN層4之成膜溫度)係例如，900℃以上1200℃以下。
然而，GaN層4係經由以Al原子而置換Ga原子之一部分之時，作為AlyGa1-yN層(0≦y<1、y<x、理想為y≦0.2、更理想為y≦0.1)亦可。但對於為了確保GaN層4之結晶性，AlyGa1-yN層係為GaN者(未由Al原子而置換Ga原子者)為佳。
AlN層(LT(Low Temperature)-AlN層)5 係加以形成於GaN層4的表面。AlN層5係保持維持GaN的結晶性，達成作為抑制基板的彎曲之中間層之機能。AlN層5係例如，使用MOCVD法而加以形成。AlN層5之成長溫度係作為較GaN層4及6之成膜溫度為低溫。AlN層5之厚度係較0為大而20nm以下者為佳。AlN層5之厚度係15nm以下者為更佳。
然而，AlN層5係經由可由Ga原子而置換Al原子之一部分，而作為AlmGa1-mN(0<m≦1、y<m)層亦可。但對於為了確保GaN層6之結晶性，AlmGa1-mN層係為AlN者(未由Ga原子而置換Al原子者)為佳。x的值與m的值係亦可為同一或相互不同。
GaN層6係加以形成於AlN層5的表面。GaN層4係加以摻雜Si，具有n型的導電型。GaN層6係亦包含成膜溫度，以和GaN層4同樣的方法加以形成。GaN層6之厚度係50nm以上5μm以下者為佳。然而，GaN層6之Si摻雜濃度係因應形成之裝置的種類，而作為與其他的GaN層2及GaN層4不同的值亦可。
然而，GaN層6係經由可由Al原子而置換Ga原子之一部分，而作為AlnGa1-nN層(0≦n<1、n<x、n<m)亦可。但對於為了確保GaN層4之結晶性，AlnGa1-nN層係為GaN者(未由Al原子而置換Ga原子者)為佳。GaN層6之n型不純物濃度係較GaN層4之n型不純物濃度為低亦可。另外，GaN層6之上部的n型不純物濃度則較GaN層6之下部的n型不純物濃度為低亦可。y的值 與n的值係亦可為同一或相互不同。
AlN層5與GaN層6係構成複合層7。加以形成於GaN層4表面側之複合層的數(在此係1層)係為任意，但1層以上4層以下者為佳。複數之複合層則進行層積而加以形成之情況，電極9係加以形成於較存在於自SiC層2最離開之位置的複合層之GaN層6為表面側。複數之複合層中的各層之m的值或n的值係相互不同亦可。
電極9係為陽極電極，而加以形成於GaN層6表面。電極9係與GaN層6肖特基接觸。電極9係例如，由Au(金)而成。電極9係例如，經由蒸鍍法，MOCVD法，或濺鍍法等而加以形成。
電極10係陰極電極，加以形成於Si基板1之背面1b。電極10係例如，由Al等而成。電極10係例如，經由蒸鍍法，MOCVD法，或濺鍍法等而加以形成。
在本實施形態之半導體裝置係如以下進行動作。在加以接地電極10之狀態，當賦予正的電位於電極9時，自電極9流動有電流I至電極10。AlN層3及5係為薄之故，電子係可經由穿隧效果而通過各AlN層3及5者。電流I之大小係依存於電極9與電極10之間的電壓。
在本實施形態之半導體裝置係由以下的方法加以製造。準備包含Si基板1，和SiC層2之構造(基板)8。於SiC層2表面形成AlN層3。於AlN層3表 面，以較AlN層3之成膜溫度為低溫將GaN層4進行成膜。於GaN層4表面形成AlN層5。於AlN層5表面，以較AlN層5之成膜溫度為低溫將GaN層6進行成膜。於GaN層6表面(AlN層3之表面側)形成電極9。於Si基板1之背面1b(AlN層3之背面側)形成電極10。
AlN的晶格常數係僅較GaN之晶格常數為低。因此，如本實施形態，將AlN層3作為基材而形成GaN層4時，對於GaN層4加上壓縮應力，對於GaN層4不易產生有斷裂。經由此，可得到良質之結晶的GaN層4，而可降低GaN層4之電性阻抗者。在另一方面，AlN層3係與其他層做比較，具有高電性阻抗。在本實施形態中，經由形成AlN層3於SiC層2上之時，將加以形成於AlN層3表面之GaN層4之結晶保持為良質之同時，可縮小AlN層3之厚度者。其結果，加以降低電極9與電極10之間的電性阻抗，而可降低半導體裝置之消耗電力者。另外，經由形成SiC層2於Si基板1上之時，可以廉價而得到大口徑之半導體裝置者。更且，經由形成SiC層2於Si基板1上之時，即使薄化AlN層3，亦可防止經由因Ga與Si之反應引起之回熔蝕刻之缺陷的發生者。
〔第2實施形態〕
圖2係顯示在本發明之第2實施形態的半導體裝置之構成的剖面圖。
參照圖2，在本實施形態的半導體裝置係在加 以除去Si基板及SiC層的點中，與第1實施形態之半導體裝置之構成不同。電極10係加以形成於AlN層3的背面側。電極10與AlN層3係亦可直接接觸，而夾持任意之導電體亦可。
在本實施形態之半導體裝置的上述以外之構成係因與第1實施形態的半導體裝置之構成同樣之故，對於同一構件係附上同一符號，而未加以反覆其說明。
接著，使用圖3~圖6，對於本實施形態之半導體裝置之製造方法加以說明。
參照圖3，以與第1實施形態之製造方法同樣的方法，形成Si基板1，和SiC層2，和AlN層3，和GaN層4，和AlN層5，和GaN層6，和電極9。對於在圖案化電極9時，於電極9之表面9a形成光阻劑之情況，係未除去此光阻劑而作為保護膜殘留者為佳。
參照圖4，例如，使用電子臘等之接著劑，貼上支持基板21於電極9之表面9a。支持基板21係例如，由Si或SiC等而成。
參照圖5，經由例如使用熱硝酸或沸硝酸等之濕蝕刻，而除去Si基板1。接著，經由乾蝕刻等而除去SiC層2。經由此，加以除去基板8而露出有AlN層3之背面3a。然而，未除去SiC層2而殘留亦可。基板8之除去係如在形成AlN層3及GaN層4之後加以進行即可。更且，殘留自基板8最遠之GaN層(位於圖中最上方之GaN層)，而除去加以形成於所殘留之GaN層背面 側之所有的層亦可。
參照圖6，使用Ag(銀)電糊等之導電性接著劑，於AlN層3之背面3a(對於殘留SiC層之情況，係除去加以形成於SiC層2之背面、自基板8最遠之GaN層之背面側的所有的層之情況，自基板8最遠的GaN層之背面)，貼上電極10。接著，經由例如進行加熱之時，除去支持基板21。接著，例如，使用丙酮等之溶劑，除去殘存於電極9之表面9a的接著劑及保護膜。經由以上，得到圖2所示之半導體裝置。然而，作為電極10，亦可貼上導電性則較基板1為高之基板者。
如根據本實施形態，可得到與第1實施形態同樣之效果者。加上，半導體裝置之厚度則成為除了Si基板及SiC層之厚度之故，可謀求半導體裝置之薄型化，而可降低縱方向之電性阻抗者。
〔其他〕
構成半導體裝置之各層的厚度係使用橢圓偏光量測器而加以測定。橢圓偏光量測器係將偏光的入射光照射至測定對象，將來自測定對象的反射光受光。在S偏光與P偏光中有著相位的偏差或反射率的不同之故，反射光之偏光狀態係成為與入射光的偏光狀態不同者。此偏光狀態的變化係依存於入射光的波長，入射角度，膜的光學常數，及膜厚等。橢圓偏光量測器係自所得到之反射光，依據入射光的波長或入射角而算出膜的光學常數或膜厚。
在上述之實施形態中，導電體層係為Si基板以外者亦可。導電體層係例如由Cu(銅)或Al等之金屬，或GaAs(砷化鎵)、Ge(鍺)、或Si等之導電性的半導體層而成亦可。
在各上述實施形態中，加以省略AlN層5及GaN層6，直接形成電極9於GaN層4表面亦可。對於此情況，係可簡略化製造工程，可將半導體裝置作為簡易之構成者。另外，於GaN層6之表面側，更加以層積AlN層及GaN層亦可。對於此情況，係可提升GaN層之結晶的品質者。
加以形成於半導體裝置之裝置係如為任意之縱型的裝置即可，除上述肖特基位障二極體之其他，亦可為MOSFET、LED(Light Emitting Diode)、閘流電晶體，或半導體雷射等。半導體裝置係流動至加以形成於AlyGa1-yN層之表面側的第1電極，和加以形成於Si基板之背面側的第2電極之間的電流之大小，則如依存於第1電極與第2電極之間的電壓者即可。
上述之實施形態係認為例示在所有的點，並非限制性的構成。本發明之範圍係並非上述之說明，而經由申請專利範圍所示，特意包含有與申請專利範圍均等意味及在範圍內之所有的變更者。
1‧‧‧Si(矽)基板
1a‧‧‧Si基板的表面
1b‧‧‧Si基板的背面
2‧‧‧SiC(碳化矽)層
3、5‧‧‧AlN(氮化鋁)層
4、6‧‧‧GaN(氮化鎵)層
7‧‧‧複合層
8‧‧‧包含Si基板與SiC層之構造(基板)
9、10‧‧‧電極
I‧‧‧電流

Claims (13)

  1. 一種半導體裝置，其特徵為具備：導電體層，和加以形成於前述導電體層表面之SiC層，和加以形成於前述SiC層表面之AlxGa1-xN(0<x≦1)層，和加以形成於前述AlxGa1-xN層表面之第1導電型的AlyGa1-yN(0≦y<1、y<x)層，和加以形成於前述AlyGa1-yN層表面側之第1電極，和加以形成於前述導電體層背面側之第2電極，流動於前述第1電極與前述第2電極之間的電流的大小係依存於前述第1電極與前述第2電極之間的電壓。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，更具備加以形成於前述AlyGa1-yN層表面之複合層，前述複合層係包含AlmGa1-mN(0<m≦1、y<m)層，和加以形成於前述AlmGa1-mN層表面之AlnGa1-nN(0≦n<1、n<x、n<m)層，前述第1電極係加以形成於較自前述導電體層最遠之前述AlnGa1-nN層為表面側。
  3. 如申請專利範圍第2項記載之半導體裝置，其中，前述各AlyGa1-yN層及前述AlnGa1-nN層係具有n型的導電型，而對於前述各AlyGa1-yN層及前述AlnGa1-nN層係加以摻雜Si。
  4. 如申請專利範圍第2項記載之半導體裝置，其中， 前述各AlyGa1-yN層及前述AlnGa1-nN層之厚度係為50nm以上5μm以下。
  5. 如申請專利範圍第2項記載之半導體裝置，其中，前述各AlxGa1-xN層及前述AlmGa1-mN層之厚度係較0為大而15nm以下。
  6. 如申請專利範圍第2項記載之半導體裝置，其中，前述複合層為1層以上4層以下。
  7. 如申請專利範圍第1項記載之半導體裝置，其中，前述導電體層為Si基板。
  8. 一種半導體裝置之製造方法，其特徵為具備：準備包含導電體層，和加以形成於前述導電體層表面之SiC層之基板的工程，和於前述SiC層表面，將AlxGa1-xN(0<x≦1)層成膜之工程，和於前述AlxGa1-xN層表面，將第1導電型之AlyGa1-yN層(0≦y<1、y<x)進行成膜之工程，和於前述AlyGa1-yN層表面，以較前述AlyGa1-yN層之成膜溫度為低溫而將AlmGa1-mN(0<m≦1、y<m)層進行成膜之工程，和於前述AlmGa1-mN層表面，以較前述AlmGa1-mN層之成膜溫度為高溫而將AlnGa1-nN(0≦n<1、n<x、n<m)層進行成膜之工程，和於前述AlnGa1-nN層表面側，形成第1電極之工程， 和於前述AlnGa1-nN層背面側，形成第2電極之工程，而流動於前述第1電極與前述第2電極之間的電流的大小係依存於前述第1電極與前述第2電極之間的電壓。
  9. 如申請專利範圍第8項記載之半導體裝置之製造方法，其中，在將前述AlyGa1-yN層成膜之工程中，於前述AlyGa1-yN層之成膜中摻雜Si。
  10. 如申請專利範圍第8項記載之半導體裝置之製造方法，其中，在將前述AlnGa1-nN層成膜之工程中，於AlnGa1-nN層之成膜中摻雜Si。
  11. 如申請專利範圍第8項記載之半導體裝置之製造方法，其中，在將前述AlxGa1-xN層，前述AlyGa1-yN層，前述AlmGa1-mN層，及前述AlnGa1-nN層進行成膜之後，除去前述導電體層之工程，和在除去前述導電體層之後，形成前述第2電極之工程中，於前述AlnGa1-nN層之背面側，形成前述第2電極。
  12. 如申請專利範圍第11項記載之半導體裝置之製造方法，其中，在除去前述導電體層之工程中，除去前述基板。
  13. 如申請專利範圍第12項記載之半導體裝置之製造方法，其中，在除去前述導電體層之工程中，殘留自前述基板最遠的前述AlnGa1-nN層，而除去加以形成於前述AlnGa1-nN層背面側之所有的層。
TW104132559A 2014-11-04 2015-10-02 半導體裝置及其製造方法 TWI688106B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-224076 2014-11-04
JP2014224076A JP6266490B2 (ja) 2014-11-04 2014-11-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201630198A true TW201630198A (zh) 2016-08-16
TWI688106B TWI688106B (zh) 2020-03-11

Family

ID=55908853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132559A TWI688106B (zh) 2014-11-04 2015-10-02 半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US10186585B2 (zh)
EP (1) EP3217436B8 (zh)
JP (1) JP6266490B2 (zh)
KR (1) KR102510589B1 (zh)
CN (1) CN107004724B (zh)
TW (1) TWI688106B (zh)
WO (1) WO2016072122A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109964306A (zh) * 2016-11-18 2019-07-02 爱沃特株式会社 化合物半导体基板的制造方法以及化合物半导体基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018177552A1 (en) * 2017-03-31 2018-10-04 Cambridge Enterprise Limited Zincblende structure group iii-nitride
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP3606015B2 (ja) * 1997-07-23 2005-01-05 豊田合成株式会社 ３族窒化物半導体素子の製造方法
JP2002208729A (ja) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
JP4058595B2 (ja) 2001-08-20 2008-03-12 サンケン電気株式会社 半導体発光素子及びその製造方法
US7368757B2 (en) * 2004-12-24 2008-05-06 Covalent Materials Corporation Compound semiconductor and compound semiconductor device using the same
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP2007036010A (ja) * 2005-07-28 2007-02-08 Toshiba Corp ショットキーバリアダイオード装置及びその製造方法
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
JP4929882B2 (ja) * 2006-07-11 2012-05-09 富士電機株式会社 半導体装置
US7834367B2 (en) 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
JP2009081269A (ja) * 2007-09-26 2009-04-16 Nippon Telegr & Teleph Corp <Ntt> 縦型窒化物半導体デバイス及びその製造方法
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP6052570B2 (ja) 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
CN102651309B (zh) * 2012-04-09 2014-08-20 中国电子科技集团公司第五十五研究所 低成本宽禁带单晶薄膜的结构及制备方法
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物
JP6156833B2 (ja) * 2012-10-12 2017-07-05 エア・ウォーター株式会社 半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109964306A (zh) * 2016-11-18 2019-07-02 爱沃特株式会社 化合物半导体基板的制造方法以及化合物半导体基板
CN109964306B (zh) * 2016-11-18 2023-09-19 爱沃特株式会社 化合物半导体基板的制造方法以及化合物半导体基板

Also Published As

Publication number Publication date
US10186585B2 (en) 2019-01-22
WO2016072122A1 (ja) 2016-05-12
EP3217436A1 (en) 2017-09-13
CN107004724B (zh) 2020-10-30
KR20170108939A (ko) 2017-09-27
US20170236907A1 (en) 2017-08-17
JP6266490B2 (ja) 2018-01-24
EP3217436B1 (en) 2020-12-30
CN107004724A (zh) 2017-08-01
EP3217436A4 (en) 2018-06-20
KR102510589B1 (ko) 2023-03-17
EP3217436B8 (en) 2021-03-10
JP2016092169A (ja) 2016-05-23
TWI688106B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
TWI712075B (zh) 化合物半導體基板
US8981382B2 (en) Semiconductor structure including buffer with strain compensation layers
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
TWI814756B (zh) 化合物半導體基板
TWI688106B (zh) 半導體裝置及其製造方法
KR20130060305A (ko) 반도체 소자 및 반도체 소자의 제조 방법
US8772800B2 (en) Semiconductor light-emitting device
US20130052807A1 (en) Epitaxial Wafer and Manufacturing Method Thereof
JP2017532755A (ja) 化合物半導体デバイスのためのエピタキシャル金属の遷移金属窒化物層
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
JP6237401B2 (ja) 半導体デバイスの製造方法および評価方法
TWI680504B (zh) 具備碳化矽層之半導體裝置
US8895328B2 (en) Fabrication method of light-emitting device
CN115763614A (zh) 基于氮化硼/氧化镓异质结深紫外光探测器及其制备方法