TW201624625A - 非揮發性記憶體的製造方法 - Google Patents

Abstract

一種非揮發性記憶體的製造方法，包括：在基底上依序形成介電層、第一導體層以及蝕刻終止層。圖案化蝕刻終止層，以形成開口。於基底上形成填滿開口的第二導體層。於第二導體層上形成頂蓋層，並圖案化頂蓋層、第二導體層以及蝕刻終止層，以形成堆疊結構並暴露出第一導體層。於堆疊結構的側壁形成間隙壁，並於堆疊結構一側的第一導體層上形成圖案化的罩幕層。移除間隙壁後，以圖案化的頂蓋層與圖案化的罩幕層為罩幕，移除部分第一導體層而形成選擇閘極與浮置閘極。間隙壁可用來定義選擇閘極與浮置閘極的間距。

Description

非揮發性記憶體的製造方法

本發明是有關於一種半導體元件的製造方法，且特別是有關於一種非揮發性記憶體的製造方法。

當半導體進入深次微米(Deep Sub-Micron)的製程時，元件的尺寸逐漸縮小，對於記憶體元件而言，也就是代表記憶胞尺寸愈來愈小。另一方面，隨著資訊電子產品(如電腦、行動電話、數位相機或個人數位助理(Personal Digital Assistant，PDA))需要處理、儲存的資料日益增加，在這些資訊電子產品中所需的記憶體容量也就愈來愈大。對於這種尺寸變小而記憶體容量卻需要增加的情形，如何製造尺寸縮小、高積集度，又能兼顧其品質的記憶體元件是產業的一致目標。

非揮發性記憶體元件由於具有使存入之資料在斷電後也不會消失之優點，所以已成為個人電腦和電子設備所廣泛採用的一種記憶體元件。

一種習知的非揮發性記憶體，由兩串接的兩金氧半導體 電晶體分別作為選擇電晶體與浮置閘極電晶體所構成。選擇電晶體的選擇閘極與浮置閘極電晶體的浮置閘極是利用同一層多晶矽，藉由微影蝕刻的方式來形成的。

然而，藉由微影蝕刻的方式來形成選擇閘極與浮置閘極時，受到微影製程的限制，所形成的圖案的最小圖案寬度及圖案之間的最小間隔有其極限。因而無法進一步的縮小選擇閘極與浮置閘極之間的間距。

本發明提供一種非揮發性記憶體的製造方法，可以縮小控置閘極與浮置閘極的間距，並提升元件的集積度。

本發明的一種非揮發性記憶體的製造方法，包括下列步驟。提供基底，此基底上依序形成有介電層、第一導體層、第二導體層以及頂蓋層。圖案化頂蓋層以及第二導體層，以形成堆疊結構，並暴露出第一導體層。於堆疊結構的側壁形成間隙壁，並於堆疊結構一側的第一導體層上形成圖案化的罩幕層。移除間隙壁後，以圖案化的頂蓋層與圖案化的罩幕層為罩幕，移除部份第一導體層與部份介電層而形成選擇閘極與浮置閘極。

在本發明的一實施例中，上述於堆疊結構的側壁形成間隙壁的步驟，包括：於基底上形成絕緣層，並進行非等向性蝕刻製程，移除部分絕緣層。

在本發明的一實施例中，上述間隙壁的材質包括氮化矽。

在本發明的一實施例中，上述頂蓋層的材質為選自氧化矽、氮化矽以及其組合的其中之一。

在本發明的一實施例中，上述於堆疊結構一側的第一導體層上形成圖案化的罩幕層的步驟如下。於第一導體層上形成罩幕材料層，並形成圖案化光阻層覆蓋部分堆疊結構與罩幕材料層。以圖案化光阻層為罩幕，移除部分罩幕材料層。移除圖案化光阻層。

在本發明的一實施例中，上述於第一導體層上形成圖案化罩幕材料層的步驟包括進行熱氧化製程。

本發明的一種非揮發性記憶體的製造方法，包括下列步驟。提供基底，此基底上依序形成有介電層、第一導體層以及蝕刻終止層。圖案化蝕刻終止層，以形成開口。於基底上形成第二導體層，第二導體層填滿開口。於第二導體層上形成頂蓋層。圖案化頂蓋層、第二導體層以及蝕刻終止層，以形成堆疊結構，並暴露出第一導體層，其中開口位於堆疊結構中。於堆疊結構的側壁形成間隙壁。於堆疊結構一側的第一導體層上形成圖案化的罩幕層。移除間隙壁後，以圖案化的頂蓋層與圖案化的罩幕層為罩幕，移除部份第一導體層與部份介電層而形成選擇閘極與浮置閘極。

在本發明的一實施例中，上述蝕刻終止層的材質為選自氧化矽、氮化矽以及其組合的其中之一。

在本發明的一實施例中，上述於堆疊結構的側壁形成間 隙壁的步驟，包括：於基底上形成絕緣層，並進行非等向性蝕刻製程，移除部分絕緣層。

在本發明的一實施例中，上述間隙壁的材質包括氮化矽。

在本發明的一實施例中，上述頂蓋層的材質為選自氧化矽、氮化矽以及其組合的其中之一。

在本發明的一實施例中，上述於堆疊結構一側的第一導體層上形成圖案化的罩幕層的步驟如下。於第一導體層上形成罩幕材料層，形成圖案化光阻層覆蓋部分堆疊結構與罩幕材料層。以圖案化光阻層為罩幕，移除部分罩幕材料層。移除圖案化光阻層。

在本發明的一實施例中，上述於第一導體層上形成罩幕材料層的步驟包括進行熱氧化製程。

在本發明的一實施例中，上述於圖案化頂蓋層、第二導體層以及蝕刻終止層的步驟中，包括：以圖案化的頂蓋層為罩幕，進行第一蝕刻製程，移除第二導體層直到暴露出蝕刻終止層；以及以圖案化的頂蓋層為罩幕，進行第二蝕刻製程，移除蝕刻終止層直到暴露出第一導體層。

基於上述，本發明的非揮發性記憶體的製造方法中，在第一導體層與第二導體層之間形成有蝕刻終止層，因此進行了兩次摻雜多晶矽的沈積製程。若未形成有蝕刻終止層，則第一導體層與第二導體層可視作為單一膜層，只要進行一次摻雜多晶矽的沈積製程。

本發明的非揮發性記憶體的製造方法中，在第一導體層與第二導體層之間形成有蝕刻終止層，相較於習知的邏輯電路製程，多使用了三個光罩。在另一實施例中，在第一導體層與第二導體層之間未形成有蝕刻終止層，則相較於習知的邏輯電路製程，只多使用了二個光罩。

本發明的非揮發性記憶體的製造方法中，選擇閘極與浮置閘極的間距，由間隙壁的厚度來決定，因而可以進一步的縮小選擇閘極與浮置閘極之間的間距，提高元件的集積度。

為讓本發明的特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基底

102a、102b、102c‧‧‧摻雜區

104‧‧‧介電層

104a‧‧‧選擇閘極介電層

104b‧‧‧穿隧介電層

110、110a、110b‧‧‧導體層

111、111a、111b‧‧‧蝕刻終止層

112‧‧‧開口

114‧‧‧導體層

116‧‧‧頂蓋層

120、120a‧‧‧罩幕層

122‧‧‧間隙壁

124‧‧‧圖案光阻層

D‧‧‧汲極

FG‧‧‧浮置閘極

FT‧‧‧浮置閘極電晶體

S‧‧‧源極

SG‧‧‧選擇閘極

ST‧‧‧選擇電晶體

圖1所繪示為本發明之一實施例之非揮發性記憶體的剖面圖。

圖2A所繪示為本發明之一實施例的非揮發性記憶體的程式化操作模式示意圖。

圖2B所繪示為本發明之一實施例的非揮發性記憶體的抹除操作模式示意圖。

圖2C所繪示為本發明之一實施例的非揮發性記憶體的讀取操作模式示意圖。

圖3A至圖3F所繪示為本發明之一實施例的非揮發性記憶體的製造流程剖面圖。

圖1所繪示為本發明之一實施例之非揮發性記憶體的剖面圖。

首先，請參照圖1，以說明本發明之非揮發性記憶體。非揮發性記憶體設置於基底100上，包括串接設置的選擇電晶體ST以及浮置閘極電晶體FT。

選擇電晶體ST包括：選擇閘極介電層104a、選擇閘極(包括導體層110a與導體層114)、摻雜區102a及摻雜區102b。摻雜區102a及摻雜區102b設置於選擇閘極兩側的基底100中。在導體層110a與導體層114之間可選擇性地設置蝕刻終止層111，其中蝕刻終止層111中具有開口112，導體層114經由開口112電性連接導體層110a。蝕刻終止層111例如由蝕刻終止層111a及蝕刻終止層111b所構成。在導體層114上可選擇性地設置頂蓋層116。

浮置閘極電晶體FT包括：穿隧介電層104b、浮置閘極(導體層110b)、摻雜區102b及摻雜區102c。在導體層110b上可選擇性地設置罩幕層120a。選擇電晶體ST以及浮置閘極電晶體FT共用摻雜區102b。

接著，請參照圖2A、圖2B與圖2C，以明瞭本發明較佳實施例之非揮發性記憶體之操作模式，其係包括程式化(Program，圖2A)、抹除(Erase，圖2B)與讀取(Read，圖2C)等操作模式。

如圖2A所示，當對記憶胞進行程式化操作時，係在選擇閘極SG施加電壓Vp1，以打開選擇閘極SG下方之通道，Vp1 例如是1~Vcc伏特左右之電壓；於汲極區D施加電壓Vp2，其例如是8~12伏特左右；源極區S例如為0伏特左右之電壓。如此，在程式化時，電子由源極區向汲極區移動，且在汲極區端被高通道電場所加速而產生熱電子，其動能足以克服穿隧氧化層之能量阻障，使得熱電子從汲極端注入浮置閘極FG中，而程式化記憶胞。

如圖2B所示，當對記憶胞進行抹除操作時，對汲極區D施加電壓Ve1，其例如是8伏特至12伏特左右；源極區S、選擇閘極SG為浮置或0伏特。如此，即可在浮置閘極FG與汲極區D之間建立一個大的電場，而得以利用F-N穿隧效應將電子從浮置閘極FG拉出至汲極區D。

如圖2C所示，當對記憶胞進行讀取時，係於選擇閘極 SG施加電壓Vr1，其例如是1伏特~Vcc；於汲極區D施加電壓Vr2，其例如是1伏特~Vcc左右。由於此時浮置閘極FG中總電荷量為負的記憶胞的通道關閉且電流很小，而浮置閘極FG中總電荷量略正的記憶胞的通道打開且電流大，故可藉由記憶胞之通道開關/通道電流大小來判斷儲存於此記憶胞中的數位資訊是「1」還是「0」。

圖3A至圖3H所繪示為本發明較佳實施例之一種非揮發 性記憶胞的製造流程圖，其係用以說明本發明之非揮發性記憶體的製造方法。

首先，請參照圖3A，提供基底100。此基底100的材質 例如是矽基底。於基底100上形成介電層104以及導體層110。介電層104的材質例如是氧化矽。介電層104的形成方法例如是對矽基底進行熱氧化製程。導體層110的材質例如是摻雜的多晶矽，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者也可採用臨場(in-situ)植入摻質的方式，利用化學氣相沈積法形成之。

請參照圖3B，在導體層110上可以選擇性形成蝕刻終止 層111。蝕刻終止層111可為單層結構也可為多層結構。蝕刻終止層111的材質為選自氧化矽、氮化矽以及其組合的其中之一。在本實施例中，蝕刻終止層111例如由蝕刻終止層111a及蝕刻終止層111b所構成。蝕刻終止層111a的材質例如是氧化矽。蝕刻終止層111b的材質例如是氮化矽。

圖案化蝕刻終止層111，以形成開口112。圖案化蝕刻終 止層111的方法例如是進行微影蝕刻製程。然後，於蝕刻終止層111上形成導體層114，導體層114填滿開口112。導體層114的材質例如是摻雜的多晶矽，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者也可採用臨場(in-situ)植入摻質的方式，利用化學氣相沈積法形成之。蝕刻終止層111例如作為多晶矽的蝕刻終止層。

請參照圖3C，在導體層114上形成頂蓋層116。頂蓋層 116的材質例如是氧化矽/氮化矽/氧化矽(“ONO”)。頂蓋層116的形成方法例如是先以熱氧化法形成一層氧化矽層，接著利用化學 氣相沈積法形成一層氮化矽層，其後再於氮化矽層上形成頂氧化矽層。

然後，圖案化頂蓋層116、導體層114、蝕刻終止層111，並暴露出導體層110，以形成多數個堆疊結構，其中開口112位於堆疊結構中。圖案化頂蓋層116、導體層114以及蝕刻終止層111的方法包括下述步驟。先圖案化頂蓋層116。圖案化頂蓋層116的方法例如是進行微影蝕刻製程。然後，以圖案化的頂蓋層116為罩幕，進行一蝕刻製程，移除導體層114直到暴露出蝕刻終止層111。再以圖案化的頂蓋層116為罩幕，進行另一蝕刻製程，移除蝕刻終止層111直到暴露出導體層110。

在另一實施例中，在導體層110與導體層114之間未形成有蝕刻終止層111時，則直接圖案化頂蓋層116以及導體層114，以形成堆疊結構，並暴露出導體層110。

請參照圖3D，於堆疊結構的側壁形成間隙壁122。於堆 疊結構的側壁形成間隙壁122的方法例如是先在基底100上覆蓋絕緣層，然後移除部分絕緣層，以於堆疊結構的側壁形成間隙壁122。絕緣層的材質例如是氮化矽。絕緣層的形成方法例如是化學氣相沈積法。移除部分絕緣層的方法例如是非等向性蝕刻法。

然後，在基底100上形成一層罩幕層120。罩幕層120 的材質例如是氧化矽，罩幕層120的形成方法例如是進行一熱氧化製程。

請參照圖3E，於基底100上形成圖案化光阻層124。此 圖案化光阻層124覆蓋部分堆疊結構與部份罩幕層120。圖案化光阻層124例如是經由塗布光阻材料、進行曝光及顯影而形成。以圖案化光阻層124為罩幕，移除部分罩幕層120，而形成圖案化之罩幕層120a。

請參照圖3F，移除圖案化光阻層124。移除圖案化光阻 層124之方法例如是濕式去光阻法或乾式去光阻法。然後，移除堆疊結構側壁上的間隙壁122，移除方法例如使用熱磷酸作為蝕刻劑。

接著，以圖案化的頂蓋層116與圖案化的罩幕層120a為 罩幕，移除部分導體層110而形成選擇閘極(包括導體層112與導體層110b)與浮置閘極(導體層110b)。然後，進一步移除部分介電層104而形成選擇閘極介電層104a與穿隧介電層104b。在上述實施例中，選擇閘極介電層104a與穿隧介電層104b的厚度相同。 當然，選擇閘極介電層104a與穿隧介電層104b的厚度亦可以不同。

於選擇閘極與浮置閘極兩側的基底100中形成摻雜區 102a(源極/汲極區)及摻雜區102c(源極/汲極區)，並於選擇閘極與浮置閘極之間的基底100中形成摻雜區102b。摻雜區102a(源極/汲極區)、摻雜區102b、摻雜區102c(源極/汲極區)的形成方法例如是離子植入法。後續完成非揮發性記憶體之製程為習知技藝者所周知，在此不再贅述。

在上述實施例中，以在導體層110與導體層114之間形 成有蝕刻終止層111為例做說明，因此進行了兩次摻雜多晶矽的沈積製程。在另一實施例中，在導體層110與導體層114之間未形成有蝕刻終止層111，則導體層110與導體層114可視作為單一膜層，只要進行一次摻雜多晶矽的沈積製程。

在上述實施例中，相較於習知的邏輯電路製程，多使用 了三個光罩。在另一實施例中，在導體層110與導體層114之間未形成有蝕刻終止層111，則相較於習知的邏輯電路製程，只多使用了二個光罩。

在上述實施例中，選擇閘極與浮置閘極的間距，由間隙 壁122的厚度來決定，因而可以進一步的縮小選擇閘極與浮置閘極之間的間距，提高元件的集積度。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基底

102a、102b、102c‧‧‧摻雜區

104a‧‧‧選擇閘極介電層

104b‧‧‧穿隧介電層

110a、110b‧‧‧導體層

111、111a、111b‧‧‧蝕刻終止層

112‧‧‧開口

114‧‧‧導體層

116‧‧‧頂蓋層

120a‧‧‧罩幕層

ST‧‧‧選擇閘極電晶體

FT‧‧‧浮置閘極電晶體

Claims (14)

1. 一種非揮發性記憶體的製造方法，包括：提供一基底，該基底上依序形成有一介電層、一第一導體層、一第二導體層以及一頂蓋層；圖案化該頂蓋層以及該第二導體層，以形成一堆疊結構，並暴露出該第一導體層；於該堆疊結構的側壁形成一間隙壁；於該堆疊結構一側的該第一導體層上形成圖案化的一罩幕層；移除該間隙壁；以及以圖案化的該頂蓋層與圖案化的該罩幕層為罩幕，移除該第一導體層而形成一選擇閘極與一浮置閘極。
2. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中於該堆疊結構的側壁形成該間隙壁的步驟，包括：於該基底上形成一絕緣層；以及進行一非等向性蝕刻製程，移除部分該絕緣層。
3. 如申請專利範圍第1項所述非揮發性記憶體的製造方法，其中該間隙壁的材質包括氮化矽。
4. 如申請專利範圍第1項所述非揮發性記憶體的製造方法，其中該頂蓋層的材質為選自氧化矽、氮化矽以及其組合的其中之 一。
5. 如申請專利範圍第1項所述非揮發性記憶體的製造方法，其中於該堆疊結構一側的該第一導體層上形成圖案化的一罩幕層的步驟，包括：於該第一導體層上形成一罩幕材料層；形成一圖案化光阻層覆蓋部分該堆疊結構與該罩幕材料層；以該圖案化光阻層為罩幕，移除部分該罩幕材料層；以及移除該圖案化光阻層。
6. 如申請專利範圍第5項所述非揮發性記憶體的製造方法，其中於該第一導體層上形成該罩幕材料層的步驟包括進行一熱氧化製程。
7. 一種非揮發性記憶體的製造方法，包括：提供一基底，該基底上依序形成有一介電層、一第一導體層以及一蝕刻終止層；圖案化該蝕刻終止層，以形成一開口；於該基底上形成一第二導體層，該第二導體層填滿該開口；於該第二導體層上形成一頂蓋層；圖案化該頂蓋層、該第二導體層以及該蝕刻終止層，以形成一堆疊結構，並暴露出該第一導體層，其中該開口位於該堆疊結構中； 於該堆疊結構的側壁形成一間隙壁；於該堆疊結構一側的該第一導體層上形成圖案化的一罩幕層；移除該間隙壁；以及以圖案化的該頂蓋層與圖案化的該罩幕層為罩幕，移除部分該第一導體層而形成一選擇閘極與一浮置閘極。
8. 如申請專利範圍第7項所述之非揮發性記憶體的製造方法，其中該蝕刻終止層的材質為選自氧化矽、氮化矽以及其組合的其中之一。
9. 如申請專利範圍第7項所述之非揮發性記憶體的製造方法，其中於該堆疊結構的側壁形成該間隙壁的步驟，包括：於該基底上形成一絕緣層；以及進行一非等向性蝕刻製程，移除部分該絕緣層。
10. 如申請專利範圍第7項所述非揮發性記憶體的製造方法，其中該間隙壁的材質包括氮化矽。
11. 如申請專利範圍第7項所述非揮發性記憶體的製造方法，其中該頂蓋層的材質為選自氧化矽、氮化矽以及其組合的其中之一。
12. 如申請專利範圍第7項所述非揮發性記憶體的製造方法，其中於該堆疊結構一側的該第一導體層上形成圖案化的一罩 幕層的步驟，包括：於該第一導體層上形成一罩幕材料層；形成一圖案化光阻層覆蓋部分該堆疊結構與該罩幕材料層；以該圖案化光阻層為罩幕，移除部分該罩幕材料層；以及移除該圖案化光阻層。
13. 如申請專利範圍第12項所述非揮發性記憶體的製造方法，其中於該第一導體層上形成該罩幕材料層的步驟包括進行一熱氧化製程。
14. 如申請專利範圍第7項所述非揮發性記憶體的製造方法，其中於圖案化該頂蓋層、該第二導體層以及該蝕刻終止層的步驟中，包括：以圖案化的該頂蓋層為罩幕，進行一第一蝕刻製程，移除該第二導體層直到暴露出該蝕刻終止層；以及以圖案化的該頂蓋層為罩幕，進行一第二蝕刻製程，移除該蝕刻終止層直到暴露出該第一導體層。