TW201618299A - 功率半導體元件及其製造方法 - Google Patents

功率半導體元件及其製造方法 Download PDF

Info

Publication number
TW201618299A
TW201618299A TW103139147A TW103139147A TW201618299A TW 201618299 A TW201618299 A TW 201618299A TW 103139147 A TW103139147 A TW 103139147A TW 103139147 A TW103139147 A TW 103139147A TW 201618299 A TW201618299 A TW 201618299A
Authority
TW
Taiwan
Prior art keywords
region
type
metal
power semiconductor
item
Prior art date
Application number
TW103139147A
Other languages
English (en)
Inventor
張建平
Original Assignee
台灣茂矽電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣茂矽電子股份有限公司 filed Critical 台灣茂矽電子股份有限公司
Priority to TW103139147A priority Critical patent/TW201618299A/zh
Priority to CN201410735429.5A priority patent/CN105720100A/zh
Priority to US14/926,962 priority patent/US20160133733A1/en
Publication of TW201618299A publication Critical patent/TW201618299A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本案係關於一種功率半導體元件，包括半導體基板、金屬氧化物半導體區、N型緩衝區、P型注入區、背向溝渠區及集極金屬區。半導體基板具有第一表面及第二表面。金屬氧化物半導體區形成於第一表面，且定義N型高阻值區。N型緩衝區以離子佈植之方式植入形成於第二表面。P型注入區以離子佈植之方式植入形成於N型緩衝區，並經至少一次離子雷射退火。背向溝渠區形成於P型注入區以及部分之N型緩衝區。集極金屬區形成於P型注入區以及背向溝渠區，俾藉由集極金屬區、P型注入區及N型緩衝區之短路形成一並聯之反向二極體結構。

Description

功率半導體元件及其製造方法 【0001】
本案係關於一種功率半導體元件，尤指一種具有反向二極體結構之功率半導體元件及其製造方法。
 【0002】
於現代生活中，由於科技的蓬勃發展，多元化的電子產品不斷推陳出新，各式各樣的電子裝置已成為與生活密不可分的工具或娛樂，例如應用於自動車輛之儀表裝置、導航系統等，普及率最高之智慧型手機及平板電腦等，以及多種類的聲光玩具、遙控設備等。其中，電子裝置內不可或缺的主要元件為半導體元件，例如功率半導體、電晶體、放大器或開關元件等，又以功率半導體為工業製造上之大宗。
【0003】
舉例而言，功率半導體主流產品之一為絕緣柵雙極電晶體(Insulated Gate Bipolar Transistor, IGBT)，其基本封裝為三端點之功率半導體，特點為高效率及切換速度，係為改善功率雙極性接面型電晶體(Bipolar Junction Transistor, BJT)之工作狀況而誕生。絕緣柵雙極電晶體結合了場效電晶體閘極易驅動的特性與雙極性電晶體耐高電流與低導通電壓壓降等特性，常用於中高容量功率場合，如切換式電源供應器、馬達控制與電磁爐等。
【0004】
請參閱第1圖及第2圖，其中第1圖係顯示傳統絕緣柵雙極電晶體之結構示意圖，以及第2圖係顯示習用絕緣柵雙極電晶體與二極體並聯封裝之示意圖。如第1圖及第2圖所示，當傳統絕緣柵雙極電晶體1使用在某些電路系統，例如電感負載電路時，必須額外搭配一反向並聯之二極體2應用，以使反向電流通過並保護絕緣柵雙極電晶體1，習知技術的作法係將獨立的絕緣柵雙極電晶體1晶片與獨立的二極體2晶片一同封裝為絕緣柵雙極電晶體元件3，然此方式除增加封裝面積外，亦會使封裝成本升高。
【0005】
請參閱第3圖，其係顯示傳統逆導式絕緣柵雙極電晶體元件之結構示意圖。如第3圖所示，由於半導體元件朝積體化發展，為了節省電路上的零件，遂開發出將絕緣柵雙極電晶體和二極體結合在一起的絕緣柵雙極電晶體元件，一般稱為逆導式絕緣柵雙極電晶體(Reverse Conducting IGBT, RC-IGBT)元件。逆導式絕緣柵雙極電晶體元件4具有雙向導通功能，即具有正向導通模式和反向導通模式，能夠減少電路中所封裝的晶片和打線數量，也因此能降低元件整體的製造成本。習知技術常見作法是在絕緣柵雙極電晶體底部以黃光及離子佈植技術來形成P/N交錯的圖形，P型區和N型區皆在同一平面上，藉著金屬來造成短路接觸，在電路上即可形成內建二極體之逆導式絕緣柵雙極電晶體元件4。
【0006】
然而，因為此種逆導式絕緣柵雙極電晶體元件之P/N交錯圖形係以光罩(Mask)及離子佈植方式形成，離子回火製程容易導致橫向擴散問題，佈植輪廓不易控制，進而導致元件特性不穩定等缺點。
【0007】
是以，如何發展一種可改善上述習知技術缺失之功率半導體及其製造方法，實為目前尚待解決之問題。
 【0008】
本案之主要目的為提供一種功率半導體元件及其製造方法，俾解決傳統絕緣柵雙極電晶體與反向二極體並聯封裝所造成之高封裝面積及高封裝成本問題，避免製造逆導式絕緣柵雙極電晶體元件之離子回火製程之橫向擴散問題，同時更降低佈植輪廓控制難度，以及避免元件特性不穩定等缺點。
【0009】
本案之另一目的為提供一種功率半導體元件及其製造方法，藉由集極金屬區、P型注入區與N型緩衝區之短路相接，以形成具有一並聯之反向二極體結構之功率半導體元件，可達到大幅降低封裝面積及封裝與製造成本之功效，亦可避免傳統離子回火製程之橫向擴散問題，進而使元件特性穩定。
【0010】
本案之另一目的為提供一種功率半導體元件及其製造方法，透過背向溝渠區之形成，以及將集極金屬區填滿全部之背向溝渠區，其晶背溝渠區結構可增加金屬接觸面積、降低接觸電阻，並有利於金屬與矽基材間之附著。
【0011】
為達上述目的，本案之一較廣實施態樣為提供一種功率半導體元件，包括：一半導體基板，具有一第一表面及一第二表面；一金屬氧化物半導體區，形成於該第一表面，且定義該半導體基板之一N型高阻值區；一N型緩衝區，以離子佈植之方式植入形成於該第二表面；一P型注入區，以離子佈植之方式植入形成於該N型緩衝區，並經至少一次離子雷射退火；至少一背向溝渠區，形成於該P型注入區以及部分之該N型緩衝區；以及一集極金屬區，形成於該P型注入區以及該背向溝渠區，俾藉由該集極金屬區、該P型注入區及該N型緩衝區之短路形成一並聯之反向二極體結構。
【0012】
於一些實施例中，該集極金屬區係填滿全部之該背向溝渠區。
【0013】
於一些實施例中，該N型緩衝區係具有一第三表面及一第四表面，其中該第三表面係與該第二表面相連接，且該P型注入區係形成於該第四表面。該P型注入區更具有一第五表面及一第六表面，其中該第五表面係與該第四表面相連接，且該第六表面係相對於該第五表面。
【0014】
此外，功率半導體元件更包括一射極金屬區，其中該射極金屬區係形成於該金屬氧化物半導體區之上，該集極金屬區係形成於該第六表面，且該射極金屬區係相對該集極金屬區形成。
【0015】
於一些實施例中，該背向溝渠區係以晶背黃光製程、晶背蝕刻製程以及晶背去光阻製程形成，且該集極金屬區係以晶背集極金屬沉積製程形成。
【0016】
於一些實施例中，該金屬氧化物半導體區係為一溝渠式金屬氧化物半導體區或一平面式金屬氧化物半導體區。
【0017】
為達上述目的，本案之另一較廣實施態樣為提供一種功率半導體元件之製造方法，至少包括步驟：(a)提供一半導體基板；(b)於該半導體基板之一第一表面形成一金屬氧化物半導體區，並研磨該半導體基板之一第二表面；(c)以離子佈植之方式於該半導體基板之一第二表面植入形成一N型緩衝區；(d)以離子佈植之方式於該N型緩衝區植入形成一P型注入區；(e)對該P型注入區進行至少一次離子雷射退火製程；(f)進行一晶背黃光製程、一晶背蝕刻製程以及一晶背去光阻製程，以形成至少一背向溝渠區於該P型注入區及部分之該N型緩衝區；以及(g)於該P型注入區以及該背向溝渠區進行金屬沉積，以形成一集極金屬區，俾藉由該集極金屬區、該P型注入區及該N型緩衝區之短路形成一並聯之反向二極體結構。
【0018】
於一些實施例中，該集極金屬區係填滿全部之該背向溝渠區。
 【0032】
1‧‧‧絕緣柵雙極電晶體
2‧‧‧二極體
3‧‧‧絕緣柵雙極電晶體元件
4‧‧‧逆導式絕緣柵雙極電晶體元件
5‧‧‧功率半導體元件
50‧‧‧半導體基板
51‧‧‧金屬氧化物半導體區
52‧‧‧N型緩衝區
53‧‧‧P型注入區
54‧‧‧背向溝渠區
55‧‧‧集極金屬區
56‧‧‧N型高阻值區
57‧‧‧射極金屬區
58‧‧‧閘極區
59‧‧‧光阻層
S1‧‧‧第一表面
S2‧‧‧第二表面
S3‧‧‧第三表面
S4‧‧‧第四表面
S5‧‧‧第五表面
S6‧‧‧第六表面
S100、S200、S300、S400、S500、S600、S700‧‧‧步驟
【0019】

第1圖係顯示傳統絕緣柵雙極電晶體之結構示意圖。
第2圖係顯示習用絕緣柵雙極電晶體與二極體並聯封裝之示意圖。
第3圖係顯示傳統逆導式絕緣柵雙極電晶體元件之結構示意圖。
第4圖係顯示本案較佳實施例之功率半導體元件之結構示意圖。
第5圖係顯示本案另一較佳實施例之功率半導體元件之結構示意圖。
第6圖係顯示第4圖或第5圖所示之功率半導體元件之等效電路圖。
第7A圖至第7F圖係為本案較佳實施例之功率半導體元件之製造方法之流程結構示意圖。
第8圖係為本案較佳實施例之功率半導體元件之製造方法流程圖。
 【0020】
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。
【0021】
請參閱第4圖及第5圖及第6圖，其中第4圖係顯示本案較佳實施例之功率半導體元件之結構示意圖，第5圖係顯示本案另一較佳實施例之功率半導體元件之結構示意圖，以及第6圖係顯示第4圖或第5圖所示之功率半導體元件之等效電路圖。如第4圖、第5圖及第6圖所示，本案之功率半導體元件5至少包括半導體基板50、金屬氧化物半導體區(Metal-Oxide Semiconductor Region, MOS Region)51、N型緩衝區(N-Buffer Region)52、P型注入區(P-Injection Region)53、至少一背向溝渠區54以及集極金屬區55。半導體基板50為N型高阻值基材，且具有第一表面S1及第二表面S2，例如晶面及晶背，但不以此為限。金屬氧化物半導體區51係可為例如但不限於一溝渠式金屬氧化物半導體區（如第4圖所示）或一平面式金屬氧化物半導體區（如第5圖所示），形成於半導體基板50之第一表面S1，且定義半導體基板50之N型高阻值區56。其中，N型高阻值區56係負責電子電洞傳導並提供高耐壓特性。
【0022】
於一些實施例中，N型緩衝區52係以離子佈植之方式植入形成於半導體基板50之第二表面S2，主要負責緩衝電場並調節電洞注入濃度，藉由離子佈植方式由第二表面S2，例如半導體晶背，植入P31或As75等N型雜質，可藉由改變植入離子的濃度來調節電洞的注入效率及空乏區寬度，使得製程之彈性較大。此外，P型注入區53係以離子佈植之方式植入形成於N型緩衝區52，負責提供電洞注入，利用離子佈植方式由第二表面S2植入B11等P型雜質，可透過改變植入離子的濃度調整電洞的注入效率。
【0023】
進一步地，至少一背向溝渠區54係以晶背黃光製程（即微影製程）、晶背蝕刻製程以及晶背去光阻製程形成於P型注入區53及部分之N型緩衝區52。在背向溝渠區54形成後，集極金屬區55係以晶背集極金屬沉積製程形成於P型注入區53及背向溝渠區54。其中，集極金屬區55係填滿全部之背向溝渠區54，俾藉由集極金屬區55、P型注入區53及N型緩衝區52之短路形成一並聯之反向二極體結構（在圖式中以虛線示出）。藉此，可達到大幅降低封裝面積及封裝與製造成本之功效，亦可避免傳統離子回火製程之橫向擴散問題，進而使元件特性穩定。同時，透過背向溝渠區54之形成，以及將集極金屬區55填滿全部之背向溝渠區54，其晶背溝渠區54結構可增加金屬接觸面積、降低接觸電阻，並有利於金屬與矽基材間之附著。
【0024】
根據本案之構想，本案之功率半導體元件5更包括一射極金屬區57，該射極金屬區57係形成於金屬氧化物半導體區51之上，且射極金屬區57係相對集極金屬區55形成。此外，於第4圖及第5圖所示之實施例中，功率半導體元件5之閘極區58係以斜線區域示出，且整體功率半導體元件5之等效電路圖係如第6圖所示。
【0025】
請參閱第7A圖至第7F圖以及第8圖，其中第7A圖至第7F圖係為本案較佳實施例之功率半導體元件之製造方法之流程結構示意圖，以及第8圖係為本案較佳實施例之功率半導體元件之製造方法流程圖。本案功率半導體元件5之製造方法係首先如第7A圖、步驟S100及步驟S200所示，提供半導體基板50，並於半導體基板50之第一表面S1形成金屬氧化物半導體區51，此金屬氧化物半導體區51係與前述實施例中之金屬氧化物半導體區51相同，於此不再贅述，惟與本案金屬氧化物半導體區51具有相同功效且結構類似之各種金屬氧化物半導體區皆屬本案教示之範圍。於金屬氧化物半導體區51於半導體基板50之第一表面S1，例如一晶面或一正面，製作完成後，係可於此步驟形成射極金屬區57，並進行半導體基板50第二表面S2之研磨動作，例如一晶背研磨製程，以使半導體基板50或晶圓之厚度降低。
【0026】
其次，當半導體基板50之第二表面S2研磨完成後，係如第7B圖及步驟S300所示，以離子佈植之方式於半導體基板50之第二表面S2植入形成N型緩衝區52，包括但不限於植入P31或As75等N型雜質，且N型緩衝區52係具有第三表面S3及第四表面S4，其中第三表面S3係與半導體基板50之第二表面S2相連接。於N型緩衝區52之離子佈植製程完成後，係可選擇性地以雷射光束對N型緩衝區52進行表面處理，例如對N型緩衝區52進行雷射退火(Laser Anneal)之步驟，亦即一晶背雷射退火製程，但不以此為限。
【0027】
然後，當N型緩衝區52之雷射退火完成後，係如第7C圖及步驟S400所示，以離子佈植之方式於N型緩衝區52之第四表面S4上植入形成P型注入區53，亦即P型注入區53係形成於第四表面S4，其植入之離子包括但不限於B11等P型雜質，且P型注入區53係具有第五表面S5及第六表面S6，其中第五表面S5係與第四表面S4相連接，且第六表面S6係相對於第五表面S5，即於P型注入區53上相對第五表面S5之另一側。於P型注入區53之離子佈植製程完成後，係以雷射光束對P型注入區53進行表面處理，例如對P型注入區53進行雷射退火之步驟，亦即一晶背雷射退火製程，但不以此為限。
【0028】
再來，於P型注入區53之雷射退火完成後，係如第7D圖、第7E圖及步驟S500所示，進行一晶背黃光製程、一晶背蝕刻製程以及一晶背去光阻製程，其係以塗佈光阻層59於P型注入區53之第六表面S6，並以黃光製程定義背向溝渠區54之圖形，再經蝕刻製程及去光阻製程去除光阻層59，以形成背向溝渠區54之方式實現，以形成至少一背向溝渠區54於P型注入區53及部分之N型緩衝區52，亦即背向溝渠區54係由晶背形成至第四表面S4之上。
【0029】
最後，係如第7F圖及步驟S600所示，於P型注入區53以及背向溝渠區54進行金屬沉積，以形成集極金屬區55，其中集極金屬區55係形成於P型注入區53之第六表面S6並填滿全部之背向溝渠區54，且集極金屬區55係以整體功率半導體元件5為基準，相對設置於射極金屬區57之另一側，亦即射極金屬區57係相對集極金屬區55形成。
【0030】
綜上所述，本案提供一種功率半導體元件及其製造方法，藉由集極金屬區、P型注入區與N型緩衝區之短路相接，以形成具有一並聯之反向二極體結構之功率半導體元件，可達到大幅降低封裝面積及封裝與製造成本之功效，亦可避免傳統離子回火製程之橫向擴散問題，進而使元件特性穩定。同時，透過背向溝渠區之形成，以及將集極金屬區填滿全部之背向溝渠區，其晶背溝渠區結構可增加金屬接觸面積、降低接觸電阻，並有利於金屬與矽基材間之附著。
【0031】
縱使本發明已由上述之實施例詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
 
5‧‧‧功率半導體元件
50‧‧‧半導體基板
51‧‧‧金屬氧化物半導體區
52‧‧‧N型緩衝區
53‧‧‧P型注入區
54‧‧‧背向溝渠區
55‧‧‧集極金屬區
56‧‧‧N型高阻值區
57‧‧‧射極金屬區
58‧‧‧閘極區
S1‧‧‧第一表面
S2‧‧‧第二表面

Claims (10)

  1. 【第1項】
    一種功率半導體元件，包括：
    　　一半導體基板，具有一第一表面及一第二表面；
    　　一金屬氧化物半導體區，形成於該第一表面，且定義該半導體基板之一N型高阻值區；
    　　一N型緩衝區，以離子佈植之方式植入形成於該第二表面；
    　　一P型注入區，以離子佈植之方式植入形成於該N型緩衝區，並經至少一次離子雷射退火；
    　　至少一背向溝渠區，形成於該P型注入區以及部分之該N型緩衝區；以及
    　　一集極金屬區，形成於該P型注入區以及該背向溝渠區，俾藉由該集極金屬區、該P型注入區及該N型緩衝區之短路形成一並聯之反向二極體結構。
  2. 【第2項】
    如申請專利範圍第1項所述之功率半導體元件，其中該集極金屬區係填滿全部之該背向溝渠區。
  3. 【第3項】
    如申請專利範圍第1項所述之功率半導體元件，其中該N型緩衝區係具有一第三表面及一第四表面，其中該第三表面係與該第二表面相連接，且該P型注入區係形成於該第四表面。
  4. 【第4項】
    如申請專利範圍第3項所述之功率半導體元件，其中該P型注入區更具有一第五表面及一第六表面，其中該第五表面係與該第四表面相連接，且該第六表面係相對於該第五表面。
  5. 【第5項】
    如申請專利範圍第4項所述之功率半導體元件，更包括一射極金屬區，其中該射極金屬區係形成於該金屬氧化物半導體區之上，該集極金屬區係形成於該第六表面，且該射極金屬區係相對該集極金屬區形成。
  6. 【第6項】
    如申請專利範圍第1項所述之功率半導體元件，其中該背向溝渠區係以晶背黃光製程、晶背蝕刻製程以及晶背去光阻製程形成，且該集極金屬區係以晶背集極金屬沉積製程形成。
  7. 【第7項】
    如申請專利範圍第1項所述之功率半導體元件，其中該金屬氧化物半導體區係為一溝渠式金屬氧化物半導體區或一平面式金屬氧化物半導體區。
  8. 【第8項】
    一種功率半導體元件之製造方法，至少包括步驟：
    　　(a)提供一半導體基板；
    　　(b)於該半導體基板之一第一表面形成一金屬氧化物半導體區，並研磨該半導體基板之一第二表面；
    　　(c)以離子佈植之方式於該半導體基板之一第二表面植入形成一N型緩衝區；
    　　(d)以離子佈植之方式於該N型緩衝區植入形成一P型注入區；
    　　(e)對該P型注入區進行至少一次離子雷射退火製程；
    　　(f)進行一晶背黃光製程、一晶背蝕刻製程以及一晶背去光阻製程，以形成至少一背向溝渠區於該P型注入區及部分之該N型緩衝區；以及
    　　(g)於該P型注入區以及該背向溝渠區進行金屬沉積，以形成一集極金屬區，俾藉由該集極金屬區、該P型注入區及該N型緩衝區之短路形成一並聯之反向二極體結構。
  9. 【第9項】
    如申請專利範圍第8項所述之功率半導體元件之製造方法，其中該集極金屬區係填滿全部之該背向溝渠區。
  10. 【第10項】
    如申請專利範圍第8項所述之功率半導體元件之製造方法，其中該步驟(c)後更包括步驟：(h)選擇性地對該N型緩衝區進行一雷射退火製程。
TW103139147A 2014-11-12 2014-11-12 功率半導體元件及其製造方法 TW201618299A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103139147A TW201618299A (zh) 2014-11-12 2014-11-12 功率半導體元件及其製造方法
CN201410735429.5A CN105720100A (zh) 2014-11-12 2014-12-05 功率半导体元件及其制造方法
US14/926,962 US20160133733A1 (en) 2014-11-12 2015-10-29 Power semiconductor component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103139147A TW201618299A (zh) 2014-11-12 2014-11-12 功率半導體元件及其製造方法

Publications (1)

Publication Number Publication Date
TW201618299A true TW201618299A (zh) 2016-05-16

Family

ID=55912912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139147A TW201618299A (zh) 2014-11-12 2014-11-12 功率半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US20160133733A1 (zh)
CN (1) CN105720100A (zh)
TW (1) TW201618299A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759131B (zh) * 2020-03-19 2022-03-21 加拿大商萬國半導體國際有限合夥公司 反向傳導絕緣閘雙極電晶體的製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563570B (en) * 2015-11-23 2016-12-21 Pfc Device Holdings Ltd Low-temperature oxide method for manufacturing backside field stop layer of insulated gate bipolar transistor (IGBT)
CN109768075B (zh) * 2017-11-09 2021-10-01 株洲中车时代半导体有限公司 一种fce二极管及其制造方法
CN116153992B (zh) * 2023-04-21 2023-06-23 上海陆芯电子科技有限公司 一种逆导型绝缘栅双极型晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117881A (ja) * 2006-11-02 2008-05-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN102034707B (zh) * 2009-09-29 2014-01-01 比亚迪股份有限公司 一种igbt的制作方法
JP5587622B2 (ja) * 2010-01-27 2014-09-10 ルネサスエレクトロニクス株式会社 逆導通型ｉｇｂｔ
JP2013069801A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759131B (zh) * 2020-03-19 2022-03-21 加拿大商萬國半導體國際有限合夥公司 反向傳導絕緣閘雙極電晶體的製造方法

Also Published As

Publication number Publication date
CN105720100A (zh) 2016-06-29
US20160133733A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
WO2017033315A1 (ja) 半導体素子
JP2014175517A (ja) 半導体装置およびその製造方法
TW201618299A (zh) 功率半導體元件及其製造方法
CN102054690B (zh) 一种用于制造大功率器件的半导体衬底的制造方法
JP5930130B2 (ja) 半導体装置の製造方法
JP2007036211A (ja) 半導体素子の製造方法
JP2013509731A (ja) 接合型電界効果トランジスタおよびその製造方法
US20140231864A1 (en) High voltage electrostatic discharge protection device
JP6157338B2 (ja) 半導体装置
US7755168B2 (en) Semiconductor device provided with floating electrode
TWI527213B (zh) 功率半導體之製造方法
JP6771433B2 (ja) 半導体装置
JP2017017209A (ja) 半導体装置およびその製造方法
JP5265933B2 (ja) 半導体装置およびその製造方法
JP2017188569A (ja) 半導体装置およびその製造方法
TWI553855B (zh) 功率半導體及其製造方法
JP2008103562A (ja) 半導体装置の製造方法
JP2009302194A (ja) 電源遮断トランジスタを有する半導体装置
JP2002151692A (ja) 半導体装置の製造方法
WO2022085765A1 (ja) 半導体装置
TWI447906B (zh) 半導體結構及其製作方法
JP4779291B2 (ja) 半導体素子
JP2008004600A (ja) 半導体装置及びその製造方法
JP2005197554A (ja) 半導体装置
JP5626325B2 (ja) 半導体装置の製造方法