TWI553855B - 功率半導體及其製造方法 - Google Patents

功率半導體及其製造方法 Download PDF

Info

Publication number
TWI553855B
TWI553855B TW102116015A TW102116015A TWI553855B TW I553855 B TWI553855 B TW I553855B TW 102116015 A TW102116015 A TW 102116015A TW 102116015 A TW102116015 A TW 102116015A TW I553855 B TWI553855 B TW I553855B
Authority
TW
Taiwan
Prior art keywords
region
type
trench
semiconductor
metal
Prior art date
Application number
TW102116015A
Other languages
English (en)
Other versions
TW201444081A (zh
Inventor
張建平
朱建仲
唐亦仙
周崇勳
曾茂松
賴世麒
Original Assignee
台灣茂矽電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣茂矽電子股份有限公司 filed Critical 台灣茂矽電子股份有限公司
Priority to TW102116015A priority Critical patent/TWI553855B/zh
Priority to US13/974,158 priority patent/US9153675B2/en
Publication of TW201444081A publication Critical patent/TW201444081A/zh
Application granted granted Critical
Publication of TWI553855B publication Critical patent/TWI553855B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Description

功率半導體及其製造方法
本案係關於一種一種功率半導體，尤指一種具有特殊設計之MOS區結構，以增強傳導區載子濃度之功率半導體及其製造方法。
於現代生活中，由於科技的蓬勃發展，多元化的電子產品不斷推陳出新，各式各樣的電子裝置已成為與生活密不可分的工具或娛樂，例如應用於自動車輛之儀表裝置、導航系統等，普及率最高之智慧型手機及平板電腦等，以及多種類的聲光玩具、遙控設備等。其中，電子裝置內不可或缺的主要元件為半導體元件，例如功率半導體、電晶體、放大器或開關元件等，又以功率半導體為工業製造上之大宗。
舉例而言，功率半導體主流產品之一為絕緣柵雙極電晶體(Insulated Gate Bipolar Transistor,IGBT)，其基本封裝為三端點之功率半導體，特點為高效率及切換速度，係為改善功率雙極性接面型電晶體(Bioolar Junction Transistor,BJT)之工作狀況而誕生。絕緣柵雙極電晶體結合了場效電晶體閘極易驅動的特性與雙極性電晶體耐高電流與低導通電壓壓降等特性，常用於中高容量功率場合，如切換式電源供應器、馬達控制與電磁爐 等。
然而，絕緣柵雙極電晶體之製造及使用已行之有年，於其傳統製程技術及半導體結構上，無可避免地具有部分缺點亟需改善，請參閱第1圖，其係為傳統絕緣柵雙極電晶體之結構示意圖。如第1圖所示，傳統之溝渠式穿透型-絕緣柵雙極電晶體(Trench PT-IGBT)1之結構中，可分為金屬氧化物半導體(Metal-Oxide Semiconductor,MOS)區(或稱金氧半區、MOS區)11、N型緩衝區12及P型注入區13等。其中，金屬氧化物半導體區11主要係負責提供電子注入並控制元件之開關，其範圍為射極金屬區111至N型漂移區112間之區域，且N型漂移區112係用於電子電洞傳導並提供高耐壓特性。此外，N型緩衝區12主要用於緩衝電場並調節電洞注入濃度，以及P型注入區13係負責提供電洞注入，屬於高濃度P型基材。對於金屬氧化物半導體區11而言，若需要降低導通電壓，則必須增加射極金屬區111的載子濃度。然而，傳統的絕緣柵雙極電晶體1之結構只能透過增加通道數量及電流密度來提供較多的電子注入，但此方式容易導致閉鎖(latch-up)的現象發生，使得短路(short circuit)能力變差，而易導致元件損壞。
另一方面，於傳統絕緣柵雙極電晶體1製程中，N型緩衝區12及N型漂移區112皆係以磊晶(Epitaxy,Epi)方式製作，不僅整體之基材成本較高，元件特性亦不易調整。再者，因P型注入區13之集極金屬區131之載子濃度較高，在元件關閉時不易消失，需透過額外的載子壽命抑制(Lifetime Killing)製程來減少開關的能量損失(E-off)，也使得製造之時間及成本提高。
因此，如何發展一種可改善上述習知技術缺失，能簡化製程、降低製造成本、避免元件損壞且易於調整元件特性之功率半導體及其製造方法，實為目前尚待解決之問題。
本案之主要目的為提供一種功率半導體及其製造方法，俾解決傳統絕緣柵雙極電晶體欲降低導通電壓時易造成元件損壞，且整體基材成本較高、元件特性不易調整，以及需透過額外製程而增加製造時間及成本等缺點。
本案之另一目的為提供一種功率半導體及其製造方法，藉由選用具漂浮區基材之半導體基板，並利用離子佈植之方式由半導體基板之第二表面植入形成N型緩衝區及P型注入區，可改變植入離子的濃度，並達到易於調整電洞之注入效率及空乏區之寬度，進而簡化製程以降低整體製造之時間及成本等功效。
本案之另一目的為提供一種功率半導體及其製造方法，透過金屬氧化物半導體區之特別設計，可節省製程中光罩數量、降低製造成本、提高射極金屬區之電洞濃度並抑制場效應現象。
本案之另一目的為提供一種功率半導體及其製造方法，利用雷射光束可調整之特性作為晶背表面處理工具，並使用晶背雷射回火技術製作集極區結構，不僅能控制回火能量、保護功率半導體正面金屬層及元件輪廓，同時亦可提供不同深度之回火技術及載子活化率，使得功率半導體元件特性之調整彈性增加，而易於進行最佳化。
為達上述目的，本案之一較廣實施態樣為提供一種功率半導體， 至少包括：一半導體基板，具有一第一表面及一第二表面；一金屬氧化物半導體區，形成於該第一表面，且定義該半導體基板之一N型漂移區；一N型緩衝區，以離子佈植之方式植入形成於該第二表面；以及一P型注入區，以離子佈植之方式植入形成於該N型緩衝區。
為達上述目的，本案之另一較廣實施態樣為提供一種功率半導體之製造方法，至少包括步驟：(a)提供一半導體基板；(b)於該半導體基板之一第一表面形成一金屬氧化物半導體區；(c)以離子佈植之方式於該半導體基板之一第二表面植入形成一N型緩衝區；(d)以離子佈植之方式於該N型緩衝區植入形成一P型注入區；以及(e)於該P型注入區進行金屬沉積，以形成一集極金屬區。
1‧‧‧絕緣柵雙極電晶體
11‧‧‧金屬氧化物半導體區
111‧‧‧射極金屬區
112‧‧‧N型漂移區
12‧‧‧N型緩衝區
13‧‧‧P型注入區
131‧‧‧集極金屬區
2‧‧‧功率半導體
20‧‧‧半導體基板
21‧‧‧金屬氧化物半導體區
211‧‧‧第一溝渠區
212‧‧‧第二溝渠區
213‧‧‧P型基材漂浮區
214‧‧‧載子濃度增強區
22‧‧‧N型緩衝區
23‧‧‧P型注入區
24‧‧‧N型漂移區
25‧‧‧集極金屬區
26‧‧‧射極金屬區
B1‧‧‧第一底端
B2‧‧‧第二底端
S1‧‧‧第一表面
S2‧‧‧第二表面
S3‧‧‧第三表面
S4‧‧‧第四表面
S5‧‧‧第五表面
S6‧‧‧第六表面
S100、S200、S300、S350、S400、S450、S500‧‧‧步驟
第1圖係為傳統絕緣柵雙極電晶體之結構示意圖。
第2A圖係為本案功率半導體之主要結構示意圖。
第2B圖係為本案功率半導體之邊緣結構示意圖。
第3A圖至第3F圖係為本案較佳實施例之功率半導體之製造方法流程結構示意圖。
第4圖係為本案較佳實施例之製造方法流程圖
第5圖係為本案另一較佳實施例之製造方法流程圖。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。
請參閱第2A圖及第2B圖，其中第2A圖係為本案功率半導體之主要結構示意圖，以及第2B圖係為本案功率半導體之邊緣結構示意圖。如第2A圖及第2B圖所示，本案之功率半導體2至少包括半導體基板20、金屬氧化物半導體區(Metal-Oxide Semiconductor Region,MOS Region)21、N型緩衝區(N-Buffer Region)22及P型注入區(P-Injection Region)23。半導體基板20係可為但不限於N型漂浮區(N-type Floating Zone)基材，且具有第一表面S1及第二表面S2，例如晶面及晶背，但不以此為限。金屬氧化物半導體區21係形成於半導體基板20之第一表面S1，且定義半導體基板20之N型漂移區24。其中，N型漂移區係負責電子電洞傳導並提供高耐壓特性，由於N型漂移區24係與半導體基板20同為漂浮區基材製作，故載子之壽命較長且基材成本較低。
於一些實施例中，N型緩衝區22係以離子佈植之方式植入形成於半導體基板20之第二表面S2，主要負責緩衝電場並調節電洞注入濃度，藉由離子佈植方式由第二表面S2，例如半導體晶背，植入P31或As75等N型雜質，可藉由改變植入離子的濃度來調節電洞的注入效率及空乏區寬度，使得製程之彈性較大。此外，P型注入區23係以離子佈植之方式植入形成於N型緩衝區22，負責提供電洞注入，利用離子佈植方式由第二表面S2植入B11等P型雜質，可透過改變植入離子的濃度調整電洞的注入效率，同時，因植入之離子濃度較低，電洞由此處注入到N型漂移區24的數量較少，使得P型注入區23之厚度變薄，電子較易穿透此區而被集極25吸收，使開關速度較快，故可於無需額外載子壽命抑制製程之情況下，降低整體之製造成本。
根據本案之構思，透過功率半導體上特別設計之金屬氧化物半導體區21之結構，可達到增強傳導區載子濃度，進而降低導通時之飽和電壓之功效。請再參閱第2A圖及第2B圖，本案功率半導體2之金屬氧化物半導體區21係包括複數個第一溝渠(Trench)區211以及至少一第二溝渠區212，其中第一溝渠區211係形成於N型漂移區24之上，第二溝渠區212係形成於相鄰之二個第一溝渠區211之間且相鄰於N型漂移區24，且第二溝渠區212之寬度係以第一溝渠區211之寬度之1.5倍至2倍為較佳，但不以此為限。藉此，當第二溝渠區212與閘極(Gate)連接時，可節省光罩層數並降低製造成本，且於另一些實施例中，第二溝渠區212亦可與射極金屬區(Emitter Metal Region)26相連接，以形成內場板(Field Plate)之結構。
於一些實施例中，金屬氧化物半導體區21係進一步包括P型基材漂浮區(Floating P-base)213，形成於第一溝渠區211及第二溝渠區212之間。有鑑於傳統之功率半導體處於導通或開啟狀態時，與射極連接的P型基材區會維持在逆偏壓狀態，使得接近射極區之電洞濃度變低，不利於降低導通電阻，本案特於功率半導體2之金屬氧化物半導體區21加入P型基材漂浮區213，以減少處於逆偏壓狀態之P型基材所佔面積，進而可提高射極金屬區26鄰近之電洞濃度，以降低導通電阻。
根據本案之構想，金屬氧化物半導體區21係進一步包括載子濃度增強區214，形成於P型基材漂浮區213及N型漂移區24之間，並相鄰第一溝渠區211之一第一底端B1或第二溝渠區212之一第二底端B2。利用口袋植入或側壁植入等離子佈植技術，於靠近第一溝渠 區211之第一底端B1或靠近第二溝渠區212之第二底端B2及P型基材漂浮區之下方，例如相對於P型基材漂浮區更為接近晶背之處，植入P31或As75等N型雜質，以形成一層載子濃度增強區，進而可抑制場效應(JFET)現象。
請參閱第3A圖至第3F圖、第4圖以及第5圖，其中第3A圖至第3F圖係為本案較佳實施例之功率半導體之製造方法流程結構示意圖，第4圖係為本案較佳實施例之製造方法流程圖，以及第5圖係為本案另一較佳實施例之製造方法流程圖。本案功率半導體2之製造方法係首先如第3A圖、步驟S100及步驟S200所示，提供半導體基板20，並於半導體基板20之第一表面S1形成金屬氧化物半導體區21，此金屬氧化物半導體區21係與前述實施例中之金屬氧化物半導體區21相同，於此不再贅述，惟與本案金屬氧化物半導體區21具有相同功效且結構類似之各種金屬氧化物半導體區皆屬本案教示之範圍。於金屬氧化物半導體區21於半導體基板20之第一表面S1，例如一晶面或一正面，製作完成後，係進行半導體基板20第二表面S2之研磨動作，例如一晶背研磨製程。
其次，當半導體基板20之第二表面S2研磨完成後，係如第3B圖、第3C圖及步驟S300所示，以離子佈植之方式於半導體基板20之第二表面S2植入形成N型緩衝區22，包括但不限於植入P31或As75等N型雜質，且N型緩衝區22係具有第三表面S3及第四表面S4，其中第三表面S3係與半導體基板20之第二表面S2相連接。於N型緩衝區22之離子佈植製程完成後，係如步驟S350所示，以雷射光束對N型緩衝區22進行表面處理，例如對N型緩衝區22進行雷射回火之步驟，亦即一晶背雷射回火製程，但不以此為限。
然後，當N型緩衝區22之雷射回火完成後，係如第3D圖、第3E圖及步驟S400所示，以離子佈植之方式於N型緩衝區22之第四表面S4上植入形成P型注入區23，亦即P型注入區23係形成於第四表面S4，其植入之離子包括但不限於B11等P型雜質，且P型注入區23係具有第五表面S5及第六表面S6，其中第五表面S5係與第四表面S4相連接，且第六表面S6係相對於第五表面S5，即於P型注入區23上相對第五表面S5之另一側。於P型注入區23之離子佈植製程完成後，係如步驟S450所示，以雷射光束對P型注入區23進行表面處理，例如對P型注入區23進行雷射回火之步驟，亦即一晶背雷射回火製程，但不以此為限。
最後，於P型注入區23之雷射回火完成後，係如第3F圖及步驟S500所示，於P型注入區23進行金屬沉積，以形成集極金屬區25，其中集極金屬區25係形成於P型注入區23之第六表面S6，且集極金屬區25係以整體功率半導體2為基準，相對設置於射極金屬區26之另一側，亦即射極金屬區26係相對集極金屬區25形成。
簡言之，本案之功率半導體及其製造方法係利用雷射光束可調整之特性作為晶背表面處理工具，並使用晶背雷射回火技術製作集極區結構，不僅能控制回火能量、保護功率半導體正面金屬層及元件輪廓，同時亦可提供不同深度之回火技術及載子活化率，使得功率半導體元件特性之調整彈性增加，而易於進行最佳化。
綜上所述，本案提供一種功率半導體及其製造方法，藉由選用具漂浮區基材之半導體基板，並利用離子佈植之方式由半導體基板之第二表面植入形成N型緩衝區及P型注入區，可改變植入離子的濃度，並達到易於調整電洞之注入效率及空乏區之寬度，進而簡 化製程以降低整體製造之時間及成本等功效。此外，透過金屬氧化物半導體區之特別設計，可節省製程中光罩數量、降低製造成本、提高射極金屬區之電洞濃度並抑制場效應現象。
縱使本發明已由上述之實施例詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
2‧‧‧功率半導體
20‧‧‧半導體基板
21‧‧‧金屬氧化物半導體區
211‧‧‧第一溝渠區
212‧‧‧第二溝渠區
213‧‧‧P型基材漂浮區
214‧‧‧載子濃度增強區
22‧‧‧N型緩衝區
23‧‧‧P型注入區
24‧‧‧N型漂移區
25‧‧‧集極金屬區
26‧‧‧射極金屬區
B1‧‧‧第一底端
B2‧‧‧第二底端
S1‧‧‧第一表面
S2‧‧‧第二表面

Claims (5)

  1. 一種功率半導體，至少包括：一半導體基板，具有一第一表面及一第二表面；一金屬氧化物半導體區，形成於該第一表面，且定義該半導體基板之一N型漂移區，其中該金屬氧化物半導體區係包括：複數個第一溝渠區，形成於該N型漂移區之上；以及至少一第二溝渠區，形成於相鄰之二個該第一溝渠區之間且相鄰於該N型漂移區，且該第二溝渠區之寬度係為該第一溝渠區之寬度之1.5倍至2倍；一N型緩衝區，以離子佈植及雷射回火之方式植入形成於該第二表面，其中該N型緩衝區係具有一第三表面及一第四表面，其中該第三表面係與該第二表面相連接；一P型注入區，以離子佈植及雷射回火之方式植入形成於該N型緩衝區之該第四表面，其中該P型注入區更具有一第五表面及一第六表面，其中該第五表面係與該第四表面相連接，且該第六表面係相對於該第五表面；以及一集極金屬區，形成於該第六表面。
  2. 如申請專利範圍第1項所述之功率半導體，其中該金屬氧化物半導體區更包括一P型基材漂浮區，形成於該第一溝渠區及該第二溝渠區之間。
  3. 如申請專利範圍第2項所述之功率半導體，其中該金屬氧化物半導體區更包括一載子濃度增強區，形成於該P型基材漂浮區及該N 型漂移區之間，並相鄰該第一溝渠區之一第一底端或該第二溝渠區之一第二底端。
  4. 如申請專利範圍第1項所述之功率半導體，更包括一射極金屬區，其中該射極金屬區係相對該集極金屬區形成。
  5. 一種功率半導體之製造方法，至少包括步驟：(a)提供一半導體基板；(b)於該半導體基板之一第一表面形成一金屬氧化物半導體區以定義一N型漂移區，其中該金屬氧化物半導體區係包括：複數個第一溝渠區，形成於該N型漂移區之上；以及至少一第二溝渠區，形成於相鄰之二個該第一溝渠區之間且相鄰於該N型漂移區，且該第二溝渠區之寬度係為該第一溝渠區之寬度之1.5倍至2倍；(c)以離子佈植之方式於該半導體基板之一第二表面植入形成一N型緩衝區，其中該N型緩衝區係具有一第三表面及一第四表面，其中該第三表面係與該第二表面相連接；(d)以離子佈植之方式於該N型緩衝區之該第四表面植入形成一P型注入區，其中該P型注入區更具有一第五表面及一第六表面，其中該第五表面係與該第四表面相連接，且該第六表面係相對於該第五表面；(e)於該P型注入區之該第六表面進行金屬沉積，以形成一集極金屬區；(f)以雷射光束對該N型緩衝區進行雷射回火之表面處理；以及(g)以雷射光束對該P型注入區進行雷射回火之表面處理；其中，該步驟(c)之後係執行該步驟(f)，且該步驟(d)之後 係執行該步驟(g)。
TW102116015A 2013-05-06 2013-05-06 功率半導體及其製造方法 TWI553855B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102116015A TWI553855B (zh) 2013-05-06 2013-05-06 功率半導體及其製造方法
US13/974,158 US9153675B2 (en) 2013-05-06 2013-08-23 Power semiconductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102116015A TWI553855B (zh) 2013-05-06 2013-05-06 功率半導體及其製造方法

Publications (2)

Publication Number Publication Date
TW201444081A TW201444081A (zh) 2014-11-16
TWI553855B true TWI553855B (zh) 2016-10-11

Family

ID=51841002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116015A TWI553855B (zh) 2013-05-06 2013-05-06 功率半導體及其製造方法

Country Status (2)

Country Link
US (1) US9153675B2 (zh)
TW (1) TWI553855B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081784A1 (en) * 2000-12-27 2002-06-27 Motoshige Kobayashi Semiconductor device
US20070004098A1 (en) * 2005-06-20 2007-01-04 Kenichi Kazama Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
US20080164517A1 (en) * 2007-01-09 2008-07-10 Kabushiki Kaisha Toshiba Semiconductor device and method for making the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP4867140B2 (ja) * 2004-07-01 2012-02-01 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081784A1 (en) * 2000-12-27 2002-06-27 Motoshige Kobayashi Semiconductor device
US20070004098A1 (en) * 2005-06-20 2007-01-04 Kenichi Kazama Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
US20080164517A1 (en) * 2007-01-09 2008-07-10 Kabushiki Kaisha Toshiba Semiconductor device and method for making the same

Also Published As

Publication number Publication date
US9153675B2 (en) 2015-10-06
TW201444081A (zh) 2014-11-16
US20140327038A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
US10707321B2 (en) Power device with multiple field stop layers
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
JP6119593B2 (ja) 半導体装置
JP5184779B2 (ja) 半導体装置およびその製造方法
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI388011B (zh) 半導體裝置及其形成方法
JP2010135791A (ja) 半導体素子及びその製造方法
WO2017033315A1 (ja) 半導体素子
JP6139312B2 (ja) 半導体装置
US20110233607A1 (en) Semiconductor device and method for manufacturing same
JP2010267762A (ja) 半導体装置およびその製造方法
JP2015179720A (ja) 半導体装置
JP6168513B2 (ja) 半導体装置およびその製造方法
TW201618299A (zh) 功率半導體元件及其製造方法
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
CN108598159B (zh) 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
JP6771433B2 (ja) 半導体装置
JP2014209507A (ja) 半導体装置
TWI553855B (zh) 功率半導體及其製造方法
TWI527213B (zh) 功率半導體之製造方法
TW201403810A (zh) 半導體裝置
TWI514575B (zh) 具有溝渠式閘極結構的功率元件及其製作方法
JP7405230B2 (ja) スイッチング素子
JP2007088342A (ja) 半導体装置およびその製造方法