TWI514575B - 具有溝渠式閘極結構的功率元件及其製作方法 - Google Patents
具有溝渠式閘極結構的功率元件及其製作方法 Download PDFInfo
- Publication number
- TWI514575B TWI514575B TW100130120A TW100130120A TWI514575B TW I514575 B TWI514575 B TW I514575B TW 100130120 A TW100130120 A TW 100130120A TW 100130120 A TW100130120 A TW 100130120A TW I514575 B TWI514575 B TW I514575B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- region
- gate structure
- disposed
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 36
- 210000000746 body region Anatomy 0.000 claims description 33
- 239000002131 composite material Substances 0.000 claims description 28
- 238000009825 accumulation Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係關於一種具有溝渠式閘極結構的功率元件及其製作方法，特別是關於一種可增進功率元件之電流密度的結構及其製作方法。
半導體元件是目前電子產品廣泛使用的元件。隨著電子裝置對輕薄短小化以及高機能的需求以及半導體製程技術的發展，金氧半場效電晶體(MOSFET)以及結合MOSFET與雙載子電晶體(Bipolar Junction Transistor，BJT)的絕緣柵雙極電晶體(IGBT)已成為大功率元件的主流。IGBT的運作如等效電路地將雙極電晶體的基極電流以MOSFET控制。IGBT同時具有MOSFET的高速切換特性與雙極電晶體的高電壓/大電流處理能力兩個特徵。
典型的IGBT具有水平式或垂直式的結構，水平式的是IGBT指IGBT中的MOSFET為水平設計；而垂直式的IGBT是指IGBT中的MOSFET為溝渠狀深入基底中，然而現今的IGBT中的MOSFET多採取垂直式設計，其利用基底之背面作為汲極，而於半導體基底的正面製作多個電晶體之源極以及閘極，以提升元件密度。
IGBT是以MOSFET來驅動雙載子電晶體，而雙載子電晶體的基極電流是由MOSFET的源極所提供，為了要增加IGBT的操作效能，依然有必要增加基極電流的電流密度。
有鑑於此，本發明提供了一種功率元件，其可以增加絕緣柵雙極電晶體(Insulated Gate Bipolar Transistor，IGBT)的電流密度。
根據本發明之第一較佳實施例，本發明提供一種具有溝渠式閘極結構的功率元件，包含：一基底包含一第一表面和一第二表面與第一表面相對，一主體區具有一第一導電型態設置於基底中，一基極區具有一第二導電型態設置於主體區中，一陰極區具有第一導電型態設置於基極區中，一陽極區具有第二導電型態設置於基底中，並且陽極區接近第二表面，一溝渠設置於基底中並且溝渠由第一表面延伸至主體區，陰極區環繞溝渠，其中溝渠具有一類波浪形側壁，一閘極結構設置於溝渠中以及一累積區沿著類波浪形側壁設置於主體區中。
根據本發明之第二較佳實施例，本發明提供一種具有溝渠式閘極結構的功率元件的製作方法，包含：首先提供一基底包含一主體區，主體區具有一第一導電型態，其中基底具有一第一表面和一第二表面和第一表面相對，然後形成一第一溝渠於主體區中，其中第一溝渠具有一第一開口，再形成一遮罩層於第一溝渠之側壁，之後再以遮罩層作為遮罩，形成一第二溝渠具有一第二開口，第二溝渠係由第一溝渠一側壁之一底部延伸，其中第二開口較第一開口小，最後移除遮罩層。
根據本發明之第三較佳實施例，本發明提供一種具有溝渠式閘極結構的功率元件，包含：一基底包含一第一表面和一第二表面與第一表面相對，一主體區具有一第一導電型態設置於基底中，一基極區具有一第二導電型態設置於主體區中，一陰極區具有第一導電型態設置於基極區中，一陽極區具有第二導電型態設置於基底中，並且陽極區接近第二表面，一複合式溝渠設置於基底中並且複合式溝渠由第一表面延伸至主體區，陰極區環繞複合式溝渠，其中複合式溝渠包含一第一溝渠和一第二溝渠，第二溝渠係由第一溝渠之一側壁之一底部延伸，並且複合式溝渠包含一類波浪形側壁，一閘極結構設置於複合式溝渠中以及一累積區沿著類波浪形側壁設置於主體區中。
類波浪形側壁使得累積區延長，由於累積區係用來提供IGBT電子，因此延長的累積區可以提供IGBT更多的電子，更加增進IGBT的效能。
第1圖至第6圖為根據本發明之第一較佳實施例所繪示的一種具有溝渠式閘極結構的功率元件之製作方法。本發明之功率元件可以例如為一IGBT。如第1圖所示，首先提供一基底10，基底10具有一第一表面12和一第二表面14與第一表面相對，接著形成一主體區16於基底10中，主體區16為第一導電型態，第一導電型態較佳為N型，但不限於此，根據不同的產品需求，第一導電型態也可以為P型。主體區16可以分為一緩衝區18和一漂移區20，漂移區20係位在緩衝區18上方，緩衝區18和漂移區20可以利用離子植入法形成，舉例而言，可以將N型摻質由第一表面12植入基底10來形成緩衝區18和漂移區20，漂移區20中的N型摻質濃度較佳低於緩衝區18中的N型摻質濃度。然後，形成一第一溝渠22於漂移區20內，第一溝渠22係由第一表面12延伸至第二表面14。
如第2圖所示，形成一遮罩層24例如一氧化矽層於第一溝渠22的內側側壁上，補充說明的是：構成溝渠輪廓之基底表面，在本文中皆定義為溝渠之側壁，因此第一溝渠22的底部也是側壁的一部分，在後文，第一溝渠22的底部稱為側壁之底部。如第3圖所示，以遮罩層24為遮罩形成一第二溝渠26於基底10中並且位於第一溝渠22的下方，詳細來說第二溝渠26係由第一溝渠22的側壁之底部向基底10的第二表面14延伸。如第4圖所示，移除遮罩層24，此時第一溝渠22和第二溝渠26形成一複合式溝渠28，複合式溝渠28具有一類波浪形側壁30，相同地，波浪形側壁30係指構成複合式溝渠28的輪廓之基底10表面，波浪形側壁30包含至少二個弧形表面301、302，弧形表面301、302的曲率可以相同或是相異，第二溝渠26的開口O2
係較第一溝渠22的開口O1
小。
第2圖和第3圖中的步驟可以重覆多次直到在第一溝渠22下方形成足夠數目的溝渠，舉例而言，如第5圖所示，一變化形的複合式溝渠128具有一第三溝渠33由第二溝渠26的側壁之底部延伸，並且第一溝渠22、第二溝渠26和第三溝渠33共同形成一變化形的類波浪形側壁130。
如第6圖所示，形成一閘極結構32包含一閘極34和一閘極介電層36於複合式溝渠28中，之後形成一基極區38於主體區16的上部中，並且基極區38與第一表面12相鄰，基極區38具有第二導電型態，第二導電型態較佳為P型，但不限於此，第二導電型態亦可以為N型。然後再形成一陰極區40於基極區38內並且環繞複合式溝渠28，陰極區40為第一導電型態。之後形成一歐姆接觸區42於基極區38中並且環繞陰極區40，其中歐姆接觸區42具有第二導電型態。
然後形成一陽極區44於基底10中並且鄰近第二表面14，接著形成一陰極接觸墊46於歐姆接觸區42和陰極區40上，至此，本發明之具有溝渠式閘極結構的功率元件100業已完成。
根據本發明之第二較佳實施例，本發明提供一種具有溝渠式閘極結構的功率元件，本發明之具有溝渠式閘極結構的功率元件包含一基底10包含一第一表面12和與第一表面12相對的一第二表面14，一主體區16具有一第一導電型態設置於基底10中，主體區16可以分為一漂移區20和一漂移區20位在緩衝區18之上方，緩衝區18和漂移區20皆具有第一導電型態，一基極區38具有一第二導電型態設置於主體區16之上部，一陰極區40具有第一導電型態設置於基極區38中，一歐姆接觸區42設置於基極區38中並且環繞陰極40。
一複合式溝渠28設置於基底10中並且複合式溝渠28由第一表面12延伸至主體區16，並且陰極區40環繞複合式溝渠28，其中複合式溝渠28包含一類波浪形側壁30，複合式溝渠28進一步包含一垂直側壁31接觸基極區38和陰極區40，一陽極區44具有第二導電型態設置於基底10中並且與第二表面14相鄰，一閘極結構32設置於複合式溝渠28中，其中閘極結構32包含一閘極34和一閘極介電層36，一陰極接觸墊46設置於歐姆接觸區42和陰極區40上。上述之第一導電形態較佳為N型，而第二導電型態較佳為P型，但不限於此，根據不同的實施例，第一導電形態亦可以為P型，第二導電型態可以為N型。
當一電壓差加於閘極34、陰極區40和陽極區44時，一累積區48沿著類波浪形側壁30形成於主體區38中，累積區48可以提供基極電流給IGBT的雙極電晶體，提升IGBT的工作效能。
請參閱第4圖，第4圖更清楚的顯示類波浪形側壁30的結構，值得注意的是：類波浪形側壁30包含至少二個弧形表面301、302，弧形表面301、302的曲率可以相同或是相異。
請參閱第5圖，第5圖繪示了一變化形的類波浪形側壁130，變化形的類波浪形側壁130包含多於二個弧形表面，各個弧形表面皆具有各自的曲率。請參閱第7圖，一複合式溝渠228可以只有一個弧形表面，如第7圖中的複合式溝渠228具有一垂直側壁231和一球形底部233。
相較於傳統的溝渠式閘極結構，本發明之功率元件具有一類波浪形側壁，造成閘極結構的表面積增加，所以沿著類波浪形側壁的累積區，也因此延長，因而造成由累積區供應的基極電流量上升，進而提升IGBT的效能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．基底
12．．．第一表面
14．．．第二表面
16．．．主體區
18．．．緩衝區
20．．．漂移區
22．．．第一溝渠
24．．．遮罩層
26．．．第二溝渠
28、128、228．．．複合式溝渠
30．．．類波浪形側壁
31．．．垂直側壁
32．．．閘極結構
33．．．第三溝渠
34．．．閘極
36．．．閘極介電層
38．．．基極區
40．．．陰極區
42．．．歐姆接觸區
44．．．陽極區
46．．．陰極接觸墊
48．．．累積區
100．．．具有溝渠式閘極結構的功率元件
231．．．垂直側壁
233．．．球形底部
301、302．．．弧形表面
第1圖至第6圖為根據本發明之第一較佳實施例所繪示的一種具有溝渠式閘極結構的功率元件之製作方法。
第7圖繪示的是一具有溝渠式閘極結構的功率元件的變化型。
10．．．基底
12．．．第一表面
14．．．第二表面
16．．．主體區
18．．．緩衝區
20．．．漂移區
28．．．複合式溝渠
30．．．類波浪形側壁
31．．．垂直側壁
32．．．閘極結構
34．．．閘極
36．．．閘極介電層
38．．．基極區
40．．．陰極區
42．．．歐姆接觸區
44．．．陽極區
46．．．陰極接觸墊
48．．．累積區
100．．．具有溝渠式閘極結構的功率元件
Claims (14)
- 一種具有溝渠式閘極結構的功率元件，包含：一基底包含一第一表面和一第二表面與該第一表面相對；一主體區具有一第一導電型態設置於該基底中；一基極區具有一第二導電型態設置於該主體區中；一陰極區具有該第一導電型態設置於該基極區中；一陽極區具有該第二導電型態設置於該基底中，並且該陽極區接近該第二表面；一溝渠設置於該基底中並且該溝渠由該第一表面延伸至該主體區，該陰極區環繞該溝渠，其中該溝渠具有一類波浪形側壁；一閘極結構設置於該溝渠中；以及一累積區沿著該類波浪形側壁設置於該主體區中。
- 如申請專利範圍第1項所述之具有溝渠式閘極結構的功率元件，其中該主體區另包含：一漂移區具有該第一導電型態；以及一緩衝區具有該第一導電型態並且設置於該漂移區下方。
- 如申請專利範圍第2項所述之具有溝渠式閘極結構的功率元件，其中該類波浪形側壁係設置於該漂移區中。
- 如申請專利範圍第1項所述之具有溝渠式閘極結構的功率元件，其中該溝渠另包含一垂直側壁接觸該基極區和該陰極區。
- 如申請專利範圍第1項所述之具有溝渠式閘極結構的功率元件，其中該類波浪形側壁包含一第一曲率。
- 如申請專利範圍第5項所述之具有溝渠式閘極結構的功率元件，其中該類波浪形側壁包含一第二曲率。
- 如申請專利範圍第6項所述之具有溝渠式閘極結構的功率元件，其中該第一曲率和第二曲率不同。
- 如申請專利範圍第1項所述之具有溝渠式閘極結構的功率元件，其中該類波浪形側壁包含至少二種曲率。
- 如申請專利範圍第1項所述之具有溝渠式閘極結構的功率元件，另包含一歐姆接觸區設置於該基極區中並且環繞該陰極，其中該歐姆接觸區具有該第二導電型態。
- 一種具有溝渠式閘極結構的功率元件的製作方法，包含：提供一基底包含一主體區，該主體區具有一第一導電型態，其中該基底具有一第一表面和一第二表面和該第一表面相對；形成一第一溝渠於該主體區中，其中該第一溝渠具有一第一開口；形成一遮罩層於該第一溝渠之側壁；以該遮罩層作為遮罩，形成一第二溝渠具有一第二開口，該第二溝渠係由該第一溝渠一側壁之一底部延伸，其中該第二開口較該第一開口小；以及移除該遮罩層。
- 如申請專利範圍第10項所述之具有溝渠式閘極結構的功率元件的製作方法，其中該第一溝渠和該第二溝渠組成一複合式溝渠，該複合式溝渠具有一類波浪形側壁。
- 如申請專利範圍第11項所述之具有溝渠式閘極結構的功率元件的製作方法，另包含：移除該遮罩層之後，形成一閘極結構於該複合式溝渠中；形成一基極區於該主體區之上部，其中該基極區具有一第二導電型態；以及形成一陰極區於該基極區，該陰極區具有該第一導電型態。
- 如申請專利範圍第12項所述之具有溝渠式閘極結構的功率元件的製作方法，另包含：形成該陰極區之後，形成一歐姆接觸區於該基極區中，並且該歐姆接觸區與該陰極區相鄰。
- 一種具有溝渠式閘極結構的功率元件，包含：一基底包含一第一表面和一第二表面與該第一表面相對；一主體區具有一第一導電型態設置於該基底中；一基極區具有一第二導電型態設置於該主體區中；一陰極區具有該第一導電型態設置於該基極區中；一陽極區具有該第二導電型態設置於該基底中，並且該陽極區接近該第二表面；一複合式溝渠設置於該基底中並且該複合式溝渠由該第一表面延伸至該主體區，該陰極區環繞該複合式溝渠，其中該複合式溝渠包含一第一溝渠和一第二溝渠，該第二溝渠係由該第一溝渠之一側壁之一底部延伸，並且該複合式溝渠包含一類波浪形側壁；一閘極結構設置於該複合式溝渠中；以及一累積區沿著該類波浪形側壁設置於該主體區中。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/081,500 US8415729B2 (en) | 2011-04-07 | 2011-04-07 | Power device with trenched gate structure and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201242019A TW201242019A (en) | 2012-10-16 |
| TWI514575B true TWI514575B (zh) | 2015-12-21 |
Family
ID=46965415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100130120A TWI514575B (zh) | 2011-04-07 | 2011-08-23 | 具有溝渠式閘極結構的功率元件及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8415729B2 (zh) |
| CN (1) | CN102738226A (zh) |
| TW (1) | TWI514575B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698274B (zh) * | 2017-10-23 | 2021-05-25 | 联华电子股份有限公司 | 电容的制作方法 |
| CN111370475A (zh) * | 2018-12-25 | 2020-07-03 | 广东美的白色家电技术创新中心有限公司 | 沟槽栅igbt及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410959B2 (en) * | 1997-08-28 | 2002-06-25 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US20030030089A1 (en) * | 2001-08-13 | 2003-02-13 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating a semiconductor device with a trench isolation structure and semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736976B2 (en) * | 2001-10-04 | 2010-06-15 | Vishay General Semiconductor Llc | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands |
| JP3954541B2 (ja) * | 2003-08-05 | 2007-08-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7183610B2 (en) * | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
| CN100468768C (zh) * | 2006-04-10 | 2009-03-11 | 茂德科技股份有限公司 | 嵌壁式栅极结构及其制备方法 |
| JP5200373B2 (ja) * | 2006-12-15 | 2013-06-05 | トヨタ自動車株式会社 | 半導体装置 |
| US8847400B2 (en) * | 2010-09-15 | 2014-09-30 | Ps4 Luxco S.A.R.L. | Semiconductor device, method for manufacturing the same, and data processing device |
-
2011
- 2011-04-07 US US13/081,500 patent/US8415729B2/en active Active
- 2011-08-23 TW TW100130120A patent/TWI514575B/zh active
- 2011-09-09 CN CN2011102668235A patent/CN102738226A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410959B2 (en) * | 1997-08-28 | 2002-06-25 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US20030030089A1 (en) * | 2001-08-13 | 2003-02-13 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating a semiconductor device with a trench isolation structure and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102738226A (zh) | 2012-10-17 |
| US8415729B2 (en) | 2013-04-09 |
| US20120256230A1 (en) | 2012-10-11 |
| TW201242019A (en) | 2012-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US10453931B2 (en) | Semiconductor device having termination trench | |
| KR101388706B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| JP2013258327A (ja) | 半導体装置及びその製造方法 | |
| TW201403825A (zh) | 積體電路裝置及其製造方法 | |
| JP2013152981A (ja) | 半導体装置及びその製造方法 | |
| US20150372075A1 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| TWI496293B (zh) | 半導體功率元件及用於製備半導體功率元件之方法 | |
| US8901572B2 (en) | Semiconductor device and method for fabricating the same | |
| US9018703B2 (en) | Hybrid high voltage device and manufacturing method thereof | |
| TWI514575B (zh) | 具有溝渠式閘極結構的功率元件及其製作方法 | |
| JP2008060152A (ja) | 半導体装置及びその製造方法 | |
| TW201601310A (zh) | 半導體裝置 | |
| US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
| US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
| US8569134B2 (en) | Method to fabricate a closed cell trench power MOSFET structure | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| TWI429073B (zh) | 半導體結構及其形成方法 | |
| US20140001551A1 (en) | Lateral Double Diffused Metal Oxide Semiconductor Device and Manufacturing Method Thereof | |
| JP7405230B2 (ja) | スイッチング素子 | |
| JP7230477B2 (ja) | トレンチゲート型のスイッチング素子の製造方法 | |
| JP2010186893A (ja) | 半導体装置 |