TW201618170A - 用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統 - Google Patents

用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統 Download PDF

Info

Publication number
TW201618170A
TW201618170A TW104129557A TW104129557A TW201618170A TW 201618170 A TW201618170 A TW 201618170A TW 104129557 A TW104129557 A TW 104129557A TW 104129557 A TW104129557 A TW 104129557A TW 201618170 A TW201618170 A TW 201618170A
Authority
TW
Taiwan
Prior art keywords
wafer
carrier substrate
encapsulating material
semiconductor
encapsulating
Prior art date
Application number
TW104129557A
Other languages
English (en)
Other versions
TWI591700B (zh
Inventor
衛 周
愛斌 俞
朝輝 馬
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201618170A publication Critical patent/TW201618170A/zh
Application granted granted Critical
Publication of TWI591700B publication Critical patent/TWI591700B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

舉例而言，處理半導體晶圓之方法可涉及將以下項目囊封於一囊封材料中：半導體材料之一晶圓之一活性表面及各側表面；定位於該晶圓之該活性表面上之複數個半導體裝置；定位於該晶圓之一背側表面上之一黏合材料之一經曝露側表面；及藉由該黏合材料緊固至該晶圓之一載體基板之一側表面之至少一部分。可藉由移除該囊封材料之至少一部分而曝露該黏合材料之該側表面之至少一部分。可使該載體基板自該晶圓卸離。亦揭示處理系統及製造中半導體晶圓。

Description

用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統 優先權主張
本申請案主張2014年9月15日申請之標題為「Methods of Protecting Peripheries of In-Process Semiconductor Wafers and Related In-Process Wafers and Systems」之美國專利申請案第14/485,973號之申請日期之權利。
本發明大體上係關於半導體晶圓及保護半導體晶圓之方法。更特定言之，所揭示實施例係關於在處理期間保護半導體晶圓之周邊之方法且係關於相關之製造中晶圓。
製造中半導體晶圓之活性表面及包括定位於該等活性表面上之半導體晶粒之堆疊之半導體裝置可至少部分囊封於囊封材料中。舉例而言，囊封材料可被施配遍及藉由一載體支撐之一薄化半導體晶圓之活性表面之一部分以覆蓋且保護定位於活性表面上之半導體裝置。更特定言之，具有小於晶圓之一外徑之一內徑之一模具主體可用於圍繞晶圓之一周邊接觸晶圓之一主要表面(諸如活性表面)。呈一所謂模製化合物之形式之囊封材料可流動至模具中，遍及活性表面，且遍及且 围绕各半導體裝置。囊封材料可經固化，且模具可自與晶圓之周邊之接觸予以移除。模具主體與晶圓表面之接觸藉由防止模具化合物到達晶圓之邊緣而防止污染。
然而，在晶圓自載體脫離接合之後，上述方法導致晶圓邊緣的曝露(其易受邊緣碎裂及破裂)，引起處置問題。
100‧‧‧晶圓
102‧‧‧活性表面
104‧‧‧背側表面
106‧‧‧側表面
108‧‧‧半導體裝置
110‧‧‧積體電路
112‧‧‧道
114‧‧‧半導體晶粒
116‧‧‧載體基板
118‧‧‧上表面
120‧‧‧黏合材料
122‧‧‧模具
124‧‧‧上模具部件
126‧‧‧下模具部件
128‧‧‧凹部
130‧‧‧釋放材料
132‧‧‧囊封材料
134‧‧‧側表面
136‧‧‧側表面
138‧‧‧側表面
140‧‧‧模具
146‧‧‧凹部
148‧‧‧上模具部件
D‧‧‧直徑/深度
ID‧‧‧內徑
OD‧‧‧外徑
TA‧‧‧厚度
TW‧‧‧厚度
W1‧‧‧寬度
W2‧‧‧寬度
雖然本發明以特別指出且清楚主張特定實施例之申請專利範圍結束，但在結合隨附圖式閱讀時可從以下描述更容易地確定本發明之範疇內之實施例之各種特徵及優勢，其中：圖1係半導體材料之一晶圓之一橫截面視圖；圖2係在一囊封模具中之圖1之晶圓之一橫截面視圖；圖3係具有囊封材料之圖2之晶圓之一橫截面視圖；圖4係移除囊封材料之一部分之後的圖3之晶圓之一橫截面視圖；圖5係使一載體基板自晶圓卸離之後的圖4之晶圓之一橫截面視圖；及圖6係在一囊封模具之另一實施例中之圖1之晶圓之一橫截面視圖。
在本發明中呈現之圖解並不意在作為任何特定半導體裝置、半導體材料之晶圓、保護一晶圓之一方法中之行動或其等之組件之實際視圖，而僅係經採用以描述闡釋性實施例之理想化表示。因此，圖式未必按比例繪製。
所揭示實施例大體上係關於保護半導體晶圓之周邊之方法及相關之系統及設備。更特定言之，揭示保護半導體材料之晶圓之周邊之方法之實施例，其等可涉及將晶圓之活性表面及活性表面上之半導體 裝置更完全地囊封於囊封材料中，使得囊封材料保護半導體晶圓之周邊。
如上文提及，當用於囊封之模具主體接觸一主要表面(諸如一晶圓之周邊處之活性表面)時，周邊可能不被囊封於囊封材料中，此係因為該周邊被模具覆蓋。晶圓之未經囊封周邊可接著易受損壞。舉例而言，晶圓可係薄的(約40μm至約60μm厚度的量級)且為脆性半導體材料(通常為矽)。由於晶圓在其已自載體基板卸離之後，需要額外處理、運輸及其他處置，故晶圓之周邊可破裂、碎裂或另外變得受損。隨著裂痕自周邊徑向向內傳播，對周邊之損壞甚至可能影響晶圓之其他區域。因此，晶圓之活性表面上之半導體裝置可變得受損，從而降低良率。
另外，強制模具抵靠晶圓之周邊可將不必要應力引入至晶圓中。舉例而言，模具可使用100kN或更大(例如，200kN或更大)之一力在晶圓之周邊處抵壓活性表面。晶圓內之應力可超過2MPa、4MPa或甚至9MPa，此可引入裂痕，該等裂痕隨後可能傳播而損壞晶圓。
參考圖1，展示半導體材料之一晶圓100之一橫截面視圖。晶圓100可為(例如)半導體材料之一薄片，且可包含晶圓100之一側上之一活性表面102及晶圓100之另一對立側上之一背側表面104。一側表面106或諸側表面可在晶圓100之一周邊處在活性表面102與背側表面104之間延伸且與其等交叉。更特定言之，晶圓100可為(例如)矽材料之一薄、至少實質上圓形盤。晶圓100之一厚度TW可為(例如)約500微米或更小。更特定言之，晶圓100之厚度TW可為(例如)約100微米或更小。作為一特定非限制性實例，晶圓100之厚度TW可為約50微米或更小(例如，約40微米)。在其中晶圓100係圓形之實施例中，晶圓100之一外徑OD可為(例如)約100mm或更大。更特定言之，晶圓100之外徑 OD可為(例如)約200mm或更大。作為一特定非限制性實例，晶圓100之外徑OD可為約300mm或更大。
至少一個半導體裝置108可定位於晶圓100之活性表面102上。舉例而言，晶圓100可包含分佈於晶圓100之活性表面102上之複數個半導體裝置108。至少一個半導體裝置108可包含(例如)嵌入晶圓100之活性表面102內之積體電路110。更特定言之，各半導體裝置108可包含(例如)限制於晶圓100之活性表面102上之一預定區域內之積體電路110。可在活性表面102上之半導體裝置108之間界定道112。至少一個半導體裝置108可包含(例如)定位於活性表面102上之至少一個半導體晶粒114。更特定言之，各半導體裝置108可包含定位於活性表面102上方之半導體晶粒114之一堆疊。半導體晶粒114可電連接至彼此且電連接至晶圓100之一未經單一化半導體晶粒114之積體電路110，且可實體地緊固至晶圓100。
晶圓100可緊固至一載體基板116以加固晶圓100。載體基板116可為(例如)經組態以支撐且保護晶圓100之材料(例如，半導體材料或玻璃材料)之一剛性片。在一些實施例中，載體基板116可大於晶圓100。舉例而言，載體基板116之一上表面118之一表面積可大於晶圓100之活性表面102之一表面積。更特定言之，在其中載體基板116及晶圓100之各者之一橫截面係圓形之實施例中，載體基板116之一直徑D可大於晶圓100之外徑OD。作為一特定非限制性實例，載體基板116之直徑D可比晶圓100之外徑OD大介於約1mm與約50mm之間(例如，約5mm)。在其他實施例中，載體基板116之直徑D可至少實質上等於晶圓100之外徑OD。
一黏合材料120可定位於晶圓100與載體基板116之間。更特定言之，黏合材料120可接觸晶圓100之背側表面104及載體基板116之上表面118以將晶圓100緊固至載體基板116。作為一特定非限制性實例， 黏合材料120可為來自密蘇里州羅拉市之Brewer Science,Inc.之WaferBOND® HT-10.10或BrewerBOND® 220；來自猶他州墨里市之3M之LC3200、LC5300或LC5320；來自日本東京之Shin-Etsu Chemical Co.之三層臨時接合材料；或來自俄勒岡州希爾斯波洛市之TOK之A4004或A4007。黏合材料120之一厚度TA可(例如)介於約20微米與約200微米之間。更特定言之，黏合材料120之厚度TA可(例如)介於約40微米與約100微米之間。作為一特定非限制性實例，黏合材料120之厚度TA可介於約50微米與約80微米之間(例如，約65微米)。
圖2係安置於一囊封模具122中之圖1之晶圓100之一橫截面視圖。更特定言之，晶圓100、晶圓100之活性表面102上之半導體裝置108及黏合材料120之至少一部分可定位於模具122中。作為一特定非限制性實例，晶圓100、半導體裝置108、黏合材料120及載體基板116之至少一部分(例如，整個載體基板116)可定位於模具122內。
模具122可包含(例如)一上模具部件124及一下模具部件126。上模具部件124可界定上模具部件124內之一凹部128(例如，一凹面(concavity))，該凹部128經定大小以接納晶圓100、晶圓100之活性表面102上之半導體裝置108及黏合材料120之在凹部128內的至少一部分。更特定言之，上模具部件124可界定一凹部128，該凹部128經定大小及定形狀以接納晶圓100、半導體裝置108、黏合材料120，且載體基板116之至少一部分(例如，整個載體基板116)可定位於模具122中。
藉由上模具部件124界定之凹部128之一內徑ID可大於晶圓100之外徑OD。舉例而言，凹部128之內徑ID可比晶圓100之外徑OD大介於約0.001%與約10%之間。更特定言之，凹部128之內徑ID可(例如)比晶圓100之外徑OD大介於約0.002%與約5%之間。作為一特定非限制性實例，凹部128之內徑ID可比晶圓100之外徑OD大介於約0.003%與 約1%之間(例如，約0.05%)。凹部128之內徑ID可為(例如)比晶圓100之外徑OD大約30mm或更少。更特定言之，凹部128之內徑ID可為(例如)比晶圓100之外徑OD大約10mm或更少。作為一特定非限制性實例，凹部128之內徑ID可比晶圓100之外徑OD大約5mm或更少(例如，約1mm)。
藉由上模具部件124界定之凹部128之內徑ID可大於載體基板116之直徑D。舉例而言，凹部128之內徑ID可比載體基板116之直徑D大介於約0.001%與約9%之間。更特定言之，凹部128之內徑ID可(例如)比載體基板116之直徑D大介於約0.002%與約4%之間。作為一特定非限制性實例，凹部128之內徑ID可比載體基板116之直徑D大介於約0.003%與約0.09%之間(例如，約0.09%)。凹部128之內徑ID可為(例如)比載體基板116之直徑D大約10mm或更少。更特定言之，凹部128之內徑ID可為(例如)比載體基板116之直徑D大約5mm或更少。作為一特定非限制性實例，凹部128之內徑ID可為比載體基板116之直徑D大約2.5mm或更少(例如，約1mm)。
在將半導體裝置108圍封於凹部128內時，上模具部件124可不接觸晶圓100，其與使用一習知模具主體相比，可消除晶圓100上之應力施加。更特定言之，在將半導體裝置108圍封於凹部128內時，上模具部件124可不在晶圓100之一周邊處接觸晶圓100之活性表面102。在一些實施例中，上模具部件124可不接觸晶圓100、黏合材料120或載體基板116。舉例而言，上模具部件124可接觸下模具部件126以將晶圓100、黏合材料120及載體基板116圍封於凹部128內。更特定言之，載體基板116可支撐於下模具部件126上，且上模具部件124可接觸且壓抵下模具部件126以將晶圓100、黏合材料120及載體基板116圍封於凹部128內。
上模具部件124及下模具部件126之面向凹部128之表面可加襯有 一釋放材料130。舉例而言，釋放材料130可塗佈上模具部件124之界定凹部128之表面及下模具部件126之可支撐載體基板116之表面。釋放材料130可實現後續自模具122的更容易釋放。釋放材料130可為(例如)來自賓夕法尼亞州艾克斯頓市之AGC之ETFE膜50MW 390NT或ETFE膜50HK 390NT。在一些實施例中，上模具部件124上之釋放材料130可不同於下模具部件126上之釋放材料130。在其他實施例中，上模具部件124上之釋放材料130可相同於下模具部件126上之釋放材料130。
圖3係具有囊封材料132之圖2之晶圓100之一橫截面視圖。舉例而言，囊封材料132可定位於模具122中遍及晶圓100之經曝露表面、晶圓100之活性表面102上之半導體裝置108之經曝露表面及黏合材料120之經曝露表面。更特定言之，呈一可流動狀態之囊封材料132可圍繞晶圓100之活性表面102及各側表面106、至少部分包圍半導體裝置108、圍繞黏合材料120之各側表面134及至少部分沿著載體基板116之各側表面136施配至模具122中。作為一特定非限制性實例，流體囊封材料132可在真空下流動至模具122之凹部128中以接觸及覆蓋晶圓100之活性表面102及各側表面106，包圍半導體裝置108之經曝露側表面及(任選地)頂表面，接觸及覆蓋黏合材料120之各側表面134且接觸及覆蓋載體基板116之各側表面136。隨後可使囊封材料132固化至一至少實質上固態。
接近晶圓100之一周邊的囊封材料132之一寬度W1可(例如)介於晶圓100之外徑OD之約0.001%與約10%之間。更特定言之，接近晶圓100之周邊的囊封材料132之寬度W1可(例如)介於晶圓100之外徑OD之約0.002%與約5%之間。作為一特定非限制性實例，接近晶圓100之周邊的囊封材料132之寬度W1可介於晶圓100之外徑OD之約0.003%與約1%之間(例如，約0.05%)。接近晶圓100之周邊的囊封材料132之寬度 W1可為(例如)約30mm或更小。更特定言之，接近晶圓100之周邊的囊封材料132之寬度W1可為(例如)約10mm或更小。作為一特定非限制性實例，接近晶圓100之周邊的囊封材料132之寬度W1可為約5mm或更小(例如，約1mm)。
接近載體基板116之一周邊的囊封材料132之寬度W2可(例如)介於載體基板116之直徑D之約0.001%與約9%之間。更特定言之，接近載體基板116之周邊的囊封材料132之寬度W2可(例如)介於載體基板116之直徑D之約0.002%與約4%之間。作為一特定非限制性實例，接近載體基板116之周邊的囊封材料132之寬度W2可介於載體基板116之直徑D之約0.003%與約0.09%之間(例如，約0.09%)。接近載體基板116之周邊的囊封材料132之寬度W2可為(例如)約10mm或更小。更特定言之，接近載體基板116之周邊的囊封材料132之寬度W2可為(例如)約5mm或更小。作為一特定非限制性實例，接近載體基板116之周邊的囊封材料132之寬度W2可為約2.5mm或更小(例如，約1mm)。
圖4係移除囊封材料132之一部分之後的圖3之晶圓100之一橫截面視圖。舉例而言，可自囊封模具122內移除晶圓100、半導體裝置108、黏合材料120、載體基板116及囊封材料132，且可移除覆蓋黏合材料120之一周邊的囊封材料132之一部分，以在周邊處曝露黏合材料120之至少一部分。更特定言之，可移除覆蓋晶圓100之一周邊及黏合材料120之一周邊的囊封材料132之一部分，以在周邊處曝露晶圓100之各側表面106及黏合材料120之一部分。作為一特定非限制性實例，一晶圓修整裝置(例如，一鋸刀)可用於自囊封材料132之一周邊開始且朝向晶圓100及黏合材料120徑向向內行進來移除覆蓋晶圓100之一周邊及黏合材料120之一周邊的囊封材料132之一部分，以曝露晶圓100之各側表面106及黏合材料120之側表面134之一部分。曝露黏合材料120之至少一部分可促進晶圓100後續自載體基板116之卸離。
囊封材料132之至少一個側表面138可與晶圓100之至少一個對應側表面106至少實質上齊平。舉例而言，囊封材料132之各側表面138可與晶圓100之一對應側表面106至少實質上齊平。更特定言之，藉由囊封材料132界定之一單一環形側表面138(其可展現一圓形橫截面形狀)可與晶圓100之一對應環形側表面106(其可類似地展現一圓形橫截面形狀)至少實質上齊平。換言之，藉由囊封材料132界定之側表面138及藉由晶圓100界定之側表面106可協作地界定一連續不間斷側表面。更特定言之，可能不存在藉由晶圓100之周邊界定之凸緣，該周邊可能未橫向突出超過囊封材料132之側表面138。
當僅黏合材料120之一邊緣之一部分曝露時，黏合材料120可經曝露至(例如)介於黏合材料120之厚度TA之約1%與約80%之間的一深度D。更特定言之，黏合材料120可經曝露至(例如)介於黏合材料120之厚度TA之約25%與約65%之間的一深度D。作為一特定非限制性實例，黏合材料120可經曝露至(例如)介於黏合材料120之厚度TA之約40%與約60%之間(例如，約50%)的一深度D。黏合材料120可經曝露至(例如)介於如自晶圓100之背側表面104量測之約0.2微米與約160微米之間的一深度D。更特定言之，黏合材料120可經曝露至(例如)介於約20微米與約80微米之間的一深度D。作為一特定非限制性實例，黏合材料120可經曝露至(例如)介於約40微米與約60微米之間(例如，約50微米)的一深度D。
在一些實施例中，黏合材料120之一部分可經移除以曝露黏合材料120之一下層部分。舉例而言，隨著移除裝置徑向向內移動且遇到黏合材料120之側表面134，移除裝置可開始移除周邊處之一些黏合材料120且界定一新的側表面134。更特定言之，移除裝置可在黏合材料120之周邊處在黏合材料120中留下一凸緣(例如，一凹口)。
在一些實施例中，可在曝露黏合材料120時移除晶圓100之半導 體材料之一部分。舉例而言，隨著移除裝置徑向向內移動且遇到晶圓100之側表面106，移除裝置可開始移除晶圓100之周邊處之一些半導體材料且界定一新的側表面106。更特定言之，隨著移除裝置曝露黏合材料120且使囊封材料132與晶圓100之側表面106至少實質上齊平，移除裝置可減小晶圓100之外徑OD。晶圓100之外徑OD可減小(例如)達介於約0.01%與約10%之間。更特定言之，晶圓100之外徑OD可減小(例如)達介於約0.05%與約5%之間。作為一特定非限制性實例，晶圓100之外徑OD可減小達介於約0.1%與約2.5%之間(例如，約1%)。晶圓100之外徑OD可減小(例如)達約20mm或更少。更特定言之，晶圓100之外徑OD可減小(例如)達約10mm或更少。作為一特定非限制性實例，晶圓100之外徑OD可減小達介於約5mm或更少之間(例如，約4mm)。
在一些實施例中，囊封材料132可保持於載體基板116之側表面136之至少一部分上。舉例而言，囊封材料132可自周邊向內移除僅至黏合材料120之厚度TA內之一位置，從而使低於該位置的囊封材料132保留在原位。更特定言之，囊封材料132、晶圓100之任何半導體材料及任何黏合材料120可自周邊向內移除至黏合材料120之厚度TA內之一位置，從而使囊封材料132保留在載體基板116之上表面118及側表面136上。在一些實施例中，可接著在晶圓100脫離接合之後自載體基板116移除囊封材料132，且載體基板116可結合另一晶圓再使用。
圖5係將載體基板116自晶圓100脫離接合之後的圖4之晶圓100之一橫截面視圖。更特定言之，可自黏合材料120及載體基板116移除晶圓100、晶圓100之活性表面102上之半導體裝置108及覆蓋晶圓100之活性表面102之囊封材料132。舉例而言，黏合材料120可經加熱以減弱其至晶圓100之附接。可接著藉由使晶圓100及載體基板116之一者或兩者相對於彼此橫向滑動直至其等不再緊固至彼此而使晶圓100及 載體基板116自彼此卸離。
換言之，處理半導體晶圓之方法可涉及(例如)將以下項目囊封於一囊封材料中：半導體材料之一晶圓之一活性表面及各側表面；定位於晶圓之活性表面上之複數個半導體裝置；定位於晶圓之一背側表面上之一黏合材料之一經曝露側表面；及藉由黏合材料緊固至晶圓之一載體基板之一側表面之至少一部分。可藉由移除囊封材料之至少一部分而曝露黏合材料之側表面之至少一部分。可使載體基板自晶圓卸離。在一些實施例中，晶圓、複數個半導體裝置、黏合材料及載體基板之至少一部分可定位於一模具凹部內，該模具凹部展現比載體基板之一直徑大之一內徑。
藉由此等方法產生之製造中半導體晶圓可包含(例如)半導體材料之一晶圓及定位於晶圓之一活性表面上之複數個半導體裝置。一囊封材料可定位於晶圓之活性表面上且可至少包圍複數個半導體裝置之各半導體裝置之側表面。囊封材料之一側表面可與晶圓之一側表面至少實質上齊平。
用於處理半導體晶圓之系統可包含(例如)半導體材料之一晶圓及定位於晶圓之一活性表面上之複數個半導體裝置。一模具部件可包含延伸至模具部件中之一凹部，該凹部經定大小及定形狀以將晶圓至少部分接納至凹部中。模具部件之界定凹部之一內徑可大於晶圓之一外徑。在一些實施例中，可藉由定位於晶圓與載體基板之間的一黏合材料而在晶圓之與活性表面對立之一側上將一載體基板緊固至晶圓，且模具部件之界定凹部之內徑可大於載體基板之一直徑。
圖6係在一囊封模具140之另一實施例中之圖1之晶圓100之一橫截面視圖。藉由一上模具部件148界定之一凹部146之一內徑ID可比圖3之上模具部件124更接近於晶圓100之外徑OD，同時仍保持大於晶圓100之外徑OD。另外，載體基板116之直徑D可至少實質上等於晶圓 100之外徑OD。舉例而言，凹部146之內徑ID可大於載體基板116之直徑D且可比晶圓100之外徑OD大介於約0.0001%與約1%之間。更特定言之，凹部146之內徑ID可(例如)比晶圓100之外徑OD大介於約0.0002%與約0.5%之間。作為一特定非限制性實例，凹部146之內徑ID可比晶圓100之外徑OD大介於約0.0003%與約0.1%之間(例如，約0.005%)。凹部146之內徑ID可為(例如)比晶圓100之外徑OD大約300微米或更少。更特定言之，凹部146之內徑ID可為(例如)比晶圓100之外徑OD大約100微米或更少。作為一特定非限制性實例，凹部146之內徑ID可為比晶圓100之外徑OD大約50微米或更少(例如，約10微米)。
囊封材料132可定位於模具140中遍及晶圓100之經曝露表面及活性表面102上之半導體裝置108之經曝露表面。更特定言之，呈一可流動狀態之囊封材料132可在活性表面102上被施配至模具140中以包圍半導體裝置108、晶圓100之各側表面106、黏合材料120之各側表面134且保持不與囊封材料132接觸之載體基板116。作為一特定非限制性實例，囊封材料132可在真空下流動至模具140之凹部146中以接觸及覆蓋晶圓100之活性表面102且包圍半導體裝置108之經曝露側表面及(視情況)頂表面、晶圓100之各側表面106、黏合材料120之各側表面134且保持不與囊封材料132接觸之載體基板116。隨後可使囊封材料132固化至一至少實質上固態。
囊封材料132可保持與晶圓100之至少一個側表面106至少實質上齊平。舉例而言，囊封材料132之各側表面138可與晶圓100之一對應側表面106至少實質上齊平。更特定言之，藉由囊封材料132界定之一單一環形側表面138(其可展現一圓形橫截面形狀)可與晶圓100之一對應環形側表面106(其可類似地展現一圓形橫截面形狀)至少實質上齊平。換言之，藉由囊封材料132界定之側表面138及藉由晶圓100界定之側表面106可協作界定一連續不間斷側表面。更特定言之，可不存 在藉由晶圓100之周邊界定之凸緣，該周邊可能未自囊封材料132之側表面138突出。藉由在將囊封材料132定位於活性表面102上時將囊封材料132限制為保持與晶圓100之側表面106齊平，無需在使晶圓100自載體基板116卸離之前移除囊封材料132。
可自黏合材料120及載體基板116移除晶圓100、晶圓100之活性表面102上之半導體裝置108及覆蓋晶圓100之活性表面102之囊封材料132。舉例而言，黏合材料120可經加熱以減弱其至晶圓100之附接。可接著藉由使晶圓100及載體基板116之一者或兩者相對於彼此橫向滑動直至其等不再緊固至彼此而使晶圓100及載體基板116自彼此卸離。
換言之，處理半導體晶圓之方法可涉及(例如)將一活性表面及定位於晶圓之活性表面上之複數個半導體裝置囊封於一囊封材料中以導致藉由囊封材料界定之一側表面與晶圓之一側表面至少實質上齊平。可藉由定位於晶圓與載體基板之間的一黏合材料在晶圓之與活性表面對立之一側上將晶圓緊固至載體基板。隨後可使載體基板自晶圓卸離。在一些實施例中，晶圓及複數個半導體裝置可定位於一模具凹部內，該模具凹部展現比晶圓之一外徑大且比載體基板之一直徑小之一內徑。
用於處理半導體晶圓之系統可包含(例如)半導體材料之一晶圓及定位於晶圓之一活性表面上之複數個半導體裝置。一模具部件可包含延伸至模具部件中之一凹部，該凹部經定大小及定形狀以將晶圓至少部分接納至凹部中。模具部件之界定凹部之一內徑可大於晶圓之一外徑。在一些實施例中，可藉由定位於晶圓與載體基板之間的一黏合材料而在晶圓之與活性表面對立之一側上將一載體基板緊固至晶圓，且模具部件之界定凹部之內徑可小於載體基板之一直徑。
雖然已結合圖式描述特定闡釋性實施例，但一般技術者將認識及瞭解，本發明之範疇不限於在本發明中明確展示及描述之該等實施 例。實情係，可對在本發明中描述之實施例作出許多添加、刪除及修改以產生在本發明之範疇內之實施例(諸如特別主張之實施例，包含法律等效物)。另外，如由發明者所預期，在仍處於本發明之範疇內的同時，來自一個所揭示實施例之特徵可與另一所揭示實施例之特徵組合。
100‧‧‧晶圓
102‧‧‧活性表面
104‧‧‧背側表面
106‧‧‧側表面
108‧‧‧半導體裝置
110‧‧‧積體電路
112‧‧‧道
114‧‧‧半導體晶粒
132‧‧‧囊封材料
138‧‧‧側表面

Claims (20)

  1. 一種處理一半導體晶圓之方法，其包括：將半導體材料之一晶圓之至少一活性表面及定位於該晶圓之該活性表面上之複數個半導體裝置囊封於一囊封材料中，藉由定位於該晶圓與一載體基板之間的一黏合材料而在該晶圓之與該活性表面對立之一側上將該晶圓緊固至該載體基板；使該囊封材料之一側表面與該晶圓之一側表面至少實質上齊平；且使該載體基板自該晶圓卸離。
  2. 如請求項1之方法，其進一步包括將該晶圓之各側表面、該黏合材料之一經曝露側表面及該載體基板之一側表面之至少一部分囊封於該囊封材料中。
  3. 如請求項2之方法，其中使該囊封材料之該側表面與該晶圓之該側表面至少實質上齊平包括：藉由移除該囊封材料之至少一部分而曝露該黏合材料之該側表面之至少一部分。
  4. 如請求項3之方法，其中藉由移除該囊封材料之該至少一部分而曝露該黏合材料之該側表面之該至少一部分包括：自該囊封材料之一周邊開始且徑向向內行進修整該囊封材料之該至少一部分直至該黏合材料曝露。
  5. 如請求項3之方法，其中藉由移除該囊封材料之該至少一部分而曝露該黏合材料之該側表面之該至少一部分進一步包括：自該晶圓之一周邊移除囊封材料以曝露該晶圓之該側表面。
  6. 如請求項3之方法，其中藉由移除該囊封材料之該至少一部分而曝露該黏合材料之該側表面之該至少一部分進一步包括：移除接近該晶圓之一周邊的該黏合材料之一部分。
  7. 如請求項3之方法，其中藉由移除該囊封材料之該至少一部分而曝露該黏合材料之該側表面之該至少一部分進一步包括：在該晶圓之一周邊處移除該晶圓之該半導體材料之一部分。
  8. 如請求項7之方法，其中在該晶圓之該周邊處移除該晶圓之該半導體材料之該部分包括：使該晶圓之一直徑減小達介於約0.05%與約5%之間。
  9. 如請求項7之方法，其中在該晶圓之該周邊處移除該晶圓之該半導體材料之該部分包括：使該晶圓之一直徑減小達約10mm或更少。
  10. 如請求項3之方法，其進一步包括使該囊封材料之一部分保留在該載體基板之至少該側表面上。
  11. 如請求項2之方法，其中將該晶圓之該活性表面及各側表面、該複數個半導體裝置、該黏合材料之該經曝露側表面及該載體基板之該側表面之該至少一部分囊封於該囊封材料中包括：將該晶圓、該複數個半導體裝置、該黏合材料之該經曝露表面及該載體基板之該側表面之該至少一部分定位於一模具凹部內，該模具凹部展現比該晶圓之一外徑大之一內徑；使囊封材料流動至該模具凹部中；且使該囊封材料固化。
  12. 如請求項11之方法，其進一步包括將該晶圓、該複數個半導體裝置、該黏合材料之該經曝露側表面及該載體基板之該側表面之該至少一部分定位於該模具凹部內，該模具凹部展現比該載體基板之一直徑大之一內徑。
  13. 如請求項11之方法，其中將該晶圓定位於展現比該晶圓之該外徑大之該內徑之該模具凹部內包括：將該晶圓定位於展現比該晶圓之該外徑大介於約0.001%與約10%之間的該內徑之該模具內。
  14. 如請求項11之方法，其中將該晶圓定位於展現比該晶圓之該外徑大之該內徑之該模具凹部內包括：將該晶圓定位於展現比該晶圓之該外徑大約5mm或更少之該內徑之該模具內。
  15. 如請求項1之方法，其中將該活性表面及定位於該晶圓之該活性表面上之該複數個半導體裝置囊封於該囊封材料中且使該囊封材料之該側表面與該晶圓之該側表面至少實質上齊平包括：將該晶圓及該複數個半導體裝置定位於展現比該晶圓之一外徑大且比該載體基板之一直徑小之一內徑之一模具凹部內；使囊封材料流動至該模具凹部中；且使該囊封材料固化。
  16. 如請求項15之方法，其中使該載體基板自該晶圓卸離包括：使該載體基板自該晶圓卸離而不移除任何囊封材料。
  17. 如請求項1之方法，其中使該載體基板自該晶圓卸離包括：加熱該黏合材料，且使該載體基板及該晶圓之至少一者相對於該載體基板及該晶圓之另一者橫向移動以使該載體基板自該晶圓卸離。
  18. 如請求項1之方法，其中囊封定位於該晶圓之該活性表面上之該複數個半導體裝置包括：至少包圍該晶圓之該活性表面上之半導體晶粒之堆疊之側表面。
  19. 一種製造中半導體晶圓，其包括：半導體材料之一晶圓；複數個半導體裝置，其等定位於該晶圓之一活性表面上；及一囊封材料，其定位於該晶圓之該活性表面上，該囊封材料至少包圍該複數個半導體裝置之各半導體裝置之側表面，該囊封材料之一側表面與該晶圓之一側表面至少實質上齊平。
  20. 如請求項19之製造中半導體晶圓，其中該複數個半導體裝置包 括該晶圓之該活性表面上之半導體晶粒之堆疊，各堆疊至少具有其被該囊封材料包圍之側表面。
TW104129557A 2014-09-15 2015-09-07 用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統 TWI591700B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/485,973 US9337064B2 (en) 2014-09-15 2014-09-15 Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems

Publications (2)

Publication Number Publication Date
TW201618170A true TW201618170A (zh) 2016-05-16
TWI591700B TWI591700B (zh) 2017-07-11

Family

ID=55455444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129557A TWI591700B (zh) 2014-09-15 2015-09-07 用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統

Country Status (7)

Country Link
US (1) US9337064B2 (zh)
EP (1) EP3195351B1 (zh)
JP (1) JP6221012B1 (zh)
KR (1) KR101831569B1 (zh)
CN (1) CN106796879B (zh)
TW (1) TWI591700B (zh)
WO (1) WO2016043993A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210269B (zh) * 2015-03-11 2020-07-28 英特尔公司 利用应变重分布层的可拉伸电子器件制造方法
TWI735562B (zh) 2016-04-08 2021-08-11 新加坡商新加坡恒立私人有限公司 具有孔徑之薄光電模組及其製造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
EP1315605B1 (en) 2000-09-08 2004-03-31 ASM Technology Singapore Pte Ltd. Mold and method for encapsulating an electronic device
JP2004523893A (ja) * 2000-11-14 2004-08-05 ヘンケル　ロックタイト　コーポレイション ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体
US20040178514A1 (en) 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
US7135781B2 (en) * 2004-08-10 2006-11-14 Texas Instruments Incorporated Low profile, chip-scale package and method of fabrication
US8119500B2 (en) 2007-04-25 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
WO2010044771A1 (en) * 2008-10-14 2010-04-22 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8252665B2 (en) 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US8778738B1 (en) * 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
JP2014179593A (ja) * 2013-02-15 2014-09-25 Nitto Denko Corp 半導体素子用封止シート、半導体装置及び半導体装置の製造方法
JP6437805B2 (ja) * 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体

Also Published As

Publication number Publication date
EP3195351B1 (en) 2019-03-20
US9337064B2 (en) 2016-05-10
CN106796879B (zh) 2018-08-07
CN106796879A (zh) 2017-05-31
JP6221012B1 (ja) 2017-10-25
WO2016043993A1 (en) 2016-03-24
EP3195351A1 (en) 2017-07-26
EP3195351A4 (en) 2018-05-23
US20160079094A1 (en) 2016-03-17
KR20170038082A (ko) 2017-04-05
JP2017535064A (ja) 2017-11-24
KR101831569B1 (ko) 2018-04-04
TWI591700B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
CN105097482B (zh) 晶片的加工方法
TWI683392B (zh) 處理晶圓的方法
TWI742343B (zh) 處理晶圓的方法
KR102311579B1 (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
JP5926632B2 (ja) 半導体チップの樹脂封止方法
TWI795402B (zh) 在處理晶圓中使用的保護片、用於晶圓之處置系統、及晶圓與保護片之組合
US20100194014A1 (en) Semiconductor Wafer Carrier
TWI591700B (zh) 用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統
JP2009246195A (ja) 接着シート及びこれを用いた半導体ウエハの処理方法
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
TW201308411A (zh) 避免薄化晶圓破片之晶圓切割方法
TWI790454B (zh) 加工基材之方法
TWI619158B (zh) Device wafer processing method
US20070221318A1 (en) Adhesion tape and method for mounting a chip onto a substrate
JP5361200B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
TWI773838B (zh) 被加工物的研削方法
TWI804947B (zh) 處理基板的方法
JP2011171643A (ja) 半導体装置の製造方法
TWI450325B (zh) 一種支援從晶圓背面實施切割的晶片封裝方法
JP2009187969A (ja) 基板の加工方法
TW201123283A (en) Method for dicing a MEMS wafer
KR20060000748A (ko) 다이 소잉 장치의 테이프 마운트 공정에 이용되는 척
JP2005203554A (ja) 半導体装置の製造方法とその製造方法で利用される中間構造体