TW201608707A - 顯示面板之陣列基板 - Google Patents

顯示面板之陣列基板 Download PDF

Info

Publication number
TW201608707A
TW201608707A TW103128987A TW103128987A TW201608707A TW 201608707 A TW201608707 A TW 201608707A TW 103128987 A TW103128987 A TW 103128987A TW 103128987 A TW103128987 A TW 103128987A TW 201608707 A TW201608707 A TW 201608707A
Authority
TW
Taiwan
Prior art keywords
array substrate
side portion
transistor
outer edge
turning
Prior art date
Application number
TW103128987A
Other languages
English (en)
Other versions
TWI563640B (en
Inventor
李逸哲
林映彤
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103128987A priority Critical patent/TWI563640B/zh
Priority to US14/529,099 priority patent/US9728554B2/en
Priority to JP2015056806A priority patent/JP6002265B2/ja
Priority to KR1020150042455A priority patent/KR101701599B1/ko
Publication of TW201608707A publication Critical patent/TW201608707A/zh
Application granted granted Critical
Publication of TWI563640B publication Critical patent/TWI563640B/zh
Priority to US15/643,439 priority patent/US10644034B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示面板之陣列基板，包括一基材和位於基材上之第一電晶體與第二電晶體。第一和第二電晶體電性連接且共用一半導體層，半導體層包括一第一側部、一轉折部和一底部。轉折部連接第一側部，底部連接轉折部。一實施例中，第一側部的第一外邊緣延伸線與底部的第二外邊緣延伸線及轉折部的第三外邊緣之間係形成第一區域，第一側部的第一內邊緣延伸線與底部的第二內邊緣延伸線及轉折部的第三內邊緣係形成第二區域，第一區域之面積係小於第二區域之面積。另一實施例中，轉折部之第三外邊緣的第一曲率係大於轉折部之第三內邊緣的第二曲率。

Description

顯示面板之陣列基板
本發明是有關於一種顯示面板之陣列基板，且特別是有關於一種半導體層轉折部具有內外邊緣差異之陣列基板。
具顯示面板的電子產品已是現代人不論在工作處理學習上、或是個人休閒娛樂上，不可或缺的必需品，包括智慧型手機(SmartPhone)、平板電腦(Pad)、筆記型電腦(Notebook)、顯示器(Monitor)到電視(TV)等許多相關產品。其中又以液晶顯示面板最為普遍。由於液晶顯示面板在絕大多數應用上具有更簡潔、更輕盈、可攜帶、更低價、更高可靠度、以及讓眼睛更舒適的功能，已經廣泛地取代了陰極射線管顯示器(CRT)，成為最廣泛使用的顯示器，同時提供多樣性包括尺寸、形狀、解析度等多種選擇。
目前液晶顯示面板中，薄膜電晶體液晶顯示面板(TFT-LCD)又可區分為非晶矽薄膜電晶體(a-Si TFT)和低溫多晶矽薄膜電晶體(LTPS TFT)兩種技術。其中LTPS TFT的載子遷移率(mobility)比a-Si TFT高出一百倍(>100cm2/V‧s)，並且可以在玻璃基板上直接進行CMOS製程。相較於非晶矽TFT-LCD，低溫 多晶矽TFT-LCD的反應速度較快，並具有高亮度、高開口率、高解析度和低耗電量等特點。再者，LTPS TFT可進行高密度佈局，特點，適合應用於有機電激發光(OLED)面板，可以使高亮度與高畫質的OLED更容易實現，且可提高有機發光二極體壽命。
另外，顯示面板在製作時除了需注意製程上的細節，例如進行金屬層和半導體層等各層圖案化時(如微影和蝕刻)需精確以避免斷線，其製得面板也需符合產品要求如電阻、電容等各項規格，使製得之面板具有穩定良好的電子特性。顯示面板的設計不良，將造成面板良率下降和可靠度降低之問題。
本發明係有關於一種顯示面板之一陣列基板，透過對陣列基板上的半導體層之彎折部份的特殊設計，可降低阻值，進而增進應用面板之電性表現，使其具有穩定良好的電子特性。
根據本發明，係提出一種陣列基板，包括一基材和位於基材上之一第一電晶體與第二電晶體。第一電晶體和第二電晶體電性連接，且第一電晶體與第二電晶體共用一半導體層，半導體層至少包括一第一側部、一轉折部和一底部，轉折部連接第一側部，底部連接轉折部。其中，第一側部的一第一外邊緣延伸線與底部的一第二外邊緣延伸線及轉折部的一第三外邊緣之間係形成一第一區域。第一側部的一第一內邊緣延伸線與底部的一第二內邊緣延伸線及轉折部的一第三內邊緣係形成一第二區 域，第一區域之面積係小於第二區域之面積。
根據本發明，係提出一種陣列基板，包括一基材和位於基材上之一第一電晶體與第二電晶體。第一電晶體和第二電晶體電性連接，且第一電晶體與第二電晶體共用一半導體層，半導體層至少包括一第一側部和一轉折部，轉折部連接第一側部。其中，轉折部的一第三外邊緣具有一第一曲率r1，轉折部的一第三內邊緣具有一第二曲率r2，第一曲率r1係大於第二曲率r2。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
11‧‧‧第一基板
12‧‧‧第二基板
13‧‧‧顯示層
S1‧‧‧基材
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
100‧‧‧半導體層
110‧‧‧第一側部
E1SO‧‧‧第一外邊緣
E1SI‧‧‧第一內邊緣
L1SO‧‧‧第一外邊緣延伸線
L1SI‧‧‧第一內邊緣延伸線
101、102‧‧‧轉折部
ECO、EC’O‧‧‧第三外邊緣
ECI、EC’I、EC”I‧‧‧第三內邊緣
120‧‧‧第二側部
E2SO‧‧‧第四外邊緣
E2SI‧‧‧第四內邊緣
L2SO‧‧‧第四外邊緣延伸線
L2SI‧‧‧第四內邊緣延伸線
130‧‧‧底部
EBO‧‧‧第二外邊緣
EBI‧‧‧第二內邊緣
LBO‧‧‧第二外邊緣延伸線
LBI‧‧‧第二內邊緣延伸線
150‧‧‧擴大部
160‧‧‧連接部
170‧‧‧孔洞
D‧‧‧汲極
GE‧‧‧閘極
GL‧‧‧閘極線
DL‧‧‧資料線
PX‧‧‧畫素
A1‧‧‧第一區域
A2‧‧‧第二區域
A3‧‧‧第三區域
A4‧‧‧第四區域
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
W5‧‧‧第五寬度
Wv‧‧‧孔洞寬度
r1‧‧‧第一曲率
r2‧‧‧第二曲率
R1‧‧‧第一曲率半徑
R2‧‧‧第二曲率半徑
CO‧‧‧外圓弧
OO‧‧‧外圓弧之圓心
CI‧‧‧內圓弧
OI‧‧‧內圓弧之圓心
第1圖係為本揭露一實施例之一顯示面板之簡示圖。
第2圖為本揭露一實施例顯示面板的一陣列基板之頂部俯視圖。
第3圖係繪示本揭露第一實施例之一顯示面板之陣列基板底部之局部俯視圖。
第4A圖係繪示第3圖之第一電晶體之局部放大圖，其標示第一側部與連接之轉折部的相關邊緣。
第4B圖係繪示第3圖之第一電晶體之局部放大圖，其標示第二側部與連接之轉折部的相關邊緣。
第5圖係繪示本揭露第一實施例之顯示面板的陣列基板底部 之另一局部俯視圖。
第6圖係為一電晶體之半導體層之簡單示意圖。
第7圖係繪示本揭露第二實施例之一顯示面板之陣列基板底部之局部俯視圖。
第8圖繪示如何量測第7圖之轉折部的內外邊緣曲率之示意圖。
本揭露之實施例係提出顯示面板之一陣列基板，透過對陣列基板上的半導體層之彎折部份的特殊設計，可使其阻值降低，且可與連接的非彎折部份(如直線部分)的阻值差異更小，使半導體層整體阻值更為均勻，進而增進製得之面板的電性表現，使其具有穩定良好的電子特性。再者，實施例之彎折部份的特殊設計亦不易因蝕刻不良而容易斷線，因此可提高產品的良率。
本揭露之實施例係應用於一顯示面板的陣列基板，例如是(但不限制是)一低溫多晶矽(Low Temperature Poly-silicon，LTPS)液晶顯示面板的陣列基板(薄膜電晶體基板)。
以下係參照所附圖式詳細敘述實施態樣。需注意的是，實施例所提出的結構和內容僅為舉例說明之用，本揭露欲保護之範圍並非僅限於所述之該些態樣。實施例中相同或類似的標號係用以標示相同或類似之部分。需注意的是，本揭露並非顯示 出所有可能的實施例。可在不脫離本揭露之精神和範圍內對結構加以變化與修飾，以符合實際應用所需。因此，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。
再者，說明書與請求項中所使用的序數例如”第一”、”第二”、”第三”等之用詞，以修飾請求項之元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。
第1圖係為本揭露一實施例之一顯示面板之簡示圖。顯示面板包括一第一基板11、一第二基板12和一顯示層13位於第一基板11和第二基板12之間。第一基板11和第二基板12例如分別是一陣列基板(例如薄膜電晶體(TFT)基板)和一彩色濾光片基板(CF substrate)。第2圖為本揭露一實施例顯示面板的一陣列基板之頂部俯視圖，其中陣列基板包括相互交叉設置之複數條閘極線GL和複數條資料線DL，且相鄰的兩閘極線GL與兩資料線DL係定義出一畫素(Pixel)PX。一實施例中，一畫素具有電性耦接的第一電晶體T1一第二電晶體T2，且至少一個電晶體的汲極D與資料線DL相串聯。
為了清楚顯示和說明實施例之相關元件，以下圖示所繪製的一實施態樣中，係從陣列基板(如TFT基板)之底側對顯示裝置作俯視，以顯示實施例之相關元件。
第3圖係繪示本揭露第一實施例之一顯示面板之陣列基板底部之局部俯視圖。顯示面板之陣列基板例如是薄膜電晶體基板。實施例中，陣列基板包括一基材S1、以及位於基材S1上串聯的一第一電晶體T1和一第二電晶體T2。第一電晶體T1與第二電晶體T2係電性連接，且第一電晶體T1與第二電晶體T2共用一半導體層100。半導體層100例如是多晶矽層。
第一電晶體T1與第二電晶體T2的相對位置可因實際應用時之電路設計需求而做規劃，連接兩者的半導體層100的圖形係依第一電晶體T1與第二電晶體T2的佈局而定，例如可以是L形或近似L形、或如第3圖所示之U形或近似U形、或是其他形狀，以完成兩電晶體之間的連接。本揭露之實施例係對具有轉折部的半導體層100作特殊設計，使轉折部之阻值降低，半導體層100直線部和轉折部各區段的阻值更為均勻。
一實施例中，半導體層100至少包括延伸自第一電晶體T1或第二電晶體T2之一第一側部110、連接第一側部110之一轉折部101，和連接轉折部101之一底部130。第4A圖係繪示第3圖之第一電晶體之局部放大圖，其標示第一側部與連接之轉折部的相關邊緣。請同時參照第3圖和第4A圖。
如第4A圖所示，實施例中，第一側部110的一第一外邊緣延伸線L1SO與底部130的一第二外邊緣延伸線LBO及轉 折部101的一第三外邊緣(outer edge)ECO之間係形成一第一區域(a first region having a first area)A1。第一側部110的一第一內邊緣延伸線L1SI與底部130的一第二內邊緣延伸線LBI及轉折部101的一第三內邊緣(inner edge)ECI係形成一第二區域A2。實施例中，第一區域A1之面積小於第二區域A2之面積。
一實施例中，第一區域A1之面積對第二區域A2之面積的比例(A1/A2)係介於0.2到0.7之間。
再者，實施例中，轉折部101的第三內邊緣ECI實質上不平行於第一側部110之第一內邊緣E1SI，亦實質上不平行於底部130之第二內邊緣EBI；轉折部101的第三外邊緣ECO實質上不平行於第一側部110之第一外邊緣E1SO，亦實質上不平行於底部130之第二外邊緣EBO。
一實施例中，第一側部110係實質上垂直於底部130。如第3圖所示，底部130之第二內邊緣EBI實質上垂直於第一側部110的第一內邊緣E1SI，底部130之第二外邊緣EBO實質上垂直於第一側部110的第一外邊緣E1SO。雖然如第3圖所示之實施態樣，第一側部110及底部130實質上呈L形，但本揭露並不以此為限，第一側部110和底部130亦可呈大於或小於90度之一夾角，其佈置係視實際應用時兩電晶體之位置與其共用之半導體層100的設置條件而可做相應修飾與變化。
再者，如第3圖所示之實施例，半導體層100更包括一第二側部120，底部130則位於第一側部110及第二側部120之間。且底部130之一側如前述係以轉折部101連接，底部130之另一側亦以另一轉折部102連接第二側部120。
第4B圖係繪示第3圖之第一電晶體之局部放大圖，其標示第二側部與連接之轉折部的相關邊緣。請同時參照第3圖和第4B圖。轉折部102的兩端分別連接第二側部120和底部130。第3圖之半導體層100的第一側部110、底部130及第二側部120，不限定地，實質上呈U形。如第4B圖所示，第二側部110係實質上平行於第一側部110，因此第二側部120之第四內邊緣E2SI實質上平行於第一側部110的第一內邊緣E1SI，第二側部120之第四外邊緣E2SO實質上平行於第一側部110的第一外邊緣E1SO。
再者，第二側部120係實質上垂直於底部130。底部130之第二內邊緣EBI實質上垂直於第二側部120的第四內邊緣E2SI，底部130之第二外邊緣EBO實質上垂直於第二側部120的第四外邊緣E2SO。
同樣的，如第4B圖所示，第二側部120的一第四外邊緣延伸線L2SO與底部130的一第二外邊緣延伸線LBO及轉折部102的一第三外邊緣(outer edge)EC’O之間係形成一第三區域A3。第二側部120的一第四內邊緣延伸線L2SI與底部130的一第二內邊緣延伸線LBI及轉折部102的一第三內邊緣(inner edge)EC’I係形成一第四區域A4。實施例中，第三區域A3之面積小於第四區域A4之面積。
實施例中，第三區域A3之面積對第四區域A4之面積的比例(A3/A4)例如是介於0.2到0.7之間。再者，第一區域A1之面積可以不等於、或相等於第三區域A3之面積，第二區域A2之面積可以不等於、或相等於第四區域A4之面積。
第5圖係繪示本揭露第一實施例之顯示面板的陣列基板底部之另一局部俯視圖。與第3圖相同之元件係沿用相同標號。應用實施例於一LTPS液晶顯示面板時，第一電晶體T1具有一閘極GE，第一側部110於閘極GE上具有一第一寬度W1，底部130具有一第二寬度W2。一實施例中，第一寬度W1係小於第二寬度W2(W1<W2)。當然，實際應用時並不以此為限，第一寬度W1也可以大於第二寬度W2(W1>W2)。再者，轉折部101具有一第三寬度W3，第三寬度W3大於(第一寬度W12+第二寬度W22)0.5。
再者，如第5圖所示，半導體層100包括一擴大部150，擴大部150具有一第四寬度W4。一實施例中，擴大部150係對應第一電晶體T1之汲極D。半導體層100具有一連接部160位於第一側部110及擴大部150之間，連接部160具有一第五寬度W5。一實施例中，第五寬度W5係大於第一寬度W1，且第五寬度W5係小於第四寬度W4(W5<W4)。
一實施例中，第二金屬層例如是透過孔洞(via)170與半導體層100之擴大部150連接。形成之孔洞170例如是暴露擴大部150之一上表面，或是挖穿擴大部150。其中孔洞170具有一寬度Wv，且寬度Wv係小於擴大部150之第四寬度W4(Wv<W4)。
第6圖係為一電晶體之半導體層之簡單示意圖。如上述，第一電晶體T1之第一側部110具有第一寬度W1，底部130具有第二寬度W2。若以第一寬度W1和第二寬度W2做一三角形，其三角形之斜邊長Ws等於(第一寬度W12+第二寬度W22)0.5。 一實施例中，轉折部101之第三寬度W3係大於(第一寬度W12+第二寬度W22)0.5。根據實施例，轉折部101設計為第三外邊緣ECO較方，第三內邊緣ECI較圓。施加電壓於顯示裝置時，電流會於最短路徑流動(內邊緣)。由於轉折部101較圓的第三內邊緣ECI比起較方的內邊緣EC”I(如圖中虛線表示之近直角轉折處)長度來得短，因此實施例之具有第三內邊緣ECI的轉折部101可使阻值降低。再者，轉折部101的電阻比直線部(如第一側部110、第二側部120)的電阻較大，實施例之轉折部101其外方內圓設計相較於傳統內外皆方設計的轉折處寬度大，亦可降低阻值。因此，應用實施例之轉折部101外方內圓設計，可使轉折部101的電阻與直線部(如第一側部110、第二側部120)的電阻差異更小，使半導體層100各區段之阻值更為均勻，進而增進製得之面板的電性表現，使其具有穩定良好的電子特性。用來製作半導體層100之光罩，則根據實施例之設計製作對應圖案，透過該圖案進行微影蝕刻後形成如實施例提出之半導體層100圖案，特別是外方內圓設計之轉折部101。
第7圖係繪示本揭露第二實施例之一顯示面板之陣列基板底部之局部俯視圖。顯示面板之陣列基板例如是薄膜電晶體基板。第7圖與第3圖相同之元件係沿用相同標號。再者，相關領域技術者可知，前述相關圖示，包括第7圖，雖以U形半導體層100作說明，但本揭露並不僅限於圖示繪製之U形態樣，而是可依據實際應用之條件需要對半導體層做適當的變化和調整。本揭露可應用於具有轉折部的許多不同態樣之半導體層。
第二實施例中，陣列基板同樣包括一基材S1、以及 位於基材S1上電性連接的第一電晶體T1和第二電晶體T2，且兩電晶體T1、T2共用一半導體層100(例如是多晶矽層)。半導體層100至少包括延伸自第一電晶體T1或第二電晶體T2之一第一側部110、連接第一側部110之一轉折部101，和連接轉折部101之一底部130。
第一實施例中，是對轉折部101與連接之第一側部110的相關內外邊緣做特殊設計，使相關外邊緣圍成的第一區域A1之面積小於相關內邊緣圍成的第二區域A2之面積。第二實施例中，則是對轉折部101的內外邊緣之曲率作特殊設計。如此，使轉折部101的內邊緣較圓而外邊緣較方，以達到降低阻值的效果。
如第7圖所示，轉折部101的第三外邊緣ECO具有一第一曲率r1(即第一曲率半徑R1之倒數，1/R1)，轉折部101的第三內邊緣ECI具有一第二曲率r2(即第二曲率半徑R2之倒數，1/R2)。第二實施例中，第一曲率r1大於該第二曲率r2；即，第一曲率半徑R1<第二曲率半徑R2。一實施例中，第一曲率r1與第二曲率r2的比例r1/r2係介於1.1到2之間。
實際應用時，有許多量測方式可得到轉折部101的第一曲率r1與第二曲率r2。以下係說明其中一種量測方式。請參照第8圖，其繪示如何量測第7圖之轉折部的內外邊緣曲率之示意圖。
首先，沿第一側部110做延伸線，如第一外邊緣延伸線L1SO與第一內邊緣延伸線L1SI。沿底部130做延伸線，如第二外邊緣延伸線LBO及第二內邊緣延伸線LBI。
第一側部110的第一外邊緣延伸線L1SO與底部130的第二外邊緣延伸線LBO係與轉折部101之最近切點以決定外圓弧CO；第一側部110的第一內邊緣延伸線L1SI與底部130的第二內邊緣延伸線LBI係與轉折部101之最近切點以決定內圓弧CI。
接著，於圓弧上任兩弦分別做中垂線，中垂線之交點即為圓心。如第8圖所示之外圓弧CO之圓心OO，內圓弧CI之圓心OI。而圓心至切點之距離即為曲率半徑，如第8圖所示之第一曲率半徑R1和第二曲率半徑R2。獲得曲率半徑R後，其倒數即為曲率r。
如上所述，本揭露實施例所提出之顯示面板之陣列基板，其半導體層之轉折部在內外邊緣(即第三外邊緣ECO和第三內邊緣ECI)上係具有不同的彎曲程度。如上實施例所述，轉折部101設計例如是第一實施例所述之相關內邊緣圍成的區域面積大於相關外邊緣圍成的區域面積(A2>A1)，或是如第二實施例所述之轉折部101的第三外邊緣ECO較方(即曲率r1較大)而第三內邊緣ECI較圓(即曲率r2較小)，可使阻值降低。再者，轉折部101的電阻比直線部(如第一側部110、第二側部120)的電阻較大，而實施例之轉折部101其外方內圓設計相較於傳統內外皆方設計的轉折處寬度大，亦可達到降低阻值的效果。因此，應用實施例之轉折部101外方內圓設計，可使轉折部101的電阻與直線部(如第一側部110、第二側部120)的電阻差異更小，使半導體層100各區段之阻值更為均勻，進而增進面板的電性表現，使製得之面板具有穩定良好的電子特性和可靠度。再者，實施例之彎折部份的特殊設計亦不易因蝕刻不良而容易斷線，可提高產品良率。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1‧‧‧基材
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
100‧‧‧半導體層
110‧‧‧第一側部
101、102‧‧‧轉折部
L1SO‧‧‧第一外邊緣延伸線
L1SI‧‧‧第一內邊緣延伸線
120‧‧‧第二側部
130‧‧‧底部
LBO‧‧‧第二外邊緣延伸線
LBI‧‧‧第二內邊緣延伸線
A1‧‧‧第一區域
A2‧‧‧第二區域

Claims (20)

  1. 一種陣列基板，包括：一基材；一第一電晶體，位於該基材上；以及一第二電晶體，位於該基材上，該第一電晶體與該第二電晶體電性連接，且該第一電晶體與該第二電晶體共用一半導體層，該半導體層至少包括：一第一側部；一轉折部，連接該第一側部；和一底部，連接該轉折部；其中，該第一側部的一第一外邊緣延伸線與該底部的一第二外邊緣延伸線及該轉折部的一第三外邊緣之間係形成一第一區域，該第一側部的一第一內邊緣延伸線與該底部的一第二內邊緣延伸線及該轉折部的一第三內邊緣係形成一第二區域，該第一區域之面積小於該第二區域之面積。
  2. 如申請專利範圍第1項所述之陣列基板，其中該第一區域之面積與該第二區域之面積的比例介於0.2到0.7之間。
  3. 如申請專利範圍第1項所述之陣列基板，其中該轉折部的該第三內邊緣實質上不平行於該第一側部之一第一內邊緣及該底部之一第二內邊緣，該轉折部的該第三外邊緣實質上不平行於該第一側部之一第一外邊緣及該底部之一第二外邊緣。
  4. 如申請專利範圍第1項所述之陣列基板，其中該第一電晶體具有一閘極，該第一側部於該閘極上具有一第一寬度W1，該底部具有一第二寬度W2。
  5. 如申請專利範圍第4項所述之陣列基板，其中該第一寬度W1小於該第二寬度W2。
  6. 如申請專利範圍第4項所述之陣列基板，其中該轉折部具有一第三寬度W3，該第三寬度W3大於(第一寬度W12+第二寬度W22)0.5。
  7. 如申請專利範圍第4項所述之陣列基板，其中該半導體層包括一擴大部，該擴大部具有一第四寬度W4，該半導體層具有一連接部位於該第一側部及該擴大部之間，該連接部具有一第五寬度W5，該第五寬度W5大於該第一寬度W1，且該第五寬度W5小於該第四寬度W4。
  8. 如申請專利範圍第1項所述之陣列基板，其中該半導體層更包括一第二側部，該底部位於該第一側部及該第二側部之間。
  9. 如申請專利範圍第8項所述之陣列基板，其中該半導體層更包括另一轉折部，其兩端分別連接該第二側部和該底部。
  10. 如申請專利範圍第8項所述之陣列基板，其中該第二側部之一第四內邊緣實質上平行於該第一側部的該第一內邊緣，該第二側部之一第四外邊緣實質上平行於該第一側部的該第一外邊緣。
  11. 如申請專利範圍第1項所述之陣列基板，其中該半導體層實質上為U形。
  12. 如申請專利範圍第1項所述之陣列基板，其中該底部之一第二內邊緣實質上垂直於該第一側部的該第一內邊緣，該底部之一第二外邊緣實質上垂直於該第一側部的該第一外邊緣。
  13. 如申請專利範圍第1項所述之陣列基板，其中該轉折部的該第三外邊緣具有一第一曲率r1，該轉折部的該第三內邊緣具有一第二曲率r2，該第一曲率r1係大於該第二曲率r2。
  14. 如申請專利範圍第13項所述之陣列基板，其中該第一曲率與第二曲率的比例r1/r2介於1.1到2之間。
  15. 一種陣列基板，包括：一基材；一第一電晶體，位於該基材上；以及一第二電晶體，位於該基材上，該第一電晶體與該第二電晶體電性連接，該半導體層至少包括： 一第一側部；一轉折部，連接該第一側部；和一底部，連接該轉折部；其中，該轉折部的一第三外邊緣具有一第一曲率r1，該轉折部的一第三內邊緣具有一第二曲率r2，該第一曲率r1大於該第二曲率r2。
  16. 如申請專利範圍第15項所述之陣列基板，其中該第一曲率與第二曲率的比例r1/r2介於1.1到2之間。
  17. 如申請專利範圍第15項所述之陣列基板，其中該轉折部的該第三內邊緣實質上不平行於該第一側部之一第一內邊緣及不平行於該底部之一第二內邊緣，該轉折部的該第三外邊緣實質上不平行於該第一側部之一第一外邊緣及不平行於該底部之一第二外邊緣。
  18. 如申請專利範圍第15項所述之陣列基板，其中該半導體層更包括一第二側部，該底部係位於該第一側部及該第二側部之間。
  19. 如申請專利範圍第15項所述之陣列基板，其中該半導體層實質上為U形。
  20. 如申請專利範圍第18項所述之陣列基板，其中該半導 體層更包括另一轉折部，其兩端分別連接該第二側部和該底部。
TW103128987A 2014-08-22 2014-08-22 Array substrate of display panel TWI563640B (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103128987A TWI563640B (en) 2014-08-22 2014-08-22 Array substrate of display panel
US14/529,099 US9728554B2 (en) 2014-08-22 2014-10-30 Array substrate of display panel
JP2015056806A JP6002265B2 (ja) 2014-08-22 2015-03-19 表示パネルのアレイ基板
KR1020150042455A KR101701599B1 (ko) 2014-08-22 2015-03-26 디스플레이 패널의 어레이 기판
US15/643,439 US10644034B2 (en) 2014-08-22 2017-07-06 Array substrate of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103128987A TWI563640B (en) 2014-08-22 2014-08-22 Array substrate of display panel

Publications (2)

Publication Number Publication Date
TW201608707A true TW201608707A (zh) 2016-03-01
TWI563640B TWI563640B (en) 2016-12-21

Family

ID=55348950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128987A TWI563640B (en) 2014-08-22 2014-08-22 Array substrate of display panel

Country Status (4)

Country Link
US (2) US9728554B2 (zh)
JP (1) JP6002265B2 (zh)
KR (1) KR101701599B1 (zh)
TW (1) TWI563640B (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535307B2 (ja) * 1996-03-15 2004-06-07 株式会社半導体エネルギー研究所 半導体装置
JP2000243963A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
TW548821B (en) * 2002-06-21 2003-08-21 Wintek Corp Design method for avoiding ESD by ITO layout and resistance regulation
TW594338B (en) * 2003-02-14 2004-06-21 Quanta Display Inc A two TFT pixel structure liquid crystal display
WO2006126728A1 (en) * 2005-05-27 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4842017B2 (ja) * 2005-05-30 2011-12-21 株式会社半導体エネルギー研究所 半導体装置
JP5147196B2 (ja) * 2005-06-01 2013-02-20 株式会社半導体エネルギー研究所 素子基板
JP2007201437A (ja) 2005-12-27 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
US7675796B2 (en) 2005-12-27 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120319237A1 (en) * 2011-06-20 2012-12-20 International Business Machines Corporation Corner-rounded structures and methods of manufacture
JP5909198B2 (ja) * 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
JP2014149322A (ja) * 2013-01-30 2014-08-21 Japan Display Inc 液晶表示パネル及び電子機器
KR102049444B1 (ko) * 2013-05-10 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102189223B1 (ko) * 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법

Also Published As

Publication number Publication date
US9728554B2 (en) 2017-08-08
US20160056182A1 (en) 2016-02-25
JP6002265B2 (ja) 2016-10-05
US10644034B2 (en) 2020-05-05
US20170309648A1 (en) 2017-10-26
JP2016045486A (ja) 2016-04-04
TWI563640B (en) 2016-12-21
KR101701599B1 (ko) 2017-02-01
KR20160023544A (ko) 2016-03-03

Similar Documents

Publication Publication Date Title
WO2018201796A1 (zh) 像素电路结构及使用其的显示器件
US20240065042A1 (en) Display device
US11189648B2 (en) Array substrate and display device
TW201704983A (zh) 內嵌式觸控顯示面板以及其製作方法
US10890814B2 (en) Display having dummy sub-pixels with dummy color resists
WO2017101524A1 (zh) 像素结构及其制作方法、阵列基板及显示装置
WO2019105086A1 (zh) 显示基板及其制作方法、显示面板、显示装置
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US20150144950A1 (en) Thin film transistor structure having big channel-width and tft substrate circuit
US20170146876A1 (en) Pixel structure, array substrate and display device
TWI545381B (zh) 顯示裝置
WO2017113950A1 (zh) 阵列基板、显示面板以及显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US20160351670A1 (en) Thin film transistor structure and manufacturing method thereof, array substrate, and mask
CN107870490B (zh) 显示装置
TW201743118A (zh) 顯示面板
WO2016110039A1 (zh) 像素结构、阵列基板、显示面板和显示装置
CN204029809U (zh) 显示面板的阵列基板
WO2023240796A1 (zh) 显示面板及显示装置
TWI609214B (zh) 畫素結構
US20190072796A1 (en) Organic thin film transistor having perpendicular channels in pixel structure and method for manufacturing same
TW201608707A (zh) 顯示面板之陣列基板
CN109585463B (zh) 显示面板的阵列基板
TWI686647B (zh) Tft基板、esd保護電路及tft基板的製作方法
TWI595298B (zh) 顯示面板