TW201606858A - 製造相異摻雜半導體之方法 - Google Patents

製造相異摻雜半導體之方法 Download PDF

Info

Publication number
TW201606858A
TW201606858A TW104113385A TW104113385A TW201606858A TW 201606858 A TW201606858 A TW 201606858A TW 104113385 A TW104113385 A TW 104113385A TW 104113385 A TW104113385 A TW 104113385A TW 201606858 A TW201606858 A TW 201606858A
Authority
TW
Taiwan
Prior art keywords
composition
semiconductor substrate
dopant
sime
coated
Prior art date
Application number
TW104113385A
Other languages
English (en)
Inventor
克里斯多夫 瑪德
克里斯帝安 剛瑟
喬金 爾茲
蘇珊 馬登斯
傑斯明 藍科爾
史蒂芬 楚勞特
歐朵 溫尼克
Original Assignee
贏創工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 贏創工業股份有限公司 filed Critical 贏創工業股份有限公司
Publication of TW201606858A publication Critical patent/TW201606858A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本發明關於用於摻雜半導體基板之液相方法，其特徵在於：將含有至少一種第一摻雜劑之第一組成物施加至該該半導體基板表面的一或多個區域，以產生一或多個經該第一組成物塗覆之該半導體基板表面區域；將含有至少一種第二摻雜劑之第二組成物施加至該半導體基板表面的一或多個區域，以產生一或多個經該第二組成物塗覆之該半導體基板表面區域，其中該一或多個經該第一組成物塗覆之區域及該一或多個經該第二組成物塗覆之區域係相異且不明顯重疊，且其中該第一摻雜劑為n型摻雜劑而該第二摻雜劑為p型摻雜劑或反之；該等經該第一組成物塗覆及經該第二組成物塗覆之該半導體基板的表面區域各完全或部分地經活化；隨意地，該經該第一組成物塗覆及經該第二組成物塗覆之該半導體基板表面的未經活化區域各經氧化；且將該半導體基板加熱至該等摻雜劑擴散出該塗層而進入該半導體基板的溫度。本發明進一步關於可由該方法獲得之半導體及其用途，尤其是於製造太陽能電池之用途。

Description

製造相異摻雜半導體之方法
本發明關於用於製造相異摻雜半導體之方法、可由該方法獲得之半導體及其用途。
多種應用需要摻雜半導體層，例如用於光伏打裝置中。光伏打裝置係以利用入射光在半導體中產生自由電荷載子為基礎。就該等電荷載子(電子及電洞分離)之電性利用而言，半導體中需要p-n接面。通常，矽係用作該半導體。所使用之矽晶圓通常具有基本摻雜，例如以硼摻雜(p型)。通常，p-n接面係藉由在約900℃之溫度使磷從氣相向內擴散(n型摻雜劑)來產生。將二者半導體類型(p及n)連接至用於提取對應電荷載子的金屬觸點。
為了最佳化p-n接面，有利的是在該等待施加之金屬觸點下方產生高度摻雜(以降低接觸電阻)，然而在介於觸點之間的區域中低度摻雜有利於降低再結合及自由電荷吸收。為了產生有關能量轉換之最高效率，進一步有利的是，除了p-n接面之外，同樣可在具有不同摻雜程度之相 同摻雜類型的區域之間產生接面(p-p+或n-n+)。
先前技術已揭示用於摻雜半導體基板之方法。例如，US 2012/0052618 A1揭示揭示經由使用含有摻雜劑之液態矽前驅物化合物選擇性摻雜晶圓的方法，該液態矽前驅物化合物係施加至該晶圓並部分轉化成含有元素矽之層，然後將該塗層之未轉化區域氧化。憑藉轉化及氧化區域對相異擴散速率，隨後可在該晶圓中產生具有高度摻雜及低度摻雜的區域。然而，未提及使用不同摻雜劑(p型及n型)摻雜。
因此，本發明所針對的問題係提供用於摻雜半導體之方法，其使得能在該半導體上製造關於摻雜劑原子之類型及濃度的相異摻雜區域。
本問題係藉由根據本發明用於摻雜半導體基板(尤其是矽晶圓)的液相方法而解決，該方法中將含有至少一種第一摻雜劑之第一組成物施加至該該半導體基板表面的一或多個區域，以產生一或多個經該第一組成物塗覆之該半導體基板表面區域；將含有至少一種第二摻雜劑之第二組成物施加至該半導體基板表面的一或多個區域，以產生一或多個經該第二組成物塗覆之該半導體基板表面區域，其中該一或多個經該第一組成物塗覆之區域及該一或多個經該第二組成物塗覆之區域係相異且不明顯重疊(若有任何重疊的話)，且 其中該第一摻雜劑為n型摻雜劑而該第二摻雜劑為p型摻雜劑或反之；該等經該第一組成物塗覆及經該第二組成物塗覆之該半導體基板的表面區域各部分地或完全經活化；隨意地，該經該第一組成物塗覆及經該第二組成物塗覆之該半導體基板表面的未經活化區域各經氧化；且將該半導體基板加熱至該等摻雜劑擴散出該塗層而進入該半導體基板的溫度。
圖1為非晶形Si或Si晶圓之繞射影像。
該方法中所使用之組成物較佳為前驅物組成物。於此處應暸解前驅物意指可以熱或以電磁輻射轉化成半導體材料之基本上可溶於該組成物中所使用的溶劑中之化學化合物或一或多種半導體原子之液態化學化合物。即使本發明於下文係參考此種前驅物組成物說明，但不局限於此實施態樣。
於本文內容中應暸解液相方法意指其中至少一種液態組成物(含有具有其他液態或固態摻雜劑前驅物、半導體前驅物及隨意的其他溶解或分散於其中之添加劑的半導體或摻雜劑材料之至少一種液態前驅物)及/或至少一種含有摻雜劑(本身為液態或固態)、隨意的半導體前驅物 (及隨意的其他添加劑)之含溶劑調配物施加至待摻雜基板。在以矽為基底之半導體前驅物的情況下，隨後將彼等例如以熱或以電磁輻射轉化成含基本上為元素、非晶形、單晶及/或多晶矽塗層。同時將存在之摻雜劑前驅物基本上轉化成下伏摻雜劑且併入形成之含矽塗層。形成為產物之摻雜半導體基板因而為已經至少一個摻雜半導體層塗覆之半導體基板。該基板本身仍可(但不需)藉由摻雜劑之向內擴散摻雜。
應暸解用於本發明目的之「活化」意指將該塗層從前驅物組成物「轉化」成所提及之含元素、非晶形、單晶及/或多晶矽塗層。此處之「部分活化」意指並非整體塗層而是只有選定組件區域係經轉化。根據個別塗覆區，此可意指，例如，不少於2%以及不多於98%該區，較佳係不少於5%以及不多於50%該區，係以此方式轉化。然而，在本發明各種不同實施態樣中，整體塗層(即，100%該區)係經活化。
p型及n型摻雜劑尤其分別可呈主族III及V之元素化合物。該至少一種n型摻雜劑較佳可選自含磷摻雜劑，尤其是PH3、P4、P(SiMe3)3、PhP(SiMe3)2、Cl2P(SiMe3)、PPh3、PMePh2及P(t-Bu)3；含砷摻雜劑，尤其是As(SiMe3)3、PhAs(SiMe3)2、Cl2As(SiMe3)、AsPh3、AsMePh2、As(t-Bu)3及AsH3；含銻摻雜劑，尤其是Sb(SiMe3)3、PhSb(SiMe3)2、Cl2Sb(SiMe3)、SbPh3、SbMePh2及Sb(t-Bu)3、及上述者之混合物。該至少一種p 型摻雜劑較佳可選自含硼摻雜劑，尤其是B2H6、BH3*THF、BEt3、BMe3、B(SiMe3)3、PhB(SiMe3)2、Cl2B(SiMe3)、BPh3、BMePh2、及B(t-Bu)3、及其混合物。
本文中所使用之「至少一種」意指1或更多，即，1、2、3、4、5、6、7、8、9或更多。基於一種成分，該數值關於成分之類型以及非關於分子之絕對數。因此「至少一種摻雜劑」意指，例如，至少一種類型之摻雜劑，意指著可使用一種類型之摻雜劑或二或多種不同摻雜劑之混合物。連同所陳述之量，數字係關於存在於組成物/混合物中之指定類型的所有化合物，意指該組成物不含超出指定量之對應化合物的任何其他此類化合物。
除非另外明確陳述，否則所有與本文所述之組成物相關的所述百分比係關於重量%，各例中係基於對應組成物計。
本文所使用之與數值相關的「大概」或「約」係關於該數值±10%，較佳係±5%。
可藉由根據本發明方法製造之活化塗層可含有元素矽或由元素矽組成，例如，呈非晶形、單晶及/或多晶形式，並結合特定摻雜劑。藉由根據本發明方法製造之活化塗層同樣可為除了元素矽及該特定摻雜劑之外亦含有其他元素的塗層。相似地，可藉由根據本發明方法製造之氧化塗層可含有氧化矽或由氧化矽組成並結合特定摻雜劑。在該等塗層中，亦可隨意地存在其他元素。
在根據本發明之方法中，具有第一組成物及具有第二組成物之塗層可經結構化，應暸解本文中「結構化」之塗層意指塗層不完全或基本上完全覆蓋基板，而是部分覆蓋該基板以產生經結構化圖案。對應之經結構化圖案可承擔解決技術問題，尤其是半導體技術中之問題的任務。經結構化層之典型實例為導電軌(例如用於接觸連接)、指形結構或點狀結構(例如用於後觸點太陽能電池中之射極及基極區)以及太陽能電池中之選擇性射極結構。
在本發明方法中，將含有至少一種第一摻雜劑之第一組成物及含有至少一種第二摻雜劑之第二組成物施加至基板表面之不重疊或基本上不重疊的不同區域。此處「基本上不重疊」意指該等區域重疊不超過其個別區的5%。較佳係該等區域完全不重疊，但因該方法之故會發性此種重疊。然而，在該情況下，此等重疊經常是不想要的。在各例中，施加可以經結構化方式進行，以將第一組成物及第二組成物施加至矽晶圓之表面(例如，在一側上以交叉指形結構施加)，或該第一組成物及該第二組成物各施加至該矽晶圓的對側的方式進行。
在各種不同實施態樣中，在加熱該矽晶圓步驟(向外擴散步驟)之前(但可在活化步驟之前或之後，而非特別為之後，以及隨意地在氧化步驟之後)，可將不含任何摻雜劑之第三組成物施加至經該第一組成物及/或第二組成物塗覆的經活化及/或未經活化區域。此意指由該第一組成物或第二組成物構成之塗層係經由第三組成物組成的塗 層塗覆。該組成物除了缺乏摻雜劑之後，在成分方面可與該第一組成物及/或第二組成物相同。
該具有第三組成物之塗層於向外擴散步驟中防止該步驟中通常使用的擴散烘箱之污染，即，摻雜劑原子外逸至該烘箱氣氛中。
尤其應暸解基於本發明目的之組成物(即，該第一組成物及第二組成物以及隨意的第三組成物)意指在SATP條件(25℃，1.013巴)下為液態，含有至少一種在SATP條件下為液態之含矽前驅物或含有至少一種溶劑及至少一種在SATP條件下為液態或固態之含矽前驅物或由彼等組成之組成物，各例中係與特定摻雜劑組合。以包含至少一種溶劑及至少一種在SATP條件下為液態或固態之含矽前驅物並與特定摻雜劑組合之組成物可獲致特別良好結果，原因係此等具有特別良好的印刷性。
該等前驅物通常包括所有適用之聚矽烷、聚矽氮烷及聚矽氧烷。較佳之矽前驅物為具有式SinXc之含矽化合物(其尤其在SATP條件下為固態或固態)，其中X=H、F、Cl、Br、I、C1-C10烷基、C1-C10烯基、C5-C20芳基，n4且2nc2n+2。同樣較佳之含矽前驅物為聚矽氧烷，尤其是具有式SinHcOdRe者，其中R=C1-C10烷基、C1-C10烯基、C5-C20芳基，n2且(n-1)dn，0c3n且0e3n。同樣較佳之含矽前驅物為式SinHmNbRc之聚矽氮烷，其中R=有機基團(較佳係R=C1-C10烷基、C1-C10烯基、C5-C20芳基、=C1-C10烷氧 基)，n2，0m3n，(n-1)bn且0c3n。同樣較佳之含矽前驅物為含矽奈米粒子。該等前驅物可個別使用或以混合物形式使用。特佳係使用聚矽烷。此等亦可個別使用或以混合物形式使用。
當使用包括至少兩種前驅物(其中至少一者前驅物為氫矽烷，尤其是具有通式SinH2n+2(其中n=3至10)，及至少一者為氫矽烷寡聚物)之組成物時可獲得特別良好的結果。對應之調配物尤其適於從液相製造高品質、薄而精細之層，提供在塗覆操作中標準的良好基板濕潤作用，及在結構化之後具有銳利邊緣。調配物較佳為液態，原因係因而可以特別有效率之方式處理。
具有式SinH2n+2(其中n=3至10)之氫矽烷為非環狀氫矽烷。該等化合物之異構物可為直鏈或支鏈。較佳之非環狀氫矽烷為三矽烷、異四矽烷、正五矽烷、2-矽基四矽烷及新五矽烷，以及八矽烷(即，正八矽烷、2-矽基七矽烷、3-矽基七矽烷、4-矽基七矽烷、2,2-二矽基六矽烷、2,3-二矽基六矽烷、2,4-二矽基六矽烷、2,5-二矽基六矽烷、3,4-二矽基六矽烷、2,2,3-三矽基七矽烷、2,3,4-三矽基七矽烷、2,3,3-三矽基七矽烷、2,2,4-三矽基七矽烷、2,2,3,3-四矽基四矽烷、3-二矽基六矽烷、2-矽基-3-二矽基五矽烷及3-矽基-3-二矽基五矽烷)以及九矽烷(即，正九矽烷、2-矽基八矽烷、3-矽基八矽烷、4-矽基八矽烷、2,2-二矽基七矽烷、2,3-二矽基七矽烷、2,4-二矽基七矽烷、2,5-二矽基七矽烷、2,6-二矽基七矽烷、3,3-二矽基 七矽烷、3,4-二矽基七矽烷、3,5-二矽基七矽烷、4,4-二矽基七矽烷、3-二矽基七矽烷、4-二矽基七矽烷、2,2,3-三矽基六矽烷、2,2,4-三矽基六矽烷、2,2,5-三矽基六矽烷、2,3,3-三矽基六矽烷、2,3,4-三矽基六矽烷、2,3,5-三矽基六矽烷、3,3,4-三矽基六矽烷、3,3,5-三矽基六矽烷、3-二矽基-2-矽基六矽烷、4-二矽基-2-矽基六矽烷、3-二矽基-3-矽基六矽烷、4-二矽基-3-矽基六矽烷、2,2,3,3-四矽基五矽烷、2,2,3,4-四矽基五矽烷、2,2,4,4-四矽基五矽烷、2,3,3,4-四矽基五矽烷、3-二矽基-2,2-二矽基五矽烷、3-二矽基-2,3-二矽基五矽烷、3-二矽基-2,4-二矽基五矽烷及3,3-二矽基五矽烷)，其調配物形成特別良好的結果。
同樣較佳地，具有所述通式之氫矽烷為支鏈氫矽烷，其形成比直鏈氫矽烷更安定之溶液及更佳的層。
最佳地，該氫矽烷為異四矽烷、2-矽基四矽烷、新五矽烷或九矽烷異構物之混合物，彼等可經由新五矽烷之熱處理或藉由Holthausen等人(海報展示：A.Nadj，第6屆European Silicon Days，2012)所述之方法製備。最佳結果可使用對應調配物獲致。
氫矽烷寡聚物為氫矽烷化合物之寡聚物，較佳為氫矽烷之寡聚物。當氫矽烷寡聚物具有200至10,000g/mol之重量平均分子量時，本發明調配物具有製造薄層的特別良好安定性。其製備方法為熟習本領域之人士已知。對應之分子量可經由凝膠滲透層析術使用直鏈聚苯乙烯柱且以環辛烷作為洗提液，並以聚丁二烯作為參考而測定。
該氫矽烷寡聚物較佳係藉由非環狀氫矽烷之寡聚而獲得。不同於由環狀氫矽烷所形成之氫矽烷寡聚物，該等寡聚物因以不同方式進行解離聚合機制而具有高交聯程度。反之，因環狀氫矽烷接受開環反應機制，由環狀氫矽烷形成之寡聚物若有任何交聯的話，只具有非常低交聯程度。不同於由環狀氫矽烷形成之寡聚物，由非環狀氫矽烷製備之對應寡聚物提供基板表面在溶液中之良好濕潤作用，可特別有效率地用於製造薄層以及形成均勻且平滑表面。由非環狀支鏈氫矽烷所形成之寡聚物展現更佳結果。
特佳之氫矽烷寡聚物為可藉由在沒有觸媒存在且在<235℃之溫度下熱轉化包含至少一種具有不超過20個矽原子之非環狀氫矽烷的組成物而獲得之寡聚物。對應氫矽烷寡聚物及其製備係描述於WO 2011/104147 A1，引用其關於該等化合物及其製備部分，及該案係以全文引用方式併入本文中。此寡聚物比由非環狀支鏈氫矽烷所形成的其他氫矽烷寡聚物具有更佳性質。該氫矽烷寡聚物亦可具有除氫及矽以外的其他殘基。因此，當寡聚物含有碳時可造成以該等調配物製造之層的優點。對應之含矽氫矽烷寡聚物可藉由氫矽烷寡聚物與烴之共寡聚作用製備。然而，較佳地，氫矽烷寡聚物為只含氫及矽之化合物，因此其不具任何鹵素或烷基殘基。
另外較佳者係已摻雜之氫矽烷寡聚物。較佳地，該等氫矽烷寡聚物已經硼或磷摻雜。藉由在製造早期階段添加適當摻雜劑可製造對應氫矽烷寡聚物。或者，亦可p型摻 雜已以上述p型或n型摻雜劑製備之未摻雜氫矽烷寡聚物，或藉由高能方法(例如UV輻射或熱處理)n型摻雜該等未摻雜氫矽烷寡聚物。
該(等)氫矽烷之比例較佳係基於個別組成物之總質量計為0.1重量%至99重量%，更佳為1重量%至50重量%，最佳為1重量%至30重量%。
該(等)氫矽烷寡聚物之比例較佳係基於個別組成物之總質量計為0.1重量%至99重量%，更佳為1重量%至50重量%，最佳為1重量%至20重量%。
為了獲致特別良好結果，個別調配物中之氫矽烷寡聚物的比例另外較佳係基於存在之氫矽烷及氫矽烷寡聚物的總質量計為40重量%至99.9重量%，更佳為60重量%至99%，及最佳為70重量%至90重量%。
根據本發明之方法中所使用的組成物不需要含有任何溶劑。然而，彼等較佳包括至少一種溶劑。若彼等含有溶劑，其比例較佳係基於個別調配物之總質量計為0.1重量%至99重量%，更佳為25重量%至95重量%，最佳為60重量%至95重量%。
最佳係基於該調配物之總質量計為具有1重量%至30重量%之氫矽烷、1重量%至20重量%之氫矽烷寡聚物及60重量%至95重量%之溶劑的組成物。
可用於本文所述之組成物的較佳溶劑係選自由具有1至12個碳原子之直鏈、支鏈及環狀飽和、不飽和及芳族烴(隨意地部分或完全鹵化)、醇、醚、羧酸、酯、腈、 胺、醯胺、亞碸及水所組成之群組者。特佳者為正戊烷、正己烷、正庚烷、正辛烷、正癸烷、十二烷、環己烷、環辛烷、環癸烷、二環戊烷、苯、甲苯、間二甲苯、對二甲苯、1,3,5-三甲苯、二氫茚、茚、四氫萘、十氫萘、二乙醚、二丙醚、乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二乙二醇二甲醚、二乙二醇二乙醚、二乙二醇甲基乙基醚、四氫呋喃、對二噁烷、乙腈、二甲基甲醯胺、二甲亞碸、二氯甲烷及氯仿。
根據本發明所使用之調配物除了該至少一種摻雜劑之外可額外含有該至少一種氫矽烷及該至少一種氫矽烷寡聚物以及任何存在的溶劑，以及其他物質，尤其是用於調整流變性質之奈米粒子或添加劑。熟習本領域之人士已知對應之物質。然而，較佳係所使用之組成物不由奈米粒子組成。
就根據本發明之方法而言，所使用之半導體基板尤其為矽晶圓。彼等可為例如多晶或單晶，且已可具有基本摻雜。如前文所界定，該基本摻雜可使用n型或p型摻雜劑摻雜。
該等組成物較佳係經由選自下列之液相方法施加：印刷法(尤其是快乾/凹版印刷、奈米壓印或微米壓印、噴墨印刷、套版印刷、反向套版印刷、數位套版印刷及網版印刷)及噴霧法(氣動噴霧、超音波噴霧、電噴霧法)。通常，適用之施加方法均為能以兩種不同組成物形成結構化塗層而無實質重疊的已知方法。
該等組成物原則上可施加在全區上(即，以未結構化方式)或以結構化方式施加。在將第一組成物及第二組成物施加至晶圓的不同側之情況下尤其可進行全區施加。若該等組成物已以結構化方式施加至基板，藉由根據本發明之方法可獲得特別精細結構。例如，使用印刷法可獲致對應之結構化施加。其他可能性係經由基板之表面預處理結構化，尤其是經由藉由局部電漿或電暈處理因而局部去除在基板表面之化學鍵或局部活化該表面(例如Si-H終端)、藉由化學蝕刻或藉由施加化學化合物(更特別的是利用自組單層)修改在基板與含前驅物之塗覆組成物之間的表面張力。更特別藉由含該前驅物之塗覆組成物僅黏附至具有適宜表面張力的預界定之區域及/或藉由經乾燥或轉化之層僅黏附至具有適宜表面張力的預界定區域而獲致結構化。
然而，較佳地，根據本發明之方法可藉由印刷法進行。
更佳地，根據本發明之方法係以結構化方式將該第一組成物及第二組成物同時或連續施加且不重疊至晶圓的不同區域之方式進行，所得塗層候部分或完全經活化，及隨意地，將該晶圓上之未經活化區域氧化。藉此方式可製造具有不同性質之特別精細結構。對應方法可用以製造特別良好且容易結構化之層。
在施加該等調配物(組成物)之後，較佳可經由在基板上之液態膜的UV照射進行預交聯操作，之後該仍為液 態膜具有已交聯前驅物部分。
在該調配物之施加及任何預交聯之後，經塗覆基板較佳亦可在轉化之前經乾燥，以去除任何存在的溶劑。熟習本領域之人士已習知用於該目的的對應之方法及條件。為了只去除揮發性調配物成分，在熱乾燥操作情況下，加熱溫度應低於200℃。在施加至基板及任何隨後之預交聯及乾燥操作之後，存在該基板上之塗覆組成物係完全或部分經活化。
部分活化可例如藉由使用遮罩或藉由使用觸點柱(contact post)進行。
根據本發明之方法中的活化原則上可以不同方式進行。較佳地，活化或轉化係熱進行及/或使用電磁輻射及/或藉由電子或離子撞擊進行。熱活化較佳係在200至1000℃，較佳為250至750℃，尤佳為300至700℃之溫度下進行。熱活化時間較佳係介於0.01毫秒與360分鐘之間。活化時間更佳係介於0.1毫秒與10分鐘，更佳係介於1秒與120秒之間。
對應之迅速高能方法可例如藉由使用IR輻射器、熱板、加熱探針、烘箱、閃光燈、電漿(尤其是氫電漿)或具有適當氣體組成之電暈、RTP系統、微波系統或電子束處理(若有必要，為個別預熱或暖機狀態)進行。
或者或是另外，活化可藉由使用電磁輻射(尤其是使用UV光)照射進行。活化時間較佳可介於1秒與360分鐘之間。該情況下之結構化或(部分)活化可例如經由使 用點狀或線性輻射源，或經由使用遮罩獲致。更佳地，該活化係藉由使用雷射輻射之照射進行。使用點狀或線性輻射源(尤其是雷射)是有利的，因可藉以獲致特別精細結構。此外，在使用單色輻射的情況下，可經由控制活化所需之波長來減少寄生吸收，因而減少不要的基板及/或環境加熱。基於此理由，使用電磁輻射進行活化因而較佳。
活化同樣可以離子撞擊進行。該等離子可以各種不同方式產生。經常使用衝擊離子化(尤其是電子衝擊離子化(EI))或化學離子化(CI)、光離子化(PI)、場離子化(FI)、快速原子撞擊(FAB)、基質輔助雷射脫附/離子化(MALDI)及電灑離子化(ESI)。在離子撞擊之情況下，結構化同樣可經由遮罩獲致。
部分活化因而在基材上形成其上存在之塗覆組成物已經轉化的區域，及其上存在之塗覆組成物未轉化之區域。
可暸解在本文內容中活化意指所形成之塗覆膜的沉積之前驅物轉變成非晶形或結晶半導體層。較佳地，在使用只含矽前驅物的情況下進行活化以在轉化之後形成經結構化之非晶形或結晶，尤其是多晶或單晶矽層。進行此之方式及方法為熟習本領域之人士已知。在一實施態樣中，該活化係以形成非晶形矽(a-Si)之方式進行。
若該轉化之前未乾燥，未轉化區域亦可在轉化之後予以乾燥。此處，該乾燥係在低於200℃，較佳係在100至200℃之範圍中之溫度進行。乾燥亦可用以在具有未轉化塗層之區域中建立經界定的狀態，且此等可用以部分控制 後續隨意的氧化步驟之後的塗層之光學及電性質。
在部分轉化之後，可將該基板上之未轉化塗層氧化。在使用矽前驅物組成物之情況下，因而在具有未轉化塗層之區域中形成含氧化矽層結構。在該程序中已藉由先前轉化獲得之經轉化含矽區域未被氧化，因此藉由根據本發明之方法可獲得直接鄰接含氧化矽層結構的含矽層結構。由於使用相異摻雜起始組成物，因此獲得n型摻雜含矽、n型摻雜含氧化矽、p型摻雜含矽及p型摻雜含氧化矽層結構。該含矽及含氧化矽層結構不同之處在於其擴散速率，因此在擴散步驟中來自該等含矽層之摻雜劑原子以高於來自該含氧化矽層之摻雜劑原子的擴散速率擴散至基板下方。因此，在該等經活化區域下方產生高度摻雜之區域，而在未經活化、經氧化之區域下方產生具有低度摻雜之區域。
熟習本領域之人士明白如何選擇氧化條件以將未轉化塗層區域氧化而不氧化已轉化之區域。
較佳地，氧化係在含氧氣氛中於300℃之溫度，較佳係150℃之溫度，更佳係100℃之溫度進行。最佳地，氧化係在含氧氣氛中於室溫進行。該含氧氣氛較佳具有1至100莫耳%之氧濃度，及可含氮或氬作為其他氣態成分。
另外特佳者係使用選自由以下所組成之群組的氧化劑之氧化：臭氧、二氧化碳、過氧化氫(H2O2)、水蒸汽(H2O)、一元或多元醇、酮、羧酸(尤其是三氯乙 酸)、碳酸酯及包含三氯乙酸和氧之混合物，以及HCl和氧之混合物。以此等氧化劑氧化之方式及方法為熟習本領域之人士已知。特佳係使用臭氧、二氧化碳、過氧化氫(H2O2)、水蒸汽(H2O)、羧酸(尤其是三氯乙酸)、碳酸酯及包含三氯乙酸和氧之混合物。
所述之用於摻雜矽晶圓的方法可額外根據一個晶圓而重複進行，同時或連續進行二或多次，然而在該情況下，該晶圓表面之對應區域係重複以第一組成物或重複以第二組成物塗覆，但不以二者組成物重複。不同塗層之活化可同時或連續進行。此意指本發明涵蓋同時或連續施加第一組成物及第二組成物，接著進行完全或部分活化，然後隨意地氧化經該第一組成物及該第二組成物二者塗覆的區域之方法，以及先施加該第一組成物，完全或部分活化及隨意地氧化，然後施加該第二組成物，完全或部分活化及隨意地氧化之方法二者。
在各種不同實施態樣中，擴散步驟(即，加熱該半導體基板以使摻雜劑原子擴散出該塗層至該半導體基板下方)係在超過700℃，尤其是700至1200℃之溫度進行。此步驟進行例如10分鐘至10小時，尤其是至少約30分鐘。
在其他實施態樣中，活化係以形成結晶矽之方式進行。此處尤佳係活化以該矽係磊晶地結晶之方式進行。換言之，所沉積之經摻雜前驅物配合至該矽晶圓之晶體結構。尤其是在使用單晶Si晶圓(FZ或Cz)之情況下，磊 晶結晶區域因而具有非常高之電子質量且隨後不需要移除。此有利的原因係因而免去額外的移除步驟。該磊晶生長較佳係在600至1200℃之溫度進行，該溫度維持30秒至3小時期間。更特別的是，磊晶生長亦可藉由在800至1200℃之溫度20至40秒的迅速熱退火步驟來產生。磊晶生長的有利因素係使用高純度聚矽烷及較佳為5至150nm之沉積層的低厚度。
擴散步驟可在保護氣體氣氛下進行，尤其是在氬或氮氣氛中，或在富含氧之環境中進行。在各種不同實施態樣中，該擴散步驟係於氧存在下進行。結果，元素矽於原位氧化於該基板表面上，於其上生長氧化物。然後可隨後將此用作鈍化層。該氧化不需要局限於表面的特定區域，但通常可在元素矽與該含氧氣氛接觸的所有區域中進行。以此方式產生之氧化物經常具有約10nm之層厚度。或者，此氧化步驟亦可在擴散步驟之後分開進行。
該步驟通常係在擴散烘箱中進行。該烘箱可例如為輸送帶烘箱或石英管狀烘箱。
本文所述之方法亦可包括移除該矽晶圓表面之塗層的經氧化區域之步驟。此可例如藉由濕式化學蝕刻方法來進行。用於移除氧化矽之適合方法的實例為使用氫氟酸(例如於水中之2%至10% HF)的濕式化學蝕刻方法。此種蝕刻步驟可緊接在向外擴散步驟之後，並例如進行1至20分鐘期間。此種步驟可移除該塗層之未經活化區域的氧化時所形成之氧化物以及在擴散步驟期間所產生的任何氧化 物二者。
在本發明各種不同實施態樣中，根據本發明之方法係關於矽晶圓之相異摻雜以供製造後觸點太陽能電池，該方法包括以下步驟：1.將含p型摻雜劑之液態以Si為基底的組成物印刷至該矽晶圓一側上成為指形結構的濕膜形式或點狀形式；2.將含n型摻雜劑之液態以Si為底質的組成物印刷至該矽晶圓的同一側上成為與1.中所沉積之形式互補的形式之濕膜形式；3.藉由完全或部分轉化或氧化將該等濕膜轉化成元素矽，尤其是非晶形或結晶、磊晶矽、或氧化矽；4.向外擴散；5.隨意地：例如藉由氫氟酸移除該SiO。
在本文所述之將兩種組成物施加至晶圓同一側的所有本發明實施態樣中，該方法可額外包括將另一種組成物施加至該晶圓基板(尤其是晶圓)對側的步驟。該組成物可同樣呈液態形式及可藉由印刷施加，例如成濕膜形式。該組成物可含有n型摻雜劑或p型摻雜劑，尤其是n型摻雜劑。在各種不同實施態樣中，該組成物為前驅物組成物且為如前述第一組成物或第二組成物所界定。該施加、活化、氧化等可同樣如前文針對第二組成物及第二組成物所述般進行。更特別地，對應活化及氧化步驟可與經該第一組成物及/或第二組成物塗覆之區域的活化/氧化一起或分開進行。
在本發明各種不同其他實施態樣中，根據本發明之方法係關於矽晶圓之相異摻雜以供製造雙面太陽能電池，該方法包括以下步驟：1.將含p型摻雜劑之液態以Si為基底的組成物印刷至該矽晶圓一側上成為濕膜形式；2.藉由完全或部分轉化或氧化將該濕膜轉化成元素矽，尤其是非晶形或結晶、磊晶矽、或氧化矽；3.將含n型摻雜劑之液態以Si為基底的組成物印刷至該矽晶圓另一側上成為濕膜形式；4.藉由完全或部分轉化或氧化將該濕膜轉化成元素矽，尤其是非晶形或結晶、磊晶矽、或氧化矽；5.向外擴散；6.隨意地：例如藉由氫氟酸移除該SiO。
本發明亦進一步提供藉由根據本發明之方法所製造之半導體基板及其用途，尤其是用於製造電子或光電子組件，較佳為太陽能電池。該等太陽能電池可為例如後觸點太陽能電池。
在太陽能電池之製造中，在另一步驟中，根據本發明製造之半導體基板可經氮化矽層塗覆(大區，尤其是在整個區上)，然後將用於製造金屬觸點的含金屬組成物(例如銀糊)施加至該氮化矽層之特定區域並藉由加熱燒透，以建立與下方摻雜層的觸點。該含金屬組成物尤其施加於具有高度摻雜之區域中。
最後，本發明亦涵蓋包含根據本發明製造之半導體基 板的太陽能電池及太陽能模組。
以下實例闡述本發明主題且其本身不具任何限制效果。
實施例
1.藉由旋塗，將由30%具有1.5%磷摻雜之新五矽烷和70%甲苯及環辛烷溶劑組成的摻雜磷之調配物施加至電阻率為5ohmcm的n型矽晶圓雙側。於500℃轉化60秒成50nm厚非晶形矽層。該等磷原子於1000℃向外擴散至該Si晶圓內為時30分鐘。在該矽晶圓中形成薄片電阻為60ohms/sq之摻雜磷之區域。測得高度摻雜區域之發射體飽和電流為800fA/cm2。此外，可發現在該向外擴散期間該非晶形矽係於該矽晶圓上磊晶結晶。此外，發現該非晶形矽配合至該該矽晶圓之晶體結構且在該向外擴散期間磊晶結晶，可從附件1所附繞射影像推斷。
2.藉由旋塗，將由30%具有1.5%硼摻雜之新五矽烷和70%甲苯及環辛烷溶劑組成的摻雜硼之調配物施加至電阻率為5ohmcm的n型矽晶圓雙側。於500℃轉化60秒成50nm厚非晶形矽層。該等硼原子於1050℃向外擴散至該Si晶圓內為時60分鐘。在該矽晶圓中形成薄片電阻為50ohms/sq之摻雜硼之區域。測得高度摻雜區域之發射體飽和電流為1000fA/cm2。此外，可發現在該向外擴散期間該非晶形矽係於該矽晶圓上磊晶結晶。
3.製造雙面太陽能電池：藉由旋塗，將由30%具有 1.5%硼摻雜之新五矽烷和70%甲苯及環辛烷溶劑組成的摻雜硼之調配物施加至電阻率為5ohmcm的n型矽晶圓前側。於500℃轉化60秒成50nm厚非晶形矽層。然後，藉由旋塗，將由30%具有1.5%磷摻雜之新五矽烷和70%甲苯及環辛烷溶劑組成的摻雜磷之調配物沉積至該n型晶圓的反側。於500℃轉化60秒成50nm厚非晶形矽層。該等硼及磷原子於1050℃向外擴散至該si晶圓內為時30分鐘。然後將鋁以指形結構沉積至該前側上以及該整個反側上。以此方式製造之太陽能電池具有10.2%之效率。
4.製造後觸點太陽能電池：
a.將含p型摻雜劑之液態以Si為基底的組成物印刷至該矽晶圓一側上成為指形結構的濕膜形式或點狀形式。印墨通常含有30%具有1%至10%硼摻雜之新五矽烷和70%甲苯及環辛烷溶劑。該等指形通常具有200μm至1000μm之寬度，點直徑為10μm至400μm。
b.將含n型摻雜劑之液態以Si為底質的組成物印刷至該矽晶圓的同一側上成為與1.中所沉積之結構互補的形式之濕膜形式。此處，印墨通常含有30%具有1%至10%磷摻雜之新五矽烷和70%甲苯及環辛烷溶劑。該等指形通常具有200μm至1000μm之寬度；
c.藉由部分轉化或氧化將該等濕膜轉化成元素矽，尤其是非晶形矽，或氧化矽。該轉化在400至600℃之溫度發生。持續期間：1秒至2分鐘。較佳係於500℃為時60秒。在含氧氣氛中在介於室溫與300℃之間的溫 度氧化。持續期間：視溫度而定，為30秒至30分鐘。該非晶形矽之層厚度為10至100nm。
d.將含p型摻雜劑或n型摻雜劑之液態以Si為基底的組成物印刷至該晶圓對側上成為濕膜形式；
e.藉由部分轉化或氧化將該等濕膜轉化成元素矽，尤其是非晶形矽，或氧化矽；
f.在氮氣氛下在700至1300℃向外擴散5至120分鐘期間。隨意添加呈O2或H2O形式之氧。由於添加氧，該Si表面係氧化且在該Si晶圓上生長SiO膜。SiO之典型層厚度為10nm；
g.隨意地：例如藉由氫氟酸移除SiO，在室溫下於1至40% HF中為時1至15分鐘。

Claims (24)

  1. 一種用於摻雜半導體基板之液相方法，其特徵在於將含有至少一種第一摻雜劑之第一組成物施加至該該半導體基板表面的一或多個區域，以產生一或多個經該第一組成物塗覆之該半導體基板表面區域；將含有至少一種第二摻雜劑之第二組成物施加至該半導體基板表面的一或多個區域，以產生一或多個經該第二組成物塗覆之該半導體基板表面區域，其中該一或多個經該第一組成物塗覆之區域及該一或多個經該第二組成物塗覆之區域係相異且不明顯重疊，且其中該第一摻雜劑為n型摻雜劑而該第二摻雜劑為p型摻雜劑或反之；該等經該第一組成物塗覆及經該第二組成物塗覆之該半導體基板的表面區域各完全或部分地經活化；隨意地，該經該第一組成物塗覆及經該第二組成物塗覆之該半導體基板表面的未經活化區域各經氧化；且將該半導體基板加熱至該等摻雜劑擴散出該塗層而進入該半導體基板的溫度。
  2. 如申請專利範圍第1項之方法，其中該經該第一組成物塗覆之區域的完全或部分活化及/或氧化步驟係在該第二組成物之該施加步驟及該完全或部分活化及氧化步驟之前進行。
  3. 如申請專利範圍第1或2項之方法，其中在加熱該半導體基板的步驟之前，將不含任何摻雜劑之第三組成 物施加至該等經該第一及/或第二組成物塗覆的經活化及/或未經活化區域。
  4. 如申請專利範圍第3項之方法，其中該第一組成物及/或該第二組成物及/或隨意的該第三組成物係利用印刷或噴塗方法施加至該半導體基板。
  5. 如申請專利範圍第3項之方法，其中(a)該至少一種n型摻雜劑係選自a.含磷摻雜劑，較佳為PH3、P4、P(SiMe3)3、PhP(SiMe3)2、Cl2P(SiMe3)、PPh3、PMePh2及P(t-Bu)3，b.含砷摻雜劑，較佳為As(SiMe3)3、PhAs(SiMe3)2、Cl2As(SiMe3)、AsPh3、AsMePh2、AS(t-Bu)3及AsH3，c.含銻摻雜劑，較佳為Sb(SiMe3)3、PhSb(SiMe3)2、Cl2Sb(SiMe3)、SbPh3、SbMePh2及Sb(t-Bu)3，及上述者之混合物；及/或(b)該至少一種p型摻雜劑係選自a.含硼摻雜劑，較佳為B2H6、BH3*THF、BEt3、BMe3、B(SiMe3)3、PhB(SiMe3)2、Cl2B(SiMe3)、BPh3、BMePh2、B(t-Bu)3，及其混合物。
  6. 如申請專利範圍第3項之方法，其中該第一及/或第二及/或隨意的第三組成物為包含下列之前驅物組成物 (a)至少一種在SATP條件下為液態之含矽前驅物；或(b)至少一種溶劑及至少一種在SATP條件下為液態或固態之含矽及/或含鍺前驅物。
  7. 如申請專利範圍第6項之方法，其中該前驅物係選自a.通式SinXc之聚矽烷，其中X=H、F、Cl、Br、I、C1-C10烷基、C1-C10烯基、C5-C20芳基，n4且2nc2n+2 b.通式SinHcOdRe之聚矽氧烷，其中R=C1-C10烷基、C1-C10烯基、C5-C20芳基，n2且(n-1)dn，0c3n且0e3n，及c.式SinHmNbRc之聚矽氮烷，其中R=C1-C10烷基、C1-C10烯基、C5-C20芳基，=C1-C10烷氧基，n2，0m3n，(n-1)bn且0c3n。
  8. 如申請專利範圍第6項之方法，其中該前驅物為含矽之奈米粒子。
  9. 如申請專利範圍第6項之方法，其中該前驅物組成物包括至少兩種前驅物，其中至少一者為氫矽烷(hydridosilane)寡聚物且至少一者為通式SinH2n+2之隨意地支鏈氫矽烷，其中n=3至10，尤其是選自異四矽烷、2-矽基四矽烷、新五矽烷及九矽烷異構物之混合物。
  10. 如申請專利範圍第9項之方法，其中該氫矽烷寡聚物 (a)具有200至10,000g/mol之重量平均分子量；及/或(b)由非環狀氫矽烷之寡聚而獲得；及/或(c)可藉由在沒有觸媒存在且在低於235℃之溫度下熱轉化包含至少一種具有不超過20個矽原子之非環狀氫矽烷的組成物而獲得。
  11. 如申請專利範圍第1或2項之方法，其中該氧化作用將該塗層之未經活化區域轉化成經摻雜氧化矽。
  12. 如申請專利範圍第1或2項之方法，其中該活化作用係使用電磁輻射及/或電子或離子撞擊及/或利用傳導熱及/或利用輻射熱而以加熱方式進行。
  13. 如申請專利範圍第1或2項之方法，其中(a)該氧化作用係在含氧氣氛中於300℃之溫度下進行；及/或(b)該氧化作用係以選自由下列所組成之群組的氧化劑來進行：臭氧、二氧化碳、過氧化氫(H2O2)、水蒸汽(H2O)、一元或多元醇、酮、羧酸、碳酸酯及包含三氯乙酸和氧之混合物，以及HCl和氧之混合物。
  14. 如申請專利範圍第1或2項之方法，其中該擴散步驟係在超過700℃，尤其是700至1100℃之溫度下進行10分鐘至1小時，尤其是30分鐘。
  15. 如申請專利範圍第1或2項之方法，其中該活化作用將該塗層轉化成結晶矽，尤其是磊晶結晶之矽。
  16. 如申請專利範圍第1或2項之方法，其中，在該 擴散步驟期間或之後，在含氧氣氛中進行氧化步驟，其中在該半導體基板表面之元素矽被氧化成氧化矽，尤其是成為厚度為10nm之層。
  17. 如申請專利範圍第1或2項之方法，其中該半導體基板為矽晶圓，尤其是具有n型或p型基質摻雜的矽晶圓。
  18. 如申請專利範圍第1或2項之方法，其中該第一組成物及該第二組成物係施加至該半導體基板的同一側，在交叉指形結構中尤其如此。
  19. 如申請專利範圍第18項之方法，其中，在該活化步驟之前，將含有至少一種n型或p型(尤其是n型)摻雜劑的另一組成物施加至該半導體基板的對側，且同樣完全或部分地經活化及隨意地經氧化。
  20. 如申請專利範圍第1或2項之方法，其中該第一組成物及該第二組成物係施加至該半導體基板的對側。
  21. 如申請專利範圍第1或2項之方法，其中，在向外擴散的步驟之後，將該塗層及該半導體基板表面之經氧化區域移除，尤其是利用濕式化學蝕刻法移除。
  22. 一種半導體基板(尤其是矽晶圓)，其係藉由如申請專利範圍第1至21項中任一項之方法製造。
  23. 一種如申請專利範圍第22項之半導體基板的用途，其係用於製造太陽能電池。
  24. 一種太陽能電池或太陽能模組，其包含如申請專利範圍第23項之半導體基板。
TW104113385A 2014-04-29 2015-04-27 製造相異摻雜半導體之方法 TW201606858A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014208054.1A DE102014208054A1 (de) 2014-04-29 2014-04-29 Verfahren zur Erzeugung unterschiedlich dotierter Halbleiter

Publications (1)

Publication Number Publication Date
TW201606858A true TW201606858A (zh) 2016-02-16

Family

ID=52824257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113385A TW201606858A (zh) 2014-04-29 2015-04-27 製造相異摻雜半導體之方法

Country Status (8)

Country Link
US (1) US9887313B2 (zh)
EP (1) EP3138119A1 (zh)
JP (1) JP2017519353A (zh)
KR (1) KR20160143866A (zh)
CN (1) CN106463366A (zh)
DE (1) DE102014208054A1 (zh)
TW (1) TW201606858A (zh)
WO (1) WO2015165755A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US20210318272A1 (en) * 2018-09-05 2021-10-14 Bae Systems Information And Electronic Systems Integration Inc. Carbide-derived carbon for solid-phase micro extraction media
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
US10910465B2 (en) 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
WO2023121973A1 (en) * 2021-12-23 2023-06-29 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude New inorganic silyl and polysilyl derivatives of group v elements and methods of synthesizing the same and methods of using the same for deposition

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111206A1 (en) 2006-11-10 2008-05-15 Evergreen Solar, Inc. Substrate with Two Sided Doping and Method of Producing the Same
KR20090029494A (ko) 2007-09-18 2009-03-23 엘지전자 주식회사 비정질 실리콘 및 나노 결정질 실리콘의 복합 박막을이용한 태양전지 및 그 제조방법
CN102077329A (zh) * 2008-06-17 2011-05-25 英诺瓦莱特公司 氢钝化的硅和锗表面的选择性活化
US7846762B2 (en) 2008-09-22 2010-12-07 Applied Materials, Inc. Integrated emitter formation and passivation
DE102010002405A1 (de) 2010-02-26 2011-09-01 Evonik Degussa Gmbh Verfahren zur Oligomerisierung von Hydridosilanen, die mit dem Verfahren herstellbaren Oligomerisate und ihre Verwendung
KR20130038829A (ko) 2010-04-06 2013-04-18 코비오 인코포레이티드 에피택셜 구조, 그 제조방법, 및 그것을 포함하는 소자
US8669169B2 (en) 2010-09-01 2014-03-11 Piquant Research Llc Diffusion sources from liquid precursors
DE102010040231A1 (de) 2010-09-03 2012-03-08 Evonik Degussa Gmbh p-Dotierte Siliciumschichten
DE102010041842A1 (de) 2010-10-01 2012-04-05 Evonik Degussa Gmbh Verfahren zur Herstellung höherer Hydridosilanverbindungen
JP5666267B2 (ja) * 2010-11-25 2015-02-12 東京応化工業株式会社 塗布型拡散剤組成物
TWI488321B (zh) * 2010-12-10 2015-06-11 Teijin Ltd Semiconductor laminates, semiconductor devices, and the like
DE102011075232B4 (de) * 2011-05-04 2015-02-19 Evonik Degussa Gmbh Verfahren zum Herstellen von n-dotierten Silizium-haltigen Schichten und entsprechend hergestellte Schichten
TWI569461B (zh) * 2012-07-19 2017-02-01 日立化成股份有限公司 太陽電池元件及其製造方法及太陽電池模組
TWI501292B (zh) * 2012-09-26 2015-09-21 Ind Tech Res Inst 形成圖案化摻雜區的方法
CN103811591B (zh) * 2014-02-27 2016-10-05 友达光电股份有限公司 背接触式太阳能电池的制作方法

Also Published As

Publication number Publication date
KR20160143866A (ko) 2016-12-14
US20170054050A1 (en) 2017-02-23
CN106463366A (zh) 2017-02-22
US9887313B2 (en) 2018-02-06
WO2015165755A1 (de) 2015-11-05
EP3138119A1 (de) 2017-03-08
JP2017519353A (ja) 2017-07-13
DE102014208054A1 (de) 2015-10-29

Similar Documents

Publication Publication Date Title
TW201606858A (zh) 製造相異摻雜半導體之方法
US8900915B2 (en) Epitaxial structures and methods of forming the same
US20140048133A1 (en) Method for forming diffusion regions in a silicon substrate
US8962459B2 (en) Diffusion sources from liquid precursors
JP2013518442A (ja) シリコン含有粒子を用いて多重ドープ接合を形成する方法
JP6410807B2 (ja) ヒドリドシランおよびヒドリドシランオリゴマーを含む配合物、その製造方法ならびにその使用
US10457813B2 (en) Formulations comprising hydridosilanes and hydridosilane oligomers, their process of manufacture and their use
US9865461B2 (en) Process for producing structured coatings
JP5972263B2 (ja) シラン含有配合物から成るシリコン層の改質
JP2010135579A (ja) ドープシリコン膜の形成方法
JP2018503970A (ja) ドーピングされた多結晶半導体膜の作製方法
TW201303974A (zh) 製造非晶形半導體層之方法
WO2012114624A1 (ja) 量子ドット半導体膜及びその形成方法
JP2011162360A (ja) 硫黄変性ケイ素化合物の製造方法および硫黄ドープシリコン膜の製造方法
KR101319037B1 (ko) 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터