JP2013518442A - シリコン含有粒子を用いて多重ドープ接合を形成する方法 - Google Patents

シリコン含有粒子を用いて多重ドープ接合を形成する方法 Download PDF

Info

Publication number
JP2013518442A
JP2013518442A JP2012551229A JP2012551229A JP2013518442A JP 2013518442 A JP2013518442 A JP 2013518442A JP 2012551229 A JP2012551229 A JP 2012551229A JP 2012551229 A JP2012551229 A JP 2012551229A JP 2013518442 A JP2013518442 A JP 2013518442A
Authority
JP
Japan
Prior art keywords
substrate
sheet resistance
temperature
period
ambient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012551229A
Other languages
English (en)
Inventor
スカルデラ ジュゼッペ
シハイ カン
ケルマン マクシム
ポプラフスキー ドミトリー
Original Assignee
イノヴァライト インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/692,878 external-priority patent/US20110183504A1/en
Application filed by イノヴァライト インコーポレイテッド filed Critical イノヴァライト インコーポレイテッド
Publication of JP2013518442A publication Critical patent/JP2013518442A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

基板上に多重ドープ接合を形成する方法が開示される。この方法は、ホウ素原子をドープされた基板を提供することを含み、基板は前面の基板表面を含む。この方法は、前面の基板表面にインクパターンでインクを堆積することをさらに含み、インクは、１組のシリコン含有粒子および１組の溶媒を含む。この方法は、高密度の薄膜インクパターンを形成するために、ベーキングアンビエント中で基板を第１の温度へ、および第１の期間、加熱することも含む。この方法は、基板を堆積アンビエントを有する拡散炉内でドーパント源にさらし、この堆積アンビエントが第２の温度で、および第２の期間、ＰＯＣＩ3、キャリアＮ２ガス、メインＮ２ガスおよび反応性Ｏ２ガスを含む工程であり、ＰＳＧ層が、前面の基板表面および高密度の薄膜インクパターンの上に形成される工程と、第３の温度および第３の期間へ、ドライブインアンビエント（ｄｒｉｖｅ−ｉｎ ａｍｂｉｅｎｔ）中で基板を加熱する工程とをさらに含み、第１のシート抵抗を有する第１の拡散領域が、高密度の薄膜インクパターンによって覆われた前面の基板表面の下で形成され、また、第２のシート抵抗を有する第２の拡散領域が、高密度の薄膜インクパターンで覆われていない前面の基板表面の下で形成され、ここで第１のシート抵抗が第２のシート抵抗より実質的に小さい。

Description

関連出願の相互参照
本出願は、２０１０年２月１２日出願の米国特許出願第１２／６５６，７１０号明細書、および「 Ｍｅｔｈｏｄｓ Ｏｆ Ｆｏｒｍｉｎｇ Ａ Ｄｕａｌ−Ｄｏｐｅｄ Ｅｍｉｔｔｅｒ Ｏｎ Ａ Ｓｕｂｓｔｒａｔｅ Ｗｉｔｈ Ａｎ Ｉｎｌｉｎｅ Ｄｉｆｆｕｓｉｏｎ Ａｐｐａｒａｔｕｓ」と題された２０１０年１月２５日出願の米国特許出願第１２／６９２，８７８号明細書の利益を主張するものであり、それらの特許出願の開示全体を参照により本明細書に組み込む。
本開示は、概してｐｎ接合に関し、特に、シリコン含有粒子を用いて多重ドープ接合を形成する方法に関する。
太陽電池は太陽エネルギーを直接、直流電気エネルギーに変換する。一般にフォトダイオードとして構成されるため、太陽電池は、生成された電荷キャリア（電子または正孔（電子の欠如））を、電流として抽出できるように、光がメタルコンタクトの近傍を貫通することを可能にする。また、ほとんどの他のダイオードと同様に、フォトダイオードは接合を形成するためにｐ型とｎ型の半導体を結合させることによって形成される。
電界（または内蔵電位）内の、接合のｐ型側にある電子は、そのとき（通常リンドープされている）ｎ型領域に引きつけられ、かつ、（通常ホウ素ドープされている）ｐ型領域からはね返され得る一方、接合のｎ型側の電界内にある正孔は、そのときｐ型領域に引きつけられ、かつｎ型領域からはね返され得る。一般に、ｎ型領域および／またはｐ型領域はおのおの、別々に、相対的なドーパント濃度が異なるレベルで構成することができ、しばしばｎ−、ｎ＋、ｎ＋＋、ｐ−、ｐ＋、ｐ＋＋などと表示される。内蔵電位、したがって、電界の大きさは、２つの隣接層間の、ドーピングのレベルに一般に依存する。
本質的に太陽電池性能に影響するものであるが、キャリアライフタイム（再結合ライフタイム）は、過剰少数キャリア（半導体領域の非支配的な電流のキャリア）が、再結合し、したがって電流を伝導するのに利用できなくなるまでにかかる平均時間として定義される。同様に、拡散距離は、電荷キャリアが再結合する前に移動する平均距離である。一般に、ドーパント濃度を増加させることは導電率を改善するが、それは再結合を増加させる傾向もある。その結果、再結合ライフタイムまたは再結合長が短くなるほど、金属領域は電荷キャリアが生成された場所に、より近接しなければならない。
ほとんどの太陽電池は、吸収体領域を形成する、第１のドーパント（一般にホウ素）がドープされたシリコン基板上に一般に形成され、その吸収体領域上に、ｐｎ接合を完成するために、第２のカウンタードーパント（一般にリン）が拡散され、エミッター領域を形成する。不活性化および反射防止のコーティングの付加の後に、メタルコンタクト（エミッター上のフィンガーおよびバスバーならびに吸収体の背面上のパッド）を、生成された電荷を抽出するために、付加し得る。エミッタのドーパント濃度は、両方のキャリア収集のために、および金属電極とのコンタクトのために特に最適化されなければならない。
一般に、エミッター領域内の（置換型の）ドーパント原子の低濃度は、低い再結合（したがってより高い太陽電池効率）および金属電極への不十分な電気コンタクトという両方の結果をもたらす。反対に、（置換型の）ドーパント原子の高濃度は、高い再結合（したがって太陽電池効率を低下させ）および金属電極への低抵抗オーミックコンタクトという両方の結果をもたらす。製造原価を低減するために、単一ドーパント拡散が、エミッタを形成するために一般に使用されることが多く、ドーピング濃度は低い再結合と低抵抗オーミックコンタクトの間の折衷として選択される。したがって、潜在的な太陽電池効率（電気に変換される太陽光の割合）が制限される。
解決法の１つは２重ドープの使用または選択的なエミッタの使用である。選択エミッタは、低い再結合のために最適化された第１の低濃度ドープ領域、および低抵抗オーミックメタルコンタクトのために最適化された第２の高濃度ドープ領域（同じドーパント型の）を使用する。しかしながら、選択エミッタの構成は、１ステップの拡散処理で達成するのは困難で、いくつかのマスキングステップを含む可能性があり、結果的に製造原価を増加させる。さらに、高ドープと低ドープのエミッタ領域間で、視覚的な境界が一般にないので、先に堆積された高濃度ドープの領域への、メタルコンタクトの位置合わせが、困難になる可能性がある。
上記に鑑みて、シリコン含有粒子を用いてリンのプロフィールをインサイチュに制御する方法を提供することが求められている。
本発明は、一実施形態において、基板上に多重ドープ接合を形成する方法に関し、開示される。この方法は、ホウ素原子をドープされた基板を提供することを含み、基板は前面の基板表面を含む。この方法は、前面の基板表面にインクパターンでインクを堆積することをさらに含み、インクは、１組のシリコン含有粒子および１組の溶媒を含む。この方法は、高密度の薄膜インクパターンを形成するために、ベーキングアンビエント中で基板を第１の温度へ、および第１の期間、加熱することも含む。この方法は、基板を堆積アンビエントを有する拡散炉内でドーパント源にさらし、この堆積アンビエントが第２の温度で、および第２の期間、ＰＯＣｌ3、キャリアＮ2ガス、メインＮ2ガスおよび反応性Ｏ2ガスを含む工程であり、ＰＳＧ層が、前面の基板表面および高密度の薄膜インクパターンの上に形成される工程と、第３の温度および第３の期間へ、ドライブインアンビエント（ｄｒｉｖｅ−ｉｎ ａｍｂｉｅｎｔ）中で基板を加熱する工程とをさらに含み、第１のシート抵抗を有する第１の拡散領域が、高密度の薄膜インクパターンによって覆われた前面の基板表面の下で形成され、また、第２のシート抵抗を有する第２の拡散領域が、高密度の薄膜インクパターンで覆われていない前面の基板表面の下で形成され、ここで第１のシート抵抗が第２のシート抵抗より実質的に小さい。
添付図面の各図において、例として、限定せずに、本発明を図示する。図中、同様の参照番号は同様の要素を表す。
選択エミッタを有する太陽電池の簡略図を示す。 本発明による、２組のシリコン基板に対するシート抵抗を示し、第１の下位組は堆積されたＳｉ粒子で覆われ、第２の組はＳｉ粒子が堆積されていない。 ２組のシリコン基板に対するシート抵抗を示し、第１の下位組は堆積されたＳｉＯx粒子で覆われ、第２の組はＳｉＯx粒子が堆積されていない。 本発明による、２組のシリコン基板に対するシート抵抗を示し、第１の下位組は堆積されたＳｉxＮy粒子で覆われ、第２の組はＳｉxＮy粒子が堆積されていない。 本発明による、２組のシリコン基板に対する１組のＦＴＩＲ図を示し、第１の下位組は堆積されたＳｉ粒子で覆われ、第２の組はＳｉ粒子が堆積されていない。 本発明による、シリコン含有粒子を用いて基板上に多重ドープ接合を形成する簡略法を示す。 ２組のシリコン基板に対するシート抵抗を示し、第１の下位組は堆積されたＡｌ2Ｏ3粒子で覆われ、第２の組はＡｌ2Ｏ3粒子が堆積されていない。 Ａｌ2Ｏ3粒子で処理されたシリコン基板に対する１組のＦＴＩＲ図を示す。 Ａｌ2Ｏ3粒子で処理されたシリコン基板に対する１組のＦＴＩＲ図を示す。 ２組のシリコン基板に対するシート抵抗を示し、第１の下位組は堆積されたＺｒＯ2粒子で覆われ、第２の組はＺｒＯ2粒子が堆積されていない。
次に、本発明を、添付図面に示す本発明のいくつかの好ましい実施形態を参照して詳細に説明する。以下の説明では、本発明を完全に理解できるようにするために、多くの特定の詳細を記載する。しかし、本発明がこれらの特定の詳細のいくつかまたは全てを用いずに実施することができることは、当業者には明らかであろう。他の場合、本発明を不要に曖昧にしないために、よく知られているプロセスステップおよび／または構造は、詳細には説明していない。
前述したように、基板上に太陽電池用などの多重ドープ接合を形成することは、問題を含む傾向があり、それは多数の個別の拡散およびパターニングステップが必要になることが多く、結果的に製造原価を増加させるからである。１つの有利な手法では、１組の高濃度ドープ領域（堆積されたシリコン含有粒子の下で）および１組の低濃度ドープ領域（堆積されていない領域の下で）の両者とも１つのドーパント拡散アンビエントにおいて形成され得るように、シリコン基板が処理されてもよい。
たとえば、選択エミッタなどの多重ドープ接合を形成するために、ガスの組合せおよびマスキングステップが、ＩＶ族基板上にドーパントを堆積するために、使われることが多い。すなわち、マスクが最初に堆積され、次いで、基板は、高濃度ドープの領域を形成するために第１のドーパントガスにさらされる。次いで、マスクは除去され、次いで、ＩＶ族の基板は、第２のより低い濃度のドーパントガスにさらされ、それにより選択エミッタ構成を形成する。
石英チューブ炉において、ホウ素ドープのシリコン基板にリンを拡散するため、ＰＯＣｌ3（オキシ塩化リン）が使われる。その反応は典型的には次のとおりである。
Figure 2013518442
ＰＯＣｌ3拡散プロセスに必要とされる典型的なガスは、アンビエント窒素ガス（メインＮ2ガス）、液体のＰＯＣｌ3で満たされたバブラーを通って流されるキャリア窒素ガス（キャリアＮ2ガス）、堆積（処理）ガスを形成するために、蒸発したＰＯＣｌ3と反応するように構成されている反応性酸素ガス（反応性Ｏ2ガス）および任意選択的に、後で酸化物層を形成するように構成されているメイン酸素ガス（メインＯ2ガス）を含む。
一般に、シリコン基板は、窒素ガスアンビエント（メインＮ2ガス）を有する加熱されたチューブ炉に最初に配置される。次いで、堆積ガス（ＰＯＣｌ3蒸気）が、チューブ炉へ流され、堆積温度まで加熱され、また、反応性Ｏ2（酸素）ガスにさらされて、シリコン基板上でＰ2Ｏ5（五酸化リン）を形成すると共に、シリコン基板内の金属不純物と相互に作用し除去するＣｌ2（塩素）ガスも形成する。Ｐ2Ｏ5は、次にはシリコン基板と反応し、ＳｉＯ2および遊離したＰ原子を形成する。堆積中に同時に起こるシリコンウェハの酸化は、ＳｉＯ2 Ｐ2Ｏ5層（ＰＳＧまたはリンケイ酸ガラス）の形成をもたらす。
遊離したリンの原子がシリコン基板の内部へさらに拡散し、電荷キャリア生成に役立つために格子中のシリコン原子に置換型でとって代わることを可能にするために、堆積温度またはより高い温度を使って、追加のドライブインステップ（いかなるＰＯＣｌ3の流れもない）が、通常用いられる。このステップの間、メインＮ2ガスおよび／またはメインＯ2のガスを含んでもよいアンビエントガスが、チューブ炉へ流される。酸素を使用すると、シリコンウェハの表面で酸化膜の形成がもたらされるであろう。そのような酸化物層は、ＰＳＧ層からシリコン基板へのＰ原子の拡散を減じ、生じる拡散プロフィールに対するより多くの制御を可能にする。一般に、所定温度に対して、リンはシリコン中よりもＳｉＯ2中で拡散するのが遅い。
対照的に、シリコンウェハのリンドーピングの他の手法は、噴霧技術であり、それによって、リン酸（Ｈ3ＰＯ4）混合物（通常水またはエタノールもしくはメタノールのようなアルコールと混合される）が、ウェハ上に噴霧され、次いで、熱処理にさらされる。
ドーパント源としてリン酸を使うシリコンウェハへのリンの拡散は、以下の反応によって生じる。
Figure 2013518442
第１ステップは、五酸化リン（Ｐ2Ｏ5）をシリコン表面で生成する、リン酸の脱水を含み、五酸化リン（Ｐ2Ｏ5）はその後リンの源として働く。Ｐ2Ｏ5は、次にはシリコン基板と反応し、Ｓ１Ｏ2および遊離したＰ原子を形成する。このプロセスの具体例は、２０１０年１月２５日出願の米国特許出願第１２／６９２，８７８号明細書でさらに開示され、その全開示を参照により組み込む。
同様に、ホウ素は、ＢＢｒ3（三臭化ホウ素）を使用してリンドープのシリコン基板に堆積され得る。その反応は典型的には以下のとおりである。
Figure 2013518442
一般に、シリコン基板は、窒素ガス（メインＮ2ガス）、液体のＢＢｒ3で満たされたバブラーを通って流されるキャリア窒素ガス（キャリアＮ2）、蒸発したＢＢｒ3と反応し、シリコン基板上でＢ2Ｏ3（三酸化二硼素）を形成するように構成される反応性酸素ガス（反応性Ｏ2ガス）、および任意選択的に、後で酸化物層を形成するように構成されているメイン酸素ガス（メインＯ2ガス）を有する、加熱されたチューブ炉に最初に配置される。
Ｂ2Ｏ3は、次にシリコン基板と反応し、ＳiＯ2および遊離したホウ素原子を形成する。堆積中に同時に起こるシリコンウェハの酸化は、ＳｉＯ2−Ｂ2Ｏ3層（ＢＳＧまたはホウケイ酸ガラス）を生じる。
遊離したホウ素の原子がシリコン基板の内部へさらに拡散し、電荷キャリア生成に役立つために格子中のシリコン原子に置換型でとって代わることを可能にするために、堆積温度またはより高い温度を使って、追加のドライブインステップ（いかなるＢＢｒ3の流れもない）が、通常用いられる。このステップの間、窒素（メインＮ2）および／または酸素（メインＯ2）のガスを含んでもよいアンビエントガスが、チューブ炉へ流される。酸素を使用すると、シリコンウェハの表面で酸化膜の形成がもたらされるであろう。そのような酸化物層は、Ｂ2Ｏ3層からシリコン基板へのホウ素原子の拡散を減じ、生じる拡散プロフィールに対するより多くの制御を可能にする。一般に、所定温度に対して、ホウ素はシリコン中よりもＳｉＯ2中で拡散するのが遅い。いくつかの場合において、よりよい拡散均一性を可能にするために、シリコンウェハ上に、堆積に先立っての酸化物層を成長してもよい。
選択エミッタの場合には、約７０Ｏｈｍ／ｓｑから約１４０Ｏｈｍ／ｓｑの間のシート抵抗を有する低濃度ドープ領域が最適であり、一方、約２０Ｏｈｍ／ｓｑから約７０Ｏｈｍ／ｓｑの間のシート抵抗を有する高濃度ドープ領域（同一のドーパント型の）が最適である。
理論に縛られることを望むものではないが、発明者らは、堆積されたシリコン粒子含有の薄膜のシリコン表面領域（下にある基板の相対的により小さい表面積との比較で）が実質的に大きいほど、表面ＰＳＧ（または、ホウ素ドーパント源の場合はＢＳＧ）がより多く形成が可能となり、同様に、より大量のリンが、下にあるウェハにドライブインをされることが可能になると考える。
すなわち、リンのドーパントの場合には、このより大きなシリコン表面面積は、Ｐ2Ｏ5からのリンの還元（上記の式１Ａ〜式１Ｂまたは式３Ａ〜式３Ｂに記述された反応による）を、シリコン基板表面上での還元よりも大きくすることを可能にする。次いで、リンは、シリコン含有粒子の部分的な焼結によってシリコン粒子含有の薄膜内に形成されたシリコンクラスタの経路を通して、下にあるシリコン基板へ拡散し得る。さらに、シリコン原子が反応に必要とされるので、非シリコン含有粒子から構成された薄膜は、多くの未反応のＰ2Ｏ5が形成されることを可能にするだけで、下にあるウェハ内へのリンのドライブインの減少をもたらす。
同様に、ホウ素のドーパントの場合には、このより大きなシリコン表面面積は、Ｂ2Ｏ3からのホウ素の還元（上記の式４Ａ〜式４Ｂに記述された反応による）を、シリコン基板表面上での還元よりも大きくすることを可能にする。次いで、ホウ素は、シリコン含有粒子の部分的な焼結によってシリコン粒子含有の薄膜内に形成されたシリコンクラスタの経路を通して、下にあるシリコン基板へ拡散し得る。
その結果として、図２〜図５は、シリコン含有粒子（それぞれ、Ｓｉ、ＳｉＯxおよびＳｉxＮy）から構成される薄膜の結果を記述し、一方、図７〜図９は、非シリコン含有粒子（それぞれ、Ａｌ2Ｏ3およびＺｒＯ2）から構成される薄膜の結果を記述する。
シリコン基板表面上にシリコン含有粒子の層を堆積する方法の１つは、コロイド分散体またはインクなどの液体の使用を介しての堆積である。一般に、ＩＶ族粒子のコロイド分散は可能である。というのは溶媒と粒子表面の相互作用が、比重の差を克服するほど十分に強いからである。この比重の差は、液体中において材料が沈むか浮かぶかのいずれかに通常帰着するものである。換言すれば、より小さなナノ粒子は、より大きなナノ粒子より容易に分散する。
溶媒の例としては、アルコール、アルデヒド、ケトン、カルボン酸、エステル、アミン、オルガノシロキサン、ハロゲン化炭化水素、および他の炭化水素溶媒が含まれる。さらに、粘性、密度、極性、その他などの物理的特性を最適化するために、これらの溶媒が混合されることもある。
さらに、コロイド分散体中でシリコン含有粒子をより良く分散させるために、アルコール、アルデヒド、ケトン、カルボン酸、エステル、およびアミン、ならびにオルガノシクロキサンなどの有機化合物の添加によって、粒子キャッピング基を形成してもよい。別の方法として、キャッピング基は、プラズマチャンバ内へのガスの添加によってインサイチュに加えられることもある。これらのキャッピング基は、その後、焼結プロセス中に、または焼結プロセス直前の、より低い温度での予熱中に除去され得る。
たとえば、キャッピングされたＩＶ族半導体粒子の調製に使用するのに適したバルキーな（ｂｕｌｋｙ）キャッピング剤として、Ｃ４〜Ｃ８分岐アルコール、環式アルコール、アルデヒド、および第３級ブタノール、イソブタノール、シクロヘキサノール、メチルシクロヘキサノール、ブタナール、イソブタナール、シクロヘキサノンケトンなどのケトン、およびメトキシ（トリス（トリメチルシリル）シラン）（ＭＴＴＭＳＳ）、トリス（トリメチルシリル）シラン（ＴＴＭＳＳ）、デカメチルテトラシロキサン（ＤＭＴＳ）およびトリメチルメトキシシラン（ＴＭＯＳ）などのオラガノシロキサン（ｏｒａｇａｎｏｓｉｌｏｘａｎｅ）、が挙げられる。
いったん調剤されると、シリコン含有粒子を高密度の導電性薄膜へ焼結させるために、コロイド分散体は基板に塗布され、熱処理にさらされ得る。塗布方法の例として、ロールコーティング、スロットダイコーティング、グラビア印刷、フレキソドラム印刷、およびインクジェット印刷などが挙げられるが、これらに限定はされない。
ここで、図１、選択エミッタを有する太陽電池の簡略図を参照する。通常の構成において、ｎ＋＋拡散層１１４およびｎ−拡散層１０８が、ｐ−（低濃度ドープ）シリコン基板１１０の上に最初に形成される。次いで、ＳｉＯ2層１０６が、シリコン基板１１０の前面表面を不活性化するのを助けるために、ｐ−（低濃度ドープ）シリコン基板１１０の上に形成される。
次いで、ＳｉＮx１０４層がＳｉＯ2層１０６の前面上に形成される。ＳｉＯ2層１０６と同様に、ＳｉＮx層１０４は、シリコン基板１１０の表面を不活性化するのを助け、外部源からのウェハバルクの両方の汚染を最小限にすると共に、シリコン基板１１０の表面での少数キャリアの再結合を低減する。加えて、ＳｉＮx１０４層は、太陽電池の前面の反射率を低減するように最適化され得て、効率したがって性能を実質的に改善する。
次いで、前面メタルコンタクト１０２および裏面電界（ＢＳＦ）／裏面メタルコンタクト１１６が、シリコン基板１１０上に一般に形成される。前面メタルコンタクト１０２は、Ａｇ粉末（７０から８０重量％）、ホウケイ酸鉛ガラスＰｂＯ−Ｂ2Ｏ3−ＳiＯ2（１から１０重量％）および有機成分（１５から３０重量％）を含むＡｇペーストから一般に形成される。ＢＳＦ／裏面メタルコンタクト１１６は、アルミニウムから一般に形成されており、反発する電界を生じ、かつそれにより、少数キャリアの裏面再結合の影響を最小限にするように構成される。さらに、モジュールの中への相互接続のためのはんだ付けを容易にするために銀パッド（図示せず）が、ＢＳＦ／裏面メタルコンタクト１１６の上に、一般に施される。
シリコン含有粒子
実験１
ここで図２を参照し、本発明による、２組のシリコン基板に対するシート抵抗を測定した。第１の下位組は堆積されたＳｉ粒子で覆われ（パターン付き）、第２の組はＳｉ粒子が堆積されていなかった（パターン無し）。Ｏｈｍ／ｓｑ単位でのシート抵抗を垂直軸２０４に沿って示す。すべての基板は、ｐ型で、鋸損傷エッチングされたシリコン基板で、約１８０ｕｍの厚さとおよび約２Ｏｈｍ・ｃｍの抵抗を有していた。
基板を、最初にピラニア（硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合物）で洗浄した。この清浄化の後に、脱イオン水でのリンスステップを続け、次いでバッファード酸化物エッチ液（ＢＯＥ）浸液、その後最終の脱イオン水すすぎを行った。次いで、有機溶媒中の１組のＳｉ粒を基板の片面へ堆積するのに先立って、基板をＮ2を使い乾燥した。
次いで、溶媒分子を蒸発させ、薄膜の密度を高めるために、基板をベーキングアンビエント中で、１２５℃の温度で約５分のベーキングの期間で、ベーキングした。その結果、発明者らは、ベーキング期間は約１０秒と約２０分の間であってもよいと考える。発明者らは、約１００℃と約６００℃の間のベーキング温度が望ましく、約３００℃と約５００℃の間のベーキング温度は、より望ましく、また約４００℃のベーキング温度は、最も望ましいとさらに考える。
次いで、基板を、ＰＯＣｌ3、Ｎ2およびＯ2の雰囲気を有する拡散炉内でドーパント源にさらした。基板の最初の堆積温度はすべて、２０分間、約８００℃であった。発明者らは、最初の堆積温度は好ましくは約７２５℃と約８５０℃の間で、より好ましくは約７５０℃と約８２５℃の間で、最も好ましくは約８００℃であってもよいと考える。最初の堆積期間は、好ましくは約１０分と約３５分の間で、より好ましくは約１５分と約３０分の間で、最も好ましくは約２０分であってもよい。さらに、堆積中の窒素（キャリアＮ2ガス）と酸素（反応性Ｏ2のガス）の比は、１：１を使用した。発明者は、堆積ステップ中、キャリアＮ2ガスと反応性Ｏ2の比は１：１と１．５：１の間が望ましいと考える。
最初の堆積の後に、Ｎ2アンビエント中で約９００℃ドライブインの温度で約２５分間のドライブインステップを行った。基板表面および高密度の膜表面の上の、残余のＰＳＧガラス層は次に、約５分間のＢＯＥの洗浄ステップで除去した。プロセスの結果は、パターン領域の平均シート抵抗が５２．１Ｏｈｍ／ｓｑ、および非パターン領域の平均シート抵抗が１２８．２Ｏｈｍ／ｓｑであった。したがって、この高濃度ドープと低濃度ドープの領域間での差異のあるドーパントプロフィール（シート抵抗に反映された）は、先に記述したように、選択エミッタの形成に有用である。
発明者らは、ドライブイン温度は、好ましくは約８５０℃と１０５０℃の間で、より好ましくは約８６０℃と約９５０℃の間で、最も好ましくは約８７５℃であってもよいと考える。ドライブイン期間は、好ましくは約１０分と約６０分の間で、より好ましくは約１５分と約３０分の間で、最も好ましくは約２５分であってもよい。
実験２
ここで図３を参照し、本発明による、２組のシリコン基板に対するシート抵抗を測定した。第１の下位組は堆積されたＳｉＯx粒子（ＳｉＯ2など）で覆われ（パターン付き）、第２の組はＳｉＯx粒子が堆積されていなかった（パターン無し）。ここでｘは正の整数である。Ｏｈｍ／ｓｑ単位でのシート抵抗を垂直軸３０４に沿って示す。すべての基板は、ｐ型で、鋸損傷エッチングされたシリコン基板で、約１８０ｕｍの厚さとおよび約２Ｏｈｍ・ｃｍの抵抗を有していた。
基板を、最初にピラニア（硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合物）で洗浄した。この清浄化の後に、脱イオン水でのリンスステップを続け、次いで後続のバッファード酸化物エッチ液（ＢＯＥ）浸液、その後最終の脱イオン水すすぎを行った。次いで、有機溶媒中の１組のＳｉＯx粒子を基板の片面へ堆積するのに先立って、基板をＮ2を使い乾燥した。
次いで、溶媒分子を蒸発させ、薄膜の密度を高めるために、基板をベーキングアンビエント中で、１２５℃の温度で約５分のベーキングの期間で、ベーキングした。その結果、発明者らは、ベーキング期間は約１０秒と約２０分の間であってもよいと考える。発明者らは、約１００℃と約６００℃の間のベーキング温度が望ましく、約３００℃と約５００℃の間のベーキング温度は、より望ましく、また約４００℃のベーキング温度は、最も望ましいとさらに考える。
次いで、基板を、ＰＯＣｌ3、Ｎ2およびＯ2の雰囲気を有する拡散炉内でドーパント源にさらした。基板の最初の堆積温度はすべて、２０分間、約８００℃であった。発明者らは、最初の堆積温度は好ましくは約７２５℃と約８５０℃の間で、より好ましくは約７５０℃と約８２５℃の間で、最も好ましくは約８００℃であってもよいと考える。最初の堆積期間は、好ましくは約１０分と約３５分の間で、より好ましくは約１５分と約３０分の間で、最も好ましくは約２０分であってもよい。さらに、堆積中の窒素（キャリアＮ2ガス）と酸素（反応性Ｏ2のガス）の比は、１：１を使用した。発明者は、堆積ステップ中、キャリアＮ2ガスと反応性Ｏ2の比は１：１と１．５：１の間が望ましいと考える。
最初の堆積の後に、Ｎ2アンビエント中で約９００℃ドライブインの温度で約２５分間のドライブインステップを行った。基板表面および高密度の膜表面の上の、残余のＰＳＧガラス層は次に、約５分間のＢＯＥの洗浄ステップで除去した。プロセスの結果は、パターン領域の平均シート抵抗が２２．９Ｏｈｍ／ｓｑ、および非パターン領域の平均シート抵抗が１００．６Ｏｈｍ／ｓｑであった。したがって、この高濃度ドープと低濃度ドープの領域間での差異のあるドーパントプロフィール（シート抵抗に反映された）は、先に記述したように、選択エミッタの形成に有用である。
発明者らは、ドライブイン温度は、好ましくは約８５０℃と１０５０℃の間で、より好ましくは約８６０℃と約９５０℃の間で、最も好ましくは約８７５℃であってもよいと考える。ドライブイン期間は、好ましくは約１０分と約６０分の間で、より好ましくは約１５分と約３０分の間で、最も好ましくは約２５分であってもよい。
実験３
ここで図４を参照し、本発明による、２組のシリコン基板に対するシート抵抗を測定した。第１の下位組は堆積されたＳｉxＮy粒子（Ｓ１3Ｎ4など）で覆われ（パターン付き）、第２の組はＳｉxＮy粒子が堆積されていなかった（パターン無し）。ここでｘおよびｙは正の整数である。Ｏｈｍ／ｓｑ単位でのシート抵抗を垂直軸４０４に沿って示す。すべての基板は、ｐ型で、鋸損傷エッチングされたシリコン基板で、約１８０ｕｍの厚さとおよび約２Ｏｈｍ・ｃｍの抵抗を有していた。
基板は、最初にピラニア（硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合物）で洗浄した。この清浄化の後に、脱イオン水でのリンスステップを行い、次いで後続のバッファード酸化物エッチ液（ＢＯＥ）浸液、その後最終の脱イオン水すすぎを行った。次いで、有機溶媒中の１組のＳｉxＮyを基板の片面へ堆積するのに先立って、基板をＮ2を使い乾燥した。
次いで、溶媒分子を蒸発させ、薄膜の密度を高めるために、基板をベーキングアンビエント中で、１２５℃の温度で約５分のベーキングの期間で、ベーキングした。その結果、発明者らは、ベーキング期間は約１０秒と約２０分の間であってもよいと考える。発明者らは、約１００℃と約６００℃の間のベーキング温度が望ましく、約３００℃と約５００℃の間のベーキング温度は、より望ましく、また約４００℃のベーキング温度は、最も望ましいとさらに考える。
次いで、基板を、ＰＯＣｌ3、Ｎ2およびＯ2の雰囲気を有する拡散炉内でドーパント源にさらした。基板の最初の堆積温度はすべて、２０分間、約８００℃であった。発明者らは、最初の堆積温度は好ましくは約７２５℃と約８５０℃の間で、より好ましくは約７５０℃と約８２５℃の間で、最も好ましくは約８００℃であってもよいと考える。最初の堆積期間は、好ましくは約１０分と約３５分の間で、より好ましくは約１５分と約３０分の間で、最も好ましくは約２０分であってもよい。さらに、堆積中の窒素（キャリアＮ2ガス）と酸素（反応性Ｏ2のガス）の比は、１：１を使用した。発明者は、堆積ステップ中、キャリアＮ2ガスと反応性Ｏ2の比は１：１と１．５：１の間が望ましいと考える。
最初の堆積の後に、Ｎ2アンビエント中で約９００℃ドライブインの温度で約２５分間のドライブインステップを行った。基板表面および高密度の膜表面の上の、残余のＰＳＧガラス層は次に、約５分間のＢＯＥの洗浄ステップで除去した。
プロセスの結果は、パターン領域の平均シート抵抗が７２．２Ｏｈｍ／ｓｑ、および非パターン領域の平均シート抵抗が１１５．５Ｏｈｍ／ｓｑであった。したがって、この高濃度ドープと低濃度ドープの領域間での差異のあるドーパントプロフィール（シート抵抗に反映された）は、先に記述したように、選択エミッタの形成に有用である。
発明者らは、ドライブイン温度は、好ましくは約８５０℃と１０５０℃の間で、より好ましくは約８６０℃と約９５０℃の間で、最も好ましくは約８７５℃であってもよいと考える。ドライブイン期間は、好ましくは約１０分と約６０分の間で、より好ましくは約１５分と約３０分の間で、最も好ましくは約２５分であってもよい。
実験４
ここで図５を参照し、本発明による、２枚のシリコン基板に対するＦＴＩＲを測定した。第１の下位組は堆積されたＳｉ粒子で覆われ（パターン付き）、第２の組はＳｉ粒子が堆積されていなかった（パターン無し）。ここでｘおよびｙは正の整数である。発明者らは、ＳｉＯx粒子（図３に示す）、およびＳｉxＮy粒子（図４に示す）をはじめとして他のシリコン含有粒子を使って、実質的に同様の結果を達成した。第１のスペクトル５０６は、インクが堆積されていなかった基板の吸光度を示し、一方、第２のスペクトル５０８は、堆積されたインクを有する基板の吸光度を示す。
一般に、ＦＴＩＲ（フーリエ変換分光法）は、それによってスペクトルが、発光源の時間コヒーレンス（ｔｅｍｐｏｒａｌ ｃｏｈｅｒｅｎｃｅ）の測定に基づいて集められる測定技術であり、電磁放射または他の型の放射５０２（水平軸上で波数として示される）の時間領域測定（ｔｉｍｅ−ｄｏｍａｉｎ ｍｅａｓｕｒｅｍｅｎｔ）を使うものである。特定のサンプル内の化学結合に特有のある共振周波数において、放射５０２が吸収され（垂直軸上の吸光度Ａ．Ｕ．（任意単位）として示される）、スペクトル中の一連のピークが得られ、次いで、それをサンプル内の化学結合を同定するために使うことができる。放射吸収は、所与の周波数で吸収する結合の数に比例する。
ここで、本発明による、２枚の研磨された単結晶シリコン基板、堆積されたＳｉ粒子で覆われている（パターン付き）第１の基板およびＳｉ粒子が堆積されていない（パターン無し）第２の基板。インクで覆われた基板を、液体中の溶媒をベークオフするために約５分間、約１２５℃に加熱した。基板を一般的なチューブ炉に挿入し、約２０分間、約８００℃でＰＯＣｌ3堆積ステップにさらし、堆積中、窒素（キャリアＮ2）と酸素（反応性Ｏ2）のガス比は１：１を使用した。後続のドライブインのステップは実行しなかった。従って、このプロセスは、堆積されたシリコン粒子を有する結晶シリコン基板と有しない結晶シリコン基板の両方の上にＰ2Ｏ5を堆積した後に終了した。
第１のスペクトル５０６および第２のスペクトル５０８は、Ｐ＝０（リンと酸素の二重結合）に特有である１３３０ｃｍ-1、ならびに、Ｓｉ−０（シリコンと酸素の一重結合）に特有である、４５０ｃｍ-1、８００ｃｍ-1および１１００ｃｍ-1あたりの領域においてピークを示し、すべて堆積されたＰＳＧ膜に典型的なものである。第２の（インク）スペクトル５０８の吸光度は、第１の（非インク）スペクトル５０４の吸光度より実質的により大きく、インク領域に埋め込まれたＰＳＧが、非インク領域上でよりも著しく多いということを示している。非インク領域と比較して、インク領域において著しくより多くのＰＳＧが埋め込まれているという証明は、シリコン基板表面と比較して、ＰＳＧ堆積のためにシリコン粒子含有インク層によって提供されたより大きなシリコン表面領域と整合するものである。
理論に縛られることを望むものではないが、発明者らは、堆積されたシリコン含有粒子のシリコン表面領域（下にある基板の相対的により小さい表面積との比較で）が実質的に大きいほど、より多量の表面のＰＳＧが形成されることが可能となり、同様に、より大量のリンが、内部へドライブインをされることが可能になると考える。その、堆積されたシリコン含有粒子の下にある対応する基板は、粒子で覆われていない基板領域の有限のドーパント源と比較して、擬似的に無限のドーパント源にさらされることになる。
ここで図６を参照し、本発明による、シリコン含有粒子を用いて、基板上に多重ドープ接合を形成する簡略法を示す。
最初に、６０２において、インクを、あるインクパターンで前面の基板表面の上に堆積し、このインクは、１組のシリコン含有粒子および１組の溶媒を含む。
次に、６０４において、高密度の薄膜インクパターンを形成するために、基板を、第１の温度へ、および第１の期間、ベーキングアンビエントにおいて加熱する。
６０６において、基板を、堆積アンビエントを有する拡散炉内のドーパント源にさらし、この堆積アンビエントは、第２の温度で、および第２の期間、ＰＯＣｌ3、キャリアＮ2ガス、メインＮ2ガスおよび反応性Ｏ2ガスを含む。
それから最後に、６０８において、基板を、第３の温度へ、第３の期間、ドライブインアンビエントにおいて加熱する。
非シリコン含有粒子
実験５
ここで図７を参照し、本発明による、２組のシリコン基板に対するシート抵抗を比較した。第１の下位組は堆積されたＡｌ2Ｏ3粒子で覆われ（パターン付き）、第２の組は堆積されたＡｌ2Ｏ3粒子が堆積されていなかった（パターン無し）。Ｏｈｍ／ｓｑ単位でのシート抵抗を垂直軸７０４に沿って示す。すべての基板は、ｐ型で、鋸損傷エッチングされたシリコン基板で、約１８０ｕｍの厚さとおよび約２Ｏｈｍ・ｃｍの抵抗を有していた。
基板は、最初にピラニア（硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合物）で洗浄した。この清浄化の後に、脱イオン水でのリンスステップを続け、次いで後続のバッファード酸化物エッチ液（ＢＯＥ）浸液、その後最終の脱イオン水すすぎを行った。次いで、有機溶媒中の１組のＡｌ2Ｏ3粒子を基板の片面へ堆積するのに先立って、基板をＮ2を使い乾燥した。
次いで、溶媒分子を蒸発させ、薄膜の密度を高めるために、基板をベーキングアンビエント中で、１２５℃の温度で約５分のベーキングの期間で、ベーキングした。
次いで、基板を、ＰＯＣｌ3、Ｎ2およびＯ2の雰囲気を有する拡散炉内でドーパント源にさらした。基板の最初の堆積温度はすべて、約２０分間、約８００℃であった。
最初の堆積の後に、Ｎ2アンビエント中で約９００℃ドライブインの温度で約２５分間のドライブインステップを行った。基板表面および高密度の膜表面の上の、残余のＰＳＧガラス層は、次に、約５分間のＢＯＥの洗浄ステップで除去した。
プロセスの結果は、パターン領域の平均シート抵抗が３５９．３Ｏｈｍ／ｓｑ、および非パターン領域の平均シート抵抗が１０９．４Ｏｈｍ／ｓｑであった。したがってその、この高濃度ドープと低濃度ドープの領域間での差異のあるドーパントプロフィール（シート抵抗に反映された）は、先に記述したように、選択エミッタの形成に適していない。
実験６
ここで図８Ａ〜８Ｂを参照し、Ａｌ2Ｏ3粒子を用いて処理されたシリコン基板に対して１組のＦＴＩＲ（赤外線フーリエ変換）グラフを示す。発明者らは、ＺｒＯ2粒子（図９に示す）をはじめとして他の非シリコン含有粒子を使って、実質的に同様の結果を達成した。図８Ａは、堆積されたＡｌ2Ｏ3粒子を有する基板の吸光度スペクトル（Ａｌ2Ｏ3吸光度スペクトル）８０８、および、Ａｌ2Ｏ3粒子が堆積されていなかった基板の吸光度スペクトル８０６を示し、一方、図８Ｂは、図８Ａの、Ａｌ2Ｏ3粒子が堆積されなかった基板の吸光度スペクトル８０６をより詳細に示す。
ここで、本発明による、２枚の研磨された単結晶シリコン基板、堆積されたＡｌ2Ｏ3粒子で覆われている第１の基板（パターン付き）およびＡｌ2Ｏ3粒子が堆積されていない第２の基板（パターン無し）。堆積されたＡｌ2Ｏ3粒子を有する基板を、液体中の溶媒をベーキング出しするために約５分間、約１２５℃に加熱した。基板を一般的なチューブ炉に挿入し、約２０分間、約８００℃でＰＯＣｌ3堆積ステップにさらした。後続のドライブインのステップは実行しなかった。このプロセスは、結晶シリコン基板と堆積されたシリコン流体領域の両方の上にＰ2Ｏ5を堆積した後に、このように終了した。
図８Ａは、１２６０ｃｍ-1（Ｐ＝０）、１１２０ｃｍ-1（Ｐ−Ｏ）、７２６ｃｍ-1（Ｐ−ＯＰ）および４７０ｃｍ-1（０の＝Ｐ−０）のあたりにピークを示し、これらはＰＳＧではなくＰ2Ｏ5に典型的なものである。対照的に、図８Ｂの吸光度スペクトル８０６は、Ｐ＝０（リンと酸素の２重結合）に特有である約１３３０ｃｍ-1でのピーク、およびＳｉＯに特有である４５０ｃｍ-1、８００ｃｍ-1および１１００ｃｍ-1あたりにピークを示し、すべて、堆積されたＰＳＧ膜に典型的なものである。Ａｌ2Ｏ3で覆われた基板８０８の、Ｐ2Ｏ5に対応する、吸光度スペクトルは、覆われていない基板８０６のＰＳＧに対応する吸光度スペクトルより実質的に大きく、非インク領域上のＰＳＧより、インク領域内に埋め込まれているＰ2Ｏ5の方が著しく多いことを示す。非インク領域のＰＳＧと比較して、インク領域において著しくより多くのＰ2Ｏ5が埋め込まれているという証明は、シリコン基板表面と比較して、インク層によって提供されたより大きな表面領域と整合するものである。
理論に縛られることを望むものではないが、発明者らは、堆積された非シリコン含有粒子の表面積（下にある基板の相対的により小さい表面積との比較で）が実質的に大きいほど、基板のインクで覆われない領域上で形成されるＰＳＧの量と比較して、より多量のＰ2Ｏ5が、堆積可能になると考える。しかしながら、非シリコン含有粒子薄膜内のＳｉ原子の欠如により、Ｐ2Ｏ5は実質的に未反応のままであり、また、基板の中へのリンのドライブインの増加を一般にもたらさない。
実験６
ここで図９を参照し、２組のシリコン基板に対するシート抵抗を測定した。第１の下位組は堆積されたＺｒＯ2粒子で覆われ（パターン付き）、第２の組はＺｒＯ2粒子が堆積されていなかった（パターン無し）。Ｏｈｍ／ｓｑ単位でのシート抵抗を垂直軸９０４に沿って示す。すべての基板は、ｐ型で、鋸損傷エッチングされたシリコン基板で、約１８０ｕｍの厚さとおよび約２Ｏｈｍ・ｃｍの抵抗を有していた。
基板は、最初にピラニア（硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合物）で洗浄した。この清浄化の後に、脱イオン水でのリンスステップを続け、次いで後続のバッファード酸化物エッチ液（ＢＯＥ）浸液、その後最終の脱イオン水すすぎを行った。次いで、有機溶媒中の１組のＺｒＯ2粒子を基板の片面へ堆積するのに先立って、基板をＮ2を使い乾燥した。
次いで、溶媒分子を蒸発させ、薄膜の密度を高めるために、基板をベーキングアンビエント中で、１２５℃の温度で約５分のベーキングの期間で、ベーキングした。
次いで、基板を、ＰＯＣｌ3、Ｎ2およびＯ2の雰囲気を有する拡散炉内でドーパント源にさらした。基板の最初の堆積温度はすべて、２０分間、約８００℃であった。
最初の堆積の後に、Ｎ2アンビエント中で約９００℃ドライブインの温度で約２５分間のドライブインステップを行った。基板表面および高密度の膜表面の上の、残余のＰＳＧガラス層は、次に、約５分間のＢＯＥの洗浄ステップで除去した。
プロセスの結果は、パターン領域の平均シート抵抗が３８４．３Ｏｈｍ／ｓｑ、および非パターン領域の平均シート抵抗が１２７．６Ｏｈｍ／ｓｑであった。したがって、この高濃度ドープと低濃度ドープの領域間での差異のあるドーパントプロフィール（シート抵抗に反映された）は、先に記述したように、選択エミッタの形成に適していない。
本開示の目的のために、および特に指定がない限り、「１つ」は「１つまたは複数」を意味する。本明細書に引用した全ての特許、特許出願、参考文献、および刊行物は、それらが個別に参照として組み込まれている場合と同程度に、それらの全体を参照により組み込む。
本発明を、様々な特定の例示の実施形態を参照して説明してきた。しかし、本発明の精神および範囲内で、多くの変更および修正を施すことができることを理解すべきである。
たとえば、上記の実験には、ホウ素ドープの基板へのＰＯＣｌ3プロセスを一般に含むが、発明者らは、実質的に同様の結果が、ホウ素ドープの基板上へのリン酸（Ｈ3ＰＯ4）プロセス、およびリンドープの基板上へのＢＢｒ3プロセスで達成することができると考える。さらに、シリコン含有粒子はケイ酸塩（たとえばＡｌＳｉＯx、ＳｉxＧｅ1-x、ＳｉＣxなど）も含んでもよい。さらに、シリコン含有粒子は真性でも、またはドープされていてもよい。
本発明の利点は、太陽電池などの電気デバイスのための低コストかつ効率的な接合の製造を含む。
例示的な実施形態および最良の形態を開示してきたが、添付の特許請求の範囲によって定義される本発明の主題および精神の範囲内で、開示した実施形態に修正および変更を施すことができる。

Claims (20)

  1. 基板上で多重ドープ接合を形成する方法であって、
    ホウ素原子をドープされた前記基板を提供する工程であり、前記基板が前面の基板表面を含む工程と、
    前記前面の基板表面にインクパターンでインクを堆積する工程であり、前記インクが１組のシリコン含有粒子および１組の溶媒を含む工程と、
    高密度の薄膜インクパターンを形成するために、ベーキングアンビエント中で前記基板を第１の温度へ、および第１の期間、加熱する工程と、
    前記基板を堆積アンビエントを有する拡散炉内でドーパント源にさらし、前記堆積アンビエントが第２の温度で、および第２の期間、ＰＯＣｌ3ガスを含む工程であり、ＰＳＧ層が、前記前面の基板表面および前記高密度の薄膜インクパターンの上に形成される工程と、
    第３の温度へおよび第３の期間、ドライブインアンビエント中で前記基板を加熱する工程と、を含み、
    第１のシート抵抗を有する第１の拡散領域が、前記高密度の薄膜インクパターンによって覆われた前記前面の基板表面の下で形成され、また、第２のシート抵抗を有する第２の拡散領域が、前記高密度の薄膜インクパターンで覆われていない前記前面の基板表面の下で形成され、
    ここで前記第１のシート抵抗が前記第２のシート抵抗より実質的に小さい、方法。
  2. 前記第１の温度が約１００℃と約６００℃の間にあり、前記第１の期間が約１０秒と約２０分の間にある、請求項１に記載の方法。
  3. 前記第１の温度が約３００℃と５００℃の間にあり、前記第１の期間が約３０秒と約３分の間にある、請求項１に記載の方法。
  4. 前記第１の温度が約４００℃であり、前記第１の期間が約１分である、請求項１に記載の方法。
  5. キャリアＮ2ガスと反応性Ｏ2ガスの比が約１：１から約１．５：１の間にあり、前記第２の温度が約７００℃と約１０００℃の間にあり、５分と約３５分の前記第２の期間の、請求項１に記載の方法、
  6. 前記第２の温度が約７２５℃と約８５０℃の間にあり、前記第２の期間が約１０分と約３５分の間にある、請求項１に記載の方法。
  7. 前記第２の温度が約７５０℃と約８２５℃の間にあり、前記第２の期間が約１５分と約３０分の間にある、請求項１に記載の方法。
  8. 前記第２の温度が約８００℃であり、前記第２の期間が約２０分である、請求項１に記載の方法。
  9. 前記第３の温度が約８５０℃と約１０５０℃の間にあり、前記第３の期間が約１０分と約６０分の間にある、請求項１に記載の方法。
  10. 前記第３の温度が約８６０℃と約９５０℃の間にあり、前記第３の期間が約１５分と約３０分の間にある、請求項１に記載の方法。
  11. 前記第３の温度が約８７５℃であり、前記第３の期間が約２５分である、請求項１に記載の方法。
  12. 前記第１のシート抵抗が約２０Ｏｈｍ／ｓｑと約７０Ｏｈｍ／ｓｑの間にあり、前記第２のシート抵抗が約７０Ｏｈｍ／ｓｑと約１４０Ｏｈｍ／ｓｑの間にある、請求項１に記載の方法。
  13. 前記第１のシート抵抗が約３０Ｏｈｍ／ｓｑと約６０Ｏｈｍ／ｓｑの間にあり、前記第２のシート抵抗が約８０Ｏｈｍ／ｓｑと約１２０Ｏｈｍ／ｓｑの間にある、請求項１に記載の方法。
  14. 前記第１のシート抵抗が約３０Ｏｈｍ／ｓｑと約５０Ｏｈｍ／ｓｑの間にあり、前記第２のシート抵抗が約９０Ｏｈｍ／ｓｑと約１１０Ｏｈｍ／ｓｑの間にある、請求項１に記載の方法。
  15. 前記ベーキングアンビエントが不活性のアンビエントと酸化性のアンビエントのうちの１つである、請求項１に記載の方法。
  16. 前記ドライブインアンビエントが不活性のアンビエントと酸化性のアンビエントのうちの１つである、請求項１に記載の方法。
  17. ベーキングアンビエント中で、第１の温度に、および第１の期間、前記基板を加熱するステップの後に、前記基板を洗浄するステップを含む、請求項１に記載の方法。
  18. 前記シリコン含有粒子がケイ酸塩である、請求項１に記載の方法。
  19. 基板上で多重ドープ接合を形成する方法であって、
    ホウ素原子をドープされた前記基板を提供する工程であり、前記基板が前面の基板表面を含む工程と、
    前記前面の基板表面にインクパターンでインクを堆積する工程であり、前記インクが１組のシリコン含有粒子および１組の溶媒を含む工程と、
    高密度の薄膜インクパターンを形成するために、ベーキングアンビエント中で前記基板を第１の温度へ、および第１の期間、加熱する工程と、
    前記基板を堆積アンビエントを有する拡散炉内でドーパント源にさらし、前記堆積アンビエントが第２の温度で、および第２の期間、Ｈ3ＰＯ4を含む工程であり、ＰＳＧ層が、前記前面の基板表面および前記高密度の薄膜インクパターンの上に形成される工程と、
    第３の温度へおよび第３の期間、ドライブインアンビエント中で前記基板を加熱する工程と、を含み、
    第１のシート抵抗を有する第１の拡散領域が、前記高密度の薄膜インクパターンによって覆われた前記前面の基板表面の下で形成され、また、第２のシート抵抗を有する第２の拡散領域が、前記高密度の薄膜インクパターンで覆われていない前記前面の基板表面の下で形成され、
    ここで前記第１のシート抵抗が前記第２のシート抵抗より実質的に小さい、方法。
  20. 基板上で多重ドープ接合を形成する方法であって、
    リン原子をドープされた前記基板を提供する工程であり、前記基板が前面の基板表面を含む工程と、
    前記前面の基板表面にインクパターンでインクを堆積する工程であり、前記インクが１組のシリコン含有粒子および１組の溶媒を含む工程と、
    高密度の薄膜インクパターンを形成するために、ベーキングアンビエント中で前記基板を第１の温度へ、および第１の期間、加熱する工程と、
    前記基板を堆積アンビエントを有する拡散炉内でドーパント源にさらし、前記堆積アンビエントが第２の温度で、および第２の期間、ＢＢｒ3を含む工程であり、ＢＳＧ層が、前記前面の基板表面および前記高密度の薄膜インクパターンの上に形成される工程と、
    第３の温度へおよび第３の期間、ドライブインアンビエント中で前記基板を加熱する工程と、を含み、
    第１のシート抵抗を有する第１の拡散領域が、前記高密度の薄膜インクパターンによって覆われた前記前面の基板表面の下で形成され、また、第２のシート抵抗を有する第２の拡散領域が、前記高密度の薄膜インクパターンで覆われていない前記前面の基板表面の下で形成され、
    ここで前記第１のシート抵抗が前記第２のシート抵抗より実質的に小さい、方法。
JP2012551229A 2010-01-25 2011-01-25 シリコン含有粒子を用いて多重ドープ接合を形成する方法 Pending JP2013518442A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/692,878 2010-01-25
US12/692,878 US20110183504A1 (en) 2010-01-25 2010-01-25 Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
US12/656,710 2010-02-12
US12/656,710 US8420517B2 (en) 2009-07-02 2010-02-12 Methods of forming a multi-doped junction with silicon-containing particles
PCT/US2011/022377 WO2011091409A1 (en) 2010-01-25 2011-01-25 Methods of forming a multi-doped junction with silicon-containing particles

Publications (1)

Publication Number Publication Date
JP2013518442A true JP2013518442A (ja) 2013-05-20

Family

ID=46760375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551229A Pending JP2013518442A (ja) 2010-01-25 2011-01-25 シリコン含有粒子を用いて多重ドープ接合を形成する方法

Country Status (7)

Country Link
US (1) US8420517B2 (ja)
EP (1) EP2529393A4 (ja)
JP (1) JP2013518442A (ja)
KR (1) KR20120117901A (ja)
CN (1) CN102714148B (ja)
TW (1) TW201140658A (ja)
WO (1) WO2011091409A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2122691A4 (en) 2007-02-16 2011-02-16 Nanogram Corp SOLAR CELL STRUCTURES, PV MODULES AND CORRESPONDING METHODS
US8815104B2 (en) 2008-03-21 2014-08-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
WO2011127147A1 (en) 2010-04-06 2011-10-13 Kovio, Inc Epitaxial structures, methods of forming the same, and devices including the same
US8338275B2 (en) 2010-06-30 2012-12-25 Innovalight, Inc. Methods of forming a metal contact on a silicon substrate
WO2012103188A2 (en) 2011-01-25 2012-08-02 E. I. Du Pont De Nemours And Company A method for calculating an offset value for aligned deposition of a second pattern onto a first pattern
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
WO2012121706A1 (en) * 2011-03-08 2012-09-13 Alliance For Sustainable Energy, Llc Efficient black silicon photovoltaic devices with enhanced blue response
ITUD20110162A1 (it) * 2011-10-13 2013-04-14 Applied Materials Italia Srl Metodo ed apparato per la realizzazione di celle solari con emettitori selettivi
US8895348B2 (en) 2011-12-20 2014-11-25 Innovalight Inc Methods of forming a high efficiency solar cell with a localized back surface field
CN102969403A (zh) * 2012-12-12 2013-03-13 泰州德通电气有限公司 一种用于刻蚀方法制备Se电池的扩散工艺
US9059341B1 (en) 2014-01-23 2015-06-16 E I Du Pont De Nemours And Company Method for manufacturing an interdigitated back contact solar cell
DE102014109179B4 (de) * 2014-07-01 2023-09-14 Universität Konstanz Verfahren zum Erzeugen von unterschiedlich dotierten Bereichen in einem Siliziumsubstrat, insbesondere für eine Solarzelle, und Solarzelle mit diesen unterschiedlich dotierten Bereichen
RU2586267C2 (ru) * 2014-07-04 2016-06-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ формирования активной n-области солнечных элементов
CN104241450B (zh) * 2014-09-29 2016-08-17 白茹 一种晶体硅太阳能电池的扩散制结方法
CN111149193B (zh) * 2017-09-29 2023-09-08 株式会社力森诺科 研磨液、研磨液套剂及研磨方法
KR102221196B1 (ko) * 2018-11-16 2021-03-03 주식회사 엘엠에스 차폐 성능이 향상된 확산 시트 및 이를 포함하는 백라이트 유닛
JP7250996B2 (ja) * 2020-03-13 2023-04-03 日本碍子株式会社 ハニカム構造体及び電気加熱式担体

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US562708A (en) * 1896-06-23 Ventilating attachment for hot-blast stoves
US4068018A (en) 1974-09-19 1978-01-10 Nippon Electric Co., Ltd. Process for preparing a mask for use in manufacturing a semiconductor device
US4445267A (en) 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US5627081A (en) 1994-11-29 1997-05-06 Midwest Research Institute Method for processing silicon solar cells
US5656556A (en) 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
JP3082679B2 (ja) 1996-08-29 2000-08-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
JP3468670B2 (ja) 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
JP3211872B2 (ja) 1997-07-29 2001-09-25 日本電気株式会社 薬液処理方法、半導体基板の処理方法及び半導体装置の製造方法
JP3233113B2 (ja) * 1998-11-11 2001-11-26 日本電気株式会社 半導体装置の製造方法
US6833575B2 (en) 2002-08-29 2004-12-21 Micron Technology, Inc. Dopant barrier for doped glass in memory devices
US6998288B1 (en) 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
US7144751B2 (en) 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
CN101080511A (zh) 2004-11-10 2007-11-28 德斯塔尔科技公司 用于使用连续过程形成薄膜太阳能电池的方法和设备
KR100601973B1 (ko) 2004-11-25 2006-07-18 삼성전자주식회사 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법
US7355238B2 (en) 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US7435361B2 (en) 2005-04-14 2008-10-14 E.I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices
JP4481869B2 (ja) * 2005-04-26 2010-06-16 信越半導体株式会社 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
JP2006310368A (ja) 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池
US20070158621A1 (en) 2005-07-19 2007-07-12 Kyocera Corporation Conductive Paste, Solar Cell Manufactured Using Conductive Paste, Screen Printing Method and Solar Cell Formed Using Screen Printing Method
NL1030200C2 (nl) * 2005-10-14 2007-04-17 Stichting Energie Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.
DE102006003283A1 (de) 2006-01-23 2007-07-26 Gp Solar Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit unterschiedlich stark dotierten Bereichen
US20070246689A1 (en) 2006-04-11 2007-10-25 Jiaxin Ge Transparent thin polythiophene films having improved conduction through use of nanomaterials
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
WO2008060874A1 (en) 2006-11-10 2008-05-22 Evergreen Solar, Inc. Substrate with two sided doping and method of producing the same
WO2008061131A2 (en) 2006-11-15 2008-05-22 Innovalight, Inc. A method of fabricating a densified nanoparticle thin film with a set of occluded pores
US7776724B2 (en) 2006-12-07 2010-08-17 Innovalight, Inc. Methods of filling a set of interstitial spaces of a nanoparticle thin film with a dielectric material
KR101498746B1 (ko) 2007-01-03 2015-03-04 나노그램 코포레이션 규소/게르마늄을 기초로 하는 나노입자 잉크, 도핑된 입자, 반도체를 위한 인쇄 및 공정
US8197650B2 (en) 2007-06-07 2012-06-12 Sensor Innovations, Inc. Silicon electrochemical sensors
US8236598B2 (en) 2007-08-31 2012-08-07 Ferro Corporation Layered contact structure for solar cells
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
US20090239363A1 (en) 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
US7923368B2 (en) 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
TWI368999B (en) * 2008-07-15 2012-07-21 Mosel Vitelic Inc Method for manufacturing solar cell
US7838400B2 (en) 2008-07-17 2010-11-23 Applied Materials, Inc. Rapid thermal oxide passivated solar cell with improved junction
US20100035422A1 (en) * 2008-08-06 2010-02-11 Honeywell International, Inc. Methods for forming doped regions in a semiconductor material
US7615393B1 (en) 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
US20120100666A1 (en) 2008-12-10 2012-04-26 Applied Materials Italia S.R.L. Photoluminescence image for alignment of selective-emitter diffusions
US20100294349A1 (en) 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
US8163587B2 (en) * 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles

Also Published As

Publication number Publication date
CN102714148B (zh) 2015-03-11
WO2011091409A1 (en) 2011-07-28
CN102714148A (zh) 2012-10-03
US20110003465A1 (en) 2011-01-06
TW201140658A (en) 2011-11-16
KR20120117901A (ko) 2012-10-24
EP2529393A4 (en) 2015-09-16
US8420517B2 (en) 2013-04-16
WO2011091409A8 (en) 2012-08-23
EP2529393A1 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
US8420517B2 (en) Methods of forming a multi-doped junction with silicon-containing particles
US8138070B2 (en) Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
US8394658B2 (en) Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US8921968B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
US20110003466A1 (en) Methods of forming a multi-doped junction with porous silicon
JP2012507855A (ja) 多重ドープ接合を基板上に形成するための方法
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
AU2013200622A1 (en) Solar cell and method of manufacturing the same
US20100210060A1 (en) Double anneal process for an improved rapid thermal oxide passivated solar cell
US10276732B2 (en) Solar cell element and method of manufacturing solar cell element
US20110183504A1 (en) Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
TWI594452B (zh) 使用n型摻雜矽奈米粒子之製造太陽能電池射極區之方法
KR101375781B1 (ko) 나노 및 마이크로 실리콘 복합 구조체의 sod 도핑과 패시베이션 공정을 통한 캐리어 수명이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지
TWI488324B (zh) 太陽能電池、其模組、其製造方法及其介電層的製造方法
KR101061681B1 (ko) 태양전지 제조 방법