CN102714148B - 形成具有含硅颗粒的多掺杂结的方法 - Google Patents

形成具有含硅颗粒的多掺杂结的方法 Download PDF

Info

Publication number
CN102714148B
CN102714148B CN201180006269.5A CN201180006269A CN102714148B CN 102714148 B CN102714148 B CN 102714148B CN 201180006269 A CN201180006269 A CN 201180006269A CN 102714148 B CN102714148 B CN 102714148B
Authority
CN
China
Prior art keywords
minutes
substrate
temperature
silicon
time period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180006269.5A
Other languages
English (en)
Other versions
CN102714148A (zh
Inventor
G·斯卡尔德拉
阚世海
M·克尔曼
D·波普拉夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun paster Co.,Ltd.
Original Assignee
Innovalight Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/692,878 external-priority patent/US20110183504A1/en
Application filed by Innovalight Inc filed Critical Innovalight Inc
Publication of CN102714148A publication Critical patent/CN102714148A/zh
Application granted granted Critical
Publication of CN102714148B publication Critical patent/CN102714148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了在基板上形成多掺杂结的方法。所述方法包括提供掺入有硼原子的基板，所述基板包括基板正表面。所述方法还包括将油墨以油墨图案沉积在所述基板正表面上，所述油墨包含一组含硅颗粒和一组溶剂。所述方法还包括将所述基板在烘焙环境中加热至第一温度并持续第一时间段以形成致密膜油墨图案。所述方法还包括在第二温度下将所述基板暴露于具有沉积环境的扩散炉中的掺杂剂源并持续第二时间段，所述沉积环境包含POCl3、N2载气、主要N2气体和反应性O2气体，其中PSG层在所述基板正表面和所述致密膜油墨图案上形成；以及在驱入环境中将所述基板加热至第三温度；其中具有第一薄层电阻的第一扩散区域在被所述致密膜油墨图案覆盖的基板正表面下形成，并且具有第二薄层电阻的第二扩散区域在未被所述致密膜油墨图案覆盖的基板正表面下形成，并且其中所述第一薄层电阻基本上小于所述第二薄层电阻。

Description

形成具有含硅颗粒的多掺杂结的方法
相关申请的交叉引用
本专利申请要求提交于2010年2月12日的美国专利申请12/656,710和提交于2010年1月25日的题目为“在带有嵌入扩散装置的基材上形成具有双掺杂发射体的方法（Methods Of Forming A Dual-Doped Emitter On A Substrate With An Inline Diffusion Apparatus ）”的美国专利申请12/692,878的权益，这些专利申请的全部公开内容以引用方式并入。 
发明领域
本公开一般来讲涉及p-n结，具体地讲涉及形成具有含硅颗粒的多掺杂结的方法。 
发明背景 
太阳能电池将太阳能直接转化为直流电能。通常，被构造成光电二极管的太阳能电池允许光透入金属触点附近，使得生成的载流子（电子或空穴（不含电子））可按电流形式来提取。并且和大多数其它二极管一样，光电二极管通过组合p型和n型半导体以形成结而形成。 
因此电场（或内置电位）中结的p-型侧上的电子可被吸引到n-型区域（通常掺入有磷）并受到p-型区域（通常掺入有硼）排斥，而电场中结的n-型侧上的空穴因此可被吸引到p-型区域并受到n-型区域排斥。通常，n-型区域和/或p-型区域可各自分别包含不同水平的相对掺杂剂浓度，通常显示为n-、n+、n++、p-、p+、p++等。内置电位和因此电场大小通常取决于两个相邻的层之间的掺杂水平。 
实质地影响太阳能电池性能的载流子寿命（复合寿命）被定义为过剩少数载流子（半导体区域中的非主导载流子）复合而导致电流无法传导所经历的平均时间。同样，扩散长度为载流子复合前迁移的平均距离。一般 来讲，尽管提高掺杂剂浓度会改善导电性，但其往往也会增加复合。因此复合寿命或复合长度越短，金属区域一定就越接近生成载流子的位置。 
大多数太阳能电池一般在掺入有第一掺杂剂（通常为硼）从而形成吸收体区域的硅基板上形成，第二反掺杂剂（通常为磷）则散布在其上面而形成发射极区域，以便完成p-n结。在添加钝化和减反射涂层后，可添加金属触点（发射极上的细栅和主栅以及吸收体背部的垫片）以提取生成的电荷。具体地讲，必须针对载流子收集以及与金属电极的接触来优化发射极掺杂剂浓度。 
一般来讲，发射极区域内低浓度的（取代型）掺杂剂原子会导致低复合（从而得到更高的太阳能电池效率）以及与金属电极的不良电接触二者。相反地，高浓度的（取代型）掺杂剂原子将导致高复合（从而降低太阳能电池效率）以及与金属电极的低电阻欧姆接触二者。通常，为了降低制造成本，单一掺杂剂扩散一般用于形成发射极，掺杂浓度按低复合和低电阻欧姆接触间的折衷进行选择。因此，潜在的太阳能电池效率（转化为电的阳光的百分比）是有限的。 
一种解决方案是使用双掺杂的或选择性发射极。选择性发射极使用针对低复合而优化的第一轻掺杂区域，以及针对低电阻欧姆金属接触而优化的第二重掺杂区域（掺杂剂类型相同）。然而，选择性发射极构型可能难以在一步扩散过程中实现，并可能涉及多个掩蔽步骤，因而会增加制造成本。此外，由于在高掺杂和低掺杂发射极区域之间通常无可见的界限，因此将金属触点对齐到之前沉积的高掺杂区域上可能较为困难。 
根据前述内容，需要提供原位控制具有含硅颗粒的磷分布的方法。 
发明概述 
本发明在一个实施方案中涉及在基板上形成多掺杂结的方法。该方法包括提供掺入有硼原子的基板，该基板包括基板正表面。该方法还包括将油墨以油墨图案沉积在基板正表面上，该油墨包含一组含硅颗粒和一组溶剂。该方法还包括将基板在烘焙环境中加热至第一温度并持续第一时间段以形成致密膜油墨图案。该方法还包括在第二温度下将基板暴露于具有沉积环境的扩散炉中的掺杂剂源并持续第二时间段，该沉积环境包含 POCl3、N2载气、主要N2气体和反应性O2气体，其中PSG层在基板正表面和致密膜油墨图案上形成；以及在驱入环境中将基板加热至第三温度并持续第三时间段；其中具有第一薄层电阻的第一扩散区域在被致密膜油墨图案覆盖的基板正表面下形成并且具有第二薄层电阻的第二扩散区域在未被致密膜油墨图案覆盖的基板正表面下形成，并且其中第一薄层电阻基本上小于第二薄层电阻。 
在一个实例中，所述烘焙环境为惰性环境和氧化环境中的一种。 
附图简述 
以举例的方式而非限制性方式在附图中对本发明进行说明，并且在附图中相似的附图标号表示相似的部件，其中： 
图1示出了具有选择性发射极的太阳能电池的简图； 
图2示出了根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的Si颗粒，并且第二组无沉积的Si颗粒； 
图3示出了根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的SiOx颗粒，并且第二组无沉积的SiOx颗粒； 
图4示出了根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的SixNy颗粒，并且第二组无沉积的SixNy颗粒； 
图5示出了根据本发明的两块硅基板的一组FTIR图，第一小组覆盖有沉积的Si颗粒，并且第二组无沉积的Si颗粒； 
图6示出了根据本发明在具有含硅颗粒的基板上形成多掺杂结的简化方法； 
图7示出了两组硅基板的薄层电阻，并且第二第一小组覆盖有沉积的Al2O3颗粒，并且第二组无沉积的Al2O3颗粒； 
图8A-B示出了用Al2O3颗粒处理的硅基板的一组FTIR图；并且 
图9示出了两组硅基板的薄层电阻，第一小组覆盖有沉积的ZrC2颗粒，并且第二组无沉积的ZrC2。 
发明详述 
现将结合如附图所示的本发明的一些优选实施方案来详细描述本发明。为了能够全面理解本发明，在以下说明中阐述了许多具体细节。然而 对于本领域的技术人员而言将显而易见的是，没有部分或所有这些具体细节也能实践本发明。在其它情况下，为了不给本发明增加不必要的理解难度，未详细示出熟知的工序和/或结构。 
如前所述，在基板上（例如对于太阳能电池）形成多掺杂结往往存在问题，原因是通常需要多个单独的扩散和图案化步骤，因而增加制造成本。可按有利的方式加工硅基板，使得一组重掺杂区域（在沉积的含硅颗粒下）和一组轻掺杂区域（在非沉积的区域下）均可在掺杂剂扩散环境中形成。 
例如为了形成多掺杂结，例如选择性发射极，通常使用气体组合和掩蔽步骤将掺杂剂沉积在IV族基板上。即首先沉积掩蔽物，然后将基板暴露于第一掺杂剂气体以形成高掺杂区域。然后移除掩蔽物，接着将IV族基板暴露于第二较低浓度的掺杂剂气体，从而形成选择性发射极构型。 
为了将磷扩散到石英管炉中的硼掺杂硅基板，使用POCl3（三氯氧化磷）。反应通常为： 
4POCl3(g)+3O2(g)→2P2O3(g)+6Cl2(g)    [方程式1A] 
2P2O5(g)*5Si(g)→5SiO2(g)*4P(g)       [方程式1B] 
Si+O2→SiO2                           [方程式2] 
POCl3扩散过程中涉及到的典型气体包括：环境氮气（主要N2气体）、流过充有液态POCl3的鼓泡器的氮气载气（N2载气）、配置成与蒸发的POCl3反应以形成沉积（处理）气体的反应性氧气（反应性O2气体），以及任选配置成其后形成氧化物层的主要氧气（主要O2气体）。 
一般来讲，首先将硅基板置于具有氮气环境（主要N2气体）的加热管式炉中。然后使沉积气体（POCl3蒸气）流入管式炉中，加热至沉积温度，并暴露于反应性O2（氧气）气体以在硅基板上形成P2O5（五氧化二磷）以及Cl2（氯气）气体，氯气与硅基板上的金属杂质相互作用并且除去金属杂 质。P2O5继而与硅基板反应形成SiO2和游离的P原子。在沉积期间，硅片的同时氧化导致SiO2·P2O5层（PSG或磷硅酸盐玻璃）的形成。 
通常采用附加的驱入步骤（不含任何POCl3流），所述驱入步骤采用沉积温度或更高的温度，以便使游离的磷原子能够进一步扩散到硅基板中并且置换晶格中的硅原子以用于载流子生成。在此步骤期间，使可包含主要N2气体和/或主要O2气体的环境气体流入管式炉中。氧气的使用将导致在硅片表面形成氧化物层。此氧化物层使P原子从PSG层至硅基板的扩散减弱，从而允许对所得扩散分布进行更多控制。一般来讲，对于给定温度，磷在SiO2中比在硅中扩散更慢。 
相比之下，另一种对硅片进行磷掺杂的方法是喷涂技术，通过该喷涂技术将磷酸(H3PO4)混合物（通常与水或醇例如乙醇或甲醇混合）喷涂到晶片上，然后使其经受热处理。 
使用磷酸作为掺杂剂源将磷扩散至硅片通过以下反应进行： 
2H3PO4→P2O5+3H2O            [方程式3Α] 
2P2O5+5Si→5SiO2+4P          [方程式3B] 
第一步涉及硅表面上磷酸脱水产生五氧化二磷(P2O5)，继而作为磷的来源。P2O5继而与硅基板反应形成SiO2和游离的P原子。该过程的实例在提交于2010年1月25日的美国专利申请12/692,878中被进一步公开，该专利申请的全部公开内容以引用方式并入。 
同样地，可使用BBr3（三溴化硼）将硼沉积在磷掺杂的硅基板上。反应通常为： 
4BBr3(g)+3O2(g)→2B2O3(g)+6Br2(g)        [方程式4A] 
2B2O3(g)+3Si(g)4B(g)+3SiO2(g)            [方程式4B] 
Si+O2→SiO2                              [方程式2] 
一般来讲，首先将硅基板置于加热管式炉中，所述管式炉具有氮气（主要N2气体）、流过充有液态BBr3的鼓泡器的氮气载气（N2载气）、配置成在硅基板上与蒸发的BBr3反应以形成B2O3（氧化硼）的反应性氧气（反应性O2气体），以及任选地配置成其后形成氧化物层的主要氧气（主要O2气体）。 
B2O3继而与硅基板反应形成SiO2和游离的硼原子。在沉积期间，硅片的同时氧化导致SiO2-B2O3层（BSG或硼硅酸盐玻璃）的形成。 
通常采用附加的驱入步骤（不含任何BBr3流），所述驱入步骤采用沉积温度或更高的温度，以使游离的硼原子能够进一步扩散到硅基板中并置换晶格中的硅原子以用于载流子生成。在此步骤期间，使可能包含氮气（主要N2）和/或氧气（主要O2）的环境气体流入管式炉中。氧气的使用将导致在硅片表面形成氧化物层。此氧化物层使硼原子从B2O3层至硅基板的扩散减弱，从而允许对所得扩散分布进行更多控制。一般来讲，对于给定温度，硼在SiO2中比在硅中扩散更慢。在一些情况下，可让预沉积的氧化物层在硅片上生长以使得扩散均匀度更佳。 
就选择性发射极而言，具有介于约70Ω/sq至约140Ω/sq之间的薄层电阻的轻掺杂区域是最佳的，而具有介于约20Ω/sq至约70Ω/sq之间的薄层电阻的重掺杂区域（具有相同的掺杂剂类型）也是最佳的。 
不受理论的束缚，发明人相信显著更大的沉积含硅颗粒膜的硅表面积（与相对较小的下面的基板的表面积相比）会形成更大体积的表面PSG（或就硼掺杂剂源而言为BSG），继而使更大量的磷被驱入下面的晶片。 
即就磷掺杂剂而言，与在硅基板表面上相比，更大的硅表面积会使更多的磷由P2O5还原（通过上述方程式1A-B或3A-B所述的反应）。然后磷可通过硅团簇通道(cluster channel)扩散到下面的硅基板中，所述硅团簇通道通过含硅颗粒的部分烧结在含硅颗粒的膜中形成。此外，由于反应需要硅原子，因此由非含硅颗粒组成的膜只会使得形成更大量的未反应P2O5，从而导致削弱磷向下面的晶片的驱入。 
同样地，就硼掺杂剂而言，与在硅基板表面上相比，更大的硅表面积会使更多的硼由B2O3还原（通过上述方程式4A-B所述的反应）。然后硼 可通过硅团簇通道扩散到下面的硅基板中，所述硅团簇通道通过含硅颗粒的部分烧结在含硅颗粒的膜中形成。 
因此，图2-5将描述由含硅颗粒（分别为Si、SiOx和SixNy）组成的膜的效应，而图7-9将描述由非含硅颗粒（分别为Al2O3和ZrO2）组成的膜的效应。 
将含硅颗粒层沉积到硅基板表面上的一种方法是通过使用流体例如胶态分散体或油墨进行沉积。一般来讲，由于粒子表面与溶剂的相互作用足够强以至于能够克服密度上的差异，因此可能得到IV族粒子的胶态分散体，这通常可产生下沉或漂浮在液体中的材料。即较小的颗粒比较大的颗粒更易于分散。 
溶剂的实例包括醇、醛、酮、羧酸、酯、胺、有机硅氧烷、卤代烃和其它烃溶剂。此外，可混合多种溶剂以优化例如粘度、密度、极性等物理特性。 
此外，为了更好地将含硅颗粒分散在胶态分散体中，可通过加入有机化合物例如醇、醛、酮、羧酸、酯和胺以及有机硅氧烷来形成颗粒封端基团。作为另外一种选择，可通过将气体加入等离子室而原位添加封端基团。这些封端基团随后可在烧结过程中被移除，或就在烧结过程之前的较低温预热中被移除。 
例如，适用于制备IV族封端半导体颗粒的大体积封端剂包括C4-C8支链醇、环状醇、醛和酮，例如叔丁醇、异丁醇、环己醇、甲基-环己醇、丁醛、异丁醛、环己酮；以及有机硅氧烷，例如甲氧基(三(三甲基硅基)硅烷)(MTTMSS)、三(三甲基硅基)硅烷(TTMSS)、十甲基四硅氧烷(DMTS)和三甲基甲氧基硅烷(TMOS)。 
一旦配制好后，即可将胶态分散体施用至基板，并经受热处理以便将含硅颗粒烧结成致密导电膜。施用方法的实例包括但不限于辊涂、狭槽冲模涂布、照相凹版印刷、柔性版转筒印刷和喷墨印刷法等。 
现在参见图1，其为具有选择性发射极的太阳能电池的简图。在通用构型中，n++扩散区114和n-扩散区108首先在p-(轻掺杂)硅基板110上形成。然后SiO2层106在p-(轻掺杂)硅基板110上形成，以有助于硅基板110正面的钝化。 
然后SiNx 104层在SiO2层106的正面上形成。同样，SiO2层106、SiNx层104也有助于硅基板110表面的钝化，从而最小化晶片块体受外源的污染，以及减少硅基板110表面的少数载流子复合。此外，可对SiNx104层进行优化以降低太阳能电池正面的反射率，从而大大改善效率并因此提升性能。 
然后一般在硅基板110上形成正面金属触点102和背表面场(BSF)/背面金属触点116。正面金属触点102一般由包含银粉（70-80重量%）、硼硅酸铅玻璃PbO-B2O3-SiO2（1-10重量%）和有机组分（15-30重量%）的银浆形成。BSF/背面金属触点116通常由铝形成，并被构造成产生排斥少数载流子并因此使少数载流子后表面复合造成的影响最小化的电场。此外，银垫片[未示出]通常被施加于BSF/背面金属触点116上以便有利于互连到模块中的焊接。 
含硅颗粒
实验1 
现在参见图2，测量根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的Si颗粒（图案化），并且第二组无沉积的Si颗粒（未图案化）。以Ω/sq表示的薄层电阻沿垂直轴204显示。所有基板均为p-型切割损伤蚀刻(saw-damage etched)的，其具有约180μm的厚度和约2Ω-cm的电阻率。 
首先将基板用piranha（硫酸(H2SO4)和过氧化氢(H2O2)的混合物）清洗。在该清洗之后实施去离子水冲洗步骤，然后浸入缓冲氧化物蚀刻液(BOE)，接着用最终去离子水冲洗。然后使用N2干燥基板，再将溶于有机溶剂中的一组Si颗粒沉积在基板的一侧上。 
接着使基板经受烘焙以便蒸发溶剂分子并使膜致密，所述烘焙在烘焙环境中以125℃的温度进行，烘焙时间段为约5分钟。因此，发明人相信烘焙时间段可介于约10秒和约20分钟之间。发明人还相信，介于约100℃和约600℃之间的烘焙温度是优选的，介于约300℃和约500℃之间的烘焙温度是更优选的，并且约400℃的烘焙温度是最优选的。 
然后将基板暴露于具有POCl3、N2和O2气氛的扩散炉中的掺杂剂源。所有基板均具有持续20分钟的约800℃的初始沉积温度。发明人相信初始 沉积温度可优选地介于约725℃和约850℃之间，更优选地介于约750℃和约825℃之间，最优选地为约800℃。初始沉积时间段可优选地介于约10分钟和约35分钟之间，更优选地介于约15分钟和约30分钟之间，最优选地为约20分钟。此外，在沉积期间采用1:1的氮气（N2载气）与氧气（反应性O2气体）比率。发明人相信，在沉积步骤期间介于1:1和1.5:1之间的N2载气与反应性O2比率是优选的。 
初始沉积之后为驱入步骤，其在约900℃的驱入温度下在N2环境中进行约25分钟。基板表面和致密膜表面上残余的PSG玻璃层随后通过BOE清洗步骤经过约5分钟去除。该过程得到52.1Ω/sq的平均图案区域薄层电阻和128.2Ω/sq的平均非图案区域薄层电阻。因此，重掺杂和轻掺杂区域之间的差异掺杂剂分布（如通过薄层电阻所反映）对于如前所述的选择性发射极的形成是有益的。 
发明人相信驱入温度可优选地介于约850℃和约1050℃之间，更优选地介于约860℃和约950℃之间，最优选地为约875℃。驱入时间段可优选地介于约10分钟和约60分钟之间，更优选地介于约15分钟和约30分钟之间，最优选地为约25分钟。 
实验2
现在参见图3，测量根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的SiOx颗粒（例如SiO2）（图案化），并且第二组无沉积的SiOx颗粒（未图案化），其中x为正整数。以Ω/sq表示的薄层电阻沿垂直轴304显示。所有基板均为p-型切割损伤蚀刻的，其具有约180μm的厚度和约2Ω-cm的电阻率。 
首先将基板用piranha（硫酸(H2SO4)和过氧化氢(H2O2)的混合物）清洗。该清洗之后为去离子水冲洗步骤，然后浸入后续缓冲氧化物蚀刻液(BOE)，接着用最终去离子水冲洗。然后使用N2干燥基板，再将溶于有机溶剂中的一组SiOx颗粒沉积在基板的一侧上。 
接着使基板经受烘焙以便蒸发溶剂分子并使膜致密，所述烘焙在烘焙环境中以125℃的温度进行，烘焙时间段为约5分钟。因此，发明人相信烘焙时间段可介于约10秒和约20分钟之间。发明人还相信，介于约100℃和 约600℃之间的烘焙温度是优选的，介于约300℃和约500℃之间的烘焙温度是更优选的，并且约400℃的烘焙温度是最优选的。 
然后将基板暴露于具有POCl3、N2和O2气氛的扩散炉中的掺杂剂源。所有基板均具有持续20分钟的约800℃的初始沉积温度。发明人相信初始沉积温度可优选地介于约725℃和约850℃之间，更优选地介于约750℃和约825℃之间，最优选地为约800℃。初始沉积时间段可优选地介于约10分钟和约35分钟之间，更优选地介于约15分钟和约30分钟之间，最优选地为约20分钟。此外，在沉积期间采用1:1的氮气（N2载气）与氧气（反应性O2气体）比率。发明人相信，在沉积步骤期间介于1:1和1.5:1之间的N2载气与反应性O2比率是优选的。 
初始沉积之后为驱入步骤，其在约900℃的驱入温度下在N2环境中进行约25分钟。基板表面和致密膜表面上残余的PSG玻璃层随后通过BOE清洗步骤经过约5分钟去除。该过程得到22.9Ω/sq的平均图案区域薄层电阻和100.6Ω/sq的平均非图案区域薄层电阻。因此，重掺杂和轻掺杂区域之间的差异掺杂剂分布（如通过薄层电阻所反映）对于如前所述的选择性发射极的形成是有益的。 
发明人相信驱入温度可优选地介于约850℃和约1050℃之间，更优选地介于约860℃和约950℃之间，最优选地为约875℃。驱入时间段可优选地介于约10分钟和约60分钟之间，更优选地介于约15分钟和约30分钟之间，最优选地为约25分钟。 
实验3
现在参见图4，测量根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的SixNy颗粒（例如Si3N4）（图案化），并且第二组无沉积的SixNy颗粒（未图案化），其中x和y为正整数。以Ω/sq表示的薄层电阻沿垂直轴404显示。所有基板均为p-型切割损伤蚀刻的，其具有约180μm的厚度和约2Ω-cm的电阻率。 
首先将基板用piranha（硫酸(H2SO4)和过氧化氢(H2O2)的混合物）清洗。该清洗之后为去离子水冲洗步骤，然后浸入后续缓冲氧化物蚀刻液(BOE)，接着用最终去离子水冲洗。然后使用N2干燥基板，再将溶于有机溶剂中的一组SixNy颗粒沉积在基板的一侧上。 
接着使基板经受烘焙以便蒸发溶剂分子并使膜致密，所述烘焙在烘焙环境中以125℃的温度进行，烘焙时间段为约5分钟。因此，发明人相信烘焙时间段可介于约10秒和约20分钟之间。发明人还相信，介于约100℃和约600℃之间的烘焙温度是优选的，介于约300℃和约500℃之间的烘焙温度是更优选的，并且约400℃的烘焙温度是最优选的。 
然后将基板暴露于具有POCl3、N2和O2气氛的扩散炉中的掺杂剂源。所有基板均具有持续20分钟的约800℃的初始沉积温度。发明人相信初始沉积温度可优选地介于约725℃和约850℃之间，更优选地介于约750℃和约825℃之间，最优选地为约800℃。初始沉积时间段可优选地介于约10分钟和约35分钟之间，更优选地介于约15分钟和约30分钟之间，最优选地为约20分钟。此外，在沉积期间采用1:1的氮气（N2载气）与氧气（反应性O2气体）比率。发明人相信，在沉积步骤期间介于1∶1和1.5:1之间的N2载气与反应性O2比率是优选的。 
初始沉积之后为驱入步骤，其在约900℃的驱入温度下在N2环境中进行约25分钟。基板表面和致密膜表面上残余的PSG玻璃层随后通过BOE清洗步骤经过约5分钟去除。 
该过程得到72.2Ω/sq的平均图案区域薄层电阻和115.5Ω/sq的平均非图案区域薄层电阻。因此，重掺杂和轻掺杂区域之间的差异掺杂剂分布（如通过薄层电阻所反映）对于如前所述的选择性发射极的形成是有益的。 
发明人相信驱入温度可优选地介于约850℃和约1050℃之间，更优选地介于约860℃和约950℃之间，最优选地为约875℃。驱入时间段可优选地介于约10分钟和约60分钟之间，更优选地介于约15分钟和约30分钟之间，最优选地为约25分钟。 
实验4
现在参见图5，测量根据本发明的两组硅基板的FTIR，第一小组覆盖有沉积的Si颗粒（图案化），并且第二组无沉积的Si颗粒（未图案化），其中x和y为正整数。发明人使用其它含硅颗粒尤其是SiOx颗粒（如图3所示）和SixNy颗粒（如图4所示）实现了基本上类似的结果。第一光谱 506显示出无沉积油墨的基板的吸光度，而第二光谱508显示出具有沉积油墨的基板的吸光度。 
一般来讲，FTIR（傅立叶变换光谱）是这样一种测量技术，其中使用电磁辐射或其它类型辐射的时域测量值502（在水平轴上以波数示出），基于辐射源时间相干性的测量而采集光谱。在特定样品内化学键合特有的某些共振频率下，辐射502将被吸收（在垂直轴上以吸光度A.U.示出），从而得到光谱中的一系列峰，然后能将这些峰用于鉴定样品内的化学键合。辐射吸收与在给定频率下吸收的键合数成比例。 
此处，提供根据本发明的两块抛光的单晶硅基板：覆盖有沉积的Si颗粒的第一基板（图案化）和无沉积的Si颗粒的第二基板（未图案化）。将油墨覆盖的基板加热至约125℃持续约5分钟以便烤干流体中的溶剂。将基板装入标准管式炉，并在约800℃下经受POCl3沉积步骤约20分钟，在沉积期间使用约1:1的氮气（N2载气）与氧气（反应性O2）比率。不执行后续驱入步骤。因此，该过程在P2O5沉积到具有和不具有沉积硅颗粒的晶体硅基板上之后结束。 
第一光谱506和第二光谱508显示的峰在1330cm-1（P=O（磷氧双键）的特征峰）以及约450cm-1、800cm-1和1100cm-1（Si-O（硅氧单键）的特征峰）的范围内，所有峰均为沉积的PSG膜的典型峰。第二（油墨）光谱508的吸光度基本上大于第一（非油墨）光谱504的吸光度，这表明嵌入油墨区域的PSG比非油墨区域显著更多。嵌入油墨区域的PSG比非油墨区域显著更多的证据与PSG沉积的含硅颗粒油墨层所提供的硅表面积比硅基板表面更大相符。 
不受理论的束缚，发明人相信沉积的含硅颗粒基本上更大的表面积（与下面的基板相对较小的表面积相比）允许形成更大量的表面PSG，继而使得更大量的磷被驱入。因此，与未被颗粒覆盖的基板区域中的有限掺杂剂源相比，在沉积的含硅颗粒之下的相应基板被暴露于伪无限(pseudo-unlimited)掺杂剂源。 
现在参见图6，其根据本发明示出了在具有含硅颗粒的基板上形成多掺杂结的简化方法。 
首先在602，将油墨以油墨图案沉积在基板正表面上，该油墨包含一组含硅颗粒和一组溶剂。 
然后在604，将基板在烘焙环境中加热至第一温度并持续第一时间段以形成致密膜油墨图案。 
在606，在第二温度下将基板暴露于具有沉积环境的扩散炉中的掺杂剂源并持续第二时间段，该沉积环境包含POCl3、N2载气、主要N2气体和反应性O2气体。 
最后在608，将基板在驱入环境中加热至第三温度并持续第三时间段。 
非含硅颗粒
实验5
现在参见图7，比较根据本发明的两组硅基板的薄层电阻，第一小组覆盖有沉积的Al2O3颗粒（图案化），并且第二组无沉积的Al2O3颗粒（未图案化）。以Ω/sq表示的薄层电阻沿垂直轴704显示。所有基板均为p-型切割损伤蚀刻的，其具有约180μm的厚度和约2Ω-cm的电阻率。 
首先将基板用piranha（硫酸(H2SO4)和过氧化氢(H2O2)的混合物）清洗。该清洗之后为去离子水冲洗步骤，然后浸入后续缓冲氧化物蚀刻液(BOE)，接着用最终去离子水冲洗。然后使用N2干燥基板，再将溶于有机溶剂中的一组Al2O3颗粒沉积在基板的一侧上。 
接着使基板经受烘焙以便蒸发溶剂分子并使膜致密，所述烘焙在烘焙环境中以125℃的温度进行，烘焙时间段为约5分钟。 
然后将基板暴露于具有POCl3、N2和O2气氛的扩散炉中的掺杂剂源。所有基板均具有持续20分钟的约800℃的初始沉积温度。 
初始沉积之后为驱入步骤，其在约900℃的驱入温度下在N2环境中进行约25分钟。基板表面和致密膜表面上残余的PSG玻璃层随后通过BOE清洗步骤经过5分钟去除。 
该过程得到359.3Ω/sq的平均图案区域薄层电阻和109.4Ω/sq的平均非图案区域薄层电阻。因此，所得的重掺杂和轻掺杂区域之间的差异掺杂剂分布（如通过薄层电阻所反映）不适合形成如前所述的选择性发射极。 
实验6
现在参见图8A至B，其显示了用Al2O3颗粒处理过的硅基板的一组FTIR（傅立叶变换红外）图。发明人使用其它非含硅颗粒尤其是ZrO2颗粒（如图9所示）实现了基本上类似的结果。图8A示出了具有沉积的Al2O3颗粒的基板的吸收光谱（Al2O3吸收光谱）808和无沉积的Al2O3颗粒的基板的吸收光谱806，而图8B更详细地示出了图8A的未沉积Al2O3颗粒的基板的吸收光谱806。 
此处，提供根据本发明的两块抛光的单晶硅基板：覆盖有沉积的Al2O3颗粒的第一基板（图案化）和无沉积的Al2O3颗粒的第二基板（未图案化）。将具有沉积的Al2O3颗粒的基板加热至约125℃持续约5分钟，以烤干流体中的溶剂。将基板装入标准管式炉，并在约800℃下经受POCl3沉积步骤约20分钟。不执行后续驱入步骤。因此，该过程在P2O5沉积到晶体硅基板和沉积的硅流体区域上之后结束。 
图8A示出了约1260cm-1(P=O)、1120cm-1(P-O)、726cm-1(P-O-P)和470cm-1(O=P-O)的P2O5但不是PSG的典型峰。相比之下，图8B中的吸收光谱806示出了约1330cm-1的P=O（磷氧双键）特征峰以及约450cm-1、800cm-1和1100cm-1的Si-O特征峰，所有峰均为沉积的PSG膜的典型峰。对应于P2O5的Al2O3覆盖基板的吸收光谱808基本上大于对应于PSG的非覆盖基板的吸收光谱806，这表明嵌入油墨区域中的P2O5与非油墨区域上的PSG相比显著更多。 
嵌入油墨区域的P2O5比非油墨区域中的PSG显著更多的证据与油墨层提供的表面积比硅基板表面更大相符。 
不受理论的束缚，发明人相信沉积的非含硅颗粒的基本上更大的表面积（与下面的基板相对较小的表面积相比）与在基板的非油墨覆盖区域上形成的PSG量相比允许沉积更大量的P2O5。然而，由于非含硅颗粒膜中不存在Si原子，因此P2O5仍然是基本上未反应的，并且通常不会导致驱入基板的磷的增加。 
实验6
现在参见图9，测量两组硅基板的薄层电阻，第一小组覆盖有沉积的ZrO2颗粒（图案化），并且第二组无沉积的ZrO2颗粒（未图案化）。以 Ω/sq表示的薄层电阻沿垂直轴904显示。所有基板均为p-型切割损伤蚀刻的，具有约180μm的厚度和约2Ω-cm的电阻率。 
首先将基板用piranha（硫酸(H2SO4)和过氧化氢(H2O2)的混合物）清洗。该清洗之后为去离子水冲洗步骤，然后浸入后续缓冲氧化物蚀刻液(BOE)，接着用最终去离子水冲洗。 
然后使用N2干燥基板，再将溶于有机溶剂中的一组ZrO2颗粒沉积在基板的一侧上。 
接着使基板经受烘焙以便蒸发溶剂分子并使膜致密，所述烘焙在烘焙环境中以125℃的温度进行，烘焙时间段为约5分钟。 
然后将基板暴露于具有POCl3、N2和O2气氛的扩散炉中的掺杂剂源。所有基板均具有持续20分钟的约800℃的初始沉积温度。 
初始沉积之后为驱入步骤，其在约900℃的驱入温度下在N2环境中进行约25分钟。基板表面和致密膜表面上残余的PSG玻璃层随后通过BOE清洗步骤经过5分钟去除。 
该过程得到384.3Ω/sq的平均图案区域薄层电阻和127.6Ω/sq的平均非图案区域薄层电阻。因此，重掺杂和轻掺杂区域之间的差异掺杂剂分布（如通过薄层电阻所反映）不适合形成如前所述的选择性发射极。 
就本公开的目的而言并且除非另外指明，“某个”是指一个或更多个。本文所引用的所有专利、专利申请、参考文献和出版物均全文以引用方式并入，如同将它们单独地以引用方式并入一样。 
本发明已经结合多种具体和示例性实施方案进行了描述。然而，应当理解，在不脱离本发明的实质和范围的情况下，可进行许多变型和修改。 
例如，虽然上述实验中通常涉及硼掺杂基板上的POCl3处理，但是发明人相信在硼掺杂基板上使用磷酸(H3PO4)处理以及在磷掺杂基板上使用BBr3处理能够实现基本上类似的结果。此外，含硅颗粒也可包含硅酸盐（如AlSiOx、SixGe1-x、SiCx等）。此外，含硅颗粒可为固有的或掺杂的。 
本发明的优点包括电气器件（例如太阳能电池）的低制造成本和高效结。 
虽然已公开了示例性实施例和最佳模式，但在保留以下权利要求书所限定的本发明的主题和精神范围内的同时，可对公开的实施例作出多种修改和变型。 

Claims (20)

1.在基板上形成多掺杂结的方法，包括：
提供掺入有硼原子的基板，所述基板包括基板正表面；
将油墨以油墨图案沉积在所述基板正表面上，所述油墨包含一组含硅颗粒和一组溶剂，所述含硅颗粒是固有的；
将所述基板在烘焙环境中加热至第一温度并持续第一时间段以形成致密膜油墨图案；
在第二温度下将所述基板暴露于具有沉积环境的扩散炉中的掺杂剂源并持续第二时间段，所述沉积环境包含POCl3气体，其中PSG层在所述基板正表面和所述致密膜油墨图案上形成；以及
在驱入环境中将所述基板加热至第三温度并持续第三时间段；
其中具有第一薄层电阻的第一扩散区域在被所述致密膜油墨图案覆盖的基板正表面下形成，并且具有第二薄层电阻的第二扩散区域在未被所述致密膜油墨图案覆盖的基板正表面下形成，并且
其中所述第一薄层电阻小于所述第二薄层电阻。
2.权利要求1的方法，其中所述第一温度介于100℃和600℃之间，并且所述第一时间段介于10秒和20分钟之间。
3.权利要求1的方法，其中所述第一温度介于300℃和500℃之间，并且所述第一时间段介于30秒和3分钟之间。
4.权利要求1的方法，其中所述第一温度为约400℃，并且所述第一时间段为约1分钟。
5.权利要求1的方法，其中所述沉积环境包含POCl3气体、N2载气和反应性O2气体，所述N2载气与所述反应性O2气体的比率介于1:1至1.5:1之间，所述第二温度介于700℃和1000℃之间，并且所述第二时间段介于5分钟和35分钟之间。
6.权利要求1的方法，其中所述第二温度介于725℃和850℃之间，并且所述第二时间段介于10分钟和35分钟之间。
7.权利要求1的方法，其中所述第二温度介于750℃和825℃之间，并且所述第二时间段介于15分钟和30分钟之间。
8.权利要求1的方法，其中所述第二温度为约800℃，并且所述第二时间段为约20分钟。
9.权利要求1的方法，其中所述第三温度介于850℃和1050℃之间，并且所述第三时间段介于10分钟和60分钟之间。
10.权利要求1的方法，其中所述第三温度介于860℃和950℃之间，并且所述第三时间段介于15分钟和30分钟之间。
11.权利要求1的方法，其中所述第三温度为约875℃，并且所述第三时间段为约25分钟。
12.权利要求1的方法，其中所述第一薄层电阻介于20Ω/sq和70Ω/sq之间，并且所述第二薄层电阻介于70Ω/sq和140Ω/sq之间。
13.权利要求1的方法，其中所述第一薄层电阻介于30Ω/sq和60Ω/sq之间，并且所述第二薄层电阻介于80Ω/sq和120Ω/sq之间。
14.权利要求1的方法，其中所述第一薄层电阻介于30Ω/sq和50Ω/sq之间，并且所述第二薄层电阻介于90Ω/sq和110Ω/sq之间。
15.权利要求1的方法，其中所述烘焙环境为惰性环境和氧化环境中的一种。
16.权利要求1的方法，其中所述驱入环境为惰性环境和氧化环境中的一种。
17.权利要求1的方法，包括所述驱入环境中基板加热步骤之后清洗所述基板的步骤。
18.权利要求1的方法，其中所述含硅颗粒为硅酸盐。
19.权利要求1的方法，其中所述含硅颗粒是固有的Si、固有的SiOx或者固有的SixNy。
20.权利要求1的方法，其中所述含硅颗粒是固有的Si。
CN201180006269.5A 2010-01-25 2011-01-25 形成具有含硅颗粒的多掺杂结的方法 Active CN102714148B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/692,878 2010-01-25
US12/692,878 US20110183504A1 (en) 2010-01-25 2010-01-25 Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
US12/656,710 2010-02-12
US12/656,710 US8420517B2 (en) 2009-07-02 2010-02-12 Methods of forming a multi-doped junction with silicon-containing particles
PCT/US2011/022377 WO2011091409A1 (en) 2010-01-25 2011-01-25 Methods of forming a multi-doped junction with silicon-containing particles

Publications (2)

Publication Number Publication Date
CN102714148A CN102714148A (zh) 2012-10-03
CN102714148B true CN102714148B (zh) 2015-03-11

Family

ID=46760375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180006269.5A Active CN102714148B (zh) 2010-01-25 2011-01-25 形成具有含硅颗粒的多掺杂结的方法

Country Status (7)

Country Link
US (1) US8420517B2 (zh)
EP (1) EP2529393A4 (zh)
JP (1) JP2013518442A (zh)
KR (1) KR20120117901A (zh)
CN (1) CN102714148B (zh)
TW (1) TW201140658A (zh)
WO (1) WO2011091409A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5687837B2 (ja) * 2007-02-16 2015-03-25 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ 太陽電池構造体、光起電モジュール及びこれらに対応する方法
US8815104B2 (en) 2008-03-21 2014-08-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
KR20130038829A (ko) 2010-04-06 2013-04-18 코비오 인코포레이티드 에피택셜 구조, 그 제조방법, 및 그것을 포함하는 소자
WO2012012166A1 (en) 2010-06-30 2012-01-26 Innovalight, Inc Methods of forming a metal contact on a silicon substrate
US8673793B2 (en) 2011-01-25 2014-03-18 Innovalight Inc Method for automatic offset calculation for deposition of an aligned metal pattern onto selective emitter pattern and subsequent monitoring of alignment
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
US11251318B2 (en) 2011-03-08 2022-02-15 Alliance For Sustainable Energy, Llc Efficient black silicon photovoltaic devices with enhanced blue response
ITUD20110162A1 (it) * 2011-10-13 2013-04-14 Applied Materials Italia Srl Metodo ed apparato per la realizzazione di celle solari con emettitori selettivi
US8895348B2 (en) 2011-12-20 2014-11-25 Innovalight Inc Methods of forming a high efficiency solar cell with a localized back surface field
CN102969403A (zh) * 2012-12-12 2013-03-13 泰州德通电气有限公司 一种用于刻蚀方法制备Se电池的扩散工艺
US9059341B1 (en) 2014-01-23 2015-06-16 E I Du Pont De Nemours And Company Method for manufacturing an interdigitated back contact solar cell
DE102014109179B4 (de) * 2014-07-01 2023-09-14 Universität Konstanz Verfahren zum Erzeugen von unterschiedlich dotierten Bereichen in einem Siliziumsubstrat, insbesondere für eine Solarzelle, und Solarzelle mit diesen unterschiedlich dotierten Bereichen
RU2586267C2 (ru) * 2014-07-04 2016-06-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ формирования активной n-области солнечных элементов
CN104241450B (zh) * 2014-09-29 2016-08-17 白茹 一种晶体硅太阳能电池的扩散制结方法
CN111149193B (zh) * 2017-09-29 2023-09-08 株式会社力森诺科 研磨液、研磨液套剂及研磨方法
KR102221196B1 (ko) * 2018-11-16 2021-03-03 주식회사 엘엠에스 차폐 성능이 향상된 확산 시트 및 이를 포함하는 백라이트 유닛
WO2021182196A1 (ja) * 2020-03-13 2021-09-16 日本碍子株式会社 ハニカム構造体及び電気加熱式担体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313004B1 (en) * 1998-11-11 2001-11-06 Nec Corporation Method for manufacturing semiconductor devices
US6461901B1 (en) * 1996-08-29 2002-10-08 Nec Corporation Method of forming a thin-film transistor having a high resistance back channel region
CN101167191A (zh) * 2005-04-26 2008-04-23 信越半导体股份有限公司 太阳能电池的制造方法和太阳能电池及半导体装置的制造方法
US7615393B1 (en) * 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US562708A (en) * 1896-06-23 Ventilating attachment for hot-blast stoves
US4068018A (en) * 1974-09-19 1978-01-10 Nippon Electric Co., Ltd. Process for preparing a mask for use in manufacturing a semiconductor device
US4445267A (en) * 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US5627081A (en) 1994-11-29 1997-05-06 Midwest Research Institute Method for processing silicon solar cells
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
JP3468670B2 (ja) * 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
JP3211872B2 (ja) * 1997-07-29 2001-09-25 日本電気株式会社 薬液処理方法、半導体基板の処理方法及び半導体装置の製造方法
US6833575B2 (en) * 2002-08-29 2004-12-21 Micron Technology, Inc. Dopant barrier for doped glass in memory devices
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
CN101087899A (zh) * 2004-11-10 2007-12-12 德斯塔尔科技公司 光电装置的垂直生产
KR100601973B1 (ko) * 2004-11-25 2006-07-18 삼성전자주식회사 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US7435361B2 (en) * 2005-04-14 2008-10-14 E.I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices
JP2006310368A (ja) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池
US20070158621A1 (en) * 2005-07-19 2007-07-12 Kyocera Corporation Conductive Paste, Solar Cell Manufactured Using Conductive Paste, Screen Printing Method and Solar Cell Formed Using Screen Printing Method
NL1030200C2 (nl) * 2005-10-14 2007-04-17 Stichting Energie Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.
DE102006003283A1 (de) * 2006-01-23 2007-07-26 Gp Solar Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit unterschiedlich stark dotierten Bereichen
US20070246689A1 (en) * 2006-04-11 2007-10-25 Jiaxin Ge Transparent thin polythiophene films having improved conduction through use of nanomaterials
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
WO2008060874A1 (en) * 2006-11-10 2008-05-22 Evergreen Solar, Inc. Substrate with two sided doping and method of producing the same
US20080138966A1 (en) * 2006-11-15 2008-06-12 Rogojina Elena V Method of fabricating a densified nanoparticle thin film with a set of occluded pores
US7776724B2 (en) * 2006-12-07 2010-08-17 Innovalight, Inc. Methods of filling a set of interstitial spaces of a nanoparticle thin film with a dielectric material
WO2008085806A1 (en) * 2007-01-03 2008-07-17 Nanogram Corporation Nanoparticle inks based on silicon/germanium, doped particles, printing and processes for semiconductor applications
US8197650B2 (en) * 2007-06-07 2012-06-12 Sensor Innovations, Inc. Silicon electrochemical sensors
WO2009029738A1 (en) * 2007-08-31 2009-03-05 Ferro Corporation Layered contact structure for solar cells
US7704866B2 (en) * 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
US20090239363A1 (en) * 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
US7923368B2 (en) * 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
TWI368999B (en) * 2008-07-15 2012-07-21 Mosel Vitelic Inc Method for manufacturing solar cell
US7838400B2 (en) * 2008-07-17 2010-11-23 Applied Materials, Inc. Rapid thermal oxide passivated solar cell with improved junction
US20100035422A1 (en) * 2008-08-06 2010-02-11 Honeywell International, Inc. Methods for forming doped regions in a semiconductor material
US20120100666A1 (en) * 2008-12-10 2012-04-26 Applied Materials Italia S.R.L. Photoluminescence image for alignment of selective-emitter diffusions
US20100294349A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
US8163587B2 (en) * 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461901B1 (en) * 1996-08-29 2002-10-08 Nec Corporation Method of forming a thin-film transistor having a high resistance back channel region
US6313004B1 (en) * 1998-11-11 2001-11-06 Nec Corporation Method for manufacturing semiconductor devices
CN101167191A (zh) * 2005-04-26 2008-04-23 信越半导体股份有限公司 太阳能电池的制造方法和太阳能电池及半导体装置的制造方法
US7615393B1 (en) * 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate

Also Published As

Publication number Publication date
KR20120117901A (ko) 2012-10-24
CN102714148A (zh) 2012-10-03
US20110003465A1 (en) 2011-01-06
TW201140658A (en) 2011-11-16
WO2011091409A8 (en) 2012-08-23
US8420517B2 (en) 2013-04-16
EP2529393A4 (en) 2015-09-16
WO2011091409A1 (en) 2011-07-28
EP2529393A1 (en) 2012-12-05
JP2013518442A (ja) 2013-05-20

Similar Documents

Publication Publication Date Title
CN102714148B (zh) 形成具有含硅颗粒的多掺杂结的方法
US8163587B2 (en) Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US8138070B2 (en) Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
US7846823B2 (en) Masking paste, method of manufacturing same, and method of manufacturing solar cell using masking paste
CN103811591B (zh) 背接触式太阳能电池的制作方法
US8658454B2 (en) Method of fabricating a solar cell
CN102782810B (zh) 形成低电阻硅金属触点的方法
US20110298100A1 (en) Semiconductor device producing method and semiconductor device
WO2010050936A1 (en) Methods of forming multi-doped junctions on a substrate
CN101950779B (zh) 一种原位制备太阳能电池的方法
JP2007049079A (ja) マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
JP2007081300A (ja) 太陽電池の製造方法
US20110183504A1 (en) Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
CN105210196A (zh) 使用n型掺杂硅纳米粒子制造太阳能电池的发射极区域
KR101089992B1 (ko) 태양전지의 선택적 에미터 형성방법
WO2011014068A1 (en) Photovoltaic cell with a selective emitter and method for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201228

Address after: Delaware, USA

Patentee after: DuPont Electronics

Address before: California, USA

Patentee before: Innovalight, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210427

Address after: Delaware, USA

Patentee after: Sun paster Co.,Ltd.

Address before: Delaware, USA

Patentee before: DuPont Electronics

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20121003

Assignee: Jiangsu SOTE Electronic Material Co.,Ltd.

Assignor: Sun paster Co.,Ltd.

Contract record no.: X2021990000521

Denomination of invention: Method for forming multi doped junction with silicon containing particles

Granted publication date: 20150311

License type: Common License

Record date: 20210826