NL1030200C2 - Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen. - Google Patents

Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen. Download PDF

Info

Publication number
NL1030200C2
NL1030200C2 NL1030200A NL1030200A NL1030200C2 NL 1030200 C2 NL1030200 C2 NL 1030200C2 NL 1030200 A NL1030200 A NL 1030200A NL 1030200 A NL1030200 A NL 1030200A NL 1030200 C2 NL1030200 C2 NL 1030200C2
Authority
NL
Netherlands
Prior art keywords
layer
substrate
type
thin
silicon
Prior art date
Application number
NL1030200A
Other languages
English (en)
Inventor
Yuji Komatsu
Lambert Johan Geerligs
Hanno Dietrich Goldbach
Rudolf Emmanuel Isidor Schropp
Original Assignee
Stichting Energie
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL1030200A priority Critical patent/NL1030200C2/nl
Application filed by Stichting Energie filed Critical Stichting Energie
Priority to PCT/NL2006/050242 priority patent/WO2007043881A1/en
Priority to US12/090,249 priority patent/US20080283120A1/en
Priority to CN200680046792XA priority patent/CN101331615B/zh
Priority to EP06799532A priority patent/EP1935034B1/en
Priority to JP2008535480A priority patent/JP2009512214A/ja
Priority to MYPI20081102A priority patent/MY149035A/en
Priority to KR1020087011573A priority patent/KR20080074127A/ko
Priority to ES06799532T priority patent/ES2378082T3/es
Priority to AT06799532T priority patent/ATE537562T1/de
Application granted granted Critical
Publication of NL1030200C2 publication Critical patent/NL1030200C2/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Description

t
Werkwijze voor het vervaardigen van n-tvpe multikristallijn silicium zonnecellen
De uitvinding heeft betrekking op het vervaardigen van zonnecellen. Meer specifiek heeft de uitvinding betrekking op een werkwijze voor het vervaardigen van 5 zonnecellen met gebruikmaking van een n-type multikristallijn silicium substraat.
Multikristallijn silicium (mc-Si) zonnecellen worden normaal gesproken gemaakt van p-type substraat vanwege de langere diffusielengte van de minderheidsladingsdra-gers dan bij n-types.
De toevoer van silicium voor de zonnecelindustrie is grotendeels afhankelijk van de 10 toevoer voor de Integrated Circuit (IC) industrie. Dit komt doordat bij de vervaardiging van silicium het silicium met hoge kwaliteit wordt gereserveerd voor de IC industrie en het silicium met de mindere kwaliteit wordt gebruikt voor de zonnecelindustrie. Vanwege een recentelijk tekort op de hele siliciumtoevoer, is het wenselijk om het beschikbare n-type meer efficiënt te gebruiken. Bovendien zouden de zonnecellen gemaakt van 15 n-type substraat wel eens superieure eigenschappen kunnen hebben vergeleken met die gemaakt van p-type substraat, vanwege de relatief langere levensduur van de minderheidsladingsdragers in n-type Si. Echter, de meest effectieve structuur en vervaardigingswerkwijze voor n-type multikristallijn silicium zonnecellen is nog steeds onderwerp van onderzoek, met name wat betreft de vorming van de pn-overgang. Voor 20 monokristallijn silicium zonnecellen gemaakt van een n-type substraat, werd de zogenaamde HIT (Hetero-junction with Intrinsic Thin-layer) structuur voorgesteld en het bleek dat deze goede eigenschappen heeft. In de HIT structuur wordt een hoog gedoteerde dunne laag van het p-type op de voorzijde (zijde waar het licht invalt) gedeponeerd en een hoog gedoteerde dunne laag van het n-type op de achterzijde van een 25 monokristallijn siliciumsubstraat gedeponeerd. De dunne lagen voor beide zijden worden bij een relatief lage temperatuur van minder dan 250°C gedeponeerd. Indien dezelfde techniek op multikristallijne siliciumsubstraten werd toegepast, bleek dat de zonneceleigenschappen onvoldoende waren, zie "M. Taguchi, et al.", Proceeedings van 31ste IEEE Photovoltaic Specialist Conference (Lake Buena Vista, Florida, 2005), biz.
30 866-871.
Om de bulkeigenschap van multikristallijn silicium substraten te verbeteren, wordt tegenwoordig een zogenaamd "gettering" proces gebruikt in de vorm van fosfordifïusie. Door dit proces worden verontreinigingen zoals ijzer dat tijdens het ------------1 1030200 2 gieten van de multikristallijne ingot wordt opgenomen, verwijderd. Waterstofpassivatie door middel van verwarming na het deponeren van de dunne laag die waterstof bevat, heeft ook het effect dat de bulkeigenschap van multikristallijn silicium substraten wordt verbeterd. Deze beide processen werden reeds gebruikt bij het vervaardigen van 5 zonnecellen gemaakt van p-type multikristallijne substraten. Er is echter nog geen goede oplossing voor het integreren van deze twee processen in de vervaardiging van een HIT structuur in een n-type multikristallijn silicium substraat. Dit komt omdat de dunne laag gedeponeerd op het substraat niet zijn kwaliteit kan behouden tijdens processen met hoge temperatuur, zoals fosfordiffusie of waterstofpassivatie.
ÏO Het is een doel van de huidige uitvinding om een zonnecel met een HIT structuur te vervaardigen waarbij een n-type multikristallijn silicium substraat wordt gebruikt, waarbij de kwaliteit van de gedeponeerde dunne laag niet wordt beïnvloed door andere processtappen.
Dit doel wordt bereikt door een werkwijze voor het vervaardigen van een zonne-15 cel, omvattend: het verschaffen van een n-type multikristallijn silicium substraat met een voorzijde en een achterzijde; het verschaffen van een fosfordiffusielaag in de achterzijde van het substraat; het schoonmaken van de voorzijde van het substraat, en 20 - het deponeren van een p-type silicium dunne laag aan de voorzijde.
Volgens de uitvinding wordt een dunnelaags hetero-overgang (“heterojunction”) né de diffusiestap gevormd. Daarom kan het verwarmen van de p-type silicium dunne laag bij hogere temperaturen dan zijn depositietemperatuur worden voorkomen, en daardoor kan de kwaliteit van de p-type silicium dunne laag worden behouden.
25 In een voorkeursuitvoeringsvorm omvat de werkwijze na de stap van de fosfordiffusie: het deponeren van een diëlektrische dunne laag die waterstof omvat op de diffusielaag aan de achterzijde, annealing.
30 De diëlektrische dunne laag wordt gedeponeerd op de fosforgediffundeerde laag.
Met de diëlektrische dunne laag wordt de inwendige reflectie aan de achterzijde verbeterd en wordt de stroom van de zonnecel verhoogd. Door de annealing wordt de waterstofpassivatie uitgevoerd. Deze passivatiestap wordt uitgevoerd vóórdat de dun- 1030200 3 nelaags hetero-overgang wordt gevormd. Zodoende kan het verwarmen van de p-type silicium dunne laag tijdens de annealing die hoger zijn dan de depositietemperatuur worden voorkomen, en kan de kwaliteit van de p-type silicium dunne laag worden behouden.
5 Bij voorkeur omvat het diëlektricum siliciumnitride (SiN). Wanneer SiN wordt gebruikt als diëlektrische dunne laag, dan kan de SiN de fosforgediffundeerde laag beschermen tegen een NaOH oplossing en een verdund fluorzuur welke kan worden gebruikt voor de voorbehandeling van de vorming van de dunnelaags hetero-overgang. De fosfordififusielaag aan de achterzijde van het substraat kan worden verschaft door 10 eerst fosfor te diffunderen in beide zijden van het substraat om te komen tot een diffusielaag aan de voorzijde en aan de achterzijde, en daarna de diffusielaag aan de voorzijde te verwijderen.
De uitvinding heeft ook betrekking op een zonnecel die met de bovengenoemde werkwijze wordt vervaardigd.
15 Verdere voordelen en eigenschappen van de huidige uitvinding zullen duidelijk worden met behulp van de beschrijving en een aantal uitvoeringsvormen waarbij gerefereerd wordt naar bijgevoegde figuren, waarbij:
Figuren 1A-1H een voorbeeld van een praktische vorming volgens een eerste 20 uitvoeringsvorm van de uitvinding tonen;
Figuur 2 een stroomschema toont van een vervaardigingsproces behorende bij de vorming in figuren 1A-1H;
Figuur 3 een stroomschema van een zonnecelvervaardigingsproces toont volgens de stand van de techniek; 25 Figuur 4 de resulterende zonnecel uit het vervaardigingsproces van figuur 3 toont;
Figuur 5 een stroomschema toont van een zonnecelvervaardigingsproces volgens een tweede uitvoeringsvorm van de uitvinding;
Figuur 6 de resulterende zonnecel van het vervaardigingsproces van figuur 5 30 toont;
Figuur 7 een stroomschema toont van een vervaardigingsproces volgens een derde uitvoeringsvorm van de uitvinding; 1030200 \ 4
Figuur 8 een stroomschema toont van een vervaardigingsproces volgens een vierde uitvoeringsvorm van de uitvinding.
Figuren 1A-1H tonen een voorbeeld van een praktische vorming van een zonne-5 cel volgens een uitvoeringsvorm van de uitvinding, en figuur 2 toont een bijbehorend stroomschema van het vervaardigingsproces. In een eerste stap wordt een multikristal-lijn siliciumsubstraat van het n-type verschaft, zie figuur IA en stap 201 van figuur 2. Dan worden in een stap 202 aan beide zijde van het substraat 1 fosfordiffusielagen 2, 2' gevormd in een bijvoorbeeld gemengde atmosfeer van N2/O2/POCI3 bij een tempera-10 tuur tussen bijvoorbeeld 800 - 880°C. Het resultaat is getoond in figuur 1B. Deze diffusie kan ook worden uitgevoerd bij N2 atmosfeer na het coaten van fosforglaspasta. Dan wordt, in een stap 203 een dunne laag siliciumnitride 3 op de achterzijde van het substraat 1 gedeponeerd met gebruik van plasma verrijkt chemische dampdepositie (Plasma Enhanced Chemical Deposition, PECVD) bij 300-500°C met gemengde gas-15 sen van S1H4/NH3/N2. Ieder type plasma kan worden toegepast, zoals direct plasma met parallelle plaat, microgolfafstandsplasma met kwartsbuis, thermische plasma-uitbrei-ding met behulp van boogontlading, etc. Ook kan hete draad CVD worden gebruikt. Met behulp van deze type werkwijzen wordt waterstof in de dunne lagen siliciumnitride 3 opgenomen met een percentage van enkele procenten. Het resultaat 20 van stap 203 wordt getoond in figuur 1C. Na het deponeren van de dunne laag siliciumnitride in stap 203 wordt het substraat 1 ge-annealed bij een temperatuur van meer dan 50°C hoger dan de depositietemperatuur, zie stap 204. De annealing kan bijvoorbeeld worden uitgevoerd bij temperaturen tussen 700-800°C voor ongeveer enkele seconden. Bij voorkeur wordt de anneal-temperatuur niet hoger dan 1000°C. Vervolgens wordt, in 25 een stap 205, de fosfor gediffundeerde laag 2' aan de voorzijde verwijderd met behulp van bijvoorbeeld een 10% NaOH oplossing bij een temperatuur van ongeveer 90°C. Het resultaat is getoond in figuur 1D. De dunne laag siliciumnitride 3 aan de achterzijde wordt nauwelijks geëtst door de NaOH oplossing met als gevolg dat de fosforgediffundeerde laag aan de achterzijde wordt beschermd tegen de NaOH oplos-30 sing. Na het verwijderen van de fosforlaag 2' kan het oppervlak worden gestructureerd door een chemische oplossing zoals een 3% NaOH of door een andere werkwijze, zoals reactieve ionetsing.
103 0 2 00 5
Dan wordt in stap 206 het oppervlak aan de voorzijde van het substraat schoongemaakt met behulp van een zogenaamde "RCA-cleaning" voor halfgeleiders, dat het chemische proces van NH4OH/H2O2/H2O bevat bij ongeveer 60°C, HF dip, HCI/H2O2/H2O bij ongeveer 70°C, en dan HF dip opnieuw. Deze schoonmaakwerk-5 wijze kan worden vereenvoudigd of andere werkwijzen zoals plasma cleaning zouden kunnen worden gebruikt.
Vervolgens wordt in stap 207 een dunne siliciumlaag van het p-type 4, zie ook figuur IE, op de voorzijde gedeponeerd met behulp van PECVD bij een temperatuur tussen 150-250°C met gemengde gassen van H2/SiH4/B2H6. De dunne siliciumlaag 4 10 kan microkristallijn silicium (pc-Si) of amorf silicium (a-Si) omvatten. Ook kan de dunne siliciumlaag 4 ofwel een enkelvoudige p-type laag, ofwel een meervoudige laag van p-type silicium en intrinsieke lagen omvatten. De depositietemperatuur kan zelfs hoger zijn dan 250°C zolang deze lager is dan die van het annealing-proces, zie stap 204. De depositiewerkwijze kan ook een andere zijn zoals hete draad CVD.
15 In een stap 208 wordt een indiumtinoxide (ITO) laag 5, zie figuur 1F, gedepo neerd op het vooroppervlak met behulp van sputteren bij temperaturen tussen 150-250°C met gemengde gassen van Ar/02 en een ITO doel. Andere depositiewerkwijzen kunnen worden gebruikt zoals vacuüm evaporatiewerkwijzen. Als alternatief kan een ander soort van transparant geleidende dunne laag worden gebruikt, zoals zinkoxide. 20 Vervolgens worden contactgaten in de siliciumnitridelaag 3 aan de achterzijde gevormd, met behulp van bijvoorbeeld een fotolithografische werkwijze, zie figuur 1G en stap 209 van figuur 2. Als alternatief kan schermafdrukken met behulp van afdrukbare etspasta (een product van Merck kGaA, Duitsland) worden gebruikt om contactgaten in de siliciumnitridelaag 3 te maken. In stap 210 worden tot slot voorzijdecontacten 6 en 25 achterzijdecontacten 7 gevormd met behulp van schermafdrukken met zilverpasta. Het resultaat is getoond in figuur 1H. De ontstekingstemperatuur van de pasta is bij voorkeur lager dan die van stap 207.
De hierboven genoemde werkwijze is slechts één voorbeeld en enkele delen kunnen worden vervangen of worden uitgebreid door andere bekende 30 vervaardigingstechnieken. In plaats van het diffunderen van fosfor in beide zijden van het substraat en dan het verwijderen van de diffusielaag aan de voorzijde is het ook mogelijk om slechts aan de achterzijde te diffunderen door de voorzijde van het substraat 1 te beschermen met enigerlei type coating en de verwijderingsstap weg te laten.
10 3 0 2 00 6
Hieronder wordt een verdere uitleg van de uitvinding gegeven met behulp van andere praktische voorbeelden.
In een laboratorium werden 240 wafers met een dikte tussen 200-240 pm vervaardigd die een n-type mc-Si substraat omvatten met een soortelijke weerstand van 5 0,5-3 ohmcm. Deze wafers werden uit een vierkante kolom met een afmeting (breedte •y en diepte) van 125 x 125 mm gesneden, welke uit een gegoten ingot was gesneden. De wafers werden genummerd van nummer 1 tot nummer 240 volgens de positie in de oorspronkelijke ingot. Zij werden verdeeld in de zes groepen waarbij iedere zesde wafer in een bepaalde groep werd geplaatst. Iedere groep had 40 wafers. Hieronder wor-10 den de groepen aangeduid als groep B, groep C, groep D, groep E, groep F, groep G, waarbij:
GroepB:#l,#7,#13, ...,#235 Groep C: #2, #8, #14,..., #236 Groep D: #3, #9, #15, ....#237 15 Groep E: #4, #10, #16, ...,#238
Groep F: #5, #11, #17......#239
Groep G: #6, #12, #18, ...#240.
[Groep B] 20 Groep B is een typisch voorbeeld van deze uitvinding. De zonnecelstructuur ge toond in figuur 1H wordt vervaardigd door de werkwijzen getoond in figuur 2. De specifieke procescondities bij iedere processtap is als volgt: stap 202: Fosfordiffusie bij een temperatuur van 830-850°C met fosforglascoating. stap 203: Microgolfafstandsplasma met kwarts buis bij de temperatuur van 240-400°C. 25 stap 204: Annealing bij een temperatuur van 650-750°C voor 5-20 seconden.
stap 205: Niet-getexturiseerd oppervlak na de verwijdering van de voorzijde fosforgedoteerde laag.
stap 206: Oppervlakteschoonmaak met "RCA-cleaning".
stap 207: p-type/intrinsieke a-Si depositie met de parallelle plaatplasma-verrijkt CVD 30 bij 13,56 MHz bij een temperatuur van 200°C met gemengde gas van S1H4/H2/B2H6. stap 208: Magnetronsputtering van ITO bij een temperatuur van 200°C. stap 209: Contactpatronen maken met schermafdrukken met behulp van afdrukbare etspasta.
10 3 0 2 0 0 7 stap 210: Schermafdrukken van zilverpasta en doorslag bij 200°C.
[Groep C]
Groep C was een referentiegroep met een conventionele HIT structuur gemaakt 5 met behulp van een conventioneel proces. Een stroomschema van dit fabricageproces is getoond in figuur 3. Eerst wordt in een stap 301 een n-type multikristallijn silicium substraat verschaft. Daarna volgt een schoonmaakstap 306 die dezelfde is als stap 206 in figuur 2. Vervolgens volgt een stap 307, waarin een p-type dunne laag silicium wordt gedeponeerd zoals in stap 207 van figuur 2 werd gedaan. Vervolgens wordt in 10 een stap 307' een n-type/intrinsieke a-Si depositie door middel van een parallelle plaat plasma-verrijkt CVD bij 13,56 MHz bij een temperatuur van 200°C met gemengde gassen van SiH4/H2/PH3, uitgevoerd. Vervolgens wordt in een stap 308 een ITO laag gedeponeerd op beide zijden van het substraat. Tot slot worden elektrodes gevormd aan beide zijden, zie stap 310.
15 Figuur 4 toont het resultaat van de werk wij zestappen van figuur 3. De zonnecel omvat een n-type multikristallijn silicium substraat 401. Aan de voorzijde van het substraat wordt een dunne siliciumlaag van het p-type 404 gefabriceerd. Bovenop de dunne siliciumlaag 404 wordt een indiumtinoxide (ITO) laag 405 gefabriceerd. Bovenop de ITO laag 405 wordt een voorzijdecontact 406 gevormd. Aan de achterzijde van het 20 substraat wordt een n-type/intrinsieke a-Si dunne depositielaag 414 gefabriceerd. Op de n-type silicium dunne depositielaag 414 wordt een ITO laag gedeponeerd, zie laag 415.
[Groep D]
Groep D is een groep zonnecellen vervaardigd volgens een uitvoeringsvorm, 25 waarbij de zonnecellen geen achterzijde siliciumnitridelaag hebben. Het fabricageproces is getoond in figuur 5. Dit proces is eenvoudiger dan die van het vervaardigingspro-ces van groep D omdat het relatief dure SiN proces achterwege is gelaten. Deze uitvoeringsvorm begint met een stap 501, waarin een n-type multikristallijn silicium substraat wordt verschaft. In een stap 502 worden aan beide zijden van het substraat 30 diffusielagen gevormd. Vervolgens wordt in een stap 505 de voorzijdediffijsielaag verwijderd. Dit wordt bereikt met behulp van een etswerkwijze omvattende het coaten van de achterzijde met een negatieve fotoresist, zoals OMR85 (beschikbaar bij Tokyo Oka Kogyo Inc.), gevolgd door het etsen van de voorzijde met een oplossing omvat- 1030200 8 j i tende HNO3/HF = 10:1 voor een tijdsduur van ongeveer 1 minuut. Tot slot wordt de OMR85 verwijderd met behulp van OMR-verwijderaar (Tokyo Oka Kogyo Inc.).
Vervolgens wordt een schoonmaakstap 506 uitgevoerd identiek aan stap 206. Deze stap wordt gevolgd door een stap 507, waarin een dunne siliciumlaag van het p-type wordt 5 gedeponeerd, zoals werd gedaan in stap 207, zie figuur 2. Vervolgens wordt een stap 508 uitgevoerd, die identiek is aan stap 208. Tot slot worden elektroden aan beide zijden gevormd, zie stap 510.
De resulterende zonnecelstructuur is getoond in figuur 6. De zonnecel bevat een n-type multikristallijn substraat 601. Aan de achterzijde is een fosforgediffundeerde 10 laag 602 gevormd. Aan de voorzijde is een dunne siliciumlaag van het p-type 604 gedeponeerd, waardoor een hetero-overgang wordt gevormd. Een indiumtinoxide (ITO) laag 605 is gedeponeerd op de dunne siliciumlaag 604 aan de voorzijde. De zonnecel omvat verder voorzijdecontacten 606 en achterzijdecontacten 607.
15 [Groep E]
Voor groep E is het waterstofpercentage in de SiN laag 3 minder dan 0,3 at%, terwijl dat bij groep B tussen 5-10 at% ligt. Het waterstofpercentage in de dunne SiN laag 3 wordt bepaald door het meten van de absorptie van infrarood licht bij Si-H en N-H bondingen in de dunne SiN laag 3 met gebruikmaking van een Fourier Transformatie 20 Infrarood Spectrometer. Een stroomschema van het vervaardigingsproces wordt getoond in figuur 7. De specifieke verwerkingsstappen van deze uitvoeringsvorm zijn dezelfde als die voor groep B, zie figuur 2, behalve voor een stap 703 en 704. In stap 703 wordt SiN gedeponeerd met thermische CVD bij een temperatuur van 800°C met gebruikmaking van gemengde gassen van S1H4/NH3. In stap 704 wordt een annealing-25 stap uitgevoerd bij een temperatuur tussen 850-900°C voor een periode van tussen 5-20 seconden.
[Groep F]
Voor groep F was het waterstofpercentage in de dunne SiN laag tussen 20-25 30 at%, terwijl dat van groep B tussen 5-10 at% was. Het fabricageproces is hetzelfde als dat gebruikt voor groep B, behalve de depositietemperatuur bij de depositie van de dunne SiN laag, zie ook stap 203 in figuur 2. De depositietemperatuur bij groep F is tussen 130-170°C.
1030200 9 [Groep G]
Voor groep G wordt de annealing-stap na de SiN depositie weggelaten. Een stroomschema van het fabricageproces wordt getoond in figuur 8. Vergeleken met het 5 stroomschema van figuur 2 is stap 204 weggelaten. Stappen 802 tot 810 zijn identiek aan respectievelijk stappen 202 tot 210.
[Resultaten]
De stroomspanningskarakteristieken van de complete cellen werden gemeten met 10 een werkwijze die beschreven is in IEC 60904. Tabel 1 toont de gemiddelde waardes van de cel eigenschappen van iedere groep, waarbij Jsc de kortsluitstroom is, Voc de open circuitspanning en FF de Fill Factor.
Groep Opmerking Waterstof Annealing Jsc Voc FF Efficiëntie in SiN SiN [°C] [mA/cm2] [mV] [%] [%] ___[at%]_________ B Typisch 7 650- 32,6 613 77,2 15,4 __voorbeeld___750_____ C Conventio- - - 29,6 595 77,4 13,6 __nele HIT_______ D Zonder - - 30,5 605 77,1 14,2 achterzijde ! SiN_______ E Laag H <0,3 850-900 31,8 608 77,1 14,9 percentage __SiN_______ F HoogH 22 650-750 31,7 608 77,2 14,9 percentage __SiN_______ G Zonder 9 - 31,4 607 77,2 14,7 annealing _ SiN ____ 15 Wanneer groep D met C wordt vergeleken, wordt duidelijk dat de kortsluitstroom
Jsc en de open circuitspanning Voc zijn verbeterd. Dit is ongetwijfeld te danken aan de aanwezigheid van de achterzijde fosforgedoteerde laag 2. Door het fosfordififusiepro-ces, zie stap 202 van figuur 2, wordt ijzervervuiling die aanwezig is in de gegoten wafers gevangen door gediffundeerde fosforatomen met als gevolg dat de substraatkwali-20 teit wordt verbeterd.
1030200 10
Wanneer groep G met D wordt vergeleken, kan worden geconstateerd dat men name Jsc is verbeterd. Dit is voornamelijk te danken aan de achterzijde SiN laag 3, zie figuur 1H. Deze laag verrijkt de inwendige reflectie van het invallende licht. Hetzelfde effect kan worden verwacht met andere diëlektrische dunne lagen die gelijksoortige 5 optische eigenschappen hebben, zoals bijvoorbeeld titaniumoxide.
Wanneer groep B wordt vergeleken met E, F, en G, is het duidelijk dat zowel een geschikt waterstofpercentage als een annealing-stap die volgt op de SiN depositie, verdere verbetering van Jsc en Voc zullen veroorzaken. Dit komt omdat het waterstof in de dunne SiN laag 3 de defecten in de substraten zal passiveren indien deze ge-10 annealed worden onder geschikte omstandigheden.
Deze uitvinding verschaft een werkwijze voor het fabriceren van een HIT structuur voor multikristallijn silicium substraten gemaakt van n-type multikristallijn silicium substraten. Door het proces van de fosfordiffusie worden verontreinigingen zoals ijzer dat tijdens de ingot afgieting is opgenomen, gevangen en wordt de bulkeigenschap 15 verbeterd. De fosfordifïusielaag dient ook als een zogenaamd "back surface field" om de spanning te verhogen en voor een achterzijdecontact met een lage soortelijke weerstand. Bij voorkeur is het waterstofpercentage van de hierboven beschreven dunne diëlektrische laag tussen 0,5-15%. Wanneer de dunne diëlektrische laag wordt ge-annealed bij een temperatuur die meer dan 50°C hoger is dan de depositietemperatuur, 20 wordt de waterstof in de dunne diëlektrische laag geëmitteerd en dringt het in het substraat binnen. Op deze wijze wordt het multikristallijne silicium in de bulk gepassiveerd en worden de zonneceleigenschappen verbeterd.
Zoals hierboven beschreven werd, worden de hoge temperatuursprocessen zoals de fosfordiffusie, de diëlektrische filmdepositie en de waterstofpassivatie uitgevoerd 25 vóórdat de dunnelaags hetero-overgang wordt gevormd. Daarom wordt het verwarmen van de dunne laag tot temperaturen boven de depositietemperatuur na de depositie voorkomen en kan de kwaliteit van de dunne laag worden behouden. Bovendien, indien siliciumnitride (SiN) wordt gebruikt als een dunne diëlektrische laag, kan SiN de fosfordiffusielaag beschermen tegen een NaOH oplossing en verdund fluorzuur welke 30 vereist zijn voor de voorbehandeling van de vorming van de dunnelaags-pn-overgang. Dientengevolge maakt deze uitvinding het mogelijk om de hoge temperatuursprocessen te combineren met de vorming van een hetero-overgang.
1030200 11
Indien de uitvinding wordt toegepast, kan een verbetering met 0,6 - 1,8 punten voor de conversie-efficiëntie worden verwacht, vergeleken met de conventionele HIT structuur uit n-type multikristallijn Si-substraat.
Het zal duidelijk zijn dat bij het lezen van de bovenstaande beschrijving voor de 5 vakman direct varianten duidelijk zullen worden. Dergelijke varianten worden geacht binnen de beschermingsomvang van deze uitvinding te liggen die beschreven wordt in de bij gevoegde conclusies.
103 0 200

Claims (10)

1. Werkwijze voor de vervaardiging van een zonnecel, omvattend: - het verschaffen van een n-type multikristallijn silicium substraat met een 5 voorzijde en een achterzijde; - het verschaffen van een fosfordiffusielaag aan de achterzijde van het substraat; - het schoonmaken van de voorzijde van het substraat, en - het deponeren van een p-type dunne laag silicium aan de voorzijde. [
2. Werkwijze volgens conclusie 1, waarbij na de stap van het verschaffen van de fosfordiffusielaag de werkwijze omvat het deponeren van een dunne diëlektrische laag, j die waterstof omvat, op de fosfordiffusielaag aan de achterzijde. !
3. Werkwijze volgens conclusie 2, waarbij na de stap van het deponeren van de 15 dunne diëlektrische laag, de werkwijze annealing omvat.
4. Werkwijze volgens conclusie 2 of 3, waarbij de dunne diëlektrische laag SiN omvat.
5. Werkwijze volgens één van de voorgaande conclusies, waarbij de p-type dunne siliciumlaag wordt gedeponeerd bij een temperatuur onder 250°C.
6. Werkwijze volgens één van de conclusies 2-5, waarbij een waterstofpercentage in de dunne diëlektrische laag ligt tussen 0,5 -15 atomaire %. 25
7. Werkwijze volgens één van de conclusies 2-6, waarbij de temperingstap wordt uitgevoerd bij een temperatuur die meer dan 50°C hoger ligt dan de temperatuur bij de stap van het deponeren van de dunne diëlektrische laag.
8. Werkwijze volgens één van de conclusies 2-7, waarbij de werkwijze verder omvat: - ITO depositie aan de voorzijde; 103 0 2 00 « - aanbrengen van een patroon op de dunne diëlektrische laag voor elektrodecontacten; - vormen van elektroden aan beide zijden.
9. Werkwijze volgens één van de voorgaande conclusies, waarbij de stap van het verschaffen van een fosfordiffusielaag aan de achterzijde van het substraat omvat: - diffunderen van fosfor in beide zijden van het substraat om een diffusielaag aan de voorzijde en een diffusielaag aan de achterzijde te krijgen; - verwijderen van de diffusielaag aan de voorzijde. 10
10. Een zonnecel vervaardigd door een werkwijze volgens één van de voorgaande conclusies. 1030200
NL1030200A 2005-10-14 2005-10-14 Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen. NL1030200C2 (nl)

Priority Applications (10)

Application Number Priority Date Filing Date Title
NL1030200A NL1030200C2 (nl) 2005-10-14 2005-10-14 Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.
US12/090,249 US20080283120A1 (en) 2005-10-14 2006-10-04 Method of Manufacturing N-Type Multicrystalline Silicon Solar Cells
CN200680046792XA CN101331615B (zh) 2005-10-14 2006-10-04 制造n型多晶硅太阳能电池的方法
EP06799532A EP1935034B1 (en) 2005-10-14 2006-10-04 Method of manufacturing n-type multicrystalline silicon solar cells
PCT/NL2006/050242 WO2007043881A1 (en) 2005-10-14 2006-10-04 Method of manufacturing n-type multicrystalline silicon solar cells
JP2008535480A JP2009512214A (ja) 2005-10-14 2006-10-04 ｎ型多結晶シリコン太陽電池の製造方法
MYPI20081102A MY149035A (en) 2005-10-14 2006-10-04 METHOD OF MANUFACTURING n-TYPE MULTICRYSTALLINE SILICON SOLAR CELLS
KR1020087011573A KR20080074127A (ko) 2005-10-14 2006-10-04 ｎ형 다결정 실리콘 태양 전지의 제조 방법
ES06799532T ES2378082T3 (es) 2005-10-14 2006-10-04 Método de fabricación de células solares de silicio multicristalino tipo n
AT06799532T ATE537562T1 (de) 2005-10-14 2006-10-04 Verfahren zum herstellen von multikristallinen silizium-solarzellen des n-typs

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1030200 2005-10-14
NL1030200A NL1030200C2 (nl) 2005-10-14 2005-10-14 Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.

Publications (1)

Publication Number Publication Date
NL1030200C2 true NL1030200C2 (nl) 2007-04-17

Family

ID=36218149

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1030200A NL1030200C2 (nl) 2005-10-14 2005-10-14 Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.

Country Status (10)

Country Link
US (1) US20080283120A1 (nl)
EP (1) EP1935034B1 (nl)
JP (1) JP2009512214A (nl)
KR (1) KR20080074127A (nl)
CN (1) CN101331615B (nl)
AT (1) ATE537562T1 (nl)
ES (1) ES2378082T3 (nl)
MY (1) MY149035A (nl)
NL (1) NL1030200C2 (nl)
WO (1) WO2007043881A1 (nl)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235000A (ja) * 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
NL2000248C2 (nl) * 2006-09-25 2008-03-26 Ecn Energieonderzoek Ct Nederl Werkwijze voor het vervaardigen van kristallijn-silicium zonnecellen met een verbeterde oppervlaktepassivering.
DE102007054384A1 (de) * 2007-11-14 2009-05-20 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen einer Solarzelle mit einer oberflächenpassivierenden Dielektrikumdoppelschicht und entsprechende Solarzelle
KR20100033091A (ko) * 2008-09-19 2010-03-29 한국전자통신연구원 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법
NL2002512C2 (en) * 2009-02-10 2010-08-11 Stichting Energie Method and system for removal of a surface layer of a silicon solar cell substrate.
US8513104B2 (en) 2009-07-02 2013-08-20 Innovalight, Inc. Methods of forming a floating junction on a solar cell with a particle masking layer
US8420517B2 (en) * 2009-07-02 2013-04-16 Innovalight, Inc. Methods of forming a multi-doped junction with silicon-containing particles
US8163587B2 (en) 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
CN101853897A (zh) * 2010-03-31 2010-10-06 晶澳(扬州)太阳能光伏工程有限公司 一种n型晶体硅局部铝背发射极太阳电池的制备方法
CN101853898A (zh) * 2010-03-31 2010-10-06 晶澳(扬州)太阳能光伏工程有限公司 一种n型晶体硅太阳电池的制备工艺
CN101853899B (zh) * 2010-03-31 2012-03-14 晶澳(扬州)太阳能光伏工程有限公司 一种利用局域背场制备太阳能电池的方法
CN101958364B (zh) * 2010-04-20 2012-05-16 常州天合光能有限公司 一种背面钝化的太阳能电池的生产方法
CN102315309B (zh) * 2010-06-30 2013-10-02 比亚迪股份有限公司 一种太阳能电池片的制备方法
CN102044575B (zh) * 2010-12-02 2012-08-29 江苏大学 一种表面等离子体氢化硅薄膜太阳电池
FR2971627A1 (fr) * 2011-02-15 2012-08-17 Commissariat Energie Atomique Procédé de réalisation d'une structure a émetteur sélectif
CN104835864B (zh) * 2011-03-23 2016-10-19 南通大学 一种太阳能电池
CN102569501B (zh) * 2011-12-15 2014-06-18 苏州阿特斯阳光电力科技有限公司 一种多晶硅太阳能电池的磷扩散方法
CN102709401B (zh) * 2012-06-29 2015-06-24 英利能源（中国）有限公司 一种n型太阳能电池制作方法
CN102790135A (zh) * 2012-08-29 2012-11-21 浚鑫科技股份有限公司 一种太阳能电池制作方法
US9202959B2 (en) * 2012-09-25 2015-12-01 International Business Machines Corporation Embedded junction in hetero-structured back-surface field for photovoltaic devices
JP5889163B2 (ja) * 2012-11-02 2016-03-22 三菱電機株式会社 光起電力装置およびその製造方法、光起電力モジュール
US20150280018A1 (en) * 2014-03-26 2015-10-01 Seung Bum Rim Passivation of light-receiving surfaces of solar cells
CN106328735A (zh) * 2016-11-15 2017-01-11 江南大学 一种c‑Si/a‑Si/mc‑Si太阳电池结构及其制备方法
KR20200067545A (ko) * 2018-12-04 2020-06-12 엘지전자 주식회사 태양 전지 제조 방법
CN111370537A (zh) * 2020-03-24 2020-07-03 浙江晶科能源有限公司 一种离子注入后的清洗方法
CN112466970B (zh) * 2020-11-26 2022-05-13 安徽光智科技有限公司 双色红外焦平面探测器及其台面刻蚀工艺方法
CN113161447B (zh) * 2021-02-07 2023-11-28 福建新峰二维材料科技有限公司 一种铸造单晶或多晶类硅片的磷氢退火预处理方法
CN113013296B (zh) * 2021-03-05 2023-07-28 赛维Ldk太阳能高科技(新余)有限公司 铸造单晶硅片黑丝的去除方法、hit异质结太阳能电池及其制备方法
CN113644157A (zh) * 2021-08-10 2021-11-12 浙江大学 一种高效铸造类单晶硅双面太阳电池结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705828A (en) * 1991-08-10 1998-01-06 Sanyo Electric Co., Ltd. Photovoltaic device
EP1560272A1 (en) * 2004-01-29 2005-08-03 Sanyo Electric Co., Ltd. Solar cell module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891600B2 (ja) * 1992-12-25 1999-05-17 三洋電機株式会社 ヘテロ接合デバイスの製造方法
JP2001326370A (ja) * 2000-05-12 2001-11-22 Mitsubishi Electric Corp 太陽電池の製造方法及びその太陽電池
JP2002118078A (ja) * 2000-10-12 2002-04-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4070483B2 (ja) * 2002-03-05 2008-04-02 三洋電機株式会社 光起電力装置並びにその製造方法
JP2005159171A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 太陽電池素子およびその製造方法
EP1730788A1 (en) * 2004-02-24 2006-12-13 BP Corporation North America Inc. Process for manufacturing photovoltaic cells
US7556748B2 (en) * 2005-04-14 2009-07-07 E. I. Du Pont De Nemours And Company Method of manufacture of semiconductor device and conductive compositions used therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705828A (en) * 1991-08-10 1998-01-06 Sanyo Electric Co., Ltd. Photovoltaic device
EP1560272A1 (en) * 2004-01-29 2005-08-03 Sanyo Electric Co., Ltd. Solar cell module

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
AZZIZI A ET AL: "ANALYSIS OF CELL-PROCESS INDUCED CHANGES IN MULTICRYSTALLINE SILICON", WORLD CONFERENCE AND EXHIBITION ON PHOTOVOLTAIC SOLAR ENERGY CONVERSION, XX, XX, 11 May 2003 (2003-05-11), pages 1384 - 1387, XP002379693 *
CARNEL L ET AL: "PERSPECTIVES FOR A-SI/C-SI HETEROJUNCTION SOLAR CELLS WITH P OR N TYPE BASE", PHOTOVOLTAIC SPECIALISTS CONFERENCE, 2005. CONFERENCE RECORD OF THE THIRTY-FIRST IEEE LAKE BUENA VISTA, FL, USA 3-7 JAN. 2005, PISCATAWAY, NJ, USA,IEEE, US, 3 January 2005 (2005-01-03), pages 1157 - 1160, XP010824097, ISBN: 0-7803-8707-4 *
CENTURIONI E ET AL: "SILICON HETEROJUNCTION SOLAR CELL: A NEW BUFFER LAYER CONCEPT WITH LOW-TEMPERATURE EPITAXIAL SILICON", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE SERVICE CENTER, PISACATAWAY, NJ, US, vol. 51, no. 11, November 2004 (2004-11-01), pages 1818 - 1824, XP001214290, ISSN: 0018-9383 *
CUEVAS ANDRES ET AL: "Millisecond minority carrier lifetimes in n-type multicrystalline silicon", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 81, no. 26, 23 December 2002 (2002-12-23), pages 4952 - 4954, XP012032866, ISSN: 0003-6951 *
MARTINUZZI S ET AL: "N-TYPE MULTICRYSTALLINE SILICON WAFERS FOR SOLAR CELLS", PHOTOVOLTAIC SPECIALISTS CONFERENCE, 2005. CONFERENCE RECORD OF THE THIRTY-FIRST IEEE LAKE BUENA VISTA, FL, USA 3-7 JAN. 2005, PISCATAWAY, NJ, USA,IEEE, US, 3 January 2005 (2005-01-03), pages 919 - 922, XP010822914, ISBN: 0-7803-8707-4 *
T. BUCK ET AL.: "14,4% screen printed n-type mc-Si solar cells with Al back junction on thin large area wafers", PRESENTED AT 15TH INT. PHOTOVOLTAIC SCIENCE AND ENGINEERING CONF. AND SOLAR ENERGY EXHIB., SHANGHAI, CHINA, 10 October 2005 (2005-10-10) - 15 October 2005 (2005-10-15), XP002380691, Retrieved from the Internet <URL:http://www.ecn.nl/docs/library/report/2005/rx05115.pdf> [retrieved on 20060508] *
TAGUCHI M ET AL: "An approach for the higher efficiency in the HIT cells", PHOTOVOLTAIC SPECIALISTS CONFERENCE, 2005. CONFERENCE RECORD OF THE THIRTY-FIRST IEEE LAKE BUENA VISTA, FL, USA 3-7 JAN. 2005, PISCATAWAY, NJ, USA,IEEE, US, 3 January 2005 (2005-01-03), pages 866 - 871, XP010822903, ISBN: 0-7803-8707-4 *

Also Published As

Publication number Publication date
EP1935034A1 (en) 2008-06-25
ES2378082T3 (es) 2012-04-04
EP1935034B1 (en) 2011-12-14
ATE537562T1 (de) 2011-12-15
CN101331615B (zh) 2010-12-22
JP2009512214A (ja) 2009-03-19
WO2007043881A1 (en) 2007-04-19
MY149035A (en) 2013-06-28
US20080283120A1 (en) 2008-11-20
KR20080074127A (ko) 2008-08-12
CN101331615A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
NL1030200C2 (nl) Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.
AU717476B2 (en) Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell
AU2002257979B2 (en) Process for manufacturing a solar cell
US20080241987A1 (en) Method for fabricating a silicon solar cell structure having silicon nitride layers
WO2008039067A2 (en) Method of manufacturing crystalline silicon solar cells with improved surface passivation
AU2002257979A1 (en) Process for manufacturing a solar cell
CN114649427B (zh) 太阳能电池及光伏组件
EP1295346A1 (en) Low area metal contacts for photovoltaic devices
US12009441B2 (en) Solar cells with differentiated p-type and n-type region architectures
KR101122054B1 (ko) 태양전지의 후면전극 형성방법
US9559236B2 (en) Solar cell fabricated by simplified deposition process
CN116779721A (zh) 太阳能电池光接收表面的uv固化
US10923618B2 (en) Method for manufacturing a photovoltaic device
JP4105811B2 (ja) 多結晶シリコン膜の形成方法
Wang et al. Influence of gettering and passivation on uniformity of the electrical parameters in monolithic multicrystalline silicon solar cell
US8828790B2 (en) Method for local contacting and local doping of a semiconductor layer
Mack et al. Impact of solar cell manufacturing processes on thermal oxide-passivated silicon surfaces
WO2011053344A1 (en) Crystalline silicon solar cell and manufacturing process
Xudong et al. a-Si/c-Si heterojunction solar cells on SiSiC ceramic substrates
AU2001255984A1 (en) Low area metal contacts for photovoltaic devices

Legal Events

Date Code Title Description
PD2B A search report has been drawn up
V1 Lapsed because of non-payment of the annual fee

Effective date: 20130501