TW201602388A - 密封膜之形成方法及密封膜製造裝置 - Google Patents

密封膜之形成方法及密封膜製造裝置 Download PDF

Info

Publication number
TW201602388A
TW201602388A TW104112307A TW104112307A TW201602388A TW 201602388 A TW201602388 A TW 201602388A TW 104112307 A TW104112307 A TW 104112307A TW 104112307 A TW104112307 A TW 104112307A TW 201602388 A TW201602388 A TW 201602388A
Authority
TW
Taiwan
Prior art keywords
sealing film
plasma
nitrogen
forming
gas
Prior art date
Application number
TW104112307A
Other languages
English (en)
Other versions
TWI621732B (zh
Inventor
Teruyuki Hayashi
Hiraku Ishikawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201602388A publication Critical patent/TW201602388A/zh
Application granted granted Critical
Publication of TWI621732B publication Critical patent/TWI621732B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種使用不含氫原子或鹵素原子的原料，並以低溫來將密封膜形成於有機發光元件等之上的方法。 密封膜製造裝置係具有：處理容器；台，係載置為被處理體之基板；電漿源，係在處理容器內讓含氮電漿(N2電漿)產生。處理容器係至少被區分為2個空間S1及空間S2。空間S1係將電漿生成用稀有氣體與氮氣導入而進行含氮電漿生成的電漿生成部。又，空間S2係藉由空間S1所生成的含氮電漿來分解分子內不含氫原子的矽化合物，而藉由CVD法來沉積作為密封膜的氮化矽膜之反應部。

Description

密封膜之形成方法及密封膜製造裝置
本發明係關於一種用以密封有機發光元件等裝置的密封膜之形成方法及密封膜製造裝置。
有機EL(Electro Luminescence)元件係一種利用流通電流所產生之有機化合物的發光之發光元件，係成為於一對電極間夾置有複數有機機能膜之層積體(以下，將該層積體統稱為「EL層」)的構造。在此，EL層係具有例如從陽極側依序層積[正孔輸送層/發光層/電子輸送層]、[正孔注入層/正孔輸送層發光層/電子輸送層]或是[正孔注入層/正孔輸送層/發光層/電子輸送層/電子注入層]等的構造。
有機EL元件怕水，而在元件混入水分時，便會有發光輝度下降或產生非發光區域(暗點)的問題。因此，便會以耐透濕性的密封膜來包覆有機EL元件之表面。作為可低溫成膜，且具有極高耐透濕性的密封膜係可使用例如氮化矽(例如，專利文獻1)。
氮化矽膜係可從矽烷(SiH4)、四氟化矽(SiF4)等的含Si化合物與氮氣或氨等的含N化合物藉由電漿CVD(化學氣相沉積)法來加以形成。然而，在以電漿CVD法來形成氮化矽膜的情況，會因下述反應機制而使得矽烷(SiH4)或四氟化矽(SiF4)被分解，並在電漿中產生大量的氫活性基(H自由基、H離子)或鹵素。
(SiH4的情況)
SiH4+N2(+NH3)→SiNXHY+H2
(SiF4的情況)
SiF4+N2(+NH3)→SiNXHY+F(+HF)
因氫活性基，便會產生基底之有機層被蝕刻，或氧化物半導體層被還原等的損傷。又，在使用四氟化矽(SiF4)作為原料的情況，因朝膜中混入氟原子，而在水份入侵的情況下，會使得具有強腐蝕性的氟酸(HF)游離，並產生基底之有機層或氧化物半導體層被蝕刻等之損傷。
為了避免氫朝絕緣膜中混入，便提議有將四異氰酸矽烷[Si(NCO)4]與鹵化三烷基胺作為原料並以CVD法來形成二氧化矽膜之方法(例如，專利文獻2)，以及將四異氰酸矽烷[Si(NCO)4]與氧作為原料並以電漿CVD法來形成二氧化矽膜之方法等(例如，專利文獻3)。然而，由於專利文獻2係於原料含有鹵素原子，故會有朝基底膜損傷的疑慮。又，專利文獻2、3都關於形成二氧化矽膜者。
【先前技術文獻】
【專利文獻】
專利文獻1：國際公開WO2011/162151號(圖1等)
專利文獻2：日本特許第3836553號公報(申請專利範圍等)
專利文獻3：日本特開平7-66196號公報(申請專利範圍等)
在藉由電漿CVD法來形成氮化矽膜的情況，一般而言會使用氮氣或氨氣作為氮源。但是，由於氨氣在分子內含有氫原子，故無法排除朝基底膜造成損傷的疑慮。另一方面，雖然氮氣在分子內不含氫原子，但為了分解氮分子由於需要高能量，故在一併與四異氰酸矽烷[Si(NCO)4]使用的情況，便無法確認是否能產生所欲之CVD反應。
從而，本發明目的在於提供一種使用不含氫原子或鹵素原子的原料，並以低溫來將密封膜形成於有機發光元件等之上的方法。
本發明的密封膜之形成方法係藉由CVD法來形成包覆被處理體上所形成的元件之密封膜。本發明的密封膜之形成方法係藉由激發氮氣而生成的含氮電漿，來分解分子內不含氫原子的矽化合物，而將作為該密封膜之氮化矽膜沉積於該元件上。
本發明的密封膜之形成方法係分子內不含氫原子的矽化合物亦可為四異氰酸矽烷[Si(NCO)4]。
本發明的密封膜之形成方法係處理溫度亦可為80℃以上，150℃以下的範圍內。
本發明的密封膜之形成方法係處理壓力亦可為6.7Pa以上，40Pa以下的範圍內。
本發明的密封膜之形成方法亦可在0.025W/cm2以上，0.125W/cm2以下範圍內供給偏壓電力於該被處理體，並沉積該氮化矽膜。
本發明的密封膜之形成方法亦可包含有：第1步驟，係沉積該氮化矽膜；第2步驟，係在停止該矽化合物的供給之狀態下，藉由該含氮電漿來去除該氮化矽膜中之雜質。
本發明的密封膜之形成方法亦可交互地反覆該第1步驟及該第2步驟。
本發明的密封膜之形成方法亦可至少於該第2步驟期間，在0.025W/cm2以上，0.125W/cm2以下範圍內供給偏壓電力於該被處理體。
本發明的密封膜之形成方法係該含氮電漿亦可為藉由具有複數微波放射孔的平面天線所導入之微波來加以激發者。
本發明的密封膜之形成方法係該含氮電漿亦可為藉由施加高頻電力於高頻天線所形成的感應電場來加以激發者。
本發明的密封膜製造裝置係形成包覆被處理體上所形成之元件的密封膜者。本發明的密封膜製造裝置具備有：處理容器，係處理被處理體；載置台，係在該處理容器內載置該被處理體；電漿生成部，係激發氮氣而生成含氮電漿；以及反應部，係藉由含氮電漿，來分解分子內不含氫原子的矽化合物，而進行將作為該密封膜之氮化矽膜沉積於該元件上的反應。
本發明的密封膜製造裝置亦可於該電漿生成部連接有供給該氮氣之氮氣供給源，亦可於該反應部連接有供給該矽化合物之矽化合物供給源。
本發明的密封膜製造裝置亦可於該載置台連接有用以供給偏壓電力於該被處理體的高頻電源。
根據本發明的密封膜之形成方法及密封膜製造裝置，便可利用具有高電漿密度的電漿而從不含氫原子或鹵素原子的原料，以低溫來形成密封膜於有機發光元件等的元件上。
1‧‧‧處理容器
3‧‧‧台
5‧‧‧電漿源
5A‧‧‧微波導入部
7‧‧‧氣體供給部
7A‧‧‧第1氣體供給部
7B‧‧‧第2氣體供給部
11‧‧‧排氣部
13‧‧‧控制部
15‧‧‧開口部
17‧‧‧排氣室
19‧‧‧搬出入口
23‧‧‧支撐構件
25‧‧‧引導環
27‧‧‧加熱器
29‧‧‧加熱器電源
31‧‧‧高頻電源
33‧‧‧平面天線
33a‧‧‧微波放射孔
35‧‧‧微波產生部
39‧‧‧穿透板
41‧‧‧框狀構件
43‧‧‧慢波板
45‧‧‧覆蓋構件
47‧‧‧導波管
49‧‧‧同軸導波管
57‧‧‧噴淋頭
57a‧‧‧氣體放出孔
57b‧‧‧氣體流道
59‧‧‧噴淋板
63‧‧‧氣體流道
69‧‧‧氣體供給路徑
71‧‧‧氣體供給配管
71a、71b‧‧‧分歧管
73‧‧‧稀有氣體供給源
75‧‧‧氮氣供給源
79‧‧‧氣體供給配管
81‧‧‧矽化合物供給源
83‧‧‧稀有氣體供給源
99‧‧‧排氣裝置
100、100A‧‧‧密封膜製造裝置
G‧‧‧閘閥
S‧‧‧基板
S1‧‧‧空間(電漿生成部)
S2‧‧‧空間(反應部)
圖1係簡化顯示可用於本發明一實施形態相關的密封膜之形成方法的密封膜製造裝置之構成的概略圖。
圖2係放大形成有為本發明一實施形態相關的密封膜之形成方法的處理對象之元件的基板之重要部位的剖面圖。
圖3係連續於圖2，而顯示形成有包覆元件之密封膜的狀態之圖式。
圖4係顯示本發明第1實施形態相關之密封膜製造裝置的概略構成例之剖面圖。
圖5係顯示圖4之密封膜製造裝置中之噴淋頭的配置例之說明圖。
圖6係說明圖4之密封膜製造裝置的控制部之構成例的圖式。
圖7係顯示本發明第2實施形態相關之密封膜製造裝置的概略構成例之剖面圖。
圖8係顯示圖7之密封膜製造裝置中的介電體壁及高頻天線的立體圖。
圖9係顯示圖7之密封膜製造裝置中的介電體覆蓋體及介電體覆蓋體固定器之仰視圖。
圖10係顯示本發明第2實施形態相關之密封膜的形成方法之順序的流程圖。
圖11係本發明第2實施形態相關的密封膜之形成方法中的時序圖。
圖12係本發明第2實施形態相關的密封膜之形成方法的變形例中之時序圖。
以下，便參照適當圖式，就本發明實施形態來加以說明。首先，便參照圖1，就本發明一實施形態相關的密封膜之形成方法的原理來加以說明。圖1係簡化顯示密封膜製造裝置之構成的概略圖。密封膜製造裝置100係具有處理容器1；載置為被處理體之基板S的台3；以及在處理容器1內產生含氮電漿(N2電漿)P的電漿源5。作為被處理體之基板S係可舉例有例如玻璃基板、塑膠基板等。基板S上係形成有例如有機EL元件等的有機發光元件。
處理容器1係至少被二分為空間S1與空間S2。空間S1係導入電漿生成用之稀有氣體與氮氣而進行含氮電漿P之生成的電漿生成部。又，空間S2係藉由空間S1所生成的含氮電漿P，來分解分子內不含氫原子的矽化合物，而藉由CVD法來沉積作為密封膜之氮化矽膜的反應部。在此，作為「分子內不含氫原子的矽化合物」(以下，僅記為「矽化合物」)係可使用例如四異氰酸矽烷[Si(NCO)4]等。
作為電漿源5只要為可分解難以解離之氮分子，並生成例如電漿密度為1011~1012cm-3左右或其以上的高密度含氮電漿者即可。作為可生成此般高密度含氮電漿的電漿源係可使用例如，朝空間S1導入微波之微波電漿產生裝置或是可於空間S1形成高電壓與高頻率的變動磁場的感應耦合電漿(Inductively Coupled Plasma)產生裝置等。
另外，亦可為於不同容器內形成空間S1與空間S2，而將空間S1所生成的電漿P朝空間S2供給的方式。
圖2係放大形成有為本實施形態相關的密封膜之形成方法的處理對象之元件的基板之重要部位的剖面圖。作為元件的一範例，為有機發光元件的有機EL元件300係具有例如於基板S上層積有陽極層301、EL層302及陰極層303的構造。陽極層301係如ITO膜、ZnO膜等般，藉由讓EL層302之光線穿透的透明電極來加以形成。EL層302係例如為正孔注入層311、正孔輸送層312、藍發光層313、紅發光層314、綠發光層315、電子輸送層316的層積構造。陰極層303係以例如銀、鋁、鋁合金等的金屬來加以形成。
圖3係顯示對圖2之基板S，藉由本實施形態的密封膜之形成方法及密封膜製造裝置100來形成包覆有機EL元件300之密封膜320的狀態。密封膜320係由氮化矽所構成之絕緣膜，並以包覆有機EL元件300的方式來加以成膜，而密封有機EL元件300整體。
在密封膜320形成時，本實施形態相關的密封膜之形成方法中係使用分子內不含氫原子或鹵素原子的成膜原料。首先，將氮氣與氬氣導入至空間S1，並且藉由電漿源5來供給高能量，而在空間S1生成高密度含氮電漿P。亦即，首先，讓需要高能量的氮分子解離反應產生。接著，將此高密度含氮電漿P朝空間S2導入，而進行以矽化合物為原料的CVD反應。CVD 反應係以例如下述之機制來加以進行。關於該CVD反應之具體條件係在之後詳述。
(Si(NCO)4的情況)
Si(NCO)4+N2→SiNX+CN+NO(+CO)
如此般，藉由利用具有高電漿密度的電漿，便可使用氮氣以及分子內不含氫原子或鹵素原子的矽化合物之組合來做為成膜原料。從而，便可在有機發光元件等的元件上，以低溫來形成緻密且不含有為對基底之有機膜或氧化物半導體造成損傷的原因之氫原子、鹵素原子及其他雜質等的密封膜。
[第1實施形態的密封膜製造裝置]
接著，便就本發明第1實施形態相關之密封膜製造裝置的具體構成來加以說明。圖4係概略地顯示第1實施形態之密封膜製造裝置的剖面圖。圖4所示之密封膜製造裝置100A係構成為可讓微波從平面天線的多數微波放射孔放射而在處理容器1內形成均勻的微波電漿之輻形槽孔天線(Radical Line Slot Antenna)方式的微波電漿裝置。由於該微波電漿係以自由基為主體的低電子溫度電漿，故在藉由電漿CVD來進行密封膜之形成時，便可降低朝基板S上的有機發光元件及基底膜之電漿損傷。
該密封膜製造裝置100A係具有略角筒狀處理容器1；設置於處理容器1內，而載置為被處理體之基板S的台3；將微波導入至處理容器1內的微波導入口5A；將氣體導入至處理容器1內的氣體供給部7；將處理容器1內排氣的排氣部11；以及控制密封膜製造裝置100A之各構成部的控制部13，來作為主要構成。作為被處理體的基板S係可舉例有例如玻璃基板、塑膠基板等。
(處理容器)
處理容器1係接地電位，並由例如鋁或其合金或者不鏽鋼等的金屬材料所構成。處理容器1之底壁1a的略中央部係形成有開口部15，底壁1a係設置有連通於該開口部15，並朝下方突出的排氣室17。又，處理容器1之側壁1b係設置有用以搬出入基板S的搬出入口19以及開閉該搬出入口19的閘閥G。
(台)
台3係由例如AlN等陶瓷所構成。台3係藉由從排氣室17之底部中央而延伸於上方的圓筒狀陶瓷製支撐構件23來被加以支撐。又，台3內部係相對於台3上面而可出沒地設置有用以升降基板S的升降銷(未圖示)。
又，台3內部係埋設有阻抗加熱型加熱器27。藉由從加熱器電源29供電至該加熱器27，便可透過台3來加熱其上的基板S。又，台3係插入有熱電偶(未圖示)，而可將基板S之加熱溫度控制在例如50~200℃的範圍內。另外，基板S的溫度只要不是特別事先告知，則並非是加熱器27之設定溫度，而是指熱電偶所計測的溫度。
處理容器1外部係進一步地設置有匹配器30以及高頻電源31。台3係透過導電棒32來連接於匹配器30，進一步地，透過該匹配器30來連接於高頻電源31。在對基板S進行CVD處理時，較佳地係從高頻電源31供給高頻電力(例如，400k~2MHz)至台3，而將偏壓電力施加至基板S。藉由供給高頻電力至台3，並且進行CVD法的沉積，便會有緩和作為密封膜之氮化矽膜的壓力之作用。亦即，一般而言，氮化矽膜係有產生高應力的傾向，而因強壓縮應力或拉伸應力，便會有於膜本身產生裂痕，或對基底膜或有機EL元件造成損傷的疑慮。藉由施加較弱的偏壓電力，便可緩和膜構造，而緩和氮化矽膜之壓力。
(微波導入部)
微波導入部5A係設置於處理容器1上部。微波導入部5A係具有：形成有大量微波放射孔33a的平面天線33；產生微波的微波產生部35；由介電體所構成的穿透板39；設置於處理容器1上部的框狀構件41；由調節微波波長的介電體所構成的慢波板43；以及包覆平面天線33及慢波板43的覆蓋構件45。又，微波導入部5A係具有：將微波產生部35所產生的微波導入至平面天線33之導波管47及同軸導波管49；以及設置於導波管47與同軸導波管49之間的模式轉換器51。微波導入部5A係相當於圖1中的電漿源5。
讓微波穿透之穿透板39係以介電體，例如石英或Al2O3、AlN等的陶瓷等之材質來加以構成。穿透板39係被支撐於框狀構件41。該穿透板39 與框狀構件41之間係藉由O型環等的密封構件(未圖示)來氣密地加以密封。從而，處理容器1內便會保持為氣密。
平面天線33係例如為平板狀，並以表面被鍍上金或銀的銅板、鋁板、鎳板及該等合金等的導電性構件來加以構成。平面天線33係在穿透板39上方(處理容器1外側)中，設置為幾乎與台3上面(載置基板S的面)平行。平面天線33係被框狀構件41所支撐。平面天線33係具有放射微波之多數長方形狀(狹縫狀)的微波放射孔33a。微波放射孔33a係以既定圖案來貫穿平面天線33而加以形成。典型來說，鄰接的微波放射孔33a會組合成既定形狀(例如T字型)而成為一對，進一步地將其作為整體來配置為例如同心圓狀。微波放射孔33a的長度或配列間隔會對應於同軸導波管49內之微波波長(λg)來加以決定。例如，微波放射孔33a的間隔係配置為λg/4~λg。另外，微波放射孔33a的形狀亦可為圓形狀、圓弧狀等的其他形狀。進一步地，微波放射孔33a的配置形態雖不特別限定，但除了同心圓狀之外，亦可配置為例如螺旋狀、放射狀等。
平面天線33上面係設置有介電率較真空要大的慢波板43。由於在真空中微波波長會變長，故該慢波板43具有使得微波波長變短而調整電漿之機能。作為慢波板43之材質係可使用例如石英、聚四氟乙烯樹脂、聚醯亞胺樹脂等。
以包覆該等平面天線33及慢波板43的方式來設置有覆蓋構件45。覆蓋構件45係藉由例如鋁或不鏽鋼等的金屬材料來加以形成。覆蓋構件45中央係連接有同軸導波管49。同軸導波管49係具有從平面天線33中心而延伸於上方的內導體49a以及設置於其周圍的外導體49b。同軸導波管49另端側係設置有模式轉換器51，該模式轉換器51係藉由導波管47來連接於微波產生部35。導波管47係延伸於水平方向的矩形導波管，模式轉換器51係具有將以TE模式來傳播於導波管47內之微波轉換為TEM模式的機能。藉由上述般構成的微波導入部5A，便會將微波產生部35所產生的微波透過同軸導波管49來朝平面天線33傳送，進一步地透過穿透板39來導入至處理容器1內。作為微波頻率係較佳地使用例如2.45GHz，其他亦可使用8.35GHz、1.98GHz等。以下，只要不特別敘述，就是使用頻率2.45GHz的微波。
(氣體供給部)
氣體供給部7係具有沿著處理容器1內壁設置為環狀而作為第1氣體導入部之噴淋頭57，以及在該噴淋頭57下方中，以將處理容器1內之空間分割上下的方式來加以設置而作為第2氣體導入部的噴淋板59。又，氣體供給部7係具有連接於噴淋頭57之第1氣體供給部7A以及連接於噴淋板59之第2氣體供給部7B。噴淋頭57係為了避免電漿之損傷(濺鍍等)，而較佳地係至少從穿透板39遠離30mm以上來加以設置。
圖5係顯示從處理容器1內部所觀測的噴淋頭57下面。噴淋頭57係被分割為中央部分58A、外緣部分58C以及介於該等之間的中間部分58B。中央部分58A係設置在對向於基板S中央部的位置，外緣部分58C係設置在對向於基板S外緣部，中間部分58B係設置在對向於基板S中央部與外緣部之間的區域之位置。噴淋頭57之中央部分58A與中間部分58B之間、中間部分58B以及外緣部分58C係會使穿透板39露出於空間S1，而形成微波放射區域。噴淋頭57之中央部分58A、中間部分58B及外緣部分58C係分別具有朝處理容器1內之空間S1導入氣體之氣體放出孔57a以及連通於該氣體放出孔57a之氣體流道57b。中央部分58A、中間部分58B及外緣部分58C之各氣體流道57b係藉由連通部分57c來互相地連通。又，中央部分58A、中間部分58B及外緣部分58C的各氣體流道57b係透過氣體供給配管71來連接於第1氣體供給部7A。第1氣體供給部7A係具有從氣體供給配管71所分歧的2根分歧管71a、71b。另外，分歧管71a、71b係設置有未圖示之流量控制器及閥。
分歧管71a係連接於供給作為電漿生成等目的而使用之稀有氣體的稀有氣體供給源73。作為稀有氣體係可使用例如Ar、He、Ne、Kr、Xe等。該等之中特佳地係使用可穩定地生成電漿之Ar。
分歧管71b係連接於供給成膜原料之氮氣的氮氣供給源75。
用以導入處理氣體之噴淋板59係在處理容器1內之台3與微波導入部5A之間設置為幾乎水平。噴淋板59係具有例如由鋁等材質所構成而形成為俯視格子狀之氣體分配構件61。該氣體分配構件61係具有形成於該格子狀本體部分內部的氣體流道63以及連通於氣體流道63而加以形成，並以對向於台3的方式來開口的多數氣體放出孔65，進一步地，格子狀氣體流 道63之間係設置有多數的貫穿開口67。噴淋板57之氣體流道63係連接有到達處理容器1之壁的氣體供給路徑69。該氣體供給路徑69係透過氣體供給配管79來連接於第2氣體供給部7B。第2氣體供給部7B係具有從氣體供給配管79所分歧的2根分歧管79a、79b。另外，分歧管79a、79b係設置有未圖示之流量控制裝置及閥。
分歧管79a係連接於供給成為密封膜原料之矽化合物的矽化合物供給源81。圖4中係例示從矽化合物供給源81，供給四異氰酸矽烷來作為「分子內不含氫原子的矽化合物」的情況。雖省略圖示，但矽化合物供給源81亦可具備有氣化器等。例如，四異氰酸矽烷在常溫雖為液體，但由於沸點186℃，故可藉由氣化器來輕易地成為蒸氣形態。
分歧管79b係連接有供給作為載體氣體目的而使用的稀有氣體之稀有氣體供給源83。作為稀有氣體係可使用例如Ar、He、Ne、Kr、Xe等。該等之中以低成本的觀點看來，特佳地係使用Ar。
另外，第1氣體供給部7A及第2氣體供給部7B亦可具有例如供給沖淨氣體之沖淨氣體供給源、供給清潔氣體之清潔氣體供給源等的其他複數氣體供給源或配管。
密封膜製造裝置100A中，係藉由從靠近基板S的噴淋板59將矽化合物導入至處理容器1內，便會提高CVD法之密封膜的沉積反應效率。在此，處理容器1中從穿透板39下面至載置基板S的台3上面之間隔(間距)G1，從在基板S附近讓電漿之電子溫度充分地下降，來抑制朝基板S表面所成長之密封膜及基底膜等的損傷之觀點看來，較佳地係例如為100mm~200mm的範圍內，更佳地係140mm~180mm的範圍內。又，從噴淋板59下端(氣體放出孔65的開口位置)至載置基板S的台3上面之間隔(間距)G2，從盡可能地高度維持密封膜之沉積所使用的矽化合物之反應效率的觀點，以及抑制朝基板S表面所成長的密封膜及基底膜之離子照射，而使得損傷降低、均勻化的觀點看來，較佳地係在50mm以上，更佳地係100mm以上。
(排氣部)
排氣部11係具有：排氣室17；設置於該排氣室17側面的排氣管97；以及連接於該排氣管97的排氣裝置99。排氣裝置99雖省略圖示，但具有例如真空泵及壓力控制閥等。
(電漿生成部．反應部)
在處理容器1內中，係構成為從噴淋頭57將電漿生成用之稀有氣體與氮氣導入藉由側壁1b、導入微波之穿透板39以及噴淋板59所圍繞的空間S1。該空間S1係進行利用微波的含氮電漿之生成的「電漿生成部」。
又，處理容器1內中，側壁1b、底壁1a、噴淋板59所圍繞之空間S2係會讓空間1所生成的含氮電漿以及噴淋板59所導入之矽化合物混合，並且讓矽化合物分解，而藉由CVD法來沉積作為密封膜的氮化矽膜之「反應部」。本實施形態中，噴淋板59係構成為區分電漿生成部(空間S1)與反應部(空間S2)的邊界。
(控制部)
控制部13係控制密封膜製造裝置100A之各構成部的模組控制器。控制部13典型而言為電腦，且如圖6所示，具備有具有CPU的控制器501、連接於該控制器501之使用者介面503及記憶部505。控制器501係在密封膜製造裝置100A中，控制例如溫度、壓力、氣體流量、微波輸出等地程序條件相關的各構成部(例如，加熱器電源29、第1氣體供給部7A、第2氣體供給部7B、高頻電源31、微波產生部35、排氣裝置99等)之控制機構。
使用者介面503係具有為了讓工序管理者管理密封膜製造裝置100A而進行指令之輸入操作等的鍵盤及觸控面板、將密封膜製造裝置100A之運作狀況可視化而加以顯示的顯示器等。又，記憶部505係儲存有以控制器501之控制來實現密封膜製造裝置100A所實行的各種處理用的控制程式(軟體)及記錄有處理條件資料等的配方等。然後，依需要藉由來自使用者介面53的指示等來從記憶部505叫出任意配方，而讓控制器501實行，便會藉由控制器501之控制來在密封膜製造裝置100A之處理容器1內進行所欲的處理。又，該控制程式及處理條件資料等的配方係可利用儲存於可讓電腦讀取的記憶媒體507的狀態者。作為此般記憶媒體507係可使用例如CD-ROM、硬碟、軟碟、快閃記憶體等。進一步地，亦可從其他裝置，例如透過專用迴路來傳送該配方而加以利用。
由於具有上述構成之密封膜製造裝置100A係可進行利用具有高電漿密度，並以自由基為主體的低電子溫度之遠程電漿的成膜處理，故可抑制朝基板S上的元件及基底膜的損傷。
[第2實施形態之密封膜形成裝置]
接著，便就本發明第2實施形態相關之密封膜形成裝置來加以說明。圖7係顯示第2實施形態相關之密封膜製造裝置100B的剖面圖。圖8係顯示圖7中之介電體壁及高頻天線的立體圖。圖9係顯示圖7中之介電體覆蓋體及介電體覆蓋體固定具的仰視圖。
密封膜製造裝置100係具備有藉由本體容器102與配置於該本體容器102內，並將本體容器102內之空間區劃為上下兩個空間的介電體壁106所構成之天線室104以及處理室105。天線室104係區劃出本體容器102內之介電體壁106的上側空間，處理室105則區劃出本體容器102內之介電體壁106的下側空間。從而，介電體壁106係構成天線室104的底部，並且構成處理室105之頂部。處理室105係被保持為氣密，且於此處來對基板S進行密封膜形成處理。
本體容器102係具有上壁部102a、底部102b以及4個側部102c的方筒形狀容器。作為本體容器102之材料係使用鋁、鋁合金等的導電性材料。又，本體容器102係接地。
介電體壁106係藉由例如Al2O3等的陶瓷或石英等的介電體材料來加以形成。如圖8所示，介電體壁106係被分割為4個部分，而具有第1部分壁106A、第2部分壁106B、第3部分壁106C及第4部分壁106D。另外，介電體壁106亦可不要被分割為4個部分。
密封膜製造裝置100B係進一步地具備有支撐架107與支撐樑116來作為支撐介電體壁106的支撐構件。支撐架107係安裝於本體容器102之側壁102c。支撐樑116係藉由例如鋁等的金屬材料來加以構成，並成為十字形狀。介電體壁106的4個部分壁106A、106B、106C、106D係藉由支撐架107與支撐樑116來加以支撐。另外，亦可將支撐架107與支撐樑116一體成形。
密封膜製造裝置100B係進一步地具備有分別連接於本體容器102上壁部102a的上端部之圓筒形狀的懸桿108A、108B。支撐樑116係在其上面中央部分(十字交叉部分)中連接於懸桿108A下端部。又，支撐樑116係在其上面中之中央部分與十字的4個前端部分之中間的4處連接於懸桿108B下端部。如此一來，支撐樑116係藉由5個懸桿108A、108B來從本體容器 102上壁部102a垂吊，而在本體容器102內部的上下方向之略中央位置中，配置為維持水平狀態。
如圖7所示，密封膜製造裝置100B中，係在支撐樑116中央部所連接之懸桿108A內部，以及支撐樑116上面之中央部分與十字的4個前端部分的中間4處所連接的懸桿108B內部設置氣體導入路徑。氣體供給管121係在中途分歧為5根(圖7中僅顯示3根)，而連接於各懸桿108A、108B內部的氣體導入路徑121a。另外，符號145係設置於氣體供給管121途中的氣體流量控制用的閥。
懸桿108A、108B內部係設置有氣體導入路徑121a，該氣體導入路徑121a係連接於支撐樑116內部之氣體導入路徑121b，進一步地氣體導入路徑121b係連接於介電體覆蓋體固定具118之氣體導入路徑201。介電體覆蓋體固定具118如圖9所示，係具有連通於氣體導入路徑201之複數氣體孔201a。藉由此般構成，不僅介電體壁106中央部，其周圍的4處亦可透過介電體覆蓋體固定具118來將處理氣體導入至處理室105內。從而，密封膜製造裝置100B中，係可從配備於5處的介電體覆蓋體固定具118，來分別獨立而於處理室105內進行氣體供給。
密封膜製造裝置100B係進一步地具備有配置於天線室104內部，亦即處理室105外部之介電體壁106上方的高頻天線113(以下，僅記為「天線」)。天線113如圖8所示，係形成為略正方形的平面方形漩渦形狀。天線113係配置於介電體壁106上面之上。本體容器102外部係配置有匹配器114、高頻電源115。天線113一端係透過匹配器114來連接於高頻電源115。天線113另端係連接於本體容器102內壁，並透過本體容器102來加以接地。
在對基板S進行密封膜之形成處理時，係從高頻電源115將感應電場形成用高頻電力(例如，13.56MHz之高頻電力)供給至天線113。藉此，便會因天線113而在處理室105內形成感應電場。該感應電場會讓氮氣或矽化合物的氣體轉換為電漿。
密封膜製造裝置100B係進一步地具備有包覆介電體壁106下面的介電體覆蓋體112。介電體覆蓋體112係成為具有略正方形形狀的上面及底面以及4個側面的板狀。介電體覆蓋體112係藉由介電體材料來加以形成。介電體覆蓋體112之材料係使用例如Al2O3等的陶瓷或石英。
作為一範例，介電體覆蓋體112係與介電體壁106同樣地被分割為4個部分。亦即，介電體覆蓋體112係具有第1部分覆蓋體112A、第2部分覆蓋體112B、第3部分覆蓋體112C以及第4部分覆蓋體112D。第1至第4部分覆蓋體112A、112B、112C、112D係分別包覆介電體壁106之第1至第4部分壁106A、106B、106C、106D下面。另外，介電體覆蓋體112可不被分割為4個部分，或是亦可被分割為5個以上的部分。介電體覆蓋體112係藉由介電體覆蓋體固定具118、119來加以固定。
本體容器102外部係進一步地設置有氣體供給裝置120。氣體供給裝置120係透過該氣體流道來將用於密封膜形成處理的原料氣體朝處理室105內供給。氣體供給裝置120雖省略圖示，但仍具備有供給作為電漿生成等目的而使用的稀有氣體之稀有氣體供給源、供給成膜原料之氮氣的氮氣供給源以及供給作為密封膜原料之矽化合物的四異氰酸矽烷之矽化合物供給源。
氣體供給裝置120係透過氣體供給管121來連接於懸桿108A、108B所形成的氣體導入路徑121a。該氣體導入路徑121a係連接於支撐樑116所形成的氣體導入路徑121b。在進行密封膜形成處理時，稀有氣體及氮氣會透過氣體供給管121、懸桿108A內所形成的氣體導入路徑121a、支撐樑116內所形成的氣體導入路徑121b、介電體覆蓋體固定具118的氣體導入路徑201以及複數氣體孔201a來供給至處理室105內。
又，密封膜製造裝置100B為了將含矽化合物之氣體朝處理容器102內導入，而具備有複數管型之管噴嘴151。管噴嘴151係朝向載置台122而成為突出為凸狀之U字型。各管噴嘴151係貫穿介電體壁106及介電體覆蓋體112而加以設置，其基端側係連接於天線室104內所配設的氣體分配管153。該氣體分配管153係透過氣體供給管155來連接於氣體供給裝置120。氣體供給管155係設置有氣體流量控制用的閥157。
管噴嘴151前端係接近於載置台122所載置的基板S而加以設置。如圖9所示，管噴嘴151成為U字型的下端部分係形成有複數氣體噴射孔159。從而，管噴嘴151係構成為從複數氣體噴射孔159朝向載置台122所載置的基板S上面，而可從較接近的位置來噴射四異氰酸矽烷(及依需要來噴射作為載體氣體的稀有氣體)。如此般，密封膜製造裝置100B中，係使得介 電體覆蓋體固定具118之複數氣體孔201a的高度位置較高(亦即，使得與基板S之間隔相對較寬)，使得管噴嘴151之氣體噴射孔159的高度位置較低(亦即，使得與基板S之間隔相對較窄)，而在2處之氣體導入部位設有高低差。從而，密封膜製造裝置100B中，係首先藉由施加高頻電力至天線113所形成的感應電場，便可將從介電體覆蓋體固定具118之氣體孔201a所導入之氮氣電漿化。接著，藉由在基板S附近讓所生成的氮電漿接觸到從管噴嘴151之氣體噴射孔159所導入的四異氰酸矽烷，便可藉由CVD反應來在基板S上形成氮化矽膜。
又，本實施形態的密封膜製造裝置100中，係以相異的配置來設置有複數管噴嘴151。如圖9所示，管噴嘴151係配置為內外2層。圖9中，為了說明的簡便，而以符號151A來表示內側的8個管噴嘴，以符號151B來表示外側的9個管噴嘴。內側管噴嘴151A係其U字型下端部分會以橫跨天線113的方式來配置於與天線113的配線方向正交之方向。藉由將內側管噴嘴151A配置於與天線113的配線方向正交之方向，由於可將四異氰酸矽烷噴射在電場較強的部份，故可更加地提高四異氰酸矽烷之分解率。另一方面，外側管噴嘴151B係其U字型下端部分會配置於與天線113的配線方向平行方向。如此般，藉由相對於天線113之配線方向，而改變管噴嘴151A與管噴嘴151B之配置方向，便可使得四異氰酸矽烷之噴射分布變得均勻，而提高基板S面內的密封膜之厚度均勻性。
密封膜製造裝置100B係進一步地具備有載置台122、絕緣體框124、支柱125、伸縮管126以及閘閥127。支柱125係連接於本體容器102下方所設置的未圖示升降裝置，並通過本體容器102底部所形成的開口部，而突出於處理室105內。又，支柱125係具有中空部。絕緣體框124係設置於支柱125上。該絕緣體框124係成為上部有開口的箱狀。絕緣體框124底部係形成有連續於支柱125之中空部的開口部。伸縮管126係包圍支柱125，並氣密地連接於絕緣體框124及本體容器102之底部內壁。藉此來維持處理室105之氣密性。
載置台122係被收容於絕緣體框124內。載置台122上面係用以載置基板S的載置面，並對向於介電體覆蓋體112。作為載置台122之材料係使用例如鋁等導電性材料。在使用鋁作為載置台122材料的情況，係以不會 從表面產生污染物的方式來在載置台122表面施予防蝕處理。另外，載置台122雖省略圖示，但亦可具備有用以將基板S加熱至既定溫度之加熱器。
本體容器102外部係進一步地設置有匹配器128以及高頻電源129。載置台122係透過插通於絕緣體框124之開口部及支柱125之中空部的導電棒來連接於匹配器128，進一步地，透過該匹配器128來連接於高頻電源129。在對基板S進行密封膜形成處理時，載置台122係從高頻電源129供給有偏壓用高頻電力(例如，2MHz的高頻電力)。該高頻電力係為了緩和作為密封膜之氮化矽膜的壓力而使用者。高頻電力作為例如基板S的每單位面積之功率密度，較佳地係在0.025W/cm2~0.125W/cm2的範圍內，更佳地係0.3W/cm2~0.1W/cm2的範圍內。在高頻電力之功率密度未滿0.025W/cm2時，便無法充分地得到緩和氮化矽膜壓力之效果，而在超過0.125W/cm2時，反而會有增加壓力的情況。
閘閥127係設置於本體容器102側壁。閘閥127係具有開閉機能，而在關閉狀態下維持處理室105之氣密性，並且在開啟狀態下可在處理室105與外部之間移送基板S。
本體容器102外部係進一步地設置有排氣裝置130。排氣裝置130係透過本體容器102底部所連接的排氣管131來連接於處理室105。在對基板S進行密封膜形成處理時，排氣裝置130會將處理室105內之空氣排氣，而將處理室105內維持為真空氛圍。
密封膜製造裝置100B之各構成部(例如，高頻電源115、氣體供給裝置120、高頻電源129、排氣裝置130等)係與第1實施形態之密封膜製造裝置100A同樣地藉由控制部(省略圖示)來加以控制。
具有上述構成的密封膜製造裝置100B中，係從氣體供給裝置120透過氣體供給管121、氣體導入路徑121a,121b、介電體覆蓋體固定具118之氣體導入路徑201及複數氣體孔201a來將氮氣導入至處理室105內。所導入之氮氣係藉由施加至天線113的高頻電力所形成的感應電場來電漿化，而生成高密度之氮電漿。
又，密封膜製造裝置100B中，係可從氣體供給裝置120透過氣體供給管155、氣體分配管153及複數管噴嘴151來將四異氰酸矽烷導入至處理室105內的載置台122所載置之基板S的附近位置。所導入之四異氰酸矽烷係 除了上述施加至天線113的高頻電力所形成的感應電場之外，更藉由與高密度的氮電漿之接觸，便可在基板S正上方位置分解而電漿化，並在基板S上形成氮化矽膜。
若要舉以密封膜製造裝置100B來在基板S上形成密封膜的情況之條件一範例的話，則如下所示。
處理溫度從考量基板S為塑膠的情況之耐熱溫度，以及謀求降低朝元件之熱預算的觀點看來，作為基板S的溫度較佳地係例如80~150℃的範圍內，更佳地係80~100℃的範圍內。在處理溫度未達80℃時，便無法效率良好地進行氮化矽膜之成膜反應，而超過150℃時，又會有對基板S及基板S上的元件造成不良影響之虞。
處理室105內之壓力為了防止來自矽化合物之C、O等無助於成膜的原子及該等化合物(副產物)會混入至氮化矽膜中，而較佳地係例如在6.7Pa~40Pa(50mTorr~300mTorr)的範圍內，更佳地係8.Pa~26.7Pa(60mTorr~200mTorr)的範圍內。在處理室105內之壓力未達6.7Pa時，會成為孔洞狀之膜。在處理室105內之壓力超過40Pa時，便會使得為雜質之C、O等的原子或副產物的混入增加，而使得氮化矽膜之膜質下降。
氮氣流量從電漿中有效率地生成活性基的觀點看來，較佳地係例如在100~2000mL/min(sccm)的範圍內，更佳地係100~1000mL/min(sccm)的範圍內。
又，電漿生成用之稀有氣體(例如Ar氣體)流量從穩定生成電漿的觀點看來，較佳地係例如在100~2000mL/min(sccm)的範圍內，更佳地係300~1000mL/min(sccm)的範圍內。
密封膜製造裝置100B為了讓難以解離的氮分子活性化，而較佳地係藉由施加至天線113的高頻電力所形成之感應電場來生成2eV以上電子溫度之電漿。另一方面，基板S附近(例如，管噴嘴151與基板S上面之間)的電子密度係為了提升成膜速度，便需要增加成膜活性基數量，而較佳地係例如在1012cm-3以上為了降低損傷而將電子溫度成為1eV以下。
矽化合物氣體流量從效率良好地進行CVD法的反應之觀點看來，較佳地係例如在400~5000mL/min(sccm)的範圍內，更佳地係450~4500mL/min(sccm)的範圍內。
沉積處理中，為了提高成膜效率，並且形成接近化學劑量比之氮化矽膜，而較佳地係將氮與矽化合物[例如Si(NCO)4]之莫耳比(N2：Si(NCO)4)成為2：3~4：3的範圍內。
施加至天線113的高頻電力從可在電漿中有效率地生成活性基，並且以低溫來生成密封膜的觀點看來，作為例如基板S的每單位面積之功率密度，較佳地係在2.5W/cm2~3.5W/cm2的範圍內，更佳地係2.7W/cm2~3.3W/cm2的範圍內。
在沉積處理期間為了緩和作為密封膜之氮化矽膜的壓力，而較佳地係從高頻電源31供給高頻電力至台3。高頻電力係作為例如基板S的每單位面積之功率密度，較佳地係在0.025W/cm2~0.125W/cm2的範圍內，更佳地係0.3W/cm2~0.1W/cm2的範圍內。在高頻電力之功率密度未達0.025W/cm2時，便無法充分地得到緩和氮化矽膜壓力之效果，而在超過0.125W/cm2時，反而會有增加壓力的情況。
處理時間係可對應於作為密封膜之氮化矽膜的目標膜厚與沉積速率來加以設定。
如上述，密封膜製造裝置100B中，係藉由生成感應耦合方式的電漿，便可進行使用不含氫原子及鹵素原子的矽化合物與氮氣之組合來作為成膜原料之CVD法的成膜。從而，便可於有機發光元件等之元件上，形成緻密且不含有為對基底之有機膜或氧化物半導體造成損傷的原因之氫原子、鹵素原子及其他雜質等的密封膜。
本實施形態之密封膜製造裝置100B中的其他效果係與第1實施形態之密封膜製造裝置100A相同。
接著，便就本發明的密封膜之形成方法來加以說明。在此，雖舉出密封膜製造裝置100A(參照圖4)為範例來加以說明，但在密封膜製造裝置100B(圖7)中亦可同樣地實施。
[第1實施形態的密封膜之形成方法]
本實施形態的密封膜之形成方法係藉由CVD法形成包覆在基板S上所形成的有機EL元件等的元件之密封膜。更具體而言，係藉由激發氮氣而生成的含氮電漿，來分解矽化合物，並在元件上沉積作為密封膜之氮化矽膜。
首先，準備形成有元件的基板S，並開啟密封膜製造裝置100A之閘閥G，而藉由未圖示的外部搬送裝置來將基板S搬入至處理容器1內，並載置於台3上。接著，讓排氣裝置99作動以將處理容器1內減壓排氣，並且從噴淋頭57將電漿生成用之稀有氣體(例如Ar氣體)與氮氣導入至為電漿生成部之空間S1。又，從噴淋板59將矽化合物(例如，四異氰酸矽烷[Si(NCO)4])導入至為反應部之空間S2。另外，亦可依需要來與矽化合物一同地導入稀有氣體(例如Ar氣體)。
又，以既定模式來將微波產生部35所產生之微波透過導波管47及同軸導波管49導入至平面天線33，並透過平面天線33之微波放射孔33a及穿透板39來導入至處理容器1內。藉由該微波，首先稀有氣體與氮氣會在空間S1電漿化而生成含氮電漿。接著，含氮電漿係透過噴淋板59之多數貫穿開口67來朝空間S2導入。藉由該含氮電漿，來分解矽化合物，而在基板S上的有機EL等的元件上沉積作為密封膜之氮化矽膜。
處理溫度從考量基板S為塑膠的情況之耐熱溫度，以及謀求降低朝元件之熱預算的觀點看來，作為基板S的溫度較佳地係例如在80~150℃的範圍內，更佳地係80~100℃的範圍內。在處理溫度未達80℃時，便無法效率良好地進行氮化矽膜之成膜反應，而超過150℃時，又會有對基板S及基板S上的元件造成不良影響之虞。
處理容器1內之壓力為了防止來自矽化合物之C、O等無助於成膜的原子及該等化合物(副產物)會混入至氮化矽膜中，而較佳地係例如在6.7Pa~40Pa(50mTorr~300mTorr)的範圍內，更佳地係8~26.7Pa(60mTorr~200mTorr)的範圍內。在處理容器1內之壓力未達6.7Pa時，會成為孔洞狀之膜。在處理容器1內之壓力超過40Pa時，便會使得為雜質之C、O等的原子或副產物的混入增加，而使得氮化矽膜之膜質下降。
氮氣流量從在電漿中有效率地生成活性基的觀點看來，較佳地係例如在100~2000mL/min(sccm)的範圍內，更佳地係100~1000mL/min(sccm)的範圍內。
又，電漿生成用之稀有氣體(例如Ar氣體)流量從穩定生成電漿的觀點看來，較佳地係例如在100~2000mL/min(sccm)的範圍內，更佳地係300~1000mL/min(sccm)的範圍內。
電漿生成部中為了讓難以解離的氮分子活性化，而較佳地係生成2eV以上電子溫度之電漿。另一方面，反應部中的電漿密度為了提升成膜速度，便需要增加成膜活性基數量，而較佳地係例如在1012cm-3以上為了降低損傷而將電子溫度成為1eV以下。
矽化合物氣體流量從效率良好地進行CVD法的反應之觀點看來，較佳地係例如在400~5000mL/min(sccm)的範圍內，更佳地係450~4500mL/min(sccm)的範圍內。
沉積處理中，為了提高成膜效率，並且形成接近化學劑量比之氮化矽膜，而較佳地係將氮與矽化合物[例如Si(NCO)4]之莫耳比(N2：Si(NCO)4)成為2：3~4：3的範圍內。
微波功率從可在電漿中有效率地生成活性基，並且以低溫來生成密封膜的觀點看來，作為例如平面天線33的每單位面積之功率密度，較佳地係在2.5W/cm2~3.5W/cm2的範圍內，更佳地係2.7W/cm2~3.3W/cm2的範圍內。
在沉積處理期間，為了緩和作為密封膜之氮化矽膜的壓力，而較佳地係從高頻電源31供給高頻電力至台3。高頻電力作為例如基板S的每單位面積之功率密度，較佳地係在0.025W/cm2~0.125W/cm2的範圍內，更佳地係0.3W/cm2~0.1W/cm2的範圍內。在高頻電力之功率密度未達0.025W/cm2時，便無法充分地得到緩和氮化矽膜壓力之效果，而在超過0.125W/cm2時，反而會有增加壓力的情況。
處理時間係可對應於作為密封膜之氮化矽膜的目標膜厚與沉積速率來加以設定。
在結束既定時間的成膜處理後，便停止微波及各氣體之供給，而藉由排氣裝置99來調整處理容器1內之壓力。之後，開啟密封膜製造裝置100A之閘閥G，並藉由未圖示之外部搬送裝置來將基板S搬出至處理容器1外，便會結束對1片基板S的密封膜之形成處理。
[第2實施形態的密封膜之形成方法]
接著，便參照圖6及圖7，就本發明第2實施形態相關的密封膜之形成方法來加以說明。圖6係顯示本實施形態相關的密封膜之形成方法的順序之流程圖。圖7係顯示本實施形態相關的密封膜之形成方法中的各氣體、微波、高頻偏壓、排氣之ON/OFF、含氮電漿(N2電漿)的生成狀態及CVD 反應狀態之時序圖。本實施形態相關的密封膜之形成方法中，作為成膜原料而使用的矽化合物[圖7中，係顯示Si(NCO)4作為代表例]中雖不含氫原子，但含有例如碳原子(C)、氧原子(O)等。雖會因處理條件而有所差異，但由於該等原子會因副反應而生成雜質，並被混入至氮化矽膜中，故本實施形態中，係在成膜途中設置有去除混入膜中的該等雜質之工序。雜質之去除係利用為電漿生成部之空間S1所生成的N2電漿來加以進行。
本實施形態的密封膜之形成方法係包含有沉積氮化矽膜之第1步驟S11以及在停止Si(NCO)4之供給的狀態下，藉由N2電漿來去除氮化矽膜中的雜質之第2步驟S12。
第1步驟S11有各種條件可與上述第1實施形態的密封膜之形成方法同樣地實施。在參照圖7之時序圖時，從時間t1至t2為止，以及從時間t3至t4為止為第1步驟S11。另外，第2回的第1步驟S11(從時間t3至t4為止)並非必須，亦可省略。
第1步驟S11中，首先會讓排氣裝置99作動而將處理容器1內減壓排氣。在此狀態下，會從噴淋頭57將電漿生成用之稀有氣體(例如Ar氣體)與氮氣導入至為電漿生成部之空間S1。又，會從噴淋板59將Si(NCO)4導入(ON)至為反應部之空間S2。另外，噴淋板59亦可依需要而與Si(NCO)4一同地導入稀有氣體(例如Ar氣體)。又，第1步驟S11中，係將微波產生部35所產生之微波導入(ON)至處理容器1內。藉由該微波，便會在空間S1生成高密度N2電漿，並透過噴淋板59之多數貫穿開口67來將該電漿朝空間S2導入。然後，藉由N2電漿來進行將Si(NCO)4作為原料的CVD反應，而在基板S上的有機EL元件等之上沉積作為密封膜之氮化矽膜。第1步驟S11(成膜處理)期間係為了緩和作為密封膜之氮化矽膜的壓力，而較佳地係從高頻電源31供給高頻電力至台3。
第2步驟S12係從第1步驟S11的狀態，停止(OFF)Si(NCO)4的導入。在參照圖7之時序圖時，從時間t2至t3為止為第2步驟S12。藉由停止Si(NCO)4的導入，來停止基板S上CVD反應之氮化矽膜的沉積。但是，第2步驟S12中，朝空間S1之氮氣及稀有氣體的導入、微波的導入、高頻偏壓及排氣為ON，而持續空間S1中之N2電漿的生成。因此，將空間S1所生成的N2電漿透過噴淋板59之多數貫穿開口67來朝空間S2導入，並藉 由N2電漿來處理第1步驟S11中沉積於基板S上的氮化矽膜。藉由該N2電漿之作用，便會進一步地進行氮化矽膜之氮化，並使得膜中之雜質脫離而被加以去除。又，第2步驟S12中，從氮化矽膜所脫離的雜質係藉由排氣裝置99而快速地從處理容器1內被排氣。
雖然圖7之時序圖僅顯示一部分，但第1步驟S11的作為密封膜之氮化矽膜的沉積以及第2步驟的雜質之去除較佳地係反覆複數次。亦即，將氮化矽膜達到目標膜厚為止的成膜工序(第1步驟S11)分為複數次，並在途中，藉由脈衝狀地反覆第2步驟S12來作為停止(OFF)Si(NCO)4的供給之期間，便可以包覆基板S上的元件之方式來沉積較少雜質且緻密的氮化矽膜。
在複數次反覆第1步驟S11與第2步驟S12的情況，第1步驟S11的1次處理時間較佳地係例如在15~120秒的範圍內，第2步驟S12的1次處理時間較佳地係例如在15~120秒的範圍內。又，從其他觀點看來，在複數次反覆第1步驟S11與第2步驟S12的情況，第1步驟S11的1次成膜膜厚較佳地係例如在5~15nm的範圍內。
又，在複數次反覆第1步驟S11與第2步驟S12的情況，第1步驟S11的合計處理時間與第2步驟S12的合計處理時間的比率[亦即，Si(NCO)4的ON合計時間：OFF合計時間]為了充分地進行N2電漿之密封膜中的雜質之去除，而較佳地係例如在1：1~1：5的範圍內。
另外，在複數次反覆第1步驟S11與第2步驟S12的情況，亦可變化第1步驟S11及第2步驟S12的長度(時間)。
<變形例>
接著，便參照圖12，就本發明第2實施形態相關的密封膜之形成方法的變形例來加以說明。圖12係顯示本變形例的密封膜之形成方法中的各氣體種類、微波、高頻偏壓、排氣之ON/OFF、含氮電漿(N2電漿)之生成狀態及CVD反應狀態的時序圖。
本變形例的密封膜之形成方法係含有沉積氮化矽膜之第1步驟S11以及在停止Si(NCO)4的供給之狀態下，藉由N2電漿來去除氮化矽膜中之雜質的第2步驟S12(參照圖10)。然後，如圖12所示，本變形例中，係在第1步驟S11(成膜處理)的一部分或全部的期間中，停止(OFF)從高頻電源31朝 台3之高頻電力，另一方面在第2步驟S12(雜質去除處理)期間則為了緩和作為密封膜之氮化矽膜的壓力，而從高頻電源31供給高頻電力至台3。如此般，藉由以CVD反應停止後的第2步驟S12期間為中心來供給高頻偏壓，便可促進第1步驟S11所形成的氮化矽膜之改質(雜質去除)。
另外，本實施形態中，包含上述變形例，亦可不在第1步驟S11(成膜處理)的所有期間中，供給(ON)或停止(OFF)來自高頻電源31的高頻電力。例如圖11及圖12以虛線所示般，亦可讓第1步驟S11中高頻電力的供給(ON)之開始時機延遲，而從第1步驟S11途中開始高頻電力之供給(ON)。如此般，藉由讓第1步驟S11中高頻電力的供給(ON)之開始時機延遲，便可降低所形成之氮化矽膜的損傷。
又，本實施形態中，係由於藉由在第1步驟S11期間介設第2步驟S12，便可得到緩和氮化矽膜之壓力的效果，故亦可在第1步驟S11及第2步驟S122的所有期間，不進行高頻電力之供給。
本實施形態的密封膜之形成方法中的其他構成及效果係與第1實施形態的密封膜之形成方法相同。
如上述，根據本發明的密封膜之形成方法及密封膜製造裝置100、100A、100B，便可藉由利用具有高電漿密度的電漿，而使用不含氫原子及鹵素原子的矽化合物與氮氣之組合來作為成膜原料。從而，便可在有機發光元件等的元件之上，以低溫來形成緻密且不含有為對基底之有機膜或氧化物半導體造成損傷的原因之氫原子、鹵素原子及其他雜質等的密封膜。如此般，本發明的密封膜之形成方法及密封膜製造裝置100、100A、100B便係對具備有有機發光元件等的各種裝置之製造有高利用價值者。
以上，雖已經以例示的目的來詳細地說明本發明實施形態，但本發明並不被上述實施形態所限制，而可各種改變。例如，上述實施形態中，雖已顯示以使用平面天線的微波電漿生成裝置來進行含氮電漿之生成的範例，但亦可使用其他微波電漿生成方式，或不限於微波電漿生成裝置，而亦可使用例如感應耦合電漿(Inductively Coupled Plasma)產生裝置。
又，上述實施形態中，雖係在1個處理容器1內設置有電漿生成部與反應部，但亦可構成為於處理容器外部設置電漿生成部，而將所生成之含氮電漿朝處理容器內導入。
1‧‧‧處理容器
3‧‧‧台
5‧‧‧電漿源
100‧‧‧密封膜製造機
S‧‧‧基板
S1‧‧‧空間(電漿生成部)
S2‧‧‧空間(反應部)
P‧‧‧含氮電漿

Claims (13)

  1. 一種密封膜之形成方法，係藉由CVD法來形成包覆被處理體上所形成的元件之密封膜的密封膜之形成方法，其係藉由激發氮氣而生成的含氮電漿，來分解分子內不含氫原子的矽化合物，而將作為該密封膜之氮化矽膜沉積於該元件上。
  2. 如申請專利範圍第1項之密封膜之形成方法，其中分子內不含氫原子的矽化合物為四異氰酸矽烷[Si(NCO)4]。
  3. 如申請專利範圍第1項之密封膜之形成方法，其中處理溫度為80℃以上，150℃以下的範圍內。
  4. 如申請專利範圍第1項之密封膜之形成方法，其中處理壓力為6.7Pa以上，40Pa以下的範圍內。
  5. 如申請專利範圍第1項之密封膜之形成方法，其係在0.025W/cm2以上，0.125W/cm2以下範圍內供給偏壓電力於該被處理體，並沉積該氮化矽膜。
  6. 如申請專利範圍第1項之密封膜之形成方法，其係包含有：第1步驟，係沉積該氮化矽膜；第2步驟，係在停止該矽化合物的供給之狀態下，藉由該含氮電漿來去除該氮化矽膜中之雜質。
  7. 如申請專利範圍第6項之密封膜之形成方法，其係交互地反覆該第1步驟及該第2步驟。
  8. 如申請專利範圍第6或7項之密封膜之形成方法，其係至少於該第2步驟期間，在0.025W/cm2以上，0.125W/cm2以下範圍內供給偏壓電力於該被處理體。
  9. 如申請專利範圍第1至7項中任一項的密封膜之形成方法，其中該含氮電漿係藉由具有複數微波放射孔的平面天線所導入之微波來加以激發者。
  10. 如申請專利範圍第1至7項中任一項的密封膜之形成方法，其中該含氮電漿係藉由施加高頻電力於高頻天線所形成的感應電場來加以激發者。
  11. 一種密封膜製造裝置，係形成包覆被處理體上所形成之元件的密封膜之密封膜製造裝置，具備有：處理容器，係處理被處理體；載置台，係在該處理容器內載置該被處理體；電漿生成部，係激發氮氣而生成含氮電漿；以及反應部，係藉由含氮電漿，來分解分子內不含氫原子的矽化合物，而進行將作為該密封膜之氮化矽膜沉積於該元件上的反應。
  12. 如申請專利範圍第11項之密封膜製造裝置，其係於該電漿生成部連接有供給該氮氣之氮氣供給源，於該反應部連接有供給該矽化合物之矽化合物供給源。
  13. 如申請專利範圍第11或12項之密封膜製造裝置，其係於該載置台連接有用以供給偏壓電力於該被處理體的高頻電源。
TW104112307A 2014-04-21 2015-04-17 密封膜之形成方法及密封膜製造裝置 TWI621732B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087267A JP6363385B2 (ja) 2014-04-21 2014-04-21 封止膜の形成方法及び封止膜製造装置

Publications (2)

Publication Number Publication Date
TW201602388A true TW201602388A (zh) 2016-01-16
TWI621732B TWI621732B (zh) 2018-04-21

Family

ID=54603121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112307A TWI621732B (zh) 2014-04-21 2015-04-17 密封膜之形成方法及密封膜製造裝置

Country Status (3)

Country Link
JP (1) JP6363385B2 (zh)
KR (2) KR20150126774A (zh)
TW (1) TWI621732B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312475B2 (en) 2017-05-15 2019-06-04 Applied Materials, Inc. CVD thin film stress control method for display application
TWI737923B (zh) * 2017-07-25 2021-09-01 美商應用材料股份有限公司 一種封裝有機發光二極體或有機發光二極體裝置的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018052477A2 (en) * 2016-09-15 2018-03-22 Applied Materials, Inc. An integrated method for wafer outgassing reduction
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US20210222298A1 (en) * 2019-02-25 2021-07-22 Ulvac, Inc. Plasma cvd device and plasma cvd method
CN114127902A (zh) * 2019-07-15 2022-03-01 应用材料公司 用于平板显示器的大面积高密度等离子体处理腔室

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2933422B2 (ja) * 1991-08-30 1999-08-16 キヤノン株式会社 プラズマ処理装置
JPH0562971A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 窒化シリコン膜の形成方法
JP3305826B2 (ja) 1993-08-23 2002-07-24 科学技術振興事業団 二酸化シリコン膜の化学気相堆積方法
DE69433836D1 (de) * 1993-12-28 2004-07-15 Applied Materials Inc Verfahren zur plasma-unterstützten chemischen Dampfabscheidung von Silizium-Oxynitridschichten
JP3295336B2 (ja) * 1996-03-01 2002-06-24 キヤノン株式会社 マイクロ波プラズマ処理装置およびプラズマ処理方法
JP3836553B2 (ja) 1996-12-26 2006-10-25 独立行政法人科学技術振興機構 シリコン系絶縁膜の製造方法
WO2000054328A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Systeme de fabrication de dispositif semi-conducteur
JP2003239071A (ja) * 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
TW200930135A (en) * 2007-08-31 2009-07-01 Tokyo Electron Ltd Organic electronic device, organic electronic device manufacturing method, organic electronic device manufacturing apparatus, substrate processing system, protection film structure and storage medium with control program stored therein
US7763551B2 (en) * 2008-03-31 2010-07-27 Tokyo Electron Limited RLSA CVD deposition control using halogen gas for hydrogen scavenging
KR101254986B1 (ko) * 2008-09-30 2013-04-16 도쿄엘렉트론가부시키가이샤 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP2011077323A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
JP5495940B2 (ja) * 2010-05-21 2014-05-21 三菱重工業株式会社 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP5610850B2 (ja) * 2010-05-28 2014-10-22 三菱重工業株式会社 窒化珪素膜の製造方法及び装置
KR101326166B1 (ko) 2010-06-23 2013-11-06 도쿄엘렉트론가부시키가이샤 밀봉막 형성 방법, 밀봉막 형성 장치
JP5781350B2 (ja) * 2011-03-30 2015-09-24 リンテック株式会社 ガスバリア積層体、その製造方法、電子デバイス用部材及び電子デバイス
US8728955B2 (en) * 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
WO2013134661A1 (en) * 2012-03-09 2013-09-12 Air Products And Chemicals, Inc. Barrier materials for display devices
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312475B2 (en) 2017-05-15 2019-06-04 Applied Materials, Inc. CVD thin film stress control method for display application
TWI670877B (zh) * 2017-05-15 2019-09-01 美商應用材料股份有限公司 形成膜層之方法
CN110651375A (zh) * 2017-05-15 2020-01-03 应用材料公司 用于显示器应用的cvd薄膜应力控制方法
CN110651375B (zh) * 2017-05-15 2022-06-10 应用材料公司 用于显示器应用的cvd薄膜应力控制方法
TWI737923B (zh) * 2017-07-25 2021-09-01 美商應用材料股份有限公司 一種封裝有機發光二極體或有機發光二極體裝置的方法

Also Published As

Publication number Publication date
JP2015206076A (ja) 2015-11-19
TWI621732B (zh) 2018-04-21
KR20180080704A (ko) 2018-07-12
JP6363385B2 (ja) 2018-07-25
KR20150126774A (ko) 2015-11-13
KR101994164B1 (ko) 2019-06-28

Similar Documents

Publication Publication Date Title
KR102690416B1 (ko) 성막 방법 및 성막 장치
KR101994164B1 (ko) 밀봉막의 형성 방법
JP6010387B2 (ja) 半導体装置を形成するための方法
US7989365B2 (en) Remote plasma source seasoning
WO2009093459A1 (ja) 原子層成長装置および薄膜形成方法
WO2013019565A2 (en) Inductive plasma sources for wafer processing and chamber cleaning
TW201634743A (zh) 半導體裝置之製造方法、基板處理裝置、基板處理系統及記錄媒體
JPWO2009104379A1 (ja) 原子層成長装置および原子層成長方法
JP2009191311A (ja) 原子層成長装置
KR20220116496A (ko) 성막 방법 및 성막 장치
JP2024037895A (ja) 保護コーティングを有するプロセスチャンバプロセスキット
US20090029047A1 (en) Film-forming apparatus and film-forming method
WO2021256258A1 (ja) プラズマ処理装置及びプラズマ処理方法
KR100791677B1 (ko) 반도체 소자 제조를 위한 고밀도 플라즈마 화학기상증착장치
KR101321155B1 (ko) 실리콘 산화막용 성막 원료 및 그것을 이용한 실리콘 산화막의 성막 방법
JP2009206312A (ja) 成膜方法および成膜装置
US9947576B2 (en) UV-assisted material injection into porous films
KR20210136093A (ko) 그래핀 구조체를 형성하는 방법 및 장치
WO2003063216A1 (en) Method of forming a thin film using atomic layer deposition(ald)
US20230257871A1 (en) Film forming method and film forming apparatus
KR102695578B1 (ko) 처리 장치 및 성막 방법
JP4589591B2 (ja) 金属膜作製方法及び金属膜作製装置
JP5052537B2 (ja) プラズマ生成装置およびプラズマ生成方法
JP5039120B2 (ja) プラズマ処理装置用のアルミナ部材及びプラズマ処理装置用のアルミナ部材の製造方法
TWI381445B (zh) 用來形成膜之電漿處理方法及以此方法製成之電子元件