TW201545268A - 靜電夾具以及製造其之方法 - Google Patents

靜電夾具以及製造其之方法 Download PDF

Info

Publication number
TW201545268A
TW201545268A TW104104028A TW104104028A TW201545268A TW 201545268 A TW201545268 A TW 201545268A TW 104104028 A TW104104028 A TW 104104028A TW 104104028 A TW104104028 A TW 104104028A TW 201545268 A TW201545268 A TW 201545268A
Authority
TW
Taiwan
Prior art keywords
electrostatic chuck
dielectric layer
layer
microns
thickness
Prior art date
Application number
TW104104028A
Other languages
English (en)
Other versions
TWI663681B (zh
Inventor
Richard A Cooke
Wolfram Neff
Carlo Waldfried
Jakub Rybczynski
Michael Hanagan
Wade Krull
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of TW201545268A publication Critical patent/TW201545268A/zh
Application granted granted Critical
Publication of TWI663681B publication Critical patent/TWI663681B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種靜電夾具(electrostatic chuck)，包含：一陶瓷結構元件；至少一電極，配置於該陶瓷結構元件之上；以及一表面介電層，配置於該至少一電極上方，該表面介電層被該電極中之一電壓啟動而形成一電荷以靜電式地箝夾一基板至該靜電夾具。該表面介電層包含：(i)一非晶氧化鋁(amorphous alumina)絕緣體層，具有一小於大約5微米之厚度，配置於該至少一電極上方；以及(ii)一介電層堆疊，配置於該絕緣體層上方。該介電層堆疊包含：(a)包含氮氧化鋁的至少一介電層；以及(b)包含氧化矽與氮氧化矽中至少一者的至少一介電層。

Description

靜電夾具以及製造其之方法 相關申請案
本申請案主張2014年2月7日所提申之美國臨時申請案號61/937,135之權益利益，在此將其全體一併整合參考之。
本發明概括而言係針對一種具有一介電層沉積於一絕緣體主體上之靜電夾具(electrostatic chuck)。在一形式之中，一靜電夾具包含：一陶瓷結構元件；至少一電極，配置於該陶瓷結構元件之上；以及一表面介電層，配置於該至少一電極上方，該表面介電層被該電極中之一電壓啟動而形成一電荷以靜電式地箝夾一基板至該靜電夾具。該表面介電層包含：(i)一非晶氧化鋁(amorphous alumina)之絕緣體層，具有一小於大約5微米之厚度，配置於該至少一電極上方；以及(ii)一介電層堆疊，配置於該絕緣體層上方。
靜電夾具(ESC)通常使用於半導體製造工業之中，以在諸如離子植入(ion implantation)、蝕刻(etching)、化學氣相沉積(chemical vapor deposition)等電漿式或真空式半導體製程期間，將工件(workpiece)或基板箝夾至位於一支承表面上之一固定位置。此等ESC的靜電箝夾能力，以及工件 溫度控制和高溫運作(意即，在一介於大約400℃與大約750℃之間的範圍中的運作，諸如在一大約500℃之溫度處)，已經證明對於處理半導體基板、工件或晶圓，諸如矽晶圓，相當有價值。
一靜電夾具一般而言包含一絕緣主體，諸如一陶瓷(例如，氧化鋁，或類似材質)主體，具有一嵌入電極以產生夾嵌力。該電極之嵌入通常係藉由從二單件形成陶瓷主體，將該電極塗佈於其中一單件之上，而後利用一黏著劑將該二單件黏合在一起。然而，甚至是高溫黏著劑，通常亦在高於大約250℃的溫度時即失效。
因此，其有需要一種改良之夾具設計，以減輕或排除前述之問題。
本發明概括而言係針對一種具有一介電層沉積於一絕緣體主體上之靜電夾具。
在一形式之中，一靜電夾具包含：一陶瓷結構元件；至少一電極，配置於該陶瓷結構元件之上；以及一表面介電層，配置於該至少一電極上方，該表面介電層被該電極中之一電壓啟動而形成一電荷以靜電式地箝夾一基板至該靜電夾具。該表面介電層包含：(i)一非晶氧化鋁絕緣體層，具有一小於大約5微米之厚度，配置於該至少一電極上方；以及(ii)一介電層堆疊，配置於該絕緣體層上方。該介電層堆疊包含：(a)包含氮氧化鋁(aluminum oxynitride)的至少一介電層；以及(b)包含氧化矽與氮氧化矽(silicon oxynitride)中至少一者的至少一介電層。
在一些形式之中，該陶瓷結構元件可以包含氧化鋁。在一些 形式之中，該陶瓷結構元件可以包含氮化鋁(aluminum nitride)。在又其他形式之中，該陶瓷結構元件可以包含氮化矽。在某些形式之中，前述之電極包含下列物項的其中至少一者：鋁、鈦(titanium)、鉬(molybdenum)、銀(silver)、鉑(platinum)、金(gold)、鎳(nickel)、鎢(tungsten)、鉻(chromium)、釩(vanadium)、釕(ruthenium)、鐵(iron)、鈀(palladium)、Kovar®(Kovar®係CRS Holdings公司之一美國註冊商標，而CRS Holdings公司係美國賓夕法尼亞州懷俄明興(Wyomissing)的Carpenter Technology公司的子公司)、或者其他鎳鈷鐵合金(nickel-cobalt ferrous alloy)、錳(manganese)以及一氮化物，諸如氮化鈦。該至少一電極可以包含一小於大約0.5微米之厚度，諸如小於大約0.25微米。該靜電夾具可以另包含一加熱器。該加熱器可以包含一電阻式加熱器，沉積及膠封於該陶瓷結構元件之一背面。該靜電夾具可以另包含至少一嵌入溫度感測器。
該表面介電層可以具有位於一介於大約1μm與大約250μm之間的範圍之中的一厚度。在一些形式之中，該非晶氧化鋁絕緣體層藉由原子層沉積法(atomic layer deposition；ALD)被沉積於該至少一電極上方。該絕緣體層可以具有位於一介於大約0.5μm與大約2μm之間的範圍之中的一厚度，諸如大約1μm。在某些形式之中，該介電層堆疊可以包含：沉積於該絕緣體層上方之一第一介電層，該第一介電層包含氧化矽；沉積於該第一介電層上方之一第二介電層，該第二介電層包含氮氧化鋁；以及沉積於該第二介電層上方之一第三介電層，該第三介電層包含氧化矽。在此等特定形式之中，該第一介電層之厚度可以是位於一介於大約10μm與大約50μm之間的範圍之中，諸如大約20μm，該第二介電層之厚度可以是位於一 介於大約1μm與大約20μm之間的範圍之中，諸如大約10μm，而該第三介電層之厚度可以是位於一介於大約10μm與大約50μm之間的範圍之中，諸如大約20μm。在一些形式之中，該表面介電層可以包含氧化釔(yttria)與氧化鋯(zirconia)的中至少一者。在一些其他形式之中，該表面介電層可以包含氮化矽。
在一些形式之中，該介電層堆疊可以包含：沉積於該絕緣體層上方之一第一介電層，該第一介電層包含氮氧化鋁；以及沉積於該第一介電層上方之一第二介電層，該第二介電層包含氧化矽與氮氧化矽的中至少一者。在此等特定形式之中，該第一介電層之厚度可以是大約10μm；而該第二介電層可以具有位於一介於大約40μm與大約50μm之間的範圍之中的一厚度。該靜電夾具之一基板接觸表面可以包含複數突出構造(protrusion)，伸長至一高於該靜電夾具位於該複數突出構造周圍之基板接觸表面中的多個部分之高度。該複數突出構造可以包含一介於大約3微米與大約15微米之間的高度，諸如一介於大約6微米與大約8微米之間的高度。該複數突出構造可以包含蝕刻式突出構造與沉積式突出構造的中至少一者。該複數突出構造中的至少一突出構造可以包含一基板接觸表面塗層，諸如藉由原子層沉積法沉積而成之氧化鋁，位於一下層突出構造上方。
在其他形式之中，該靜電夾具可以包含一非晶氧化鋁之擴散阻障物層(diffusion barrier layer)，藉由原子層沉積法沉積而成，配置於該介電層堆疊上方。該擴散阻障物層可以具有位於一介於大約0.2μm與大約1μm之間的範圍之中的一厚度。複數突出構造，諸如包含氧化矽之突出構造，可以被沉積於該擴散阻障物層上方。
在一些形式之中，該非晶氧化鋁的絕緣體層可以具有一至少大約每微米200V的最小介電強度(minimum dielectric strength)；諸如介於大約每微米200V與大約大約每微米400V之間；或者至少大約每微米500V的最小介電強度；或者至少大約每微米800V之最小介電強度。該包含氮氧化鋁的至少一介電層可以包含一至少大約每微米50V的最小介電強度。該包含氧化矽與氮氧化矽中至少一者的至少一介電層可以包含一最小介電強度至少大約每微米70V之氧化矽；且可以包含一最小介電強度至少大約每微米70V之氮氧化矽。
在另一形式之中，該表面介電層可以是由一或多個電絕緣層所構成。至少一電絕緣層可以利用原子層沉積法之薄膜沉積技術沉積而成。在一些形式之中，至少一電絕緣層可以利用一薄膜沉積技術沉積而成，諸如化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積(physical vapor deposition)、電子射束沉積(electron beam deposition)、噴霧塗佈(spray coating)、常壓電漿沉積(atmospheric plasma deposition)、高壓電漿沉積(high pressure plasma deposition)、電化學沉積(electrochemical deposition)、濺鍍沉積(sputter deposition)以及其任何組合。該表面介電層可以是由諸如氧化鋁、氮氧化鋁、氮化鋁、氧化矽、氮氧化矽、氮化矽、一過渡金屬(transition metal)氧化物、一過渡金屬氮氧化物、一稀土元素(rare earth)氧化物、一稀土元素氮氧化物以及其任何組合之材料所構成。該表面介電層可以是由選擇自由一多晶薄膜(polycrystalline thin film)、一非晶薄膜(amorphous thin film)、與一準晶薄膜(quasi-crystalline thin film)組成的族群之中的一或多類材料所構成。該表面介電層可以是保角的(conformal)。該表面介電層可以具有一介於1微米與250 微米之間的厚度，諸如介於10微米與70微米之間，或者介於25微米與50微米之間。該表面介電層可以具有承受一超過500V，諸如超過1000V，之施用於該表面介電層的頂部與底部之間的峰值電壓的能力。該表面介電層可以穩定於介於-150℃與+750℃之間的溫度。該表面介電層可以實現下列功能的其中至少一者：(1)高強度介電阻障物、(2)具有本質上低金屬污染與低微粒來源之介電層、(3)一抗電漿蝕刻表面以及(4)一抗磨損表面。
在一些形式之中，前述之靜電夾具可以在下列的其中至少一者之上包含一圓形邊緣：一氣孔；一氣體通道；一升降銷孔(lift pin hole)；以及一接地銷孔(ground pin hole)。該靜電夾具之一基板接觸表面可以包含下列的其中至少一者：藉由原子層沉積法所沉積之氧化鋁、氧化矽、氮化矽、氮氧化矽以及富矽氧化物(silicon-rich oxide)。該非晶氧化鋁的絕緣體層可以包含一小於大約體積的百分之2的孔隙率(porosity)，諸如小於大約體積的百分之1，諸如小於大約體積的百分之0.5。該非晶氧化鋁絕緣體層可以包含化學式AlxOy的氧化鋁，其中x係位於1.8到2.2的範圍之中而y係位於2.6到3.4的範圍之中。該包含氮氧化鋁的至少一介電層可以包含化學式AlOxNy的氮氧化鋁，其中x係位於1.4到1.8的範圍之中而y係位於0.2到0.5的範圍之中。該包含氧化矽與氮氧化矽中至少一者的至少一介電層可以包含化學式SiOx的氧化矽，其中x係位於1.8到2.4的範圍之中。該包含氧化矽與氮氧化矽中至少一者的至少一介電層可以包含化學式SiOxNy的氮氧化矽，其中x係位於1.6到2.0的範圍之中而y係位於0.1到0.5的範圍之中。
在又另一形式之中，一種製造一靜電夾具的方法包含：配置至少一電極於一陶瓷結構元件之上；以及沉積一表面介電層於該至少一電 極上方，該表面介電層被該電極中之一電壓啟動而形成一電荷以靜電式地箝夾一基板至該靜電夾具。該電極、陶瓷結構元件、及表面介電層均如前所述。
本發明具有許多優點，諸如促進半導體基板之高溫處理。
1‧‧‧陶瓷結構元件
2‧‧‧表面介電層
3‧‧‧加熱器跡線
4‧‧‧電極
5‧‧‧氣體通道
6‧‧‧升降銷孔
7‧‧‧接地銷孔
8‧‧‧電極接腳
9‧‧‧氣孔
10‧‧‧外側加熱器跡線
11‧‧‧內側加熱器跡線
12‧‧‧外側溫度感測器
13‧‧‧內側溫度感測器
14‧‧‧固定桿
15‧‧‧加熱器接腳
18‧‧‧突出構造
19‧‧‧基板接觸表面
100‧‧‧靜電夾具
200‧‧‧靜電夾具
210‧‧‧ALD生長氧化鋁
220‧‧‧絕緣體層
230‧‧‧第一介電層
240‧‧‧第二介電層
250‧‧‧第三介電層
260‧‧‧第一介電層
270‧‧‧第二介電層
280‧‧‧擴散阻障物層
從以下的本發明示範性實施例之更具體說明，前述特性將趨於明顯，如所附圖式之中所例示，其中類似的參考字元在不同圖面中代表相同的部件。圖式未必按比例繪製，而是針對本發明實施例之例示加以重點顯示。
圖1A係依據本發明一形式之一靜電夾具之一側視圖；圖1B係依據本發明一形式之一靜電夾具之一上視圖；圖1C係依據本發明一形式之一靜電夾具之一後視圖；圖2A係依據本發明一形式之具有一表面介電層之一靜電夾具之一示意圖；圖2B係依據本發明一形式之具有一表面介電層之一靜電夾具之一示意圖，該表面介電層包含位於至少一電極上方之一絕緣體層以及位於該絕緣體層上方的一個由三介電層構成之堆疊；圖3係依據本發明一形式之具有一表面介電層之一靜電夾具之一示意圖，該表面介電層包含位於至少一電極上方之一絕緣體層以及位於該絕緣體層上方的一個由二介電層構成之堆疊。
儘管本發明係以參照其示範性實施例之方式被具體顯示及 說明，但習於斯藝之人士應能理解，其可以在未脫離本發明之範疇下做出各種形式及細節上之變更，而本發明之範疇係涵蓋於後附之申請專利範圍。
雖然其描述各種成分及方法，但其應當理解，本發明並未受限於所述之特定分子、成分、設計、方法或協定，因為其可以變動。其亦應當理解，使用於說明之中的術語僅係基於描述一或多種形式之目的，並未試圖限制本發明的範疇，該範疇僅受限於後附之申請專利範圍。
其亦必須注意，本文及後附申請專利範圍之中所使用的單數形式之"一"及"該"之用語包含複數之參照，除非文中另有清楚敘明。因此，舉例而言，提及"一表面介電層"之處表示包含"一或多個表面介電層"以及習知於熟習相關技術者之等效含義，以此類推。除非另有定義，否則本文所使用的所有技術與科學術語均具有與相關技術之一般熟習者所普遍理解之意義相同。類似或等效於本文所述之方法及材料可以被使用於本發明之各種形式之實現或測試。本文所提及的所有出版物均藉由引用納入其整體。本文並無任何內容應被理解為承認本發明沒有資格在此等揭示內容上先於先前之發明。"選擇性的"或"選擇性地"表示其後所述之事件或情況可以發生也可以不發生，且說明之內容包含事件發生之樣例以及未發生之樣例。本文之中的所有數值均可以以"大約"一詞修飾之，無論是否明確地指出皆然。"大約"一詞概括而言係表示相關技術的熟習者將視為與所舉出之數值等效(意即，具有相同功能或結果)的一個數目範圍。在一些形式之中，"大約"一詞係表示所述數值的±10%，而在其他形式之中，"大約"一詞係表示所述數值的±2%。儘管其係藉由"包含"各種構件或步驟(解讀為"包含，但不限於"之意)的形式描述成分及方法，但該等成分及方法亦可以是由該等各種構件 或步驟所"實質組成"或者"組成"，此等用語應被解讀為基本上係封閉構成項之群組。
在一形式之中，顯示於圖1A及圖1B，一靜電夾具100包含：一陶瓷結構元件1；至少一電極4(在圖1B之中顯示成六個電極4)，配置於該陶瓷結構元件1之上；以及一表面介電層2，顯示於圖1A之中，沉積於該至少一電極4上方，該表面介電層2被電極4中之一電壓啟動而形成一電荷以靜電式地箝夾一基板(圖中未顯示)至靜電夾具100。靜電夾具100另包含一加熱器跡線(heater trace)3以及一氣體通道5。
參見圖1A，陶瓷結構元件1可以是由多種陶瓷材料所製成，諸如氧化鋁(Al2O3)、藍寶石(sapphire)、氮化鋁、氮化矽或類似者等等。在一形式之中，該陶瓷結構元件係由氧化鋁(Al2O3)製成，位於一介於大約96%與大約99.8%純氧化鋁之間的範圍之中，諸如大於97%氧化鋁，或者大於99.5%氧化鋁，並且在大於大約1000℃的溫度下進行退火(anneal)以移除瑕疵及應力點，且正面和背面均接受磨光處理。陶瓷結構元件1可以是一圓盤，具有一大約300毫米之直徑，以及位於一介於大約2毫米與大約15毫米之間的範圍之中的一厚度，諸如一介於大約4毫米與大約12毫米之間的範圍，或者一介於大約6毫米與大約10毫米之間的範圍，諸如一大約10毫米之厚度。陶瓷結構元件1之側面可以被去角而削成一個位於一介於大約30度與大約60度之間的範圍之中的角度，諸如介於大約40度與大約50度之間，或者介於大約43度與大約47度之間，諸如削成一個大約45度的角度，如圖1A所示。
轉向圖1B，靜電夾具100另包含：升降銷孔6；接地銷孔7； 電極接腳8；以及氣孔9。該至少一電極4，可以是複數電極，諸如1個電極、2個電極、3個電極、4個電極、5個電極、6個電極(如圖1B所示)、7個電極、8個電極、9個電極或者10個電極。電極4可以是由多種金屬製成，諸如鋁、鈦、鉬、銀、鉑、金、鎳、鎢、鉻、釩、釕、鐵、鈀、Kovar®、或者其他鎳鈷鐵合金、或錳；或一氮化物，諸如氮化鈦。在一形式之中，電極4係由鎳製成。電極4之厚度可以是位於一介於大約5微米與大約10奈米之間的範圍之中，諸如一個介於大約2微米與大約50奈米之間的範圍，或者一個介於大約1微米與大約200奈米之間的範圍。在一形式之中，電極4之厚度係大約1微米；在其他形式之中，電極4之厚度係小於大約0.5微米，或者小於大約0.25微米。其可以藉由多種技術將電極4配置於絕緣體1之上，諸如網印(screen printing)、直接寫入(direct writing)、電漿沉積之後蝕刻、電漿沉積之後機械式圖案化、電沉積之後圖案化、雷射沉積、電鍍以及原子層沉積之後圖案化。
回頭參見圖1A，沉積於電極4上方的表面介電層2可以由多種材料以及材料疊層之組合製成。材料的選擇係由下列的材料條件決定：1)一高介電常數(意即，位於一介於大約4與大約50之間的範圍之中的一介電常數)；2)適合匹配電極4與陶瓷結構元件1之一熱膨脹係數、3)低微粒產生、4)電極4之良好電性膠封以提供一足以抵擋施用電壓的高電壓崩潰強度、5)無金屬汙染，諸如在玻璃塗層中經常遇到的汙染(此條件在高溫時特別重要，此時塗層中的元件活動性相對地高)、6)在電極4上方呈現保角之一表面介電層2、稠密、且相對地沒有細孔或其他瑕疵(舉例而言，此可以利用藉由ALD沉積之非晶氧化鋁達成)、7)一抗電漿蝕刻表面；以及8) 一抗磨損表面。在此等條件之內，表面介電層2可以是由，舉例而言，氧化鋁、氧化釔、氧化鋯、氮氧化鋁(AlON)、氮化鋁、氧化矽、氮氧化矽、氮化矽、一過渡金屬氧化物、一過渡金屬氮氧化、一稀土元素氧化物或一稀土元素氮氧化物中一或多者所製成。表面介電層2可以是一多晶薄膜、一非晶薄膜或者一準晶薄膜。表面介電層2可以是一單疊層，或者是一介電層堆疊，諸如一個由2疊層、3疊層、4疊層、5疊層、6疊層、7疊層、或8疊層構成之堆疊。表面介電層2之厚度可以是位於一介於大約1μm與大約250μm之間的範圍之中，諸如一個介於大約10μm與大約70μm之間的厚度或者一個介於大約25μm與大約50μm之間的厚度。表面介電層2之厚度局部地由該表面介電層之有效介電常數所決定，使得具有一較低介電常數之一表面介電層將必須較厚，以提供足夠的介電質崩潰強度，但一較厚之表面介電層之熱膨脹(在一介於例如大約-150℃與大約750℃之間的溫度範圍之中)對於匹配電極4與陶瓷結構元件1而言將更具挑戰性。為了提供充分的夾緊力，表面介電層需要承受一個超過大約500V之峰值直流電位差，諸如大約1000V，此電位差係施加於表面介電層2的頂部與底部之間。
表面介電層2可以藉由多種薄膜沉積技術被沉積於電極4上方，諸如原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積、物理氣相沉積(PVD)、電子射束沉積、噴霧塗佈、常壓電漿沉積、高壓電漿沉積、電化學沉積以及濺鍍沉積。其可以根據材料之選擇而決定具體的薄膜沉積技術，因為某些薄膜沉積技術特別適合於沉積特定的材料，諸如，舉例而言，氧化矽通常藉由CVD沉積，AlON通常藉由PVD沉積，氧 化鋁可以藉由ALD沉積，而氧化釔可以藉由PVD沉積。
表面介電層2可以是藉由前述任一種薄膜沉積技術沉積而成之一單一電絕緣層。在一形式之中，表面介電層2係藉由原子層沉積法沉積於電極4上方之一氧化鋁絕緣體層。氧化鋁之原子層沉積，如同下文的更詳細描述，通常包含將待塗層之基板在一熱反應器中加熱至一個位於一介於大約200℃與大約300℃之間的範圍之中的溫度，且交替地將水(H2O)及三甲基鋁(tri-methyl aluminum；TMA)先後加入反應器之中，其進行反應而產生氧化鋁(Al2O3)之一單一原子層。此循環被重複直到生長成所需的氧化鋁層厚度為止，其可以是數千次循環，諸如，舉例而言，10,000次循環以生長出一層厚度大約1μm之氧化鋁(假設一原子層大約是1埃(Angstrom)厚)。其耗用許多小時(例如，大約33小時)以藉由ALD生長1μm的氧化鋁層。如圖2A所示，若ALD生長氧化鋁層的厚度足以承受靜電夾具200運作期間的表面介電層2上的電位差，則其有可能以單層ALD生長氧化鋁210形成整個表面介電層2於靜電夾具200的電極4及陶瓷結構元件1上方，但所需的厚度可能是位於數個微米的等級，有鑑於ALD所需的時間長度，此在一些製造環境中可能不容易實現。因此，對於一較厚之介電層而言，如圖2B所示，其通常需要該ALD生長氧化鋁層形成一絕緣體層220於電極4及陶瓷結構元件1上方，且另外包含一介電層堆疊沉積於絕緣體層220上方。在其他事項之中，該介電層堆疊可以是，相對於僅由ALD生長氧化鋁組成之一等效厚度，一種能夠在一較短長度的時間內形成至所需厚度的類型。如圖2B所示，該介電層堆疊可以包含：沉積於絕緣體層220上方之一第一介電層230，該第一介電層230包含氧化矽(SiOx，x2)；沉積於該第一介電層 上方之一第二介電層240，該第二介電層240包含氮氧化鋁(AlON)；以及沉積於該第二介電層上方之一第三介電層250，該第三介電層包含氧化矽(SiOx,x2)。在此等特定形式之中，該第一介電層230的之厚度可以是位於一介於大約10μm與大約50μm之間的範圍之中，諸如大約20μm，該第二介電層240之厚度可以是位於一介於大約1μm與大約20μm之間的範圍之中，諸如大約10μm，而該第三介電層250的厚度可以是位於一介於大約10μm與大約50μm之間的範圍之中，諸如大約20μm。該第三介電層亦可以包含氮化矽或氧化鋁。此外，舉例而言，另一層氧化鋁可以沉積於該介電層堆疊上方，其可以充當一擴散阻障物層。選替性地，該介電層堆疊可以沉積於電極4上方，在電極4與該介電層堆疊之間並無一絕緣體層，選擇性地加入例如另一層ALD生長氧化鋁，沉積於該介電層堆疊上方，其可以充當一擴散阻障物層。
圖3係依據本發明一形式之具有一表面介電層之一靜電夾具之一示意圖，該表面介電層包含位於至少一電極上方之一絕緣體層以及位於該絕緣體層上方的一個由二介電層構成之堆疊。該靜電夾具包含一陶瓷結構元件1，以及一或多個外側加熱器跡線10與內側加熱器跡線11。加熱器跡線10與11可以是網印而成，且被塗覆一絕緣體，諸如一薄膜玻璃塗層。電極4應由一種在高溫時通過介電質具有一低擴散性之材料製成。特別是，電極4可以是由多種金屬製成，諸如鋁、鈦、鉬、銀、鉑、金、鎳、鎢、鉻、釩、釕、鐵、鈀、Kovar®、或者其他鎳鈷鐵合金、或錳；或一氮化物，諸如氮化鈦。電極4之厚度可以是小於大約0.5μm，諸如小於大約0.25μm。在一形式之中，舉例而言，電極4可以由一諸如鎳之導體形成一 大約0.5μm之厚度。電極4被塗覆一非晶氧化鋁(Al2O3)之ALD沉積疊覆絕緣體層220。該絕緣體層220之厚度可以上達大約5μm，諸如介於大約0.5μm與大約2μm之間，諸如大約1μm。絕緣體層220上方係一介電層堆疊，包含一第一介電層260及一第二介電層270。在此形式之中，第一介電層260係由氮氧化鋁(AlON)形成，其厚度可以是例如大約10μm；而第二介電層270係由氧化矽或氮氧化矽形成，其厚度可以是例如介於大約40μm與大約50μm之間。第一介電層260可以是藉由氮氧化鋁(AlON)之物理氣相沉積(PVD)形成；而第二介電層270可以是藉由氧化矽或氮氧化矽之化學氣相沉積(CVD)形成。在一些形式之中，該非晶氧化鋁絕緣體層220包含化學式AlxOy之氧化鋁，其中x係位於1.8到2.2的範圍之中而y係位於2.6到3.4的範圍之中，此可以藉由原子層沉積法沉積而成；該第一介電層260包含化學式AlOxNy之氮氧化鋁，其中x係位於1.4到1.8的範圍之中而y係位於0.2到0.5的範圍之中，且可以藉由物理氣相沉積法沉積而成；該第二介電層270包含化學式SiOx之氧化矽，其中x係位於1.8到2.4的範圍之中，可以藉由化學氣相沉積法沉積而成；及/或該第二介電層270包含化學式SiOxNy之氮氧化矽，其中x係位於1.6到2.0的範圍之中而y係位於0.1到0.5的範圍之中，可以藉由化學氣相沉積法沉積而成。表1顯示依據本發明一形式之一實驗性靜電夾具中之前述材料之成分，藉由能量色散X射線光譜儀(energy-dispersive X-ray spectroscopy；EDS)使用5KeV電子射束能量量測而得：
在圖3的形式之中，由氮氧化鋁(AlON)形成之第一介電層260可以提供從非晶氧化鋁層220到其上的氧化物層(第二介電層270)之熱膨脹係數(CTE)匹配之作用的優點。此外，該AlON第一介電層260可以提供一高介電常數，輔助提供更大的箝夾力。由氧化矽或氮氧化矽形成之第二介電層270可以提供充當一良好絕緣體之優點，具有穩定的熱性質，並且提供介於電極4與被箝夾基板之間的空間。第二介電層270可以包含突出構造(或隆凸)18，其延伸至一個高於第二介電層270周圍區域之高度，且可以藉由第二介電層270之蝕刻而形成。突出構造18之高度可以是位於從大約3μm到大約15μm的範圍之中，諸如介於大約6μm與大約8μm之間。在突出構造18上方，該靜電夾具可以包含一擴散阻障物層280，其可以是由ALD沉積非晶氧化鋁(Al2O3)形成。除了做為一擴散阻障物之外，疊層280可以有助於提供一較佳的高溫接觸給基板(例如，相較於氧化物層270，其可能在高溫時熔接至基板)。擴散阻障物層280可以具有一介於大約0.2μm與大約1μm之間的厚度。雖然本文將各種疊層描述成主要係一絕緣體層或一擴散阻障物層，但其應當理解，如此指定的疊層可以做為一絕緣體及一 擴散阻障物的其中一或二種功能。例如，絕緣體層220可以充當一絕緣體層及一擴散阻障物二者。一擴散阻障物之用途除了別的之外還包括防止金屬污染物抵達藉由靜電夾具箝夾之一基板，諸如一半導體晶圓。在一些情形下，舉例而言，擴散阻障物層可以是細達大約0.2μm或更細，或者小於大約10奈米厚。
雖然圖3之形式將突出構造18顯示成包含於第二介電層270之中，但突出構造18有多種不同的可能配置。依據本發明的多種形式，該靜電夾具之一基板接觸表面19可以包含多個突出構造，伸長至一高於該靜電夾具位於該等突出構造周圍之基板接觸表面中的多個部分之高度。該等突出構造可以藉由多種不同的可能方法形成，包含蝕刻及沉積。例如，突出構造18可以形成於一下層疊層之中，之後一塗層280，諸如藉由原子層沉積法沉積而成之一氧化鋁擴散阻障物，可以形成於下層突出構造18上方。在另一實例之中，突出構造可以藉由形成一下層平面疊層而形成，諸如藉由原子層沉積法沉積而成之一氧化鋁平面疊層，而後沉積突出構造於該平面疊層的頂部之上。例如，一高度諸如8至10微米之氧化矽突出構造，可以沉積於藉由原子層沉積法沉積而成之一氧化鋁平面擴散阻障物的頂部之上。該靜電夾具之基板接觸表面19可以包含多種不同的可能材料，諸如下列項目的其中至少一者：藉由原子層沉積法沉積而成之氧化鋁、氧化矽、氮化矽、氮氧化矽以及富矽氧化物。
依據本發明的各種形式，在塗佈絕緣體層220的ALD沉積非晶氧化鋁之前，位於陶瓷結構元件1之上的實體形態被處理以產生圓形邊緣。此可以包含，舉例而言，氣孔、氣體通道、升降銷孔以及接地銷孔。 在ALD沉積絕緣體層220的塗佈之前，該等形態可以被研磨以產生圓形邊緣。
依據本發明的各種形式，該等ALD沉積非晶氧化鋁疊層，諸如絕緣體層220及擴散阻障物層280，可以是低瑕疵或無瑕疵之氧化鋁疊層，細孔瑕疵很少或沒有，且具有非常高的密度。該等ALD沉積非晶氧化鋁疊層之孔隙率可以很低，諸如小於大約體積的百分之2、小於大約體積的百分之1、或者小於大約體積的百分之0.5，以空隙空間之體積佔氧化鋁總體積(包含空隙空間及固體氧化鋁二者)的百分比計量。此外，該ALD沉積非晶氧化鋁絕緣體層220可以提供一高介電強度，諸如一至少大約每微米200V之最小介電強度；例如介於大約每微米200V與大約大約每微米400V之間；或者一至少大約每微米500V之最小介電強度；或者一至少大約每微米800V之最小介電強度。此介電強度意味該ALD沉積氧化鋁係大致無細孔瑕疵的，因為細孔瑕疵導致較低的介電強度並且造成電弧(arcing)。上述之介電強度之量測相較於一較典型的測試方法可以使用一較大的測試電極，典型的測試方法使用一個大約四分之一吋直徑的球體在絕緣體層220的表面上做為測試電極，其中電極4連接至地。取而待之地，該介電強度可以使用一較大的測試電極加以測量，位於絕緣體層220的表面之一平均面上方，諸如絕緣體層220之一完整表面。本文所提供的介電強度係於室溫下量測，儘管在較高的溫度下其可能約莫是相同的數值。表2係圖3之靜電夾具中的疊層220、260及270之材料性質之一表格，其中"ALD Al2O3"對應至絕緣體層220、"PVD AlON"對應至第一介電層260，而"PECVD SiOx"及"PECVD SiOxNy"則對應至第二介電層270的可能選擇：
其可以在表2之中看出，絕緣體220("ALD Al2O3")之介電崩潰強度，在退火之情況，量測得到每微米289V，且概括而言可以位於給定如上的範圍之中；第一介電層260("PVD AlON")之介電崩潰強度，在退火之情況，量測得到每微米59V，且概括而言可以是至少大約每微米50V；第二介電層270之介電崩潰強度，就氧化矽("PECVD SiOx")而言，在退火之情況，量測得到每微米82V，且概括而言可以是大於大約每微米70V；第二介電層270之介電崩潰強度，就氮氧化矽("PECVD SiOxNy")而言，在退火之情況，量測得到每微米79V，且概括而言可以是大於大約每微米70V。
回頭參見圖1A及圖1B，靜電夾具100亦可以包含一個包含氣體通道5之系統，氣體通道5構建於陶瓷結構元件1之正面或其附近，其中具有一或多個穿孔9通往其背面以允許氣體(例如，氮、氬、或其他氣體)投送至氣體通道5而藉由傳導及/或對流提供與受靜電箝夾之工件或基板(圖中未顯示)之熱能交換。氣體通道5被配置成一圖型，可以是一放射狀圖型，如圖1B之中所示，或者一星形圖型、一軸向圖型、一蜂巢圖型、一螺旋圖型或者一直線圖型。氣體通道5之剖面形狀可以是具有圓形拐角之一長方形形狀、一正方形形狀、一半圓形狀、一卵形形狀以及一長三角形形狀中的一或多者。氣體通道5的剖面面積可以是介於大約0.1mm2與5mm2 之間。通道之表面可以被塗覆一電絕緣塗層，或者，選替性地，一導電塗層。如圖1B所示，氣體通道5設置有一或多個氣體饋入孔9，連接通往陶瓷結構元件1之背面。氣孔9被整合入固定桿14(見圖1C)，其可以被銅焊(braze)或旋入陶瓷結構元件1。固定桿14具有下列作用：(1)將陶瓷結構元件1固定至靜電夾具組件之基座、(2)最小化陶瓷結構元件1與靜電夾具組件基座之間的熱傳導以及(3)允許氣體從靜電夾具組件之基座投送到位於陶瓷結構元件正面的氣體通道。
回到圖1B，陶瓷結構元件1亦在多個位置處包含：穿孔6，以允許升降銷之清除；以及一或多個嵌入溫度感測器(圖中未顯示)，固定於自背面提供之洞孔並通達陶瓷結構元件正面的表面附近，該等溫度感測器藉由一或多種下列之技術被保持於定位：膠凝(cementing)、玻璃黏合、螺旋緊固(threaded securing)、壓裝(press fitting)、銅焊、及膠黏(gluing)。該等嵌入溫度感測器可以是下列中的一或多者：一電阻溫度偵測器(resistance temperature detector；RTD)、一熱電偶(thermocouple)、一熱敏電阻(thermistor)以及一矽能隙溫度感測器(silicon band gap temperature sensor)。陶瓷結構元件1亦可以包含一氣體密封環(圖中未顯示)，在環繞靜電夾具的周圍與升降銷孔周邊對陶瓷結構元件之正面提供一連續的氣體密封。
參見圖1C，靜電夾具100另包含一電阻式加熱器，該電阻式加熱器由外側加熱器區域10及內側加熱器區域11、一外側溫度感測器12、一內側溫度感測器13、一固定桿14以及一加熱器接腳15所構成。加熱器區域10及11被沉積並膠封於陶瓷結構元件1之背面。該外側及內側加熱器區域之溫度分別藉由外側及內側嵌入溫度感測器12及13量測。嵌入溫 度感測器12及13被裝載於自陶瓷結構元件1背面提供之洞孔並通達陶瓷結構元件1正面的表面附近，且嵌入溫度感測器12及13係藉由一或多種下列之技術被保持於定位：膠凝、玻璃黏合、螺旋緊固、壓裝、銅焊、及膠黏。可以藉由分別量測外側10及內側11加熱器跡線之溫度相關電阻值以監測外側10及內側11加熱器區域之溫度。
製造沉積介電質靜電夾具(DDESC)的方法
此DDESC係構建於一陶瓷結構元件周圍，該陶瓷結構元件基本上係一氧化鋁圓盤，直徑約為300毫米，大約10毫米厚且具有一去角側面，通常角度被削成45度左右。氧化鋁通常係由96%或99.8%之純Al2O3材料製成，且具有一些特徵加工於其中，其將充當(1)電接觸之穿孔、(2)清除升降銷之穿孔、裝載電接觸桿之盲孔、將氣體從背面投送到正面的穿孔以及位於正面將充當氣體通道之一凹槽圖型。
陶瓷結構元件被清洗並在空氣中被退火至大約900℃至少一小時，使用一不超過大約每小時100℃的升降速率(用於升溫及冷卻)。
該加熱器被裝載至陶瓷結構元件之背面。此通常藉由使用一沉積一導電金屬加熱器跡線的直接寫入方法完成，該金屬係銀或鉑中一者，或者其他類似金屬。加熱器跡線被以一薄膜玻璃塗層膠封以允許(1)電屏蔽及(2)機械屏蔽。或者，該加熱器可以在稍後藉由一諸如ALD、PVD、或CVD之薄膜沉積技術以一絕緣體層加以膠封。該加熱器基本上係由二或多個分離的加熱器迴路所構成，亦稱為加熱器區域，各自被獨立供電。
電連接固定於陶瓷結構元件之上。每一加熱器區域(通常是二或多個加熱器區域)有二連接器，加上每一電極(通常是六個電極)一連接 器，加上每一固定桿(通常是六個固定桿)一連接器。該等連接基本上全部均由Kovar®接腳製成，且全部在一受控大氣環境下於900℃左右同時被銅焊。其他固定該等連接之方法亦有可能，諸如膠凝、使用螺旋連接、玻璃黏合、壓裝、或者擴散接合(diffusion bonding)。
除了提供一堅固的機械連接之外，在本發明的各種形式之中，連接之固定具有以下條件：(1)加熱器電連接對於加熱器跡線需要具有低電阻率；(2)固定桿需要具有一防漏、氣密密封，因為該等固定桿除了提供機械固定之外，亦充當氣體供應之饋通結構。
陶瓷結構元件之正面被研磨以提供一光滑且平整的前方表面。在此階段，該正面僅顯示六個小型Kovar®接腳的頭，與周圍的氧化鋁結構元件等高。此外，該正面顯示三個升降銷孔(穿孔)以及用於氣體通道之凹槽。氣體通道的頂部拐角應被削圓以提供氣體通道輪廓的適當半徑。
陶瓷結構元件之背面具有膠封加熱器，現在電性連接至伸出的Kovar®連接器。此外，其有六個Kovar®接腳伸出以供電極連接，以及六個Kovar®固定桿。陶瓷結構元件之背面亦具有數個開放盲孔，被用以安裝嵌入之溫度感測器。
此陶瓷組件被在濕式化學浴缸中清洗且正面被塗覆一金屬膜(通常是鎳、鉑、鎳鉻(nickel-chrome)、鉬、或銀)，厚度約1微米，藉由光遮罩及蝕刻被圖案化成數個大小相等的電極形狀(通常是六個)。電極的方位及形狀使得每一電極均接觸其中一電極連接器接腳，但每一電極均與其他電極電性隔離，因此提供六個分離的金屬電極，均具有通往陶瓷結構元件背面的電性連接。
此陶瓷組件被在濕式化學浴缸中清洗並於一大約300℃的溫度下退火，以對金屬進行退火處理並允許任何揮發性化合物之除氣。
此具有背面加熱器、電連接器以及位於正面之暴露金屬電極的陶瓷組件接收一個1微米氧化鋁原子層沉積(ALD)塗佈。該ALD沉積方法產生一高度保角、極為稠密而幾乎沒有細孔且膠封整個組件(正面、背面、洞孔、側面、等等)之塗層。該ALD塗佈通常執行於一溫度介於200℃與300℃之間的加熱反應器之中(例如，反應器壁面位於一大約250℃之溫度且陶瓷組件位於一大約250℃之溫度)並且通常需要大約10,000次氣體沉積循環，其間在以脈衝方式輸送水(H2O)0.015秒、等候5至10秒以脈衝方式輸送TMA(三甲基鋁)0.015秒、等候5至10秒的循環之間交替，並且重複該循環以產生一個1微米厚之氧化鋁薄膜。
該ALD塗層組件在正面接收更多介電材料塗層。此係用以產生具有更大介電崩潰強度之一介電阻障物。該介電塗層可以是由一或多層疊層所構成，每一層均審慎地選擇自具備高介電強度及熱膨脹與介面黏著度係數匹配良好之材料。舉例而言，該介電塗層堆疊可以是由20微米氧化矽、10微米氮氧化鋁以及20微米氧化矽所構成。或者，該介電塗層堆疊可以是由10微米氮氧化鋁(AlON)，以及40至50微米的氧化矽或氮氧化矽所構成。該等塗層可以藉由諸如化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、物理氣相沉積(PVD)、電子射束沉積、噴霧塗佈或常壓電漿沉積之薄膜沉積方法施加上去。
前述之隆凸及氣體密封環結構係形成於該介電質堆疊的頂部之上，如本文其他地方所述。參見在2010年11月18日公開為WO 2010/132640 A2之編號PCT/US2010/034667的PCT專利申請案、在2011年12月1日公開為WO 2011/149918 A2之編號PCTUS2011/037712的PCT專利申請案以及2012年3月15日公開為WO 2012/033922 A2之編號PCT/US2011/050841的PCT專利申請案。該等隆凸可以由多種材料製成，包含諸如氧化矽(SiOx,x2)、氮化矽、或氧化鋁等材料；且可以從介電堆疊頂層之材料蝕刻而成，或者以本文所述的其他技術製成。一ALD塗佈氧化鋁之1微米厚度擴散阻障物層可以被沉積於該介電質塗層堆疊上方。
溫度感測器被膠凝式地置入位於該組件背面處之盲孔。舉例而言，該等溫度感測器可以是電阻溫度偵測器(RTD)或熱電偶(TC)。
此靜電夾具組件被裝載於一基座結構之上，該結構包含熱屏蔽、裝載配備、電接線及氣體供應，從而完成此DDESC。
雖然以上係參照一或多個實施方式顯示及描述本發明，但根據對本說明書及所附圖式之審閱及理解，相關技術的其他熟習者應能構想出等效之變更及修改。本發明包含所有此等修改及變更，且僅受限於以下申請專利範圍之範疇。此外，儘管本發明之一特別特徵或特色可能僅透過數個實施方式的其中一者揭示，但基於任何特定或特別應用之需求或利益，該特徵或特色可以結合其他實施方式的一或多個其他特徵或特色。再者，"包括"、"具有"、"含有"、"附有"等詞、或其變形，在使用於實施方式與申請專利範圍之中時，此等用語均類似"包含"一詞之包容性含意。此外，"示範性"一詞僅係意味一實例，而非最佳。其亦應當理解，本文所描繪之特徵及/或元件均為了簡單及易於理解之目的而以相對於彼此的特別尺寸及/或方位例示，實際的尺寸及/或方位可能與本文所例示者差異甚大。
雖然本發明係參照其某些形式被相當詳細地描述，但其他形式亦有可能。因此，後附申請專利範圍之精神和範疇不應受限於包含於本說明書之內的說明與形式。
引用於本文之中的所有專利、公開申請案及參考文件之教示均藉由參照之形式整體納入本說明書。
1‧‧‧陶瓷結構元件
2‧‧‧表面介電層
3‧‧‧加熱器跡線
4‧‧‧電極
200‧‧‧靜電夾具
220‧‧‧絕緣體層
230‧‧‧第一介電層
240‧‧‧第二介電層
250‧‧‧第三介電層

Claims (68)

  1. 一種靜電夾具，包含：一陶瓷結構元件；至少一電極，配置於該陶瓷結構元件之上；以及一表面介電層，配置於該至少一電極上方，該表面介電層被該電極中之一電壓啟動而形成一電荷以靜電式地箝夾一基板至該靜電夾具，該表面介電層包含：(i)一非晶氧化鋁絕緣體層，具有一小於大約5微米之厚度，配置於該至少一電極上方；以及(ii)一介電層堆疊，配置於該絕緣體層上方，該介電層堆疊包含：(a)包含氮氧化鋁的至少一介電層；以及(b)包含氧化矽與氮氧化矽中至少一者的至少一介電層。
  2. 如申請專利範圍第1項之靜電夾具，其中該表面介電層具有介於大約1微米與大約250微米之間的範圍之中的一厚度。
  3. 如申請專利範圍第1或2項之靜電夾具，其中該表面介電層包含一氮化矽層。
  4. 如申請專利範圍第1或2項之靜電夾具，其中該表面介電層包含一氮氧化矽層。
  5. 如前述申請專利範圍中任一項之靜電夾具，其中該表面介電層係由一或多層電絕緣層所構成。
  6. 如申請專利範圍第5項之靜電夾具，其中至少一電絕緣層是利用原子層沉積之薄膜沉積技術沉積而成。
  7. 如申請專利範圍第5項之靜電夾具，其中至少一電絕緣層是利用一薄膜沉積技術沉積而成，該薄膜沉積技術係選擇自由化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積、電子射束沉積、噴霧塗佈、常壓電漿沉積、高壓電漿沉積、電化學沉積以及濺鍍沉積所組成的族群。
  8. 如申請專利範圍第5項之靜電夾具，其中該表面介電層係由選擇自由氧化鋁、氮氧化鋁、氮化鋁、氧化矽、氮氧化矽、氮化矽、一過渡金屬氧化物、一過渡金屬氮氧化物、一稀土元素氧化物以及一稀土元素氮氧化物所組成的族群中之材料所構成。
  9. 如申請專利範圍第5項之靜電夾具，其中該表面介電層係由選擇自由一多晶薄膜、一非晶薄膜與一準晶薄膜所組成的族群之中的一或多類材料所構成。
  10. 如申請專利範圍第5項之靜電夾具，其中該表面介電層係保角的。
  11. 如申請專利範圍第5項之靜電夾具，其中該表面介電層具有一介於1微米與250微米之間的厚度。
  12. 如申請專利範圍第11項之靜電夾具，其中該表面介電層具有一介於10微米與70微米之間的厚度。
  13. 如申請專利範圍第12項之靜電夾具，其中該表面介電層具有一介於25微米與50微米之間的厚度。
  14. 如前述申請專利範圍中任一項之靜電夾具，其中該表面介電層具有承受一超過500V之施用於該表面介電層的頂部與底部之間的峰值電壓的能力。
  15. 如申請專利範圍第14項之靜電夾具，其中該表面介電層具有承受 一超過1000V之施用於該表面介電層的頂部與底部之間的峰值電壓的能力。
  16. 如前述申請專利範圍中任一項之靜電夾具，其中該表面介電層穩定於介於-150℃與+750℃之間的溫度。
  17. 如前述申請專利範圍中任一項之靜電夾具，其中該表面介電層實現下列功能的其中至少一項：(1)高強度介電阻障物、(2)具有本質上低金屬污染與低微粒來源之介電層、(3)一抗電漿蝕刻表面以及(4)一抗磨損表面。
  18. 如前述申請專利範圍中任一項之靜電夾具，其中該非晶氧化鋁絕緣體層係藉由原子層沉積法沉積於該至少一電極上方。
  19. 如申請專利範圍第18項之靜電夾具，其中該絕緣體層具有位於一介於大約0.5微米與大約2微米之間的範圍之中的一厚度。
  20. 如申請專利範圍第19項之靜電夾具，其中該絕緣體層之該厚度係大約1微米。
  21. 如前述申請專利範圍中任一項之靜電夾具，其中該介電層堆疊包含：i)一第一介電層，沉積於該絕緣體層上方，該第一介電層包含氧化矽；ii)該包含氮氧化鋁的至少一介電層，沉積成一第二介電層於該第一介電層上方；以及iii)該包含氧化矽與氮氧化矽中至少一者的至少一介電層，沉積成一第三介電層於該第二介電層上方，該第三介電層包含氧化矽。
  22. 如申請專利範圍第21項之靜電夾具，其中該第一介電層具有一介於大約10微米與大約50微米之間的範圍之中的一厚度。
  23. 如申請專利範圍第22項之靜電夾具，其中該第一介電層之厚度係大約20微米。
  24. 如申請專利範圍第21項之靜電夾具，其中該第二介電層具有一介於大約1微米與大約20微米之間的範圍之中的一厚度。
  25. 如申請專利範圍第24項之靜電夾具，其中該第二介電層之該厚度係大約10微米。
  26. 如申請專利範圍第21項之靜電夾具，其中該第三介電層具有一介於大約10微米與大約50微米之間的範圍之中的一厚度。
  27. 如申請專利範圍第26項之靜電夾具，其中該第三介電層之該厚度係大約20微米。
  28. 如前述申請專利範圍中任一項之靜電夾具，其中該陶瓷結構元件包含氧化鋁。
  29. 如申請專利範圍第1至27項中任一項之靜電夾具，其中該陶瓷結構元件包含氮化鋁。
  30. 如申請專利範圍第1至27項中任一項之靜電夾具，其中該陶瓷結構元件包含氮化矽。
  31. 如前述申請專利範圍中任一項之靜電夾具，其中該至少一電極包含下列的其中至少一者：鋁、鈦、鉬、銀、鉑、金、鎳、鎢、鉻、釩、釕、鐵、鈀、鎳鈷鐵合金、錳及一氮化物。
  32. 如申請專利範圍第31項之靜電夾具，其中該至少一電極包含氮化鈦。
  33. 如前述申請專利範圍中任一項之靜電夾具，其中該至少一電極包含 一小於大約0.5微米之厚度。
  34. 如前述申請專利範圍中任一項之靜電夾具，其中該至少一電極包含一小於大約0.25微米之厚度。
  35. 如前述申請專利範圍中任一項之靜電夾具，其中該表面介電層包含氧化釔與氧化鋯中至少一者。
  36. 如前述申請專利範圍中任一項之靜電夾具，其中該表面介電層包含氮化矽。
  37. 如前述申請專利範圍中任一項之靜電夾具，其中該介電層堆疊包含：i)該包含氮氧化鋁的至少一介電層，係配置於該絕緣體層上方之一第一介電層；以及ii)該包含氧化矽與氮氧化矽中至少一者的至少一介電層，係配置於該第一介電層上方之一第二介電層。
  38. 如申請專利範圍第37項之靜電夾具，其中該第一介電層之厚度係大約10微米。
  39. 如申請專利範圍第37或38項之靜電夾具，其中該第二介電層具有一介於大約40微米與大約50微米之間的範圍之中的一厚度。
  40. 如前述申請專利範圍中任一項之靜電夾具，其中該靜電夾具之一基板接觸表面包含複數突出構造，伸長至一高於該靜電夾具位於該複數突出構造周圍之該基板接觸表面中的多個部分之高度。
  41. 如申請專利範圍第40項之靜電夾具，其中該複數突出構造包含一介於大約3微米與大約15微米之間的高度。
  42. 如申請專利範圍第41項之靜電夾具，其中該複數突出構造包含一介於大約6微米與大約8微米之間的高度。
  43. 如申請專利範圍第40項之靜電夾具，其中該複數突出構造包含蝕刻式突出構造與沉積式突出構造中至少一者。
  44. 如申請專利範圍第40項之靜電夾具，其中該複數突出構造中的至少一突出構造包含一基板接觸表面塗層，位於一下層突出構造上方。
  45. 如申請專利範圍第44項之靜電夾具，其中該基板接觸表面塗層包含藉由原子層沉積法沉積而成之氧化鋁。
  46. 如前述申請專利範圍中任一項之靜電夾具，另包含一非晶氧化鋁之擴散阻障物層，藉由原子層沉積法沉積而成，配置於該介電層堆疊上方。
  47. 如申請專利範圍第46項之靜電夾具，其中該擴散阻障物層具有一介於大約0.2微米與大約1微米之間的範圍之中的一厚度。
  48. 如申請專利範圍第46項之靜電夾具，另包含沉積於該擴散阻障物層上方之複數突出構造。
  49. 如申請專利範圍第48項之靜電夾具，其中沉積於該擴散阻障物層上方之該複數突出構造包含氧化矽。
  50. 如前述申請專利範圍中任一項之靜電夾具，其中該非晶氧化鋁絕緣體層具有一至少大約每微米200V的最小介電強度。
  51. 如申請專利範圍第50項之靜電夾具，其中該非晶氧化鋁絕緣體層具有一介於大約每微米200V與大約每微米400V之間的最小介電強度。
  52. 如申請專利範圍第50項之靜電夾具，其中該非晶氧化鋁之絕緣體層具有一至少大約每微米500V的最小介電強度。
  53. 如申請專利範圍第50項之靜電夾具，其中該非晶氧化鋁之絕緣體層具有一至少大約每微米800V的最小介電強度。
  54. 如前述申請專利範圍中任一項之靜電夾具，其中該包含氮氧化鋁的至少一介電層包含一至少大約每微米50V的最小介電強度。
  55. 如前述申請專利範圍中任一項之靜電夾具，其中該包含氧化矽與氮氧化矽中至少一者的至少一介電層包含具有一至少大約每微米70V最小介電強度之氧化矽。
  56. 如前述申請專利範圍中任一項之靜電夾具，其中該包含氧化矽與氮氧化矽中至少一者的至少一介電層包含具有一至少大約每微米70V最小介電強度之氮氧化矽。
  57. 如前述申請專利範圍中任一項之靜電夾具，另包含一加熱器。
  58. 如申請專利範圍第57項之靜電夾具，其中該加熱器包含一電阻式加熱器，其被沉積及膠封於該陶瓷結構元件之一背側。
  59. 如申請專利範圍第57或58項之靜電夾具，另包含至少一嵌入溫度感測器。
  60. 如前述申請專利範圍中任一項之靜電夾具，在下列的其中至少一者之上包含一圓形邊緣：一氣孔；一氣體通道；一升降銷孔；和一接地銷孔。
  61. 如前述申請專利範圍中任一項之靜電夾具，其中該靜電夾具之一基板接觸表面包含下列的其中至少一者：藉由原子層沉積法所沉積之氧化鋁、氧化矽、氮化矽、氮氧化矽以及富矽氧化物。
  62. 如前述申請專利範圍中任一項之靜電夾具，其中該非晶氧化鋁絕緣體層包含一小於大約體積的百分之2之孔隙率。
  63. 如前述申請專利範圍中任一項之靜電夾具，其中該非晶氧化鋁絕緣體層包含一小於大約體積的百分之1之孔隙率。
  64. 如前述申請專利範圍中任一項之靜電夾具，其中該非晶氧化鋁絕緣體層包含一小於大約體積的百分之0.5之孔隙率。
  65. 如前述申請專利範圍中任一項之靜電夾具，其中該非晶氧化鋁絕緣體層包含化學式AlxOy的氧化鋁，其中x係位於1.8到2.2的範圍之中而y係位於2.6到3.4的範圍之中。
  66. 如前述申請專利範圍中任一項之靜電夾具，其中該包含氮氧化鋁的至少一介電層包含化學式AlOxNy的氮氧化鋁，其中x係位於1.4到1.8的範圍之中而y係位於0.2到0.5的範圍之中。
  67. 如前述申請專利範圍中任一項之靜電夾具，其中該包含氧化矽與氮氧化矽其中至少一者的至少一介電層包含化學式SiOx的氧化矽，其中x係位於1.8到2.4的範圍之中。
  68. 如前述申請專利範圍中任一項之靜電夾具，其中該包含氧化矽與氮氧化矽其中至少一者的至少一介電層包含化學式SiOxNy的氮氧化矽，其中x係位於1.6到2.0的範圍之中而y係位於0.1到0.5的範圍之中。
TW104104028A 2014-02-07 2015-02-06 靜電夾具以及製造其之方法 TWI663681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461937135P 2014-02-07 2014-02-07
US61/937,135 2014-02-07

Publications (2)

Publication Number Publication Date
TW201545268A true TW201545268A (zh) 2015-12-01
TWI663681B TWI663681B (zh) 2019-06-21

Family

ID=52544589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104028A TWI663681B (zh) 2014-02-07 2015-02-06 靜電夾具以及製造其之方法

Country Status (8)

Country Link
US (1) US10497598B2 (zh)
EP (1) EP3103136B1 (zh)
JP (1) JP6527524B2 (zh)
KR (1) KR102369706B1 (zh)
CN (1) CN107078086B (zh)
SG (1) SG10201806706VA (zh)
TW (1) TWI663681B (zh)
WO (1) WO2015120265A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236202B2 (en) * 2013-11-11 2019-03-19 Diablo Capital, Inc. System and method for adhering a semiconductive wafer to a mobile electrostatic carrier through a vacuum
SG10201806706VA (en) 2014-02-07 2018-09-27 Entegris Inc Electrostatic chuck and method of making same
US20160379806A1 (en) * 2015-06-25 2016-12-29 Lam Research Corporation Use of plasma-resistant atomic layer deposition coatings to extend the lifetime of polymer components in etch chambers
US20170211185A1 (en) * 2016-01-22 2017-07-27 Applied Materials, Inc. Ceramic showerhead with embedded conductive layers
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US9850573B1 (en) 2016-06-23 2017-12-26 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US20180016678A1 (en) 2016-07-15 2018-01-18 Applied Materials, Inc. Multi-layer coating with diffusion barrier layer and erosion resistant layer
US20180213608A1 (en) * 2017-01-20 2018-07-26 Applied Materials, Inc. Electrostatic chuck with radio frequency isolated heaters
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US10844488B2 (en) 2017-01-27 2020-11-24 Veeco Instruments Inc. Chuck systems and methods having enhanced electrical isolation for substrate-biased ALD
US10975469B2 (en) 2017-03-17 2021-04-13 Applied Materials, Inc. Plasma resistant coating of porous body by atomic layer deposition
US11289355B2 (en) 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
US11279656B2 (en) 2017-10-27 2022-03-22 Applied Materials, Inc. Nanopowders, nanoceramic materials and methods of making and use thereof
CN111566255A (zh) 2017-12-18 2020-08-21 恩特格里斯公司 通过原子层沉积涂覆的耐化学性多层涂层
KR102655866B1 (ko) 2018-01-31 2024-04-05 램 리써치 코포레이션 정전 척 (electrostatic chuck, ESC) 페데스탈 전압 분리
US11086233B2 (en) * 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks
US10443126B1 (en) 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US11667575B2 (en) 2018-07-18 2023-06-06 Applied Materials, Inc. Erosion resistant metal oxide coatings
US11031272B2 (en) * 2018-11-06 2021-06-08 Mikro Mesa Technology Co., Ltd. Micro device electrostatic chuck with diffusion blocking layer
CN113056816A (zh) * 2018-11-19 2021-06-29 恩特格里斯公司 具有电荷耗散涂层的静电卡盘
US11180847B2 (en) 2018-12-06 2021-11-23 Applied Materials, Inc. Atomic layer deposition coatings for high temperature ceramic components
US11673161B2 (en) * 2019-03-11 2023-06-13 Technetics Group Llc Methods of manufacturing electrostatic chucks
US10858741B2 (en) 2019-03-11 2020-12-08 Applied Materials, Inc. Plasma resistant multi-layer architecture for high aspect ratio parts
US11335581B2 (en) * 2019-07-31 2022-05-17 Eryn Smith System and method for adhering a semiconductive wafer to an electrostatic carrier by adjusting relative permittivity
KR20210032606A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 금속 마스크, 이의 제조 방법, 및 표시 패널 제조 방법
CN112553592B (zh) * 2019-09-25 2023-03-31 中微半导体设备(上海)股份有限公司 一种利用ald工艺对静电吸盘进行处理的方法
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
KR20210113497A (ko) * 2020-03-06 2021-09-16 세메스 주식회사 지지 유닛 및 그를 포함하는 기판 처리 장치
JP2023551725A (ja) 2020-12-02 2023-12-12 エリコン・サーフェス・ソリューションズ・アクチェンゲゼルシャフト，プフェフィコーン 静電チャック用の改善されたプラズマ耐性コーティング
CN112652677B (zh) * 2020-12-09 2023-10-27 晋能光伏技术有限责任公司 一种perc电池背面钝化工艺
US11417557B2 (en) * 2020-12-15 2022-08-16 Entegris, Inc. Spiraling polyphase electrodes for electrostatic chuck
US11955361B2 (en) * 2021-04-15 2024-04-09 Applied Materials, Inc. Electrostatic chuck with mesas
KR102548445B1 (ko) * 2021-05-10 2023-06-28 부경대학교 산학협력단 클래드재 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
KR102520805B1 (ko) * 2021-05-10 2023-04-13 주식회사 템네스트 이종 복합재료로 이루어진 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
KR20230119748A (ko) * 2022-02-08 2023-08-16 (주)아이씨디 정전 장치 및 그 동작 방법
US20230294208A1 (en) * 2022-03-21 2023-09-21 Applied Materials, Inc. Electrostatic chuck with laser-machined mesas
US20230312422A1 (en) * 2022-04-01 2023-10-05 Applied Materials, Inc. Ceramic engineering by grading materials

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004086B2 (ja) * 1996-07-22 2007-11-07 日本発条株式会社 静電チャック装置
JP3949763B2 (ja) 1996-11-21 2007-07-25 トーカロ株式会社 静電チャック部材
US5909355A (en) 1997-12-02 1999-06-01 Applied Materials, Inc. Ceramic electrostatic chuck and method of fabricating same
JPH11168134A (ja) 1997-12-03 1999-06-22 Shin Etsu Chem Co Ltd 静電吸着装置およびその製造方法
JPH11260534A (ja) * 1998-01-09 1999-09-24 Ngk Insulators Ltd 加熱装置およびその製造方法
JP4082924B2 (ja) 2002-04-16 2008-04-30 キヤノンアネルバ株式会社 静電吸着ホルダー及び基板処理装置
EP1588404A2 (en) * 2003-01-17 2005-10-26 General Electric Company Wafer handling apparatus
JP4307195B2 (ja) 2003-09-17 2009-08-05 京セラ株式会社 静電チャック
KR100666039B1 (ko) * 2003-12-05 2007-01-10 동경 엘렉트론 주식회사 정전척
TW200715464A (en) * 2005-06-30 2007-04-16 Varian Semiconductor Equipment Clamp for use in processing semiconductor workpieces
JP4811608B2 (ja) * 2005-10-12 2011-11-09 信越化学工業株式会社 静電吸着機能を有するウエハ加熱装置
US7983017B2 (en) 2006-12-26 2011-07-19 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
TWI475594B (zh) 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
JP4712836B2 (ja) * 2008-07-07 2011-06-29 信越化学工業株式会社 耐腐食性積層セラミックス部材
JP5453902B2 (ja) 2009-04-27 2014-03-26 Ｔｏｔｏ株式会社 静電チャックおよび静電チャックの製造方法
KR101680787B1 (ko) 2009-05-15 2016-11-29 엔테그리스, 아이엔씨. 중합체 돌기들을 가지는 정전 척
KR100997374B1 (ko) 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
KR101731136B1 (ko) 2010-05-28 2017-04-27 엔테그리스, 아이엔씨. 표면저항이 높은 정전 척
WO2011150311A1 (en) 2010-05-28 2011-12-01 Praxair Technology, Inc. Substrate supports for semiconductor applications
US9728429B2 (en) * 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers
KR101896127B1 (ko) 2010-09-08 2018-09-07 엔테그리스, 아이엔씨. 고 전도성 정전 척
KR101974386B1 (ko) * 2012-03-21 2019-05-03 주식회사 미코 정전척
SG10201806706VA (en) 2014-02-07 2018-09-27 Entegris Inc Electrostatic chuck and method of making same

Also Published As

Publication number Publication date
EP3103136B1 (en) 2021-06-23
JP2017507484A (ja) 2017-03-16
EP3103136A1 (en) 2016-12-14
JP6527524B2 (ja) 2019-06-05
CN107078086A (zh) 2017-08-18
US10497598B2 (en) 2019-12-03
KR20160118259A (ko) 2016-10-11
US20160336210A1 (en) 2016-11-17
WO2015120265A1 (en) 2015-08-13
CN107078086B (zh) 2021-01-26
TWI663681B (zh) 2019-06-21
KR102369706B1 (ko) 2022-03-04
SG10201806706VA (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TWI663681B (zh) 靜電夾具以及製造其之方法
US7446284B2 (en) Etch resistant wafer processing apparatus and method for producing the same
TWI748928B (zh) 稀土氧化物系抗電漿腐蝕薄膜塗層
KR101986682B1 (ko) 금속 본딩된 보호 층을 갖는 기판 지지 조립체
JP6644051B2 (ja) 高温処理用静電チャックアセンブリ
KR101800337B1 (ko) 정전 척 장치
KR102175683B1 (ko) 공정 고리들 상에 희토류 옥사이드 기반 박막 코팅을 위한 이온 보조 증착
CN102203931B (zh) 具有可调电阻率的晶片加工装置
TW200915473A (en) Polyceramic e-chuck
EP3196926B1 (en) Mounting member
TWI732151B (zh) 發熱構件
US6872908B2 (en) Susceptor with built-in electrode and manufacturing method therefor
JP4369765B2 (ja) 静電チャック
KR101329630B1 (ko) 가열소자
JP2005150370A (ja) 静電チャック
JP2000049217A (ja) ウエハ支持部材
JP2005072286A (ja) 静電チャック