CN107078086A - 静电夹具以及制造其之方法 - Google Patents

静电夹具以及制造其之方法 Download PDF

Info

Publication number
CN107078086A
CN107078086A CN201580007196.XA CN201580007196A CN107078086A CN 107078086 A CN107078086 A CN 107078086A CN 201580007196 A CN201580007196 A CN 201580007196A CN 107078086 A CN107078086 A CN 107078086A
Authority
CN
China
Prior art keywords
electrostatic chuck
dielectric layer
layer
microns
micron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580007196.XA
Other languages
English (en)
Other versions
CN107078086B (zh
Inventor
理查德·A·库克
沃弗兰·内夫
卡罗·沃弗莱德
雅各·布莱辛斯基
麦克·汉那根
伟德·罗欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of CN107078086A publication Critical patent/CN107078086A/zh
Application granted granted Critical
Publication of CN107078086B publication Critical patent/CN107078086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种静电夹具，包含：一陶瓷结构组件；至少一电极，配置于该陶瓷结构组件之上；以及一表面介电层，配置于该至少一电极上方，该表面介电层被该电极中之一电压启动而形成一电荷以静电式地箝夹一基板至该静电夹具。该表面介电层包含：(i)一非晶氧化铝绝缘体层，具有一小于大约5微米之厚度，配置于该至少一电极上方；以及(ii)一介电层堆栈，配置于该绝缘体层上方。该介电层堆栈包含：(a)包含氮氧化铝的至少一介电层；以及(b)包含氧化硅与氮氧化硅中至少一者的至少一介电层。

Description

静电夹具以及制造其之方法
相关申请案
本申请案主张2014年2月7日所提申的美国临时申请案第61/937,135号的权益利益，在此将其全体一并整合作为参考。
技术领域
背景技术
静电夹具(ESC)通常使用于半导体制造工业之中，以在诸如离子植入(ionimplantation)、蚀刻(etching)、化学气相沉积(chemical vapor deposition)等电浆式或真空式半导体制程期间，将工件(workpiece)或基板箝夹至位于一支承表面上的一固定位置。这些ESC的静电箝夹能力，以及工件温度控制和高温运作(意即，在一介于大约400℃与大约750℃之间的范围中的运作，诸如在一大约500℃的温度处)，已经证明对于处理半导体基板、工件或晶圆，诸如硅晶圆，相当有价值。
一静电夹具一般而言包含一绝缘主体，诸如一陶瓷(例如，氧化铝，或类似材质)主体，具有一嵌入电极以产生夹嵌力。该电极的嵌入通常是通过从二单件形成陶瓷主体，将该电极涂布于其中一单件之上，而后利用一黏着剂将该二单件黏合在一起。然而，甚至是高温黏着剂，通常亦在高于大约250℃的温度时即失效。
因此，其有需要一种改良的夹具设计，以减轻或排除前述的问题。
发明内容
本发明概括而言是针对一种具有一介电层沉积于一绝缘体主体上的静电夹具。
在一形式之中，一静电夹具包含：一陶瓷结构组件；至少一电极，配置于该陶瓷结构组件之上；以及一表面介电层，配置于该至少一电极上方，该表面介电层被该电极中的一电压启动而形成一电荷以静电式地箝夹一基板至该静电夹具。该表面介电层包含：(i)一非晶氧化铝绝缘体层，具有一小于大约5微米的厚度，配置于该至少一电极上方；以及(ii)一介电层堆栈，配置于该绝缘体层上方。该介电层堆栈包含：(a)包含氮氧化铝(aluminumoxynitride)的至少一介电层；以及(b)包含氧化硅与氮氧化硅(silicon oxynitride)中至少一者的至少一介电层。
在一些形式之中，该陶瓷结构组件可以包含氧化铝。在一些形式之中，该陶瓷结构组件可以包含氮化铝(aluminum nitride)。在又其它形式之中，该陶瓷结构组件可以包含氮化硅。在某些形式之中，前述的电极包含下列物项的其中至少一者：铝、钛(titanium)、钼(molybdenum)、银(silver)、铂(platinum)、金(gold)、镍(nickel)、钨(tungsten)、铬(chromium)、钒(vanadium)、钌(ruthenium)、铁(iron)、钯(palladium)、(是CRS Holdings公司的一美国注册商标，而CRS Holdings公司是美国宾夕法尼亚州怀俄明兴(Wyomissing)的Carpenter Technology公司的子公司)、或者其它镍钴铁合金(nickel-cobalt ferrous alloy)、锰(manganese)以及一氮化物，诸如氮化钛。该至少一电极可以包含一小于大约0.5微米的厚度，诸如小于大约0.25微米。该静电夹具可以另包含一加热器。该加热器可以包含一电阻式加热器，沉积及胶封于该陶瓷结构组件的一背面。该静电夹具可以另包含至少一嵌入温度传感器。
该表面介电层可以具有位于一介于大约1μm与大约250μm之间的范围之中的一厚度。在一些形式之中，该非晶氧化铝绝缘体层以原子层沉积法(atomic layer deposition；ALD)被沉积于该至少一电极上方。该绝缘体层可以具有位于一介于大约0.5μm与大约2μm之间的范围之中的一厚度，诸如大约1μm。在某些形式之中，该介电层堆栈可以包含：沉积于该绝缘体层上方的一第一介电层，该第一介电层包含氧化硅；沉积于该第一介电层上方的一第二介电层，该第二介电层包含氮氧化铝；以及沉积于该第二介电层上方的一第三介电层，该第三介电层包含氧化硅。在此等特定形式之中，该第一介电层的厚度可以是位于一介于大约10μm与大约50μm之间的范围之中，诸如大约20μm，该第二介电层的厚度可以是位于一介于大约1μm与大约20μm之间的范围之中，诸如大约10μm，而该第三介电层的厚度可以是位于一介于大约10μm与大约50μm之间的范围之中，诸如大约20μm。在一些形式之中，该表面介电层可以包含氧化钇(yttria)与氧化锆(zirconia)的中至少一者。在一些其它形式之中，该表面介电层可以包含氮化硅。
在一些形式之中，该介电层堆栈可以包含：沉积于该绝缘体层上方的一第一介电层，该第一介电层包含氮氧化铝；以及沉积于该第一介电层上方的一第二介电层，该第二介电层包含氧化硅与氮氧化硅的中至少一者。在这些特定形式之中，该第一介电层的厚度可以是大约10μm；而该第二介电层可以具有位于一介于大约40μm与大约50μm之间的范围之中的一厚度。该静电夹具的一基板接触表面可以包含复数突出构造(protrusion)，伸长至一高于该静电夹具位于该复数突出构造周围的基板接触表面中的多个部分的高度。该复数突出构造可以包含一介于大约3微米与大约15微米之间的高度，诸如一介于大约6微米与大约8微米之间的高度。该复数突出构造可以包含蚀刻式突出构造与沉积式突出构造的中至少一者。该复数突出构造中的至少一突出构造可以包含一基板接触表面涂层，诸如以原子层沉积法沉积而成的氧化铝，位于一下层突出构造上方。
在其它形式之中，该静电夹具可以包含一非晶氧化铝的扩散阻障物层(diffusionbarrier layer)，以原子层沉积法沉积而成，配置于该介电层堆栈上方。该扩散阻障物层可以具有位于一介于大约0.2μm与大约1μm之间的范围之中的一厚度。复数突出构造，诸如包含氧化硅的突出构造，可以被沉积于该扩散阻障物层上方。
在一些形式之中，该非晶氧化铝的绝缘体层可以具有一至少大约每微米200V的最小介电强度(minimum dielectric strength)；诸如介于大约每微米200V与大约每微米400V之间；或者至少大约每微米500V的最小介电强度；或者至少大约每微米800V的最小介电强度。该包含氮氧化铝的至少一介电层可以包含一至少大约每微米50V的最小介电强度。该包含氧化硅与氮氧化硅中至少一者的至少一介电层可以包含一最小介电强度至少大约每微米70V的氧化硅；且可以包含一最小介电强度至少大约每微米70V的氮氧化硅。
在另一形式之中，该表面介电层可以是由一或多个电绝缘层所构成。至少一电绝缘层可以利用原子层沉积法的薄膜沉积技术沉积而成。在一些形式之中，至少一电绝缘层可以利用一薄膜沉积技术沉积而成，诸如化学气相沉积、电浆增强化学气相沉积、物理气相沉积(physical vapor deposition)、电子射束沉积(electron beam deposition)、喷雾涂布(spray coating)、常压电浆沉积(atmospheric plasma deposition)、高压电浆沉积(high pressure plasma deposition)、电化学沉积(electrochemical deposition)、溅镀沉积(sputter deposition)以及其任何组合。该表面介电层可以是由诸如氧化铝、氮氧化铝、氮化铝、氧化硅、氮氧化硅、氮化硅、一过渡金属(transition metal)氧化物、一过渡金属氮氧化物、一稀土元素(rare earth)氧化物、一稀土元素氮氧化物以及其任何组合的材料所构成。该表面介电层可以是由选择自由一多晶薄膜(polycrystalline thin film)、一非晶薄膜(amorphous thin film)、与一准晶薄膜(quasi-crystalline thin film)组成的族群之中的一或多类材料所构成。该表面介电层可以是保角的(conformal)。该表面介电层可以具有一介于1微米与250微米之间的厚度，诸如介于10微米与70微米之间，或者介于25微米与50微米之间。该表面介电层可以具有承受一超过500V，诸如超过1000V，的施用于该表面介电层的顶部与底部之间的峰值电压的能力。该表面介电层可以稳定于介于-150℃与+750℃之间的温度。该表面介电层可以实现下列功能的其中至少一者：(1)高强度介电阻障物、(2)具有本质上低金属污染与低微粒来源的介电层、(3)一抗电浆蚀刻表面以及(4)一抗磨损表面。
在一些形式之中，前述的静电夹具可以在下列的其中至少一者之上包含一圆形边缘：一气孔；一气体通道；一升降销孔(lift pin hole)；以及一接地销孔(ground pinhole)。该静电夹具的一基板接触表面可以包含下列的其中至少一者：以原子层沉积法所沉积的氧化铝、氧化硅、氮化硅、氮氧化硅以及富硅氧化物(silicon-rich oxide)。该非晶氧化铝的绝缘体层可以包含一小于大约体积的百分之2的孔隙率(porosity)，诸如小于大约体积的百分之1，诸如小于大约体积的百分之0.5。该非晶氧化铝绝缘体层可以包含化学式AlxOy的氧化铝，其中x是位于1.8到2.2的范围之中而y是位于2.6到3.4的范围之中。该包含氮氧化铝的至少一介电层可以包含化学式AlOxNy的氮氧化铝，其中x是位于1.4到1.8的范围之中而y是位于0.2到0.5的范围之中。该包含氧化硅与氮氧化硅中至少一者的至少一介电层可以包含化学式SiOx的氧化硅，其中x是位于1.8到2.4的范围之中。该包含氧化硅与氮氧化硅中至少一者的至少一介电层可以包含化学式SiOxNy的氮氧化硅，其中x是位于1.6到2.0的范围之中而y是位于0.1到0.5的范围之中。
在又另一形式之中，一种制造一静电夹具的方法包含：配置至少一电极于一陶瓷结构组件之上；以及沉积一表面介电层于该至少一电极上方，该表面介电层被该电极中的一电压启动而形成一电荷以静电式地箝夹一基板至该静电夹具。该电极、陶瓷结构组件、及表面介电层均如前所述。
本发明具有许多优点，诸如促进半导体基板的高温处理。
附图说明
从以下的本发明示范性实施例的更具体说明，前述特性将趋于明显，如所附图式中所例示，其中类似的参考字符在不同图面中代表相同的部件。附图未必按比例绘制，而是针对本发明实施例的例示加以重点显示。
图1A是依据本发明一形式的一静电夹具的一侧视图；
图1B是依据本发明一形式的一静电夹具的一俯视图；
图1C是依据本发明一形式的一静电夹具的一后视图；
图2A是依据本发明一形式的具有一表面介电层的一静电夹具的一示意图；
图2B是依据本发明一形式的具有一表面介电层的一静电夹具的一示意图，该表面介电层包含位于至少一电极上方的一绝缘体层以及位于该绝缘体层上方的一个由三介电层构成的堆栈；
图3是依据本发明一形式的具有一表面介电层的一静电夹具的一示意图，该表面介电层包含位于至少一电极上方的一绝缘体层以及位于该绝缘体层上方的一个由二介电层构成的堆栈。
具体实施方式
尽管本发明是以参照其示范性实施例的方式被具体显示及说明，但熟悉本领域技术人员应能理解，其可以在未脱离本发明的范畴下做出各种形式及细节上的变更，而本发明的范畴是涵盖于后附的权利要求书。
虽然其描述各种成分及方法，但其应当理解，本发明并未受限于所述的特定分子、成分、设计、方法或协议，因为其可以变动。其亦应当理解，使用于说明之中的术语仅是基于描述一或多种形式的目的，并未试图限制本发明的范畴，该范畴仅受限于后附的权利要求书。
其亦必须注意，本文及后附权利要求书之中所使用的单数形式的"一"及"该"的用语包含复数的参照，除非文中另有清楚叙明。因此，举例而言，提及"一表面介电层"之处表示包含"一或多个表面介电层"以及习知于熟习相关技术者的等效含义，以此类推。除非另有定义，否则本文所使用的所有技术与科学术语均具有与相关技术的一般熟习者所普遍理解的意义相同。类似或等效于本文所述的方法及材料可以被使用于本发明的各种形式的实现或测试。本文所提及的所有出版物均通过引用纳入其整体。本文并无任何内容应被理解为承认本发明没有资格在此等揭示内容上先于先前的发明。"选择性的"或"选择性地"表示其后所述的事件或情况可以发生也可以不发生，且说明的内容包含事件发生的样例以及未发生的样例。本文之中的所有数值均可以以"大约"一词修饰，无论是否明确地指出皆然。"大约"一词概括而言是表示相关技术的熟习者将视为与所举出的数值等效(意即，具有相同功能或结果)的一个数目范围。在一些形式之中，"大约"一词是表示所述数值的±10％，而在其它形式之中，"大约"一词是表示所述数值的±2％。尽管其是通过"包含"各种构件或步骤(解读为"包含，但不限于"之意)的形式描述成分及方法，但该些成分及方法亦可以是由该些各种构件或步骤所"实质组成"或者"组成"，这些用语应被解读为基本上是封闭构成项的群组。
在一形式之中，显示于图1A及图1B，一静电夹具100包含：一陶瓷结构组件1；至少一电极4(在图1B之中显示成六个电极4)，配置于该陶瓷结构组件1之上；以及一表面介电层2，显示于图1A之中，沉积于该至少一电极4上方，该表面介电层2被电极4中的一电压启动而形成一电荷以静电式地箝夹一基板(图中未显示)至静电夹具100。静电夹具100另包含一加热器迹线(heater trace)3以及一气体通道5。
参见图1A，陶瓷结构组件1可以是由多种陶瓷材料所制成，诸如氧化铝(Al2O3)、蓝宝石(sapphire)、氮化铝、氮化硅或类似者等等。在一形式之中，该陶瓷结构组件是由氧化铝(Al2O3)制成，位于一介于大约96％与大约99.8％纯氧化铝之间的范围之中，诸如大于97％氧化铝，或者大于99.5％氧化铝，并且在大于大约1000℃的温度下进行退火(anneal)以移除瑕疵及应力点，且正面和背面均接受磨光处理。陶瓷结构组件1可以是一圆盘，具有一大约300毫米的直径，以及位于一介于大约2毫米与大约15毫米之间的范围之中的一厚度，诸如一介于大约4毫米与大约12毫米之间的范围，或者一介于大约6毫米与大约10毫米之间的范围，诸如一大约10毫米的厚度。陶瓷结构组件1的侧面可以被去角而削成一个位于一介于大约30度与大约60度之间的范围之中的角度，诸如介于大约40度与大约50度之间，或者介于大约43度与大约47度之间，诸如削成一个大约45度的角度，如图1A所示。
转向图1B，静电夹具100另包含：升降销孔6；接地销孔7；电极接脚8；以及气孔9。该至少一电极4，可以是复数电极，诸如1个电极、2个电极、3个电极、4个电极、5个电极、6个电极(如图1B所示)、7个电极、8个电极、9个电极或者10个电极。电极4可以是由多种金属制成，诸如铝、钛、钼、银、铂、金、镍、钨、铬、钒、钌、铁、钯、或者其它镍钴铁合金、或锰；或一氮化物，诸如氮化钛。在一形式之中，电极4是由镍制成。电极4的厚度可以是位于一介于大约5微米与大约10奈米之间的范围之中，诸如一个介于大约2微米与大约50奈米之间的范围，或者一个介于大约1微米与大约200奈米之间的范围。在一形式之中，电极4的厚度是大约1微米；在其它形式之中，电极4的厚度是小于大约0.5微米，或者小于大约0.25微米。其可以通过多种技术将电极4配置于绝缘体1之上，诸如网印(screen printing)、直接写入(direct writing)、电浆沉积之后蚀刻、电浆沉积之后机械式图案化、电沉积之后图案化、雷射沉积、电镀以及原子层沉积之后图案化。
回头参见图1A，沉积于电极4上方的表面介电层2可以由多种材料以及材料叠层的组合制成。材料的选择是由下列的材料条件决定：1)一高介电常数(意即，位于一介于大约4与大约50之间的范围之中的一介电常数)；2)适合匹配电极4与陶瓷结构组件1的一热膨胀系数、3)低微粒产生、4)电极4的良好电性胶封以提供一足以抵挡施用电压的高电压崩溃强度、5)无金属污染，诸如在玻璃涂层中经常遇到的污染(此条件在高温时特别重要，此时涂层中的组件活动性相对地高)、6)在电极4上方呈现保角的一表面介电层2、稠密、且相对地没有细孔或其它瑕疵(举例而言，此可以利用以ALD沉积的非晶氧化铝达成)、7)一抗电浆蚀刻表面；以及8)一抗磨损表面。在这些条件之内，表面介电层2可以是由，举例而言，氧化铝、氧化钇、氧化锆、氮氧化铝(AlON)、氮化铝、氧化硅、氮氧化硅、氮化硅、一过渡金属氧化物、一过渡金属氮氧化、一稀土元素氧化物或一稀土元素氮氧化物中一或多者所制成。表面介电层2可以是一多晶薄膜、一非晶薄膜或者一准晶薄膜。表面介电层2可以是一单叠层，或者是一介电层堆栈，诸如一个由2叠层、3叠层、4叠层、5叠层、6叠层、7叠层、或8叠层构成的堆栈。表面介电层2的厚度可以是位于一介于大约1μm与大约250μm之间的范围之中，诸如一个介于大约10μm与大约70μm之间的厚度或者一个介于大约25μm与大约50μm之间的厚度。表面介电层2的厚度局部地由该表面介电层的有效介电常数所决定，使得具有一较低介电常数的一表面介电层将必须较厚，以提供足够的介电质崩溃强度，但一较厚的表面介电层的热膨胀(在一介于例如大约-150℃与大约750℃之间的温度范围之中)对于匹配电极4与陶瓷结构组件1而言将更具挑战性。为了提供充分的夹紧力，表面介电层需要承受一个超过大约500V之峰值直流电位差，诸如大约1000V，此电位差是施加于表面介电层2的顶部与底部之间。
表面介电层2可以通过多种薄膜沉积技术被沉积于电极4上方，诸如原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强化学气相沉积、物理气相沉积(PVD)、电子射束沉积、喷雾涂布、常压电浆沉积、高压电浆沉积、电化学沉积以及溅镀沉积。其可以根据材料的选择而决定具体的薄膜沉积技术，因为某些薄膜沉积技术特别适合于沉积特定的材料，诸如，举例而言，氧化硅通常以CVD沉积，AlON通常以PVD沉积，氧化铝可以通过ALD沉积，而氧化钇可以通过PVD沉积。
表面介电层2可以是通过前述任一种薄膜沉积技术沉积而成的一单一电绝缘层。在一形式之中，表面介电层2是以原子层沉积法沉积于电极4上方的一氧化铝绝缘体层。氧化铝的原子层沉积，如同下文的更详细描述，通常包含将待涂层的基板在一热反应器中加热至一个位于一介于大约200℃与大约300℃之间的范围之中的温度，且交替地将水(H2O)及三甲基铝(tri-methyl aluminum；TMA)先后加入反应器之中，其进行反应而产生氧化铝(Al2O3)的一单一原子层。此循环被重复直到生长成所需的氧化铝层厚度为止，其可以是数千次循环，诸如，举例而言，10,000次循环以生长出一层厚度大约1μm的氧化铝(假设一原子层大约是1埃(Angstrom)厚)。其耗用许多小时(例如，大约33小时)以通过ALD生长1μm的氧化铝层。如图2A所示，若ALD生长氧化铝层的厚度足以承受静电夹具200运作期间的表面介电层2上的电位差，则其有可能以单层ALD生长氧化铝210形成整个表面介电层2于静电夹具200的电极4及陶瓷结构组件1上方，但所需的厚度可能是位于数个微米的等级，有鉴于ALD所需的时间长度，此在一些制造环境中可能不容易实现。因此，对于一较厚的介电层而言，如图2B所示，其通常需要该ALD生长氧化铝层形成一绝缘体层220于电极4及陶瓷结构组件1上方，且另外包含一介电层堆栈沉积于绝缘体层220上方。在其它事项之中，该介电层堆栈可以是，相对于仅由ALD生长氧化铝组成的一等效厚度，一种能够在一较短长度的时间内形成至所需厚度的类型。如图2B所示，该介电层堆栈可以包含：沉积于绝缘体层220上方的一第一介电层230，该第一介电层230包含氧化硅(SiOx，x≈2)；沉积于该第一介电层上方的一第二介电层240，该第二介电层240包含氮氧化铝(AlON)；以及沉积于该第二介电层上方的一第三介电层250，该第三介电层包含氧化硅(SiOx,x≈2)。在这些特定形式之中，该第一介电层230的厚度可以是位于一介于大约10μm与大约50μm之间的范围之中，诸如大约20μm，该第二介电层240的厚度可以是位于一介于大约1μm与大约20μm之间的范围之中，诸如大约10μm，而该第三介电层250的厚度可以是位于一介于大约10μm与大约50μm之间的范围之中，诸如大约20μm。该第三介电层亦可以包含氮化硅或氧化铝。此外，举例而言，另一层氧化铝可以沉积于该介电层堆栈上方，其可以充当一扩散阻障物层。选替性地，该介电层堆栈可以沉积于电极4上方，在电极4与该介电层堆栈之间并无一绝缘体层，选择性地加入例如另一层ALD生长氧化铝，沉积于该介电层堆栈上方，其可以充当一扩散阻障物层。
图3是依据本发明一形式的具有一表面介电层的一静电夹具的一示意图，该表面介电层包含位于至少一电极上方的一绝缘体层以及位于该绝缘体层上方的一个由二介电层构成的堆栈。该静电夹具包含一陶瓷结构组件1，以及一或多个外侧加热器迹线10与内侧加热器迹线11。加热器迹线10与11可以是网印而成，且被涂覆一绝缘体，诸如一薄膜玻璃涂层。电极4应由一种在高温时通过介电质具有一低扩散性的材料制成。特别是，电极4可以是由多种金属制成，诸如铝、钛、钼、银、铂、金、镍、钨、铬、钒、钌、铁、钯、或者其它镍钴铁合金、或锰；或一氮化物，诸如氮化钛。电极4的厚度可以是小于大约0.5μm，诸如小于大约0.25μm。在一形式之中，举例而言，电极4可以由一诸如镍的导体形成一大约0.5μm的厚度。电极4被涂覆一非晶氧化铝(Al2O3)的ALD沉积叠覆绝缘体层220。该绝缘体层220的厚度可以上达大约5μm，诸如介于大约0.5μm与大约2μm之间，诸如大约1μm。绝缘体层220上方是一介电层堆栈，包含一第一介电层260及一第二介电层270。在此形式之中，第一介电层260是由氮氧化铝(AlON)形成，其厚度可以是例如大约10μm；而第二介电层270是由氧化硅或氮氧化硅形成，其厚度可以是例如介于大约40μm与大约50μm之间。第一介电层260可以是通过氮氧化铝(AlON)的物理气相沉积(PVD)形成；而第二介电层270可以是通过氧化硅或氮氧化硅的化学气相沉积(CVD)形成。在一些形式之中，该非晶氧化铝绝缘体层220包含化学式AlxOy的氧化铝，其中x是位于1.8到2.2的范围之中而y是位于2.6到3.4的范围之中，此可以通过原子层沉积法沉积而成；该第一介电层260包含化学式AlOxNy的氮氧化铝，其中x是位于1.4到1.8的范围之中而y是位于0.2到0.5的范围之中，且可以通过物理气相沉积法沉积而成；该第二介电层270包含化学式SiOx的氧化硅，其中x是位于1.8到2.4的范围之中，可以通过化学气相沉积法沉积而成；及/或该第二介电层270包含化学式SiOxNy的氮氧化硅，其中x是位于1.6到2.0的范围之中而y是位于0.1到0.5的范围之中，可以通过化学气相沉积法沉积而成。表1显示依据本发明一形式的一实验性静电夹具中的前述材料的成分，通过能量色散X射线光谱仪(energy-dispersive X-ray spectroscopy；EDS)使用5KeV电子射束能量量测而得：
表1：静电夹具叠层成分实例
在图3的形式之中，由氮氧化铝(AlON)形成的第一介电层260可以提供从非晶氧化铝层220到其上的氧化物层(第二介电层270)的热膨胀系数(CTE)匹配的作用的优点。此外，该AlON第一介电层260可以提供一高介电常数，辅助提供更大的箝夹力。由氧化硅或氮氧化硅形成的第二介电层270可以提供充当一良好绝缘体的优点，具有稳定的热性质，并且提供介于电极4与被箝夹基板之间的空间。第二介电层270可以包含突出构造(或隆凸)18，其延伸至一个高于第二介电层270周围区域的高度，且可以通过第二介电层270的蚀刻而形成。突出构造18的高度可以是位于从大约3μm到大约15μm的范围之中，诸如介于大约6μm与大约8μm之间。在突出构造18上方，该静电夹具可以包含一扩散阻障物层280，其可以是由ALD沉积非晶氧化铝(Al2O3)形成。除了做为一扩散阻障物之外，叠层280可以有助于提供一较佳的高温接触给基板(例如，相较于氧化物层270，其可能在高温时熔接至基板)。扩散阻障物层280可以具有一介于大约0.2μm与大约1μm之间的厚度。虽然本文将各种叠层描述成主要是一绝缘体层或一扩散阻障物层，但其应当理解，如此指定的叠层可以做为一绝缘体及一扩散阻障物的其中一或二种功能。例如，绝缘体层220可以充当一绝缘体层及一扩散阻障物二者。一扩散阻障物的用途除了别的之外还包括防止金属污染物抵达以静电夹具箝夹的一基板，诸如一半导体晶圆。在一些情形下，举例而言，扩散阻障物层可以是细达大约0.2μm或更细，或者小于大约10奈米厚。
虽然图3的形式将突出构造18显示成包含于第二介电层270之中，但突出构造18有多种不同的可能配置。依据本发明的多种形式，该静电夹具的一基板接触表面19可以包含多个突出构造，伸长至一高于该静电夹具位于该些突出构造周围的基板接触表面中的多个部分的高度。该些突出构造可以通过多种不同的可能方法形成，包含蚀刻及沉积。例如，突出构造18可以形成于一下层叠层之中，之后一涂层280，诸如通过原子层沉积法沉积而成的一氧化铝扩散阻障物，可以形成于下层突出构造18上方。在另一实例之中，突出构造可以通过形成一下层平面叠层而形成，诸如通过原子层沉积法沉积而成的一氧化铝平面叠层，而后沉积突出构造于该平面叠层的顶部之上。例如，一高度诸如8至10微米的氧化硅突出构造，可以沉积于通过原子层沉积法沉积而成之一氧化铝平面扩散阻障物的顶部之上。该静电夹具的基板接触表面19可以包含多种不同的可能材料，诸如下列项目的其中至少一者：通过原子层沉积法沉积而成的氧化铝、氧化硅、氮化硅、氮氧化硅以及富硅氧化物。
依据本发明的各种形式，在涂布绝缘体层220的ALD沉积非晶氧化铝之前，位于陶瓷结构组件1之上的实体形态被处理以产生圆形边缘。此可以包含，举例而言，气孔、气体通道、升降销孔以及接地销孔。在ALD沉积绝缘体层220的涂布之前，该些形态可以被研磨以产生圆形边缘。
依据本发明的各种形式，该些ALD沉积非晶氧化铝叠层，诸如绝缘体层220及扩散阻障物层280，可以是低瑕疵或无瑕疵的氧化铝叠层，细孔瑕疵很少或没有，且具有非常高的密度。该些ALD沉积非晶氧化铝叠层的孔隙率可以很低，诸如小于大约体积的百分之2、小于大约体积的百分之1、或者小于大约体积的百分之0.5，以空隙空间的体积占氧化铝总体积(包含空隙空间及固体氧化铝二者)的百分比计量。此外，该ALD沉积非晶氧化铝绝缘体层220可以提供一高介电强度，诸如一至少大约每微米200V之最小介电强度；例如介于大约每微米200V与大约每微米400V之间；或者一至少大约每微米500V的最小介电强度；或者一至少大约每微米800V的最小介电强度。此介电强度意味该ALD沉积氧化铝是大致无细孔瑕疵的，因为细孔瑕疵导致较低的介电强度并且造成电弧(arcing)。上述的介电强度的量测相较于一较典型的测试方法可以使用一较大的测试电极，典型的测试方法使用一个大约四分之一吋直径的球体在绝缘体层220的表面上做为测试电极，其中电极4连接至地。取而代之地，该介电强度可以使用一较大的测试电极加以测量，位于绝缘体层220的表面的一平均面上方，诸如绝缘体层220的一完整表面。本文所提供的介电强度是在室温下量测，尽管在较高的温度下其可能约莫是相同的数值。表2是图3的静电夹具中的叠层220、260及270的材料性质的一表格，其中"ALD Al2O3"对应至绝缘体层220、"PVD AlON"对应至第一介电层260，而"PECVD SiOx"及"PECVD SiOxNy"则对应至第二介电层270的可能选择：
表2：静电夹具的叠层的材料性质的实例
其可以在表2之中看出，绝缘体220("ALD Al2O3")的介电崩溃强度，在退火的情况，量测得到每微米289V，且概括而言可以位于给定如上的范围之中；第一介电层260("PVDAlON")的介电崩溃强度，在退火的情况，量测得到每微米59V，且概括而言可以是至少大约每微米50V；第二介电层270的介电崩溃强度，就氧化硅("PECVD SiOx")而言，在退火的情况，量测得到每微米82V，且概括而言可以是大于大约每微米70V；第二介电层270的介电崩溃强度，就氮氧化硅("PECVD SiOxNy")而言，在退火的情况，量测得到每微米79V，且概括而言可以是大于大约每微米70V。
回头参见图1A及图1B，静电夹具100亦可以包含一个包含气体通道5的系统，气体通道5构建于陶瓷结构组件1的正面或其附近，其中具有一或多个穿孔9通往其背面以允许气体(例如，氮、氩、或其它气体)投送至气体通道5而通过传导及/或对流提供与受静电箝夹的工件或基板(图中未显示)的热能交换。气体通道5被配置成一图型，可以是一放射状图型，如图1B之中所示，或者一星形图型、一轴向图型、一蜂巢图型、一螺旋图型或者一直线图型。气体通道5的剖面形状可以是具有圆形拐角的一长方形形状、一正方形形状、一半圆形状、一卵形形状以及一长三角形形状中的一或多者。气体通道5的剖面面积可以是介于大约0.1mm2与5mm2之间。通道的表面可以被涂覆一电绝缘涂层，或者，选替性地，一导电涂层。如图1B所示，气体通道5设置有一或多个气体馈入孔9，连接通往陶瓷结构组件1的背面。气孔9被整合入固定杆14(见图1C)，其可以被铜焊(braze)或旋入陶瓷结构组件1。固定杆14具有下列作用：(1)将陶瓷结构组件1固定至静电夹具组件的基座、(2)最小化陶瓷结构组件1与静电夹具组件基座之间的热传导以及(3)允许气体从静电夹具组件的基座投送到位于陶瓷结构组件正面的气体信道。
回到图1B，陶瓷结构组件1亦在多个位置处包含：穿孔6，以允许升降销的清除；以及一或多个嵌入温度传感器(图中未显示)，固定于自背面提供的洞孔并通达陶瓷结构组件正面的表面附近，该些温度传感器通过一或多种下列的技术被保持于定位：胶凝(cementing)、玻璃黏合、螺旋紧固(threaded securing)、压装(press fitting)、铜焊、及胶黏(gluing)。该些嵌入温度传感器可以是下列中的一或多者：一电阻温度侦测器(resistance temperature detector；RTD)、一热电偶(thermocouple)、一热敏电阻(thermistor)以及一硅能隙温度传感器(silicon band gap temperature sensor)。陶瓷结构组件1亦可以包含一气体密封环(图中未显示)，在环绕静电夹具的周围与升降销孔周边对陶瓷结构组件的正面提供一连续的气体密封。
参见图1C，静电夹具100另包含一电阻式加热器，该电阻式加热器由外侧加热器区域10及内侧加热器区域11、一外侧温度传感器12、一内侧温度传感器13、一固定杆14以及一加热器接脚15所构成。加热器区域10及11被沉积并胶封于陶瓷结构组件1的背面。该外侧及内侧加热器区域的温度分别通过外侧及内侧嵌入温度传感器12及13量测。嵌入温度传感器12及13被装载于自陶瓷结构组件1背面提供的洞孔并通达陶瓷结构组件1正面的表面附近，且嵌入温度传感器12及13是通过一或多种下列的技术被保持于定位：胶凝、玻璃黏合、螺旋紧固、压装、铜焊、及胶黏。可以通过分别量测外侧10及内侧11加热器迹线的温度相关电阻值以监测外侧10及内侧11加热器区域的温度。
制造沉积介电质静电夹具(DDESC)的方法
此DDESC是构建于一陶瓷结构组件周围，该陶瓷结构组件基本上是一氧化铝圆盘，直径约为300毫米，大约10毫米厚且具有一去角侧面，通常角度被削成45度左右。氧化铝通常是由96％或99.8％的纯Al2O3材料制成，且具有一些特征加工于其中，其将充当(1)电接触的穿孔、(2)清除升降销的穿孔、装载电接触杆的盲孔、将气体从背面投送到正面的穿孔以及位于正面将充当气体通道的一凹槽图型。
陶瓷结构组件被清洗并在空气中被退火至大约900℃至少一小时，使用一不超过大约每小时100℃的升降速率(用于升温及冷却)。
该加热器被装载至陶瓷结构组件的背面。此通常通过使用一沉积一导电金属加热器迹线的直接写入方法完成，该金属是银或铂中一者，或者其它类似金属。加热器迹线被以一薄膜玻璃涂层胶封以允许(1)电屏蔽及(2)机械屏蔽。或者，该加热器可以在稍后通过一诸如ALD、PVD、或CVD的薄膜沉积技术以一绝缘体层加以胶封。该加热器基本上是由二或多个分离的加热器回路所构成，亦称为加热器区域，各自被独立供电。
电连接固定于陶瓷结构组件之上。每一加热器区域(通常是二或多个加热器区域)有二连接器，加上每一电极(通常是六个电极)一连接器，加上每一固定杆(通常是六个固定杆)一连接器。该些连接基本上全部均由接脚制成，且全部在一受控大气环境下于900℃左右同时被铜焊。其它固定该些连接的方法亦有可能，诸如胶凝、使用螺旋连接、玻璃黏合、压装、或者扩散接合(diffusion bonding)。
除了提供一坚固的机械连接之外，在本发明的各种形式之中，连接的固定具有以下条件：(1)加热器电连接对于加热器迹线需要具有低电阻率；(2)固定杆需要具有一防漏、气密密封，因为该些固定杆除了提供机械固定之外，亦充当气体供应的馈通结构。
陶瓷结构组件的正面被研磨以提供一光滑且平整的前方表面。在此阶段，该正面仅显示六个小型接脚的头，与周围的氧化铝结构组件等高。此外，该正面显示三个升降销孔(穿孔)以及用于气体通道的凹槽。气体通道的顶部拐角应被削圆以提供气体通道轮廓的适当半径。
陶瓷结构组件的背面具有胶封加热器，现在电性连接至伸出的连接器。此外，其有六个接脚伸出以供电极连接，以及六个固定杆。陶瓷结构组件的背面亦具有数个开放盲孔，被用以安装嵌入的温度传感器。
此陶瓷组件被在湿式化学浴缸中清洗且正面被涂覆一金属膜(通常是镍、铂、镍铬(nickel-chrome)、钼、或银)，厚度约1微米，通过光屏蔽及蚀刻被图案化成数个大小相等的电极形状(通常是六个)。电极的方位及形状使得每一电极均接触其中一电极连接器接脚，但每一电极均与其它电极电性隔离，因此提供六个分离的金属电极，均具有通往陶瓷结构组件背面的电性连接。
此陶瓷组件被在湿式化学浴缸中清洗并于一大约300℃的温度下退火，以对金属进行退火处理并允许任何挥发性化合物的除气。
此具有背面加热器、电连接器以及位于正面的暴露金属电极的陶瓷组件接收一个1微米氧化铝原子层沉积(ALD)涂布。该ALD沉积方法产生一高度保角、极为稠密而几乎没有细孔且胶封整个组件(正面、背面、洞孔、侧面、等等)的涂层。该ALD涂布通常执行于一温度介于200℃与300℃之间的加热反应器之中(例如，反应器壁面位于一大约250℃的温度且陶瓷组件位于一大约250℃之温度)并且通常需要大约10,000次气体沉积循环，其间在以脉冲方式输送水(H2O)0.015秒、等候5至10秒以脉冲方式输送TMA(三甲基铝)0.015秒、等候5至10秒的循环之间交替，并且重复该循环以产生一个1微米厚的氧化铝薄膜。
该ALD涂层组件在正面接收更多介电材料涂层。此是用以产生具有更大介电崩溃强度的一介电阻障物。该介电涂层可以是由一或多层叠层所构成，每一层均审慎地选择自具备高介电强度及热膨胀与接口黏着度系数匹配良好的材料。举例而言，该介电涂层堆栈可以是由20微米氧化硅、10微米氮氧化铝以及20微米氧化硅所构成。或者，该介电涂层堆栈可以是由10微米氮氧化铝(AlON)，以及40至50微米的氧化硅或氮氧化硅所构成。该些涂层可以通过诸如化学气相沉积(CVD)、电浆增强化学气相沉积(PECVD)、物理气相沉积(PVD)、电子射束沉积、喷雾涂布或常压电浆沉积的薄膜沉积方法施加上去。
前述的隆凸及气体密封环结构是形成于该介电质堆栈的顶部之上，如本文其它地方所述。参见在2010年11月18日公开为WO 2010/132640 A2的编号PCT/US2010/034667的PCT专利申请案、在2011年12月1日公开为WO 2011/149918 A2的编号PCTUS2011/037712的PCT专利申请案以及2012年3月15日公开为WO 2012/033922 A2的编号PCT/US2011/050841的PCT专利申请案。该些隆凸可以由多种材料制成，包含诸如氧化硅(SiOx,x≈2)、氮化硅、或氧化铝等材料；且可以从介电堆栈顶层的材料蚀刻而成，或者以本文所述的其它技术制成。一ALD涂布氧化铝的1微米厚度扩散阻障物层可以被沉积于该介电质涂层堆栈上方。
温度传感器被胶凝式地置入位于该组件背面处的盲孔。举例而言，该些温度传感器可以是电阻温度侦测器(RTD)或热电偶(TC)。
此静电夹具组件被装载于一基座结构之上，该结构包含热屏蔽、装载配备、电接线及气体供应，从而完成此DDESC。
虽然以上是参照一或多个实施方式显示及描述本发明，但根据对本说明书及所附图式的审阅及理解，相关技术的其它熟习者应能构想出等效的变更及修改。本发明包含所有这些修改及变更，且仅受限于以下权利要求书的范畴。此外，尽管本发明的一特别特征或特色可能仅透过数个实施方式的其中一者揭示，但基于任何特定或特别应用的需求或利益，该特征或特色可以结合其它实施方式的一或多个其它特征或特色。再者，"包括"、"具有"、"含有"、"附有"等词、或其变形，在使用于实施方式与权利要求书之中时，这些用语均类似"包含"一词的包容性含意。此外，"示范性"一词仅意味一实例，而非最佳。其亦应当理解，本文所描绘的特征及/或组件均为了简单及易于理解的目的而以相对于彼此的特别尺寸及/或方位例示，实际的尺寸及/或方位可能与本文所例示者差异甚大。
虽然本发明是参照其某些形式被相当详细地描述，但其它形式亦有可能。因此，后附权利要求书的精神和范畴不应受限于包含于本说明书之内的说明与形式。
引用于本文之中的所有专利、公开申请案及参考文件的教示均通过参照的形式整体纳入本说明书。

Claims (68)

1.一种静电夹具，包含：
陶瓷结构组件；
至少一电极，配置于该陶瓷结构组件之上；以及
表面介电层，配置于该至少一电极上方，该表面介电层被该电极中之电压启动而形成电荷以静电式地箝夹基板至该静电夹具，该表面介电层包含：
(i)非晶氧化铝绝缘体层，具有小于大约5微米之厚度，配置于该至少一电极上方；以及
(ii)介电层堆栈，配置于该绝缘体层上方，该介电层堆栈包含：
(a)包含氮氧化铝的至少一介电层；以及
(b)包含氧化硅与氮氧化硅中至少一者的至少一介电层。
2.如权利要求1之静电夹具，其中该表面介电层具有介于大约1微米与大约250微米之间的范围之中的厚度。
3.如权利要求1或2之静电夹具，其中该表面介电层包含氮化硅层。
4.如权利要求1或2之静电夹具，其中该表面介电层包含氮氧化硅层。
5.如前述权利要求中任一项之静电夹具，其中该表面介电层系由一或多层电绝缘层所构成。
6.如权利要求5之静电夹具，其中至少一电绝缘层是利用原子层沉积之薄膜沉积技术沉积而成。
7.如权利要求5之静电夹具，其中至少一电绝缘层是利用薄膜沉积技术沉积而成，该薄膜沉积技术系选择自由化学气相沉积、电浆增强化学气相沉积、物理气相沉积、电子射束沉积、喷雾涂布、常压电浆沉积、高压电浆沉积、电化学沉积以及溅镀沉积所组成的族群。
8.如权利要求5之静电夹具，其中该表面介电层系由选择自由氧化铝、氮氧化铝、氮化铝、氧化硅、氮氧化硅、氮化硅、过渡金属氧化物、过渡金属氮氧化物、稀土元素氧化物以及稀土元素氮氧化物所组成的族群中之材料所构成。
9.如权利要求5之静电夹具，其中该表面介电层系由选择自由多晶薄膜、非晶薄膜与准晶薄膜所组成的族群之中的一或多类材料所构成。
10.如权利要求5之静电夹具，其中该表面介电层系保角的。
11.如权利要求5之静电夹具，其中该表面介电层具有介于1微米与250微米之间的厚度。
12.如权利要求11之静电夹具，其中该表面介电层具有介于10微米与70微米之间的厚度。
13.如权利要求12之静电夹具，其中该表面介电层具有介于25微米与50微米之间的厚度。
14.如前述权利要求中任一项之静电夹具，其中该表面介电层具有承受超过500V之施用于该表面介电层的顶部与底部之间的峰值电压的能力。
15.如权利要求14之静电夹具，其中该表面介电层具有承受超过1000V之施用于该表面介电层的顶部与底部之间的峰值电压的能力。
16.如前述权利要求中任一项之静电夹具，其中该表面介电层稳定于介于-150℃与+750℃之间的温度。
17.如前述权利要求中任一项之静电夹具，其中该表面介电层实现下列功能的其中至少一项：(1)高强度介电阻障物、(2)具有本质上低金属污染与低微粒来源之介电层、(3)抗电浆蚀刻表面以及(4)抗磨损表面。
18.如前述权利要求中任一项之静电夹具，其中该非晶氧化铝绝缘体层系藉由原子层沉积法沉积于该至少一电极上方。
19.如权利要求18之静电夹具，其中该绝缘体层具有位于介于大约0.5微米与大约2微米之间的范围之中的厚度。
20.如权利要求19之静电夹具，其中该绝缘体层之该厚度系大约1微米。
21.如前述权利要求中任一项之静电夹具，其中该介电层堆栈包含：
i)第一介电层，沉积于该绝缘体层上方，该第一介电层包含氧化硅；
ii)该包含氮氧化铝的至少一介电层，沉积成第二介电层于该第一介电层上方；以及
iii)该包含氧化硅与氮氧化硅中至少一者的至少一介电层，沉积成第三介电层于该第二介电层上方，该第三介电层包含氧化硅。
22.如权利要求21之静电夹具，其中该第一介电层具有介于大约10微米与大约50微米之间的范围之中的厚度。
23.如权利要求22之静电夹具，其中该第一介电层之厚度系大约20微米。
24.如权利要求21之静电夹具，其中该第二介电层具有介于大约1微米与大约20微米之间的范围之中的厚度。
25.如权利要求24之静电夹具，其中该第二介电层之该厚度系大约10微米。
26.如权利要求21之静电夹具，其中该第三介电层具有介于大约10微米与大约50微米之间的范围之中的厚度。
27.如权利要求26之静电夹具，其中该第三介电层之该厚度系大约20微米。
28.如前述权利要求中任一项之静电夹具，其中该陶瓷结构组件包含氧化铝。
29.如权利要求1至27中任一项之静电夹具，其中该陶瓷结构组件包含氮化铝。
30.如权利要求1至27中任一项之静电夹具，其中该陶瓷结构组件包含氮化硅。
31.如前述权利要求中任一项之静电夹具，其中该至少一电极包含下列的其中至少一者：铝、钛、钼、银、铂、金、镍、钨、铬、钒、钌、铁、钯、镍钴铁合金、锰及氮化物。
32.如权利要求第31项之静电夹具，其中该至少一电极包含氮化钛。
33.如前述权利要求中任一项之静电夹具，其中该至少一电极包含小于大约0.5微米之厚度。
34.如前述权利要求中任一项之静电夹具，其中该至少一电极包含小于大约0.25微米之厚度。
35.如前述权利要求中任一项之静电夹具，其中该表面介电层包含氧化钇与氧化锆中至少一者。
36.如前述权利要求中任一项之静电夹具，其中该表面介电层包含氮化硅。
37.如前述权利要求中任一项之静电夹具，其中该介电层堆栈包含：
i)该包含氮氧化铝的至少一介电层，系配置于该绝缘体层上方之第一介电层；以及
ii)该包含氧化硅与氮氧化硅中至少一者的至少一介电层，系配置于该第一介电层上方之第二介电层。
38.如权利要求37之静电夹具，其中该第一介电层之厚度系大约10微米。
39.如权利要求37或38之静电夹具，其中该第二介电层具有介于大约40微米与大约50微米之间的范围之中的厚度。
40.如前述权利要求中任一项之静电夹具，其中该静电夹具之基板接触表面包含复数突出构造，伸长至高于该静电夹具位于该复数突出构造周围之该基板接触表面中的多个部分之高度。
41.如权利要求40之静电夹具，其中该复数突出构造包含介于大约3微米与大约15微米之间的高度。
42.如权利要求41之静电夹具，其中该复数突出构造包含介于大约6微米与大约8微米之间的高度。
43.如权利要求40之静电夹具，其中该复数突出构造包含蚀刻式突出构造与沉积式突出构造中至少一者。
44.如权利要求40之静电夹具，其中该复数突出构造中的至少一突出构造包含基板接触表面涂层，位于下层突出构造上方。
45.如权利要求44之静电夹具，其中该基板接触表面涂层包含藉由原子层沉积法沉积而成之氧化铝。
46.如前述权利要求中任一项之静电夹具，另包含非晶氧化铝之扩散阻障物层，藉由原子层沉积法沉积而成，配置于该介电层堆栈上方。
47.如权利要求46之静电夹具，其中该扩散阻障物层具有介于大约0.2微米与大约1微米之间的范围之中的厚度。
48.如权利要求46之静电夹具，另包含沉积于该扩散阻障物层上方之复数突出构造。
49.如权利要求48之静电夹具，其中沉积于该扩散阻障物层上方之该复数突出构造包含氧化硅。
50.如前述权利要求中任一项之静电夹具，其中该非晶氧化铝绝缘体层具有至少大约每微米200V的最小介电强度。
51.如权利要求50之静电夹具，其中该非晶氧化铝绝缘体层具有介于大约每微米200V与大约每微米400V之间的最小介电强度。
52.如权利要求50之静电夹具，其中该非晶氧化铝之绝缘体层具有至少大约每微米500V的最小介电强度。
53.如权利要求50之静电夹具，其中该非晶氧化铝之绝缘体层具有至少大约每微米800V的最小介电强度。
54.如前述权利要求中任一项之静电夹具，其中该包含氮氧化铝的至少一介电层包含至少大约每微米50V的最小介电强度。
55.如前述权利要求中任一项之静电夹具，其中该包含氧化硅与氮氧化硅中至少一者的至少一介电层包含具有至少大约每微米70V最小介电强度之氧化硅。
56.如前述权利要求中任一项之静电夹具，其中该包含氧化硅与氮氧化硅中至少一者的至少一介电层包含具有至少大约每微米70V最小介电强度之氮氧化硅。
57.如前述权利要求中任一项之静电夹具，另包含加热器。
58.如权利要求57之静电夹具，其中该加热器包含电阻式加热器，其被沉积及胶封于该陶瓷结构组件之背侧。
59.如权利要求57或58之静电夹具，另包含至少一嵌入温度传感器。
60.如前述权利要求中任一项之静电夹具，在下列的其中至少一者之上包含圆形边缘：气孔；气体通道；升降销孔；和接地销孔。
61.如前述权利要求中任一项之静电夹具，其中该静电夹具之基板接触表面包含下列的其中至少一者：藉由原子层沉积法所沉积之氧化铝、氧化硅、氮化硅、氮氧化硅以及富硅氧化物。
62.如前述权利要求中任一项之静电夹具，其中该非晶氧化铝绝缘体层包含小于大约体积的百分之2之孔隙率。
63.如前述权利要求中任一项之静电夹具，其中该非晶氧化铝绝缘体层包含小于大约体积的百分之1之孔隙率。
64.如前述权利要求中任一项之静电夹具，其中该非晶氧化铝绝缘体层包含小于大约体积的百分之0.5之孔隙率。
65.如前述权利要求中任一项之静电夹具，其中该非晶氧化铝绝缘体层包含化学式AlxOy的氧化铝，其中x系位于1.8到2.2的范围之中而y系位于2.6到3.4的范围之中。
66.如前述权利要求中任一项之静电夹具，其中该包含氮氧化铝的至少一介电层包含化学式AlOxNy的氮氧化铝，其中x系位于1.4到1.8的范围之中而y系位于0.2到0.5的范围之中。
67.如前述权利要求中任一项之静电夹具，其中该包含氧化硅与氮氧化硅其中至少一者的至少一介电层包含化学式SiOx的氧化硅，其中x系位于1.8到2.4的范围之中。
68.如前述权利要求中任一项之静电夹具，其中该包含氧化硅与氮氧化硅其中至少一者的至少一介电层包含化学式SiOxNy的氮氧化硅，其中x系位于1.6到2.0的范围之中而y系位于0.1到0.5的范围之中。
CN201580007196.XA 2014-02-07 2015-02-06 静电夹具以及制造其之方法 Active CN107078086B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461937135P 2014-02-07 2014-02-07
US61/937135 2014-02-07
PCT/US2015/014810 WO2015120265A1 (en) 2014-02-07 2015-02-06 Electrostatic chuck and method of making same

Publications (2)

Publication Number Publication Date
CN107078086A true CN107078086A (zh) 2017-08-18
CN107078086B CN107078086B (zh) 2021-01-26

Family

ID=52544589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580007196.XA Active CN107078086B (zh) 2014-02-07 2015-02-06 静电夹具以及制造其之方法

Country Status (8)

Country Link
US (1) US10497598B2 (zh)
EP (1) EP3103136B1 (zh)
JP (1) JP6527524B2 (zh)
KR (1) KR102369706B1 (zh)
CN (1) CN107078086B (zh)
SG (1) SG10201806706VA (zh)
TW (1) TWI663681B (zh)
WO (1) WO2015120265A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112553592A (zh) * 2019-09-25 2021-03-26 中微半导体设备(上海)股份有限公司 一种利用ald工艺对静电吸盘进行处理的方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236202B2 (en) * 2013-11-11 2019-03-19 Diablo Capital, Inc. System and method for adhering a semiconductive wafer to a mobile electrostatic carrier through a vacuum
CN107078086B (zh) 2014-02-07 2021-01-26 恩特格里斯公司 静电夹具以及制造其之方法
US20160379806A1 (en) * 2015-06-25 2016-12-29 Lam Research Corporation Use of plasma-resistant atomic layer deposition coatings to extend the lifetime of polymer components in etch chambers
US20170211185A1 (en) * 2016-01-22 2017-07-27 Applied Materials, Inc. Ceramic showerhead with embedded conductive layers
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US9850573B1 (en) 2016-06-23 2017-12-26 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US20180016678A1 (en) 2016-07-15 2018-01-18 Applied Materials, Inc. Multi-layer coating with diffusion barrier layer and erosion resistant layer
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US20180213608A1 (en) * 2017-01-20 2018-07-26 Applied Materials, Inc. Electrostatic chuck with radio frequency isolated heaters
SG11201906817TA (en) 2017-01-27 2019-08-27 Ultratech Inc Chuck systems and methods having enhanced electrical isolation for substrate-biased ald
US10975469B2 (en) 2017-03-17 2021-04-13 Applied Materials, Inc. Plasma resistant coating of porous body by atomic layer deposition
US11289355B2 (en) 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
US11279656B2 (en) 2017-10-27 2022-03-22 Applied Materials, Inc. Nanopowders, nanoceramic materials and methods of making and use thereof
WO2019126155A1 (en) * 2017-12-18 2019-06-27 Entegris, Inc. Chemical resistant multi-layer coatings applied by atomic layer deposition
KR102655866B1 (ko) 2018-01-31 2024-04-05 램 리써치 코포레이션 정전 척 (electrostatic chuck, ESC) 페데스탈 전압 분리
US11086233B2 (en) * 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks
US10443126B1 (en) 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US11667575B2 (en) 2018-07-18 2023-06-06 Applied Materials, Inc. Erosion resistant metal oxide coatings
US11031272B2 (en) * 2018-11-06 2021-06-08 Mikro Mesa Technology Co., Ltd. Micro device electrostatic chuck with diffusion blocking layer
US11742781B2 (en) * 2018-11-19 2023-08-29 Entegris, Inc. Electrostatic chuck with charge dissipation coating
US11180847B2 (en) 2018-12-06 2021-11-23 Applied Materials, Inc. Atomic layer deposition coatings for high temperature ceramic components
US11673161B2 (en) * 2019-03-11 2023-06-13 Technetics Group Llc Methods of manufacturing electrostatic chucks
US10858741B2 (en) 2019-03-11 2020-12-08 Applied Materials, Inc. Plasma resistant multi-layer architecture for high aspect ratio parts
US11335581B2 (en) * 2019-07-31 2022-05-17 Eryn Smith System and method for adhering a semiconductive wafer to an electrostatic carrier by adjusting relative permittivity
KR20210032606A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 금속 마스크, 이의 제조 방법, 및 표시 패널 제조 방법
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
KR20210113497A (ko) * 2020-03-06 2021-09-16 세메스 주식회사 지지 유닛 및 그를 포함하는 기판 처리 장치
EP4256100A1 (en) 2020-12-02 2023-10-11 Oerlikon Surface Solutions AG, Pfäffikon Improved plasma resistant coatings for electrostatic chucks
CN112652677B (zh) * 2020-12-09 2023-10-27 晋能光伏技术有限责任公司 一种perc电池背面钝化工艺
US11417557B2 (en) * 2020-12-15 2022-08-16 Entegris, Inc. Spiraling polyphase electrodes for electrostatic chuck
US11955361B2 (en) * 2021-04-15 2024-04-09 Applied Materials, Inc. Electrostatic chuck with mesas
KR102520805B1 (ko) * 2021-05-10 2023-04-13 주식회사 템네스트 이종 복합재료로 이루어진 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
KR102548445B1 (ko) * 2021-05-10 2023-06-28 부경대학교 산학협력단 클래드재 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
KR20230119748A (ko) * 2022-02-08 2023-08-16 (주)아이씨디 정전 장치 및 그 동작 방법
US20230294208A1 (en) * 2022-03-21 2023-09-21 Applied Materials, Inc. Electrostatic chuck with laser-machined mesas
US20230312422A1 (en) * 2022-04-01 2023-10-05 Applied Materials, Inc. Ceramic engineering by grading materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204489B1 (en) * 1998-01-09 2001-03-20 Ngk Insulators, Ltd. Electrically heated substrate with multiple ceramic parts each having different volume restivities
US20080151467A1 (en) * 2006-12-26 2008-06-26 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
JP2010147502A (ja) * 2003-12-05 2010-07-01 Tokyo Electron Ltd 静電チャック
KR20130106916A (ko) * 2012-03-21 2013-10-01 주식회사 미코 정전척

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004086B2 (ja) * 1996-07-22 2007-11-07 日本発条株式会社 静電チャック装置
JP3949763B2 (ja) 1996-11-21 2007-07-25 トーカロ株式会社 静電チャック部材
US5909355A (en) 1997-12-02 1999-06-01 Applied Materials, Inc. Ceramic electrostatic chuck and method of fabricating same
JPH11168134A (ja) * 1997-12-03 1999-06-22 Shin Etsu Chem Co Ltd 静電吸着装置およびその製造方法
JP4082924B2 (ja) 2002-04-16 2008-04-30 キヤノンアネルバ株式会社 静電吸着ホルダー及び基板処理装置
EP1588404A2 (en) 2003-01-17 2005-10-26 General Electric Company Wafer handling apparatus
JP4307195B2 (ja) 2003-09-17 2009-08-05 京セラ株式会社 静電チャック
WO2007005925A1 (en) 2005-06-30 2007-01-11 Varian Semiconductor Equipment Associates, Inc. Clamp for use in processing semiconductor workpieces
US20090242544A1 (en) 2005-10-12 2009-10-01 Shin-Etsu Chemical Co., Ltd. Wafer heating apparatus having electrostatic attraction function
TWI475594B (zh) 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
JP4712836B2 (ja) * 2008-07-07 2011-06-29 信越化学工業株式会社 耐腐食性積層セラミックス部材
JP5453902B2 (ja) 2009-04-27 2014-03-26 Ｔｏｔｏ株式会社 静電チャックおよび静電チャックの製造方法
SG176059A1 (en) 2009-05-15 2011-12-29 Entegris Inc Electrostatic chuck with polymer protrusions
KR100997374B1 (ko) 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
WO2011149918A2 (en) 2010-05-28 2011-12-01 Entegris, Inc. High surface resistivity electrostatic chuck
US8619406B2 (en) 2010-05-28 2013-12-31 Fm Industries, Inc. Substrate supports for semiconductor applications
US9728429B2 (en) * 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers
WO2012033922A2 (en) 2010-09-08 2012-03-15 Entegris, Inc. High conductivity electrostatic chuck
CN107078086B (zh) 2014-02-07 2021-01-26 恩特格里斯公司 静电夹具以及制造其之方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204489B1 (en) * 1998-01-09 2001-03-20 Ngk Insulators, Ltd. Electrically heated substrate with multiple ceramic parts each having different volume restivities
JP2010147502A (ja) * 2003-12-05 2010-07-01 Tokyo Electron Ltd 静電チャック
US20080151467A1 (en) * 2006-12-26 2008-06-26 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
KR20130106916A (ko) * 2012-03-21 2013-10-01 주식회사 미코 정전척

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112553592A (zh) * 2019-09-25 2021-03-26 中微半导体设备(上海)股份有限公司 一种利用ald工艺对静电吸盘进行处理的方法

Also Published As

Publication number Publication date
EP3103136A1 (en) 2016-12-14
JP6527524B2 (ja) 2019-06-05
TWI663681B (zh) 2019-06-21
KR20160118259A (ko) 2016-10-11
JP2017507484A (ja) 2017-03-16
TW201545268A (zh) 2015-12-01
EP3103136B1 (en) 2021-06-23
KR102369706B1 (ko) 2022-03-04
SG10201806706VA (en) 2018-09-27
US10497598B2 (en) 2019-12-03
US20160336210A1 (en) 2016-11-17
CN107078086B (zh) 2021-01-26
WO2015120265A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
CN107078086A (zh) 静电夹具以及制造其之方法
US7446284B2 (en) Etch resistant wafer processing apparatus and method for producing the same
CN102203931B (zh) 具有可调电阻率的晶片加工装置
CN105359265B (zh) 原位可移除式静电夹盘
TWI234216B (en) Ceramic heater
EP0493089A1 (en) Wafer heating apparatus and method for producing the same
TW202138188A (zh) 稀土氧化物系抗電漿腐蝕薄膜塗層
TW200541008A (en) Manufacturing method for sintered body with buried metallic member
US10385454B2 (en) Diffusion resistant electrostatic clamp
KR101329630B1 (ko) 가열소자
JP2017509147A5 (zh)
US10840119B2 (en) Electrostatic chuck
KR101397133B1 (ko) 정전척의 제조방법
JP2010016304A (ja) 耐腐食性積層セラミックス部材
JP3771722B2 (ja) ウエハ支持部材
JP4654152B2 (ja) 加熱素子
CN219457560U (zh) 基座及等离子体刻蚀装置
JPH05194046A (ja) 複層セラミックスヒーター
JP2000012192A (ja) セラミックスヒータ
JPH1070892A (ja) 静電チャック板とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant