TW201528276A - 資料移位 - Google Patents

資料移位 Download PDF

Info

Publication number
TW201528276A
TW201528276A TW103131796A TW103131796A TW201528276A TW 201528276 A TW201528276 A TW 201528276A TW 103131796 A TW103131796 A TW 103131796A TW 103131796 A TW103131796 A TW 103131796A TW 201528276 A TW201528276 A TW 201528276A
Authority
TW
Taiwan
Prior art keywords
sensing
line
coupled
isolation device
memory cell
Prior art date
Application number
TW103131796A
Other languages
English (en)
Other versions
TWI541815B (zh
Inventor
Timothy B Cowles
Steven M Bodily
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201528276A publication Critical patent/TW201528276A/zh
Application granted granted Critical
Publication of TWI541815B publication Critical patent/TWI541815B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Abstract

本發明包含與資料移位相關之裝置及方法。一實例性裝置包括：一第一記憶體胞，其耦合至一陣列之一第一感測線；一第一隔離器件，其位於該第一記憶體胞與對應於該第一記憶體胞之第一感測電路之間；及一第二隔離器件，其位於該第一記憶體胞與對應於一第二感測線之第二感測電路之間。該第一隔離器件及該第二隔離器件經操作以在該陣列中使資料移位且未經由該陣列之一輸入/輸出線而轉移該資料。

Description

資料移位
本發明大體上係關於半導體記憶體及方法，且更特定言之，本發明係關於與執行資料移位相關之裝置及方法。
記憶體器件通常用作電腦或其他電子系統中之內部半導體積體電路。存在諸多不同類型之記憶體，其包含揮發性記憶體及非揮發性記憶體。揮發性記憶體需要電力來維持其資料(例如主機資料、錯誤資料等等)，且尤其包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、同步動態隨機存取記憶體(SDRAM)及閘流體隨機存取記憶體(TRAM)。非揮發性記憶體可在斷電時藉由保存已儲存之資料而提供持久性資料，且可尤其包含反及快閃記憶體、反或快閃記憶體及電阻可變記憶體，諸如相變隨機存取記憶體(PCRAM)、電阻隨機存取記憶體(RRAM)及磁阻隨機存取記憶體(MRAM)(諸如自旋力矩轉移隨機存取記憶體(STT RAM))。
電子系統通常包含諸多處理資源(例如一或多個處理器)，其可擷取及執行指令且將所執行之指令之結果儲存至一適合位置。一處理器可包括諸多功能單元(諸如(例如)算術邏輯單元(ALU)電路、浮點單元(FPU)電路及/或一組合邏輯區塊)，其藉由對資料(例如一或多個運算元)執行「與」、「或」、「非」、「與非」、「或非」及「異或」邏輯運算而執行指令。例如，功能單元電路可用於對運算元執行諸如加、減、 乘及/或除之算術運算。
一電子系統中之諸多組件可涉及：將指令提供至用於執行之功能單元電路。可(例如)由一處理資源(諸如一控制器及/或主機處理器)產生指令。資料(例如將對其執行指令之運算元)可儲存於可由功能單元電路存取之一記憶體陣列中。指令及/或資料可從記憶體陣列擷取且在功能單元電路開始對資料執行指令之前被定序及/或緩衝。此外，由於可在一或多個時脈週期中透過功能單元電路而執行不同類型之運算，所以亦可定序及/或緩衝指令及/或資料之中間結果。
在諸多例項中，處理資源(例如處理器及/或相關聯之功能單元電路)可位於記憶體陣列之外部，且資料經由一匯流排而存取於處理資源與記憶體陣列之間以執行一組指令。通常，記憶體陣列自身具有有限能力及功能。例如，大多數記憶體陣列儲存待執行之指令及/或待運算之資料。此等記憶體陣列可包含用於感測記憶體胞及/或更新儲存於其內之資料之電路。
100‧‧‧計算系統
110‧‧‧主機
120‧‧‧記憶體器件
130‧‧‧記憶體陣列
140‧‧‧控制器
146‧‧‧列解碼器
148‧‧‧寫入電路
150‧‧‧感測電路
154‧‧‧控制匯流排
156‧‧‧輸入/輸出(I/O)匯流排
162‧‧‧位址電路
164‧‧‧輸入/輸出(I/O)電路
166‧‧‧行解碼器
170‧‧‧移位控制器
201‧‧‧記憶體胞
201-0至201-2‧‧‧記憶體胞
204-0至204-3‧‧‧存取線(WL0至WL3)
205-0至205-2‧‧‧感測線/數位線
206-0至206-2‧‧‧感測放大器
230‧‧‧記憶體陣列
231-0至231-2‧‧‧累加器
241‧‧‧控制信號(NORM)
242‧‧‧控制信號(ShfrL)
243‧‧‧控制信號(ShfrR)
244-0至244-3‧‧‧存取線(WL0至WL3)
251-1‧‧‧隔離器件
251-2‧‧‧隔離器件
252-1‧‧‧隔離器件
252-2‧‧‧隔離器件
253-1‧‧‧隔離器件
253-2‧‧‧隔離器件
265-0至265-2‧‧‧數位線/感測線(D0_至D2_)
301‧‧‧記憶體胞
301-0至301-2‧‧‧記憶體胞
304-0至304-3‧‧‧存取線(WL0至WL3)
305-0至305-2‧‧‧感測線/數位線(D0至D2)
306-0至306-2‧‧‧感測放大器
330‧‧‧記憶體陣列
331-0至331-2‧‧‧累加器
341‧‧‧控制信號(NORM)
344-0至344-3‧‧‧存取線(WL0至WL3)
345‧‧‧控制信號(Shft)
351-1‧‧‧隔離器件
351-2‧‧‧隔離器件
355-1‧‧‧隔離器件
355-2‧‧‧隔離器件
365-0至365-2‧‧‧感測線/數位線(D0_至D2_)
402‧‧‧存取器件/電晶體
403‧‧‧儲存元件/電容器
404-0至404-N‧‧‧字線(WL0至WLN)
405-1‧‧‧感測線(D)
405-2‧‧‧感測線(D_)
406‧‧‧感測放大器
407-1‧‧‧電晶體
407-2‧‧‧電晶體
408-1‧‧‧電晶體
408-2‧‧‧電晶體
409-1‧‧‧電晶體
409-2‧‧‧電晶體
411-1‧‧‧控制信號(Passd)/控制線
411-2‧‧‧控制信號(Passdb)/控制線
412-1‧‧‧負控制信號(Accumb)/控制線
412-2‧‧‧正控制信號(Accum)/控制線
413‧‧‧信號(InvD)
414-1‧‧‧電晶體
414-2‧‧‧電晶體
416-1‧‧‧電晶體
416-2‧‧‧電晶體
417-1‧‧‧節點
417-2‧‧‧節點
430‧‧‧記憶體陣列
431‧‧‧累加器
471-1‧‧‧隔離電路
471-2‧‧‧隔離電路
505-1‧‧‧感測線(D)
505-2‧‧‧感測線(D_)
506‧‧‧感測放大器
521-1‧‧‧電晶體
521-2‧‧‧電晶體
522‧‧‧控制信號(ISO)
523-1‧‧‧電晶體
523-2‧‧‧電晶體
524‧‧‧電晶體
525‧‧‧平衡電壓(dvc2)
526‧‧‧控制信號(EQ)
527-1‧‧‧電晶體
527-2‧‧‧電晶體
528‧‧‧負控制信號(RNL_)
529-1‧‧‧電晶體
529-2‧‧‧電晶體
531‧‧‧正控制信號(PSA)
532-1‧‧‧電晶體
532-2‧‧‧電晶體
533‧‧‧信號(COLDEC)
534-1‧‧‧輸入/輸出(I/O)線
534-2‧‧‧輸入/輸出(I/O)線
圖1係根據本發明之諸多實施例之呈包含一記憶體器件之一計算系統之形式之一裝置之一方塊圖。
圖2繪示根據本發明之諸多實施例之經組態以執行資料移位之一記憶體陣列之一部分之一示意圖。
圖3繪示根據本發明之諸多實施例之經組態以執行資料移位之一記憶體陣列之一部分之一示意圖。
圖4繪示根據本發明之諸多實施例之經組態以執行資料移位之一記憶體陣列之一部分之一示意圖。
圖5繪示根據本發明之諸多實施例之感測電路之一部分之一示意圖。
本發明包含與資料移位相關之裝置及方法。一實例性裝置包括：一第一記憶體胞，其耦合至一陣列之一第一感測線；一第一隔離器件，其位於該第一記憶體胞與對應於該第一記憶體胞之第一感測電路之間；及一第二隔離器件，其位於該第一記憶體胞與對應於一第二感測線之第二感測電路之間。該第一隔離器件及該第二隔離器件經操作以在該陣列中使資料移位且未經由該陣列之一輸入/輸出線而轉移該資料。
本發明之諸多實施例可藉由提供在陣列內使資料移位(例如，從一記憶體胞至另一記憶體胞)且未經由陣列之輸入/輸出線(例如區域及/或全域輸入/輸出線)而轉移資料(例如，至一外部處理資源)之能力而提供與一記憶體陣列相關聯之改良功能。作為一實例，本發明之實施例可提供在一陣列中使資料移位(例如，沿一所選擇之存取線)，使得儲存於一特定記憶體胞中之資料可(例如向右或向左)轉移至耦合至該所選擇之存取線之一相鄰記憶體胞，且儲存於該特定記憶體胞中之資料值可用從一不同記憶體胞移位之一資料值替換。根據本文所描述之實施例，在一陣列內使資料移位可用於各種處理任務且可提供相較於先前資料移位方法(例如，其中資料可從陣列轉移出，被移位，且接著被轉回至陣列中)之顯著時間節省。
在先前方法中，執行資料移位已包含：將資料從陣列及感測電路(例如，經由包括輸入/輸出(I/O)線之一匯流排)轉移至一處理資源(諸如一處理器、微處理器及/或電腦引擎)，該處理資源可包括經組態以執行適當移位(例如，與各種邏輯運算相關聯)之ALU電路及/或其他功能單元電路。然而，將資料從一記憶體陣列及感測電路轉移至此(等)處理資源可涉及大量電力消耗。即使該處理資源位於與該記憶體陣列相同之一晶片上，但在將資料從該陣列移出至該處理資源時會消耗大量電力，此可涉及：執行一感測線位址存取(例如，觸發一行解 碼信號)以將資料從感測線轉移至I/O線(例如區域I/O線)上；將該資料移動至陣列周邊設備；及提供該資料至該處理資源。
此外，(若干)處理資源之電路(例如電腦引擎)不符合與一記憶體陣列相關聯之間距規則。例如，一記憶體陣列之記憶體胞可具有4F2或6F2之記憶體胞尺寸，其中「F」係對應於記憶體胞之一特徵尺寸。因而，與先前系統之ALU電路相關聯之器件(例如邏輯閘)無法形成於具有記憶體胞之間距上，此可影響(例如)晶片尺寸及/或記憶體密度。本發明之諸多實施例包含隔離器件及相關之感測電路，其等形成於具有陣列之記憶體胞之間距上且能夠經操作以執行資料移位，如下文進一步所描述。如本文所使用，一隔離器件係指能夠選擇性地提供至少一對節點(例如端子)之間之電隔離之一器件，諸如一電晶體及/或二極體。
在本發明之以下詳細描述中，參考構成本發明之一部分之附圖，且附圖中依繪示方式展示可如何實踐本發明之一或多個實施例。足夠詳細地描述此等實施例以使一般技術者能夠實踐本發明之該等實施例，且應瞭解，可利用其他實施例，且可在不背離本發明之範疇之情況下作出程序、電性及/或結構改變。如本文所使用，尤其相對於圖式中之參考數字之指定符「N」指示：可包含所指定之特定特徵之數目。如本文所使用，「數個」特定事物可係指此等事物之一或多者(例如，數個記憶體陣列可係指一或多個記憶體陣列)。
本文之圖式遵循一編號慣例，其中首位或前幾位數字對應於圖式編號且剩餘數字識別圖式中之一元件或組件。可藉由使用類似數字來識別不同圖式之間之類似元件或組件。例如，204可係指圖2中之元件「04」，且一類似元件可指稱圖3中之304。應瞭解，本文之各種實施例中所展示之元件可經新增、交換及/或消除以提供本發明之諸多額外實施例。另外，應瞭解，圖式中所提供之元件之比例及相對尺寸 意欲繪示本發明之某些實施例，且不應被視為意指限制。
圖1係根據本發明之諸多實施例之呈包含一記憶體器件120之一計算系統100之形式之一裝置之一方塊圖。如本文所使用，一記憶體器件120、一記憶體陣列130及/或感測電路150亦可被單獨視為一「裝置」。
系統100包含耦合至記憶體器件120之一主機110，記憶體器件120包含一記憶體陣列130。主機110可為一主機系統，諸如一個人膝上型電腦、一桌上型電腦、一數位相機、一智慧型電話或一記憶體卡讀取器，以及各種其他類型之主機。主機110可包含一系統主機板及/或背板且可包含數個處理資源(例如一或多個處理器、微處理器或某一其他類型之控制電路)。系統100可包含單獨積體電路，或主機110及記憶體器件120兩者可位於相同積體電路上。系統100可為(例如)一伺服器系統及/或一高效能計算(HPC)系統及/或其等之一部分。儘管圖1中所展示之實例繪示具有一馮諾依曼(Von Neumann)架構之一系統，但本發明之實施例可實施於可不包含通常與一馮諾依曼架構相關聯之一或多個組件(例如CPU、ALU等等)之非馮諾依曼架構(例如一杜林機(Turing machine))中。
為清楚起見，系統100已經簡化以聚焦於與本發明特別相關之特徵。記憶體陣列130可為(例如)一DRAM陣列、SRAM陣列、STT RAM陣列、PCRAM陣列、TRAM陣列、RRAM陣列、反及快閃陣列及/或反或快閃陣列。陣列130可包括配置由存取線(其在本文中可指稱字線或選擇線)耦合之列及由感測線(其在本文中可指稱數位線或資料線)耦合之行之記憶體胞。儘管圖1中展示一單一陣列130，但實施例不限於此。例如，記憶體器件120可包含數個陣列130(例如，數個記憶體庫及/或DRAM胞之子陣列)。結合圖2、圖3及圖4來描述一實例性DRAM陣列。
記憶體器件120包含位址電路162以透過I/O電路164來鎖存通過一I/O匯流排156提供之位址信號。由一列解碼器146及一行解碼器166接收及解碼位址信號以存取記憶體陣列130。可藉由使用感測電路150來感測感測線上之電壓及/或電流變化而從記憶體陣列130讀取資料。感測電路150可讀取及鎖存來自記憶體陣列130之一頁(例如列)資料。I/O電路164可通過I/O匯流排156而與主機110雙向資料通信。寫入電路148用於將資料寫入至記憶體陣列130。
控制器140解碼由控制匯流排154從主機110提供之信號。此等信號可包含晶片啟用信號、寫入啟用信號及位址鎖存信號，其等用於控制對記憶體陣列130執行之操作(其包含資料讀取、資料寫入及資料擦除操作)。在各種實施例中，控制器140負責執行來自主機110之指令。控制器140可為包括硬體、軟體及/或韌體之一狀態機、一定序器或某一其他類型之控制器。
控制器140包含一移位控制器170，其可控制提供至(例如)與執行資料移位(如本文進一步所描述)相關聯之隔離器件之信號。例如，移位控制器170可控制在一陣列中(例如向右或向左)使資料移位(例如沿一陣列中之一所選擇之存取線)。
下文結合圖2、圖3、圖4及圖5來進一步描述感測電路150之一實例。例如，在諸多實施例中，感測電路150可包括數個感測放大器(例如，圖2中所展示之感測放大器206、圖3中所展示之感測放大器306、圖4中所展示之感測放大器406、或圖5中所展示之感測放大器506)及累加器電路(例如，圖2中所展示之累加器電路231、圖3中所展示之累加器電路331、及圖4中所展示之累加器電路431)，該累加器電路可包括一累加器且可用於提供與本文進一步所描述之資料移位相關聯之資料值之暫時儲存器。
圖2繪示根據本發明之諸多實施例之經組態以執行資料移位之一 記憶體陣列230之一部分之一示意圖。陣列230包含一第一部分(例如子陣列)，其包括數個存取線204-0(WL0)、204-1(WL1)、204-2(WL2)及204-3(WL3)及數個感測線205-0(D0)、205-1(D1)、205-2(D2)。陣列230亦包含一第二部分，其包括數個存取線244-0(WL0)、244-1(WL1)、244-2(WL2)及244-3(WL3)及數個感測線265-0(D0_)、265-1(D1_)及265-2(D2_)，該等感測線分別充當感測線205-0、205-1及205-2之互補感測線。因而，陣列230之記憶體胞201配置於由存取線(例如字線)耦合之列及由感測線(例如數位線)耦合之行中，其中各行之記憶體胞201與一對互補感測線相關聯。實施例不受限於圖2中所展示之行數。
陣列230可為(例如)各由一存取器件202及一儲存元件(例如圖4中所展示之電晶體402及電容器403)組成之1T1C(一個電晶體一個電容器)記憶體胞之一DRAM陣列。在諸多實施例中，記憶體胞201係破壞性讀取記憶體胞(例如，讀取儲存於記憶體胞中之資料破壞資料，使得最初儲存於記憶體胞中之資料在被讀取之後更新)。
根據本發明之諸多實施例，陣列230耦合至感測電路。在此實例中，各對互補感測線耦合至包括一感測放大器(大體上指稱206)及一累加器(大體上指稱231)之感測電路。例如，感測線205-0/265-0耦合至感測放大器206-0(SA0)及對應累加器231-0(ACCUM0)，感測線205-1/265-1耦合至感測放大器206-1(SA1)及對應累加器231-1(ACCUM1)，且感測線205-2/265-2耦合至感測放大器206-2(SA2)及對應累加器231-2(ACCUM2)。結合圖5來描述一實例性感測放大器，且結合圖4來描述一實例性累加器。儘管圖2中繪示一開放數位線架構，但實施例不限於此。例如，陣列230可具有一摺疊數位架構(諸如圖4中所展示之數位線架構)以及其他數位架構。
感測放大器206可經操作以經由一感測(例如讀取)操作而判定儲 存於一所選擇之記憶體胞中之資料(例如邏輯資料值)。累加器231可經操作以根據本文所描述之實施例而儲存(例如暫時性地)與資料移位相關聯之從記憶體胞讀取之資料。如下文進一步所描述，耦合至一特定數位線之感測電路可經操作以感測及/或儲存來自耦合至該特定數位線之一記憶體胞之一資料值或來自耦合至一不同數位線(例如一相鄰數位線)之一記憶體胞之一資料值。實施例不受限於圖2中所展示之實例性感測電路。例如，根據本文所描述之諸多實施例，感測電路可包含電流模式感測放大器及/或單端感測放大器(例如耦合至一個感測線之感測放大器)。
本發明之諸多實施例包含可操作以與在一陣列中使資料移位(例如，沿一陣列(諸如陣列230)之一所選擇之存取線)相關聯之數個隔離器件。該等隔離器件可位於對應於特定數位線之感測電路與耦合至數位線之記憶體胞之間。例如，在圖2所展示之實例中，數位線205-0、205-1及205-2之各者包含位於其各自感測電路與記憶體胞201之間之三個隔離器件251-1、252-1及253-1。類似地，互補數位線265-0、265-1及265-2之各者包含位於其各自感測電路與記憶體胞201之間之三個隔離器件251-2、252-2及253-2。
例如，參考數位線205-1，一隔離器件251-1位於感測放大器206-1與耦合至數位線205-1之記憶體胞之間，一隔離器件252-1位於感測放大器206-1與耦合至相鄰數位線205-0之記憶體胞之間，且一隔離器件253-1位於感測放大器206-1與耦合至相鄰數位線205-2之記憶體胞之間。類似地，參考互補數位線265-1，一隔離器件251-2位於感測放大器206-1與耦合至數位線265-1之記憶體胞之間，一隔離器件252-2位於感測放大器206-1與耦合至相鄰數位線265-0之記憶體胞之間，且一隔離器件253-2位於感測放大器206-1與耦合至相鄰數位線265-2之記憶體胞之間。
在圖2所展示之實例中，隔離器件251-1、252-1、253-1、251-2、252-2及253-2係n通道(Nch)電晶體(例如場效電晶體)；然而，實施例不受限於一特定類型之電晶體或其他隔離器件。在圖2所展示之實例中且再次參考數位線205-1，對應於數位線205-1之隔離器件251-1之一第一端子(例如源極/汲極)、對應於數位線205-2之隔離器件252-1之一第一端子、及對應於數位線205-0之隔離器件253-1之一第一端子彼此耦合且耦合至數位線205-1。對應於數位線205-2之隔離器件252-1之一第二端子耦合至感測放大器206-2，且對應於數位線205-0之隔離器件253-1之一第二端子耦合至感測放大器206-0。此外，對應於數位線205-1之隔離器件251-1之一第二端子、對應於數位線205-1之隔離器件252-1之一第一端子、及對應於數位線205-1之隔離器件253-1之一第一端子彼此耦合且耦合至感測放大器206-1。
在諸多實施例中，隔離器件251-1、252-1、253-1、251-2、252-2及253-2可形成於具有陣列230之記憶體胞201及/或感測電路(例如感測放大器206及/或累加器231)之間距上，該間距可符合一特定特徵尺寸(例如4F2、6F2等等)。隔離器件251-1、252-1、253-1、251-2、252-2及253-2可形成於感測放大器206之間之一間隙中，其可相較於先前方法而減少此等器件所需之空間量及/或增加可用於其他電路之空間量。因此，根據本文所描述之實施例，用於使資料移位之裝置及方法具有相較於先前方法之益處。
在操作中，可將信號選擇性地提供(例如，經由圖1中所展示之移位控制器170)至隔離器件251-1、252-1、253-1、251-2、252-2及253-2之閘極以在陣列內使資料移位(例如，沿陣列230之一所選擇之存取線)。在圖2所展示之實例中，經由一信號241(NORM)而啟用/停用隔離器件251-1及251-2，經由一信號242(ShftL)而啟用/停用隔離器件252-1及252-2，且經由一信號243(ShftR)而啟用/停用隔離器件253-1 及253-2。
根據諸多實施例，可使資料向右或向左移位(例如，沿一所選擇之存取線)。例如，使儲存於記憶體胞201-1之一資料值沿所選擇之存取線204-1向右移位(例如，至記憶體胞201-2)之一操作可包含：啟用(例如，經由「NORM」控制信號241而接通)對應於數位線205-1之隔離器件251-1，同時停用(經由「ShftR」控制信號及「ShftL」控制信號)隔離器件252-1及253-1。當啟用隔離器件251-1時，一感測(例如讀取)操作可經執行以判定儲存於記憶體胞201-1中之一資料值(例如，藉由啟動所選擇之存取線204-1及感測放大器206-1)。所感測之資料值可儲存於累加器231-1中。接著，可藉由啟用(例如，經由「ShftR」控制信號243)對應於數位線205-1之隔離器件253-1且啟動所選擇之存取線204-1而使所感測之資料值移位至記憶體胞201-2。因而，在啟用隔離器件253-1時啟動存取線204-1可將儲存於累加器231-1中之資料值寫入至記憶體胞201-2。因此，使儲存於記憶體胞201-1中之資料值移位至記憶體胞201-2，且未經由I/O線及/或經由一感測線位址存取而從陣列轉移出資料(例如，未觸發一行解碼信號，使得資料經由區域I/O線而從陣列及感測電路轉移至外部電路)。亦應注意，由對應於數位線205-1之感測電路感測之資料值從記憶體胞201-1轉移至記憶體胞201-2，且未轉移至對應於數位線205-2之感測電路及/或未由對應於數位線205-2之感測電路感測。因而，可經由執行一單一(例如僅一個)感測操作而使資料值移位。
依一類似方式，使儲存於記憶體胞201-1中之一資料值沿所選擇之存取線204-1向左移位(例如，至記憶體胞201-0)之一操作可包含：啟用(例如，經由「NORM」控制信號241而接通)對應於數位線205-1之隔離器件251-1，同時停用(經由「ShftR」控制信號及「ShftL」控制信號)隔離器件252-1及253-1。當啟用隔離器件251-1時，一感測(例 如讀取)操作可經執行以判定儲存於記憶體胞201-1中之一資料值(例如，藉由啟動所選擇之存取線204-1及感測放大器206-1)。可藉由啟用(例如接通)對應於數位線205-1之隔離器件252-1(例如，經由「ShftL」控制信號242)且啟動所選擇之存取線204-1而使所感測之資料值移位至記憶體胞201-0。因而，在啟用隔離器件252-1時啟動存取線204-1可將儲存於累加器231-1之資料值寫入至記憶體胞201-0。
儘管上述實例聚焦於使資料從一單一記憶體胞(例如201-1)移位，但隔離器件251-1、252-1及253-1及251-2、252-2及253-2可經操作以使資料同時從多個記憶體胞移位。例如，可使來自耦合至一所選擇之存取線之全部記憶體胞之資料(例如一頁資料)向右移位(例如，經由啟用隔離器件253-1/253-2)或向左移位(例如，經由啟用隔離器件252-1/252-2)。此外，可依類似於上文所描述之方式之一方式使儲存於耦合至數位線265-0、265-1及265-2之記憶體胞中之資料沿存取線244-0至244-3移位。儘管圖2中未繪示，但在諸多實施例中，隔離器件可耦合於非相鄰數位線之間，使得資料可被移位至非相鄰記憶體胞。例如，可將儲存於記憶體胞201-0中之一資料值直接轉移至記憶體胞201-2。再者，在諸多實施例中，可將資料從一特定記憶體胞(例如201-0)轉移至一個以上記憶體胞。
圖3繪示根據本發明之諸多實施例之經組態以執行資料移位之一記憶體陣列330之一部分之一示意圖。陣列330包含一第一部分(例如子陣列)，其包括數個存取線304-0(WL0)、304-1(WL1)、304-2(WL2)及304-3(WL3)及數個感測線305-0(D0)、305-1(D1)及305-2(D2)。陣列330亦包含一第二部分，其包括數個存取線344-0(WL0)、344-1(WL1)、344-2(WL2)及344-3(WL3)及數個感測線365-0(D0_)、365-1(D1_)及365-2(D2_)，該等感測線分別充當感測線305-0、305-1及305-2之互補感測線。因而，陣列330之記憶體胞301配置於由存取 線(例如字線)耦合之列及由感測線(例如數位線)耦合之行中，其中各行記憶體胞301與一對互補感測線相關聯。實施例不受限於圖3中所展示之行數。
陣列330可為(例如)各由一存取器件及一儲存元件(例如圖4中所展示之電晶體402及電容器403)組成之1T1C(一個電晶體一個電容器)記憶體胞之一DRAM陣列。在諸多實施例中，記憶體胞301係破壞性讀取記憶體胞(例如，讀取儲存於記憶體胞中之資料損壞資料，使得最初儲存於記憶體胞中之資料在被讀取之後更新)。
根據本發明之諸多實施例，陣列330耦合至感測電路。在此實例中，各對互補感測線耦合至包括一感測放大器(大體上指稱306)及一累加器(大體上指稱331)之感測電路。例如，感測線305-0/365-0耦合至感測放大器306-0(SA0)及對應累加器331-0(ACCUM0)，感測線305-1/365-1耦合至感測放大器306-1(SA1)及對應累加器331-1(ACCUM1)，且感測線305-2/365-2耦合至感測放大器306-2(SA2)及對應累加器331-2(ACCUM2)。結合圖5來描述一實例性感測放大器，且結合圖4來描述一實例性累加器。
感測放大器306可經操作以經由一感測(例如讀取)操作而判定儲存於一所選擇之記憶體胞中之資料(例如邏輯資料值)。累加器331可經操作以根據本文所描述之實施例而儲存(例如暫時性地)與資料移位相關聯之從記憶體胞讀取之資料。如下文進一步所描述，耦合至一特定數位線之感測電路可經操作以感測及/或儲存來自耦合至該特定數位線之一記憶體胞之一資料值或來自耦合至一不同數位線(例如一相鄰數位線)之一記憶體胞之一資料值。實施例不受限於圖3中所展示之實例性感測電路。
陣列330包含位於對應於特定數位線之感測電路與耦合至數位線之記憶體胞之間之隔離器件。例如，在圖3所展示之實例中，數位線 305-0、305-1及305-2之各者包含：一第一隔離器件351-1，其位於其各自感測電路與對應記憶體胞301之間；及一第二隔離器件355-1，其位於其各自記憶體胞301與對應於一相鄰數位線之感測電路之間。例如，對應於數位線305-0之隔離器件355-1位於數位線305-0之記憶體胞與對應於數位線305-1之感測電路之間，對應於數位線305-1之隔離器件355-1位於數位線305-1之記憶體胞與對應於數位線305-2之感測電路之間，且儘管圖3中未展示，但對應於數位線305-2之隔離器件355-1位於數位線305-2之記憶體胞與對應於下一相鄰數位線之感測電路之間。類似地，互補數位線365-0、365-1及365-2之各者包含：一第一隔離器件351-2，其位於其各自感測電路與對應記憶體胞301之間；及一第二隔離器件355-2，其位於其各自記憶體胞301與對應於一相鄰數位線之感測電路之間。
作為一實例，參考數位線305-1，一隔離器件351-1位於感測放大器306-1與耦合至數位線305-1之記憶體胞之間，且一隔離器件355-1位於感測放大器306-1與耦合至相鄰數位線305-0之記憶體胞之間。類似地，參考互補數位線365-1，一隔離器件351-2位於感測放大器306-1與耦合至數位線365-1之記憶體胞之間，且一隔離器件355-2位於感測放大器306-1與耦合至相鄰數位線365-0之記憶體胞之間。
在圖3所展示之實例中，隔離器件351-1、355-1、351-2及355-2係n通道(Nch)電晶體(例如場效電晶體)；然而，實施例不受限於一特定類型之電晶體或其他隔離器件。在圖3所展示之實例中且再次參考數位線305-1，對應於數位線305-1之隔離器件351-1之一第一端子(例如源極/汲極)及對應於數位線305-1之隔離器件355-1之一第一端子彼此耦合且耦合至感測放大器306-1。對應於數位線305-1之隔離器件355-1之一第二端子及對應於數位線305-0之隔離器件351-1之一第一端子彼此耦合且耦合至數位線305-0，其中對應於數位線305-0之隔離器件 351-1之一第二端子耦合至感測放大器306-0。對應於數位線305-1之隔離器件351-1之一第二端子及對應於數位線305-2之隔離器件355-1之一第一端子彼此耦合且耦合至數位線305-1。此外，對應於數位線305-2之隔離器件355-1之一第二端子及對應於數位線305-2之隔離器件351-1之一第一端子彼此耦合且耦合至感測放大器306-2，其中對應於數位線305-2之隔離器件351-1之一第二端子耦合至對應於下一相鄰數位線(圖中未顯示)之隔離器件355-1及耦合至數位線305-2。
在諸多實施例中，隔離器件351-1、355-1、351-2及355-2可形成具有陣列330之記憶體胞301及/或感測電路(例如感測放大器306及/或累加器331)之間距上，該間距可符合一特定特徵尺寸(例如4F2、6F2等等)。
在操作中，可將信號選擇性地提供(例如，經由圖1中所展示之移位控制器170)至隔離器件351-1、355-1、351-2及355-2之閘極以在陣列中使資料移位(例如，沿陣列330之一所選擇之存取線)。在圖3所展示之實例中，經由一信號341(NORM)而啟用/停用隔離器件351-1及351-2，且經由一信號345(Shft)而啟用/停用隔離器件355-1及355-2。
根據諸多實施例，可使資料向右或向左移位(例如，沿一所選擇之存取線)。例如，使儲存於記憶體胞301-1中之一資料值沿所選擇之存取線304-1向左移位(例如，至記憶體胞301-0)之一操作可包含：啟用(例如，經由「NORM」控制信號341)對應於數位線305-1之隔離器件351-1，同時停用(經由「Shft」控制信號)隔離器件355-1。當啟用隔離器件351-1時，一感測(例如讀取)操作可經執行以判定儲存於記憶體胞301-1中之一資料值(例如，藉由啟動所選擇之存取線304-1及感測放大器306-1)。所感測之資料值可儲存於累加器331-1中。接著，藉由啟用(例如，經由「Shft」控制信號345)對應於數位線305-1之隔離器件355-1且啟動所選擇之存取線304-1而使所感測之資料值移位至記憶 體胞301-0。因而，在啟用隔離器件355-1時啟動存取線304-1可將儲存於累加器331-1中之資料值寫入至記憶體胞301-0。因此，使儲存於記憶體胞301-1中之資料值移位至記憶體胞301-0，且未經由I/O線及/或經由一感測線位址存取而從陣列轉移出資料(例如，無法觸發一行解碼信號，使得資料經由區域I/O線而從陣列及感測電路轉移至外部電路)。亦應注意，由對應於數位線305-1之感測電路感測之來自記憶體胞301-1之資料值轉移至記憶體胞301-0，且未轉移至對應於數位線305-0之感測電路及/或未由對應於數位線305-0之感測電路感測。因而，可經由執行一單一(例如僅一個)感測操作而使資料值移位(例如向左)。
使儲存於記憶體胞301-1中之一資料值沿所選擇之存取線304-1向右移位(例如，至記憶體胞301-2)之一操作可包含：啟用(例如，經由「Shft」控制信號345)對應於數位線305-2之隔離器件355-1；停用(經由「NORM」控制信號341)對應於數位線305-1之隔離器件351-1；及感測(例如讀取)儲存於記憶體胞301-1中之資料值(例如，藉由啟動所選擇之存取線304-1及感測放大器306-2)。由感測放大器306-2感測之資料值可儲存於累加器331-2中。因而，使儲存於記憶體胞301-1中之資料值移位至對應於數位線305-2之感測電路(例如累加器331-2)。接著，可藉由啟用(例如，經由「NORM」控制信號341)對應於數位線305-2之隔離器件351-1且啟動所選擇之存取線304-1而將所感測之資料值從累加器331-2寫入至記憶體胞301-2。即，在啟用對應於數位線305-2之隔離器件351-1時啟動存取線304-1可將儲存於累加器331-2中之資料值寫入至記憶體胞301-2。
儘管上述實例聚焦於使資料從一單一記憶體胞(例如301-1)移位，但隔離器件351-1、355-1、351-2及355-2可經操作以使資料同時從多個記憶體胞移位。例如，可藉由以下操作而使來自耦合至一所選 擇之存取線之全部記憶體胞之資料(例如一頁資料)向左移位：啟用隔離器件351-1以將儲存於特定數位線之記憶體胞中之資料值讀取至對應於該等特定數位線之各自感測電路中；接著，啟用隔離器件355-1以藉由在啟用隔離器件355-1時啟動該所選擇之存取線而將資料值從各自感測電路寫入至相鄰記憶體胞。例如，可藉由啟用隔離器件355-1且將儲存於特定數位線之記憶體胞中之資料值讀取至對應於相鄰於該等特定數位線之數位線之感測電路中而使一頁資料向右移位。接著，隔離器件351-1可經啟用以將資料值從感測電路寫入至對應於該感測電路之記憶體胞。可依類似上文所描述之方式之一方式使儲存於耦合至數位線365-0、365-1及365-2之記憶體胞中之資料沿存取線344-0至344-3移位。
圖4繪示根據本發明之諸多實施例之經組態以執行資料移位之一記憶體陣列430之一部分之一示意圖。在此實例中，記憶體陣列430係各由一存取器件402(例如電晶體)及一儲存元件403(例如一電容器)組成之1T1C(一個電晶體一個電容器)記憶體胞之一DRAM陣列。陣列430之記憶體胞配置於由字線404-0(WL0)、404-1(WL1)、404-2(WL2)、404-3(WL3)...404-N(WLN)耦合之列及由感測線(例如數位線)405-1(D)及405-2(D_)耦合之行中。在此實例中，各行之記憶體胞與一對互補感測線405-1(D)及405-2(D_)相關聯。儘管圖4中僅繪示一單行記憶體胞，但實施例不限於此。例如，一特定陣列可具有數行記憶體胞及/或感測線(例如4,096行、8,192行、16,384行等等)。一特定記憶體胞電晶體402之一閘極耦合至其對應字線404-0、404-1、404-2、404-3...404-N，一第一源極/汲極區域耦合至其對應感測線405-1，且一特定記憶體胞電晶體之一第二源極/汲極區域耦合至其對應電容器403。儘管圖4中未繪示，但感測線405-2亦可耦合至數個記憶體胞。
根據本發明之諸多實施例，陣列430耦合至感測電路。在此實例中，該感測電路包括一感測放大器406及一累加器431。該感測電路可為圖1中所展示之感測電路150。感測放大器406耦合至對應於一特定行之記憶體胞之互補感測線D/D_。感測放大器406可為一感測放大器，諸如下文結合圖5所描述之感測放大器506。因而，感測放大器406可經操作以判定儲存於一所選擇之記憶體胞中之一資料值。實施例不受限於實例性感測放大器406。
圖4中所展示之實例包含：隔離電路471-1，其位於感測放大器406與耦合至數位線405-1之記憶體胞之間；及隔離電路471-2，其位於感測放大器406與耦合至互補感測線405-2之記憶體胞(圖中未顯示)之間。隔離電路471-1及/或471-2可包括數個隔離器件，諸如結合圖2及圖3所描述之數個電晶體。
在圖4所展示之實例中，累加器431包括形成於具有感測放大器406之電晶體及/或陣列430之記憶體胞之間距上之數個電晶體，該間距可符合一特定特徵尺寸(例如4F2、6F2等等)。電路471-1及471-2之隔離器件亦可形成於具有陣列430之記憶體胞之間距上。累加器431可與感測放大器406及隔離電路471-1/471-2一起操作以根據本文所描述之實施例而執行資料移位。
在圖4所繪示之實例中，對應於累加器431之電路包括耦合至感測線D及D_之各者之五個電晶體；然而，實施例不受限於此實例。電晶體407-1及407-2具有分別耦合至感測線D及D_之一第一源極/汲極區域及耦合至一交叉耦合鎖存器(例如，耦合至一對交叉耦合之電晶體(諸如交叉耦合之NMOS電晶體408-1及408-2及交叉耦合之PMOS電晶體409-1及409-2)之閘極)之一第二源極/汲極區域。包括電晶體408-1、408-2、409-1及409-2之交叉耦合鎖存器可用於暫時性地儲存與本文所描述之資料移位相關聯之資料值。
電晶體407-1及407-2可指稱通路電晶體，其可經由各自信號411-1(Passd)及411-2(Passdb)而啟用以使各自感測線D及D_上之電壓或電流傳至包括電晶體408-1、408-2、409-1及409-2之交叉耦合鎖存器之輸入端。在此實例中，電晶體407-1之第二源極/汲極區域耦合至電晶體408-1及409-1之一第一源極/汲極區域及電晶體408-2及409-2之閘極。類似地，電晶體407-2之第二源極/汲極區域耦合至電晶體408-2及409-2之一第一源極/汲極區域及電晶體408-1及409-1之閘極。
電晶體408-1及408-2之一第二源極/汲極區域共同耦合至一負控制信號412-1(Accumb)。電晶體409-1及409-2之一第二源極/汲極區域共同耦合至一正控制信號412-2(Accum)。Accum信號412-2可為一供應電壓(例如VDD)且Accumb信號可為一參考電壓(例如接地)。啟用信號412-1及412-2將啟動包括電晶體408-1、408-2、409-1及409-2之交叉耦合鎖存器。所啟動之感測放大器對操作以放大共同節點417-1與共同節點417-2之間之一差動電壓，使得節點417-1被驅動至Accum信號電壓及Accumb信號電壓之一者(例如，至VDD及接地之一者)，且節點417-2被驅動至Accum信號電壓及Accumb信號電壓之另一者。
在此實例中，累加器431亦包含具有耦合至各自數位線D及D_之一第一源極/汲極區域之反相電晶體414-1及414-2。電晶體414-1及414-2之一第二源極/汲極區域分別耦合至電晶體416-1及416-2之一第一源極/汲極區域。電晶體414-1及414-2之閘極耦合至一信號413(InvD)。電晶體416-1之閘極耦合至電晶體408-2之閘極、電晶體409-2之閘極及電晶體408-1之第一源極/汲極區域亦耦合至其之共同節點417-1。依一互補方式，電晶體416-2之閘極耦合至電晶體408-1之閘極、電晶體409-1之閘極及電晶體408-2之第一源極/汲極區域亦耦合至其之共同節點417-2。因而。啟用信號InvD用於使儲存於次級鎖存器中之資料值反相且將該反相值驅動至感測線405-1及405-2上。
例如結合圖2及圖3，圖4中所展示之累加器431可經操作(例如，經由Passd信號、Passdb信號、Accumb信號、Accum信號及InvD信號)以儲存與上文結合(例如)圖2及圖3所描述之資料移位相關聯之資料。例如，在操作中，可藉由啟動一記憶體胞耦合至其之一存取線而感測儲存於該記憶體胞中之一資料值。啟動所選擇之存取線可啟用對應於所選擇之記憶體胞之存取電晶體(例如402)以導致感測線D耦合至所選擇之記憶體胞(例如，若記憶體胞係一1T1C DRAM記憶體胞，則耦合至電容器403)，此建立感測線D與D_之間之一差動電壓信號。感測放大器406啟動(例如，經由施加控制信號，諸如圖5中所描述之信號PSA及RNL_)，此放大D與D_之間之差動信號以導致對應於一邏輯「1」之一電壓(例如VDD)或對應於一邏輯「0」之一電壓(例如接地)位於感測線D上(且另一電壓位於互補感測線D_上)，使得所感測之資料值儲存於感測放大器406之初級鎖存器中。
可藉由啟用通路電晶體407-1及407-2(例如，經由分別施加至控制線411-1及411-2之各自Passd控制信號及Passdb控制信號)而將儲存於感測放大器406之資料值儲存於累加器中。控制信號411-1及411-2被統稱為控制信號411。如本文所使用，可藉由參考信號施加至其之控制線而參考各種控制信號，諸如Passd及Passdb。例如，一Passd信號可指稱控制信號411-1。當啟用通路電晶體407-1及407-2時，經由各自控制線412-1及412-2而啟動控制信號Accumb及Accum，此啟動累加器431之鎖存器。因而，將儲存於感測放大器406中之感測資料值轉移(例如複製)至累加器鎖存器。
如上文結合圖2及圖3所描述，一感測放大器在一感測操作期間耦合至其之特定記憶體胞可取決於啟用隔離電路471-1/471-2之何種隔離器件。例如，對應於一特定數位線之一感測放大器可經由啟用諸如圖3中所展示之隔離器件355-1之一隔離器件或諸如圖2中所展示之隔 離器件252-1及253-1之隔離器件而耦合至一相鄰數位線之一記憶體胞。
圖5繪示根據本發明之諸多實施例之感測電路之一部分之一示意圖。在此實例中，感測電路之該部分包括一感測放大器506。在諸多實施例中，將一感測放大器506提供給一陣列(例如陣列130、230、330、430)中之各行記憶體胞。例如，感測放大器506可為一DRAM陣列之感測放大器。感測放大器506可為諸如上文分別結合圖2、圖3及圖4所描述之感測放大器206、306及406之一感測放大器。
在此實例中，感測放大器506耦合至一對互補感測線505-1(「D」)及505-2(「D_」)。因而，感測放大器506透過感測線D及D_而耦合至一各自行中之全部記憶體胞。
感測放大器506包含一對交叉耦合之n通道電晶體(例如NMOS電晶體)527-1及527-2，其各自源極耦合至一負控制信號528(RNL_)且其汲極分別耦合至感測線D及D_。感測放大器506亦包含一對交叉耦合之p通道電晶體(例如PMOS電晶體)529-1及529-2，其各自源極耦合至一正控制信號531(PSA)且其汲極分別耦合至感測線D及D_。
感測放大器506包含分別耦合至感測線D及D_之一對隔離電晶體521-1及521-2。隔離電晶體521-1及521-2耦合至一控制信號522(ISO)，控制信號522在被啟動時啟用(例如接通)電晶體521-1及521-2以將感測放大器506連接至一行記憶體胞。如圖2及圖3中所繪示，感測放大器506可耦合至一第一記憶體陣列及一第二記憶體陣列(例如子陣列)且可包含耦合至一互補控制信號(例如ISO_)之另一對隔離電晶體，該互補控制信號在不啟動ISO時經不啟動使得當感測放大器506耦合至一第二子陣列時，感測放大器506與一第一子陣列隔離，且反之亦然。此外，如上文結合圖2、圖3及圖4所描述，感測放大器506可耦合至位於感測放大器506與對應感測線D及D_之間之數個其他隔離器 件，以及耦合至位於感測放大器506與對應於一不同(例如相鄰)感測放大器之記憶體胞之間之數個隔離器件。
感測放大器506亦包含經組態以使感測線D及D_平衡之電路。在此實例中，該平衡電路包括一電晶體524，其具有耦合至一平衡電壓525(dvc2)之一第一源極/汲極區域，平衡電壓525可等於VDD/2，其中VDD係與陣列相關聯之一供應電壓。電晶體524之一第二源極/汲極區域耦合至一對電晶體523-1及523-2之一共同第一源極/汲極區域。電晶體523-1及523-2之第二源極/汲極區域分別耦合至感測線D及D_。電晶體524、523-1及523-2之閘極耦合至控制信號526(EQ)。因而，啟動EQ可啟用電晶體524、523-1及523-2，此將感測線D有效地短接至感測線D_，使得感測線D及D_被平衡至平衡電壓dvc2。
感測放大器506亦包含電晶體532-1及532-2，其閘極耦合至一信號533(COLDEC)。信號533可指稱一行解碼信號或一行選擇信號。感測線D及D_回應於啟用信號533(例如，執行一操作，諸如與一讀取操作相關聯之一感測線存取)而連接至各自區域I/O線534-1(IO)及534-2(I/O_)。因而，信號533可經啟動以將對應於從陣列取出之記憶體胞之資料值(例如一邏輯資料值，諸如邏輯「0」或邏輯「1」)之一信號轉移至I/O線534-1及534-2上。
在操作中，當感測(例如讀取)一記憶體胞時，感測線D及D_之一者上之電壓將略微大於感測線D及D_之另一者上之電壓。接著，將PSA信號驅動至高態且將RNL_信號驅動至低態以啟動感測放大器506。具有較低電壓之感測線D、D_將在更大程度上接通PMOS電晶體529-1及529-2之一者而非PMOS電晶體529-1及529-2之另一者，藉此在更大程度上將具有較高電壓之感測線D、D_驅動至高態，而非將另一感測線D、D_驅動至高態。類似地，具有較高電壓之感測線D、D_將在更大程度上接通NMOS電晶體527-1及527-2之一者而非NMOS電晶 體527-1及527-2之另一者，藉此在更大程度上將具有較低電壓之感測線D、D_驅動至低態，而將另一感測線D、D_驅動至低態。因此，在一短延遲之後，將具有略微更大電壓之感測線D、D_驅動至PSA信號之電壓(其可為供應電壓VDD)，且將另一感測線D、D_驅動至RNL_信號之電壓(其可為一參考電位，諸如一接地電位)。因此，交叉耦合之NMOS電晶體527-1、527-2及PMOS電晶體529-1及529-2充當一感測放大器對，其放大感測線D及D_上之差動電壓且用於鎖存從所選擇之記憶體胞感測之一資料值。
本發明包含與資料移位相關之裝置及方法。一實例性裝置包括：一第一記憶體胞，其耦合至一陣列之一第一感測線；一第一隔離器件，其位於該第一記憶體胞與對應於該第一記憶體胞之第一感測電路之間；及一第二隔離器件，其位於該第一記憶體胞與對應於一第二感測線之第二感測電路之間。該第一隔離器件及該第二隔離器件經操作以在該陣列中使資料移位且未經由該陣列之一輸入/輸出線而轉移該資料。
儘管本文已繪示及描述特定實施例，但一般技術者應瞭解，經計算以達成相同結果之一配置可替代所展示之特定實施例。本發明意欲涵蓋本發明之一或多個實施例之調適及變動。應瞭解，已依一繪示方式而非一限制方式進行以上描述。熟習技術者將在回顧以上描述之後明白上述實施例及本文未特定描述之其他實施例之組合。本發明之一或多個實施例之範疇包含其中使用上述結構及方法之其他應用。因此，應參考隨附技術方案及此等技術方案受授權之全部等效物來判定本發明之一或多個實施例之範疇。
在[實施方式]中，為簡化本發明，在一單一實施例中將一些特徵群組在一起。本發明之方法不應被解譯為反映以下意圖：本發明之所揭示實施例必須使用比各技術方案中明確所敘述之特徵多之特徵。確 切而言，如以下技術方案所反映，本發明之標的可不展現一單一所揭示之實施例之全部特徵。因此，以下技術方案併入至[實施方式]中，其中各技術方案自身獨立用作一單獨實施例。
402‧‧‧存取器件/電晶體
403‧‧‧儲存元件/電容器
404-0至404-N‧‧‧字線(WL0至WLN)
405-1‧‧‧感測線(D)
405-2‧‧‧感測線(D_)
406‧‧‧感測放大器
407-1‧‧‧電晶體
407-2‧‧‧電晶體
408-1‧‧‧電晶體
408-2‧‧‧電晶體
409-1‧‧‧電晶體
409-2‧‧‧電晶體
411-1‧‧‧控制信號(Passd)/控制線
411-2‧‧‧控制信號(Passdb)/控制線
412-1‧‧‧負控制信號(Accumb)/控制線
412-2‧‧‧正控制信號(Accum)/控制線
413‧‧‧信號(InvD)
414-1‧‧‧電晶體
414-2‧‧‧電晶體
416-1‧‧‧電晶體
416-2‧‧‧電晶體
417-1‧‧‧節點
417-2‧‧‧節點
430‧‧‧記憶體陣列
431‧‧‧累加器
471-1‧‧‧隔離電路
471-2‧‧‧隔離電路

Claims (32)

  1. 一種用於資料移位之裝置，其包括：一第一記憶體胞，其耦合至一陣列之一第一感測線；一第一隔離器件，其位於該第一記憶體胞與對應於該第一記憶體胞之第一感測電路之間；及一第二隔離器件，其位於該第一記憶體胞與對應於一第二感測線之第二感測電路之間；其中該第一隔離器件及該第二隔離器件經操作以在該陣列中使資料移位且未經由該陣列之一輸入/輸出線而轉移該資料。
  2. 如請求項1之裝置，其進一步包括一第三隔離器件，該第三隔離器件位於該第二感測電路與耦合至該第二感測線之一第二記憶體胞之間。
  3. 如請求項2之裝置，其進一步包括一第四隔離器件，該第四隔離器件位於該第一感測電路與耦合至該陣列之一第三感測線之一第三記憶體胞之間。
  4. 如請求項3之裝置，其進一步包括一第五隔離器件，該第五隔離器件位於該第三記憶體胞與對應於該第三記憶體胞之第三感測電路之間。
  5. 如請求項4之裝置，其中：該第一隔離器件之一第一端子及該第二隔離器件之一第一端子彼此耦合且耦合至該第一感測線；該第一隔離器件之一第二端子及該第四隔離器件之一第一端子彼此耦合且耦合至該第一感測電路之一感測放大器；及該第二隔離器件之一第二端子及該第三隔離器件之一第一端子彼此耦合且耦合至該第二感測電路之一感測放大器。
  6. 如請求項5之裝置，其進一步包括一控制器，該控制器經組態以：將一第一控制信號提供至該第一隔離器件之一閘極及該第三隔離器件之一閘極；及將一第二控制信號提供至該第二隔離器件之一閘極及該第四隔離器件之一閘極。
  7. 如請求項6之裝置，其進一步包括：一第六隔離器件，其位於該第一記憶體胞與該第三感測電路之間，其中該第六隔離器件之一第一端子耦合至該第一隔離器件之該第一端子，且其中該第六隔離器件之一第二端子及該第五隔離器件之一第二端子彼此耦合且耦合至該第三感測電路；及一第七隔離器件，其位於該第三記憶體胞與該第一感測電路之間，其中該第七隔離器件之一第一端子耦合至該第一隔離器件之該第二端子且耦合至該第一感測電路，且其中該第七隔離器件之一第二端子耦合至該第三隔離器件之一第二端子。
  8. 如請求項7之裝置，其中該控制器經組態以將一第三控制信號提供至與在該陣列中使資料移位相關聯之該第六隔離器件之一閘極及該第七隔離器件之一閘極。
  9. 如請求項5之裝置，其中該第一感測電路之該感測放大器耦合至一第一累加器，且該第二感測電路之該感測放大器耦合至一第二累加器。
  10. 如請求項9之裝置，其中該第一累加器及該第二累加器之至少一者提供用於該陣列中之移位資料之暫時儲存器。
  11. 如請求項1至10中任一項之裝置，其進一步包括：一第三記憶體胞，其耦合至一第一互補感測線； 一第三隔離器件，其位於該第三記憶體胞與該第一感測電路之間；及一第四隔離器件，其位於該第三記憶體胞與該第二感測電路之間。
  12. 如請求項1至10中任一項之裝置，其中該第一感測線相鄰於該第二感測線。
  13. 如請求項1至10中任一項之裝置，其中該第一隔離器件及該第二隔離器件經操作以在該陣列中使資料沿一所選擇之存取線移位且未經由該陣列之該輸入/輸出線而轉移該資料。
  14. 一種用於資料移位之方法，其包括：感測儲存於耦合至一第一感測線及一特定存取線之一記憶體胞中之一資料值；及藉由以下操作而使該所感測之資料值移位至耦合至一第二感測線之一記憶體胞中：啟用耦合至該第一感測線及該第二感測線之一隔離器件；及當啟用該隔離器件時，啟動一所選擇之存取線。
  15. 如請求項14之方法，其中使該所感測之資料值移位至耦合至該第二感測線之該記憶體胞包括：將該所感測之資料值從耦合至該第一感測線之感測電路轉移至耦合至該第二感測線之該記憶體胞，且未將該所感測之資料值轉移至耦合至該第二感測線之感測電路。
  16. 如請求項15之方法，其中耦合至該第一感測線之該感測電路包括一第一感測放大器及一第一累加器，且耦合至該第二感測線之該感測電路包括一第二感測放大器及一第二累加器，且其中該方法包含：當啟用該隔離器件時，在啟動該所選擇之存取線 之後將該所感測之資料值從該第一累加器轉移至耦合至該第二感測線之該記憶體胞。
  17. 如請求項14至16中任一項之方法，其中該隔離器件係具有耦合至該第一感測線之一第一端子及耦合至該第二感測線之一第二端子之一電晶體，且其中啟用包含：將一信號提供至該電晶體之一閘極。
  18. 如請求項17之方法，其中該第一感測線係一對互補感測線之一者且該第二感測線係一對互補感測線之一者，且其中將該信號提供至該電晶體之該閘極包括：將該信號提供至耦合至該第一感測線之一互補感測線及該第二感測線之一互補感測線之另一電晶體之一閘極。
  19. 如請求項17之方法，其中該所選擇之存取線係該特定存取線。
  20. 一種用於使儲存於一記憶體胞中之一資料值移位至一相鄰記憶體胞之方法，該方法包括：回應於該相鄰記憶體胞沿一第一方向相鄰而：藉由啟用一第一隔離器件而感測儲存於該記憶體胞中之該資料值，該第一隔離器件位於該記憶體胞與對應於該記憶體胞耦合至其之一感測線之感測電路之間；及啟用一第二隔離器件以將該資料值寫入至該相鄰記憶體胞，該第二隔離器件位於對應於該記憶體胞耦合至其之該感測線之該感測電路與該相鄰記憶體胞之間；及回應於該相鄰記憶體胞沿一第二方向相鄰而：藉由啟用一第三隔離器件而感測儲存於該記憶體胞中之該資料值，該第三隔離器件位於該記憶體胞與對應於該相鄰記憶體胞耦合至其之一相鄰感測線之感測電路之間；及啟用一第四隔離器件以將該資料值從對應於該相鄰感測線 之該感測電路寫入至該相鄰記憶體胞，該第四隔離器件位於該相鄰記憶體胞與對應於該相鄰感測線之該感測電路之間。
  21. 一種用於資料移位之裝置，其包括：一陣列之記憶體胞；感測電路，其耦合至該陣列之數個感測線；一第一隔離器件，其位於對應於一特定感測線之該感測電路與耦合至該特定感測線之記憶體胞之間；一第二隔離器件，其位於耦合至該特定感測線之該等記憶體胞與對應於一相鄰感測線之該感測電路之間；一第三隔離器件，其位於對應於該特定感測線之該感測電路與耦合至一對置相鄰感測線之記憶體胞之間；及一控制器，其耦合至該陣列且經組態以經由控制信號而選擇性地啟用該第一隔離器件、該第二隔離器件及該第三隔離器件以促使資料沿該陣列之一所選擇之存取線移位。
  22. 如請求項21之裝置，其中該控制器經組態以藉由以下操作而促使資料沿該所選擇之存取線從耦合至該特定感測線之一記憶體胞移位至耦合至該對置相鄰感測線之一記憶體胞：啟用與經由對應於該特定感測線之該感測電路而感測儲存於耦合至該特定感測線之該記憶體胞中之一資料值相關聯之該第一隔離器件；及隨後，啟用該第三隔離器件以將該資料值從對應於該特定感測線之該感測電路轉移至耦合至該對置相鄰感測線之該記憶體胞。
  23. 如請求項21之裝置，其中該控制器經組態以藉由以下操作而促使資料沿該所選擇之存取線從耦合至該特定感測線之一記憶體胞移位至耦合至該相鄰感測線之一記憶體胞： 啟用與經由對應於該相鄰感測線之該感測電路而感測儲存於耦合至該特定感測線之該記憶體胞中之一資料值相關聯之該第二隔離器件；隨後，啟用位於對應於該相鄰感測線之該感測電路與耦合至該相鄰感測線之記憶體胞之間之一隔離器件以將該資料值從對應於該第二感測線之該感測電路轉移至耦合至該相鄰感測線之該記憶體胞。
  24. 如請求項21之裝置，其中：該第一隔離器件位於對應於該特定感測線之該感測電路之一感測放大器與耦合至該特定感測線之記憶體胞之間；該第二隔離器件位於耦合至該特定感測線之該等記憶體胞與對應於該相鄰感測線之該感測電路之一感測放大器之間；及該第三隔離器件位於對應於該特定感測線之該感測電路之該感測放大器與耦合至該對置相鄰感測線之記憶體胞之間。
  25. 如請求項21至24中任一項之裝置，其進一步包括：一第四隔離器件，其位於對應於該特定感測線之該感測電路與耦合至該相鄰感測線之記憶體胞之間；及一第五隔離器件，其位於耦合至該特定感測線之該等記憶體胞與對應於該對置相鄰感測線之感測電路之間；及其中該控制器經組態以經由控制信號而選擇性地啟用該第四隔離器件及該第五隔離器件以促使資料沿該所選擇之存取線移位。
  26. 如請求項25之裝置，其中：該第一隔離器件之一第一端子耦合至該第二隔離器件之一第一端子及該第五隔離器件之一第一端子；該第一隔離器件之一第二端子耦合至該第三隔離器件之一第 一端子及該第四隔離器件之一第一端子。
  27. 如請求項25之裝置，其中該控制器經組態以：藉由以下操作而促使資料沿該所選擇之存取線從耦合至該特定感測線之一記憶體胞移位至耦合至該對置相鄰感測線之一記憶體胞：啟用與經由對應於該特定感測線之該感測電路而感測儲存於耦合至該特定感測線之該記憶體胞中之一資料值相關聯之該第一隔離器件；及隨後，啟用該第三隔離器件以將該資料值從對應於該特定感測線之該感測電路轉移至耦合至該對置相鄰感測線之該記憶體胞；及藉由以下操作而促使資料沿該所選擇之存取線從耦合至該特定感測線之該記憶體胞移位至耦合至該相鄰感測線之一記憶體胞：啟用與經由對應於該特定感測線之該感測電路而感測儲存於耦合至該特定感測線之該記憶體胞中之該資料值相關聯之該第一隔離器件；及隨後，啟用該第四隔離器件以將該資料值從對應於該特定感測線之該感測電路轉移至耦合至該相鄰感測線之該記憶體胞。
  28. 如請求項27之裝置，其中該控制器經組態以：藉由啟用該第二隔離器件以將一資料值從對應於該相鄰感測線之該感測電路轉移至耦合至該特定感測線之該記憶體胞而促使資料沿該所選擇之存取線從耦合至該相鄰感測線之該記憶體胞移位至耦合至該特定感測線之該記憶體胞；及藉由啟用該第五隔離器件以將一資料值從對應於該對置相鄰 感測線之該感測電路轉移至耦合至該特定感測線之該記憶體胞而促使資料沿該所選擇之存取線從耦合至該對置相鄰感測線之該記憶體胞移位至耦合至該特定感測線之該記憶體胞。
  29. 如請求項28之裝置，其中該控制器經組態以將一第一控制信號同時提供至該第二隔離器件及該第三隔離器件，此與使資料在一第一方向上沿該所選擇之存取線移位相關聯。
  30. 如請求項29之裝置，其中該控制器經組態以將一第二控制信號同時提供至該第四隔離器件及該第五隔離器件，此與使資料在一第二方向上沿該所選擇之存取線移位相關聯。
  31. 如請求項21至24中任一項之裝置，其中該裝置經組態以使資料沿該陣列中之該所選擇之存取線移位，且未經由該陣列之一輸入/輸出線而轉移該資料且未執行一感測線位址存取。
  32. 一種用於資料移位之裝置，其包括：數個第一隔離器件，其等耦合至數個各自感測線且位於該等感測線之記憶體胞與對應於該等記憶體胞之數個各自感測電路之間；數個第二隔離器件，其等位於該數個各自感測電路與數個各自相鄰感測線之記憶體胞之間；及一控制器，其經組態以進行以下之至少一者：啟用該數個第二隔離器件以將資料值從對應於該數個感測線之該數個感測電路轉移至該數個各自相鄰感測線之記憶體胞且未使用對應於該數個各自相鄰感測線之感測電路來感測該等資料值；及啟用該數個第二隔離器件以將資料值從該數個各自相鄰感測線之記憶體胞轉移至對應於該數個感測線之該數個感測電路，同時停用該數個第一隔離器件。
TW103131796A 2013-09-19 2014-09-15 資料移位 TWI541815B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/031,432 US9019785B2 (en) 2013-09-19 2013-09-19 Data shifting via a number of isolation devices

Publications (2)

Publication Number Publication Date
TW201528276A true TW201528276A (zh) 2015-07-16
TWI541815B TWI541815B (zh) 2016-07-11

Family

ID=52667869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131796A TWI541815B (zh) 2013-09-19 2014-09-15 資料移位

Country Status (7)

Country Link
US (4) US9019785B2 (zh)
EP (1) EP3047485B1 (zh)
JP (1) JP6144831B2 (zh)
KR (1) KR101689110B1 (zh)
CN (1) CN105684087B (zh)
TW (1) TWI541815B (zh)
WO (1) WO2015041826A1 (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786335B2 (en) * 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9711206B2 (en) * 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US9741399B2 (en) * 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US10365851B2 (en) 2015-03-12 2019-07-30 Micron Technology, Inc. Apparatuses and methods for data movement
US10049054B2 (en) * 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) * 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) * 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US9805786B1 (en) * 2017-01-06 2017-10-31 Micron Technology, Inc. Apparatuses and methods for a memory device with dual common data I/O lines
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10446502B2 (en) * 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
KR102395463B1 (ko) 2017-09-27 2022-05-09 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10811083B2 (en) * 2018-08-09 2020-10-20 Micron Technology, Inc. Integrated assemblies comprising supplemental sense-amplifier-circuitry for refresh
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US20210231782A1 (en) * 2020-01-27 2021-07-29 Sense Photonics, Inc. Dram-based lidar pixel
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Family Cites Families (269)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
JPS6364692A (ja) * 1986-09-05 1988-03-23 Fujitsu Ltd 半導体メモリ装置
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
JPH0831168B2 (ja) 1987-11-06 1996-03-27 沖電気工業株式会社 窓口用自動取引装置
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5276643A (en) 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
DE69132495T2 (de) 1990-03-16 2001-06-13 Texas Instruments Inc Verteilter Verarbeitungsspeicher
US5042012A (en) * 1990-03-22 1991-08-20 Mosaid, Inc. Serial access dynamic ram
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) * 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
EP0584783A3 (en) 1992-08-25 1994-06-22 Texas Instruments Inc Method and apparatus for improved processing
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5369622A (en) * 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
JP2663838B2 (ja) 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JPH07254277A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体記憶装置
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH0831168A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
US5724366A (en) 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2817836B2 (ja) 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
US5915084A (en) * 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) * 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5991785A (en) 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) * 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
AU2000224587A1 (en) 2000-02-04 2001-08-14 Hitachi Ltd. Semiconductor device
WO2001065359A2 (en) 2000-02-29 2001-09-07 Peter Petrov Method and apparatus for building a memory image
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
KR100872213B1 (ko) 2000-07-07 2008-12-05 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
US7302582B2 (en) 2000-08-21 2007-11-27 United States Postal Service Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
US6304477B1 (en) 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
WO2003088033A1 (en) 2002-04-09 2003-10-23 University Of Rochester Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
KR100546307B1 (ko) 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
US20050015557A1 (en) 2002-12-27 2005-01-20 Chih-Hung Wang Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7454451B2 (en) 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US7574466B2 (en) 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US7447720B2 (en) 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
US7827372B2 (en) 2003-09-04 2010-11-02 Nxp B.V. Intergrated circuit and a method of cache remapping
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
JP2006127460A (ja) 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US7061817B2 (en) 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100660871B1 (ko) * 2005-07-15 2006-12-26 삼성전자주식회사 연결된 비트라인을 구비하는 반도체 메모리 장치 및 데이터쉬프팅 방법
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP4804479B2 (ja) 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
JP4989900B2 (ja) 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
KR100755370B1 (ko) 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
WO2009052527A1 (en) 2007-10-19 2009-04-23 Virident Systems, Inc. Managing memory systems containing components with asymmetric characteristics
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) * 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
JP2009266339A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 半導体記憶装置とその半導体記憶装置を用いた電子機器
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8417921B2 (en) 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8259509B2 (en) 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
KR101596283B1 (ko) 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
JP4951041B2 (ja) * 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
CN102548545A (zh) 2009-08-18 2012-07-04 道康宁公司 多层透皮贴剂
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US20120246380A1 (en) 2009-10-21 2012-09-27 Avidan Akerib Neighborhood operations for parallel processing
US8650232B2 (en) 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
EP2564306A4 (en) 2010-04-27 2017-04-26 Cornell University System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) * 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553482B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier and sense amplifier latch having common control
WO2012104674A1 (en) 2011-01-31 2012-08-09 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
US20140247673A1 (en) 2011-10-28 2014-09-04 Naveen Muralimanohar Row shifting shiftable memory
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
GB2511957B (en) 2011-11-22 2015-02-11 Mips Tech Inc Processor with kernel mode access to user space virtual addresses
US9665371B2 (en) 2011-11-30 2017-05-30 Intel Corporation Providing vector horizontal compare functionality within a vector register
WO2013095592A1 (en) 2011-12-22 2013-06-27 Intel Corporation Apparatus and method for vector compute and accumulate
KR20130072869A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
CN106415522B (zh) 2014-05-08 2020-07-21 美光科技公司 存储器内轻量一致性
WO2015171914A1 (en) 2014-05-08 2015-11-12 Micron Technology, Inc. Hybrid memory cube system interconnect directory-based cache coherence methodology
US9449674B2 (en) * 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry

Also Published As

Publication number Publication date
US20160372165A1 (en) 2016-12-22
CN105684087B (zh) 2017-08-29
JP2016536733A (ja) 2016-11-24
JP6144831B2 (ja) 2017-06-07
EP3047485B1 (en) 2018-11-14
CN105684087A (zh) 2016-06-15
US20150187395A1 (en) 2015-07-02
WO2015041826A1 (en) 2015-03-26
TWI541815B (zh) 2016-07-11
EP3047485A1 (en) 2016-07-27
KR20160052736A (ko) 2016-05-12
US20180082719A1 (en) 2018-03-22
EP3047485A4 (en) 2017-08-16
US9437256B2 (en) 2016-09-06
US9830955B2 (en) 2017-11-28
US10043556B2 (en) 2018-08-07
KR101689110B1 (ko) 2016-12-22
US20150078108A1 (en) 2015-03-19
US9019785B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
TWI541815B (zh) 資料移位
US10796733B2 (en) Apparatuses and methods for performing logical operations using sensing circuitry
US10643673B2 (en) Apparatuses and methods for performing compare operations using sensing circuitry
TWI539469B (zh) 可獨立定址的記憶體陣列位址空間
TWI570716B (zh) 記憶體裝置及操作方法
US10789996B2 (en) Shifting data in sensing circuitry
TWI557740B (zh) 用以比較記憶體中資料圖案之裝置及方法
TWI567734B (zh) 記憶體裝置及用於操作該記憶體裝置之方法
US20200219553A1 (en) Apparatuses and methods to perform logical operations using sensing circuitry
US20150138896A1 (en) Apparatuses and methods for performing logical operations using sensing circuitry
KR20170024605A (ko) 감지 회로를 사용한 패리티 결정을 위한 장치들 및 방법들