TW201517711A - 超高性能的中介層 - Google Patents

超高性能的中介層 Download PDF

Info

Publication number
TW201517711A
TW201517711A TW103127158A TW103127158A TW201517711A TW 201517711 A TW201517711 A TW 201517711A TW 103127158 A TW103127158 A TW 103127158A TW 103127158 A TW103127158 A TW 103127158A TW 201517711 A TW201517711 A TW 201517711A
Authority
TW
Taiwan
Prior art keywords
vias
insulating
layer
metal
pair
Prior art date
Application number
TW103127158A
Other languages
English (en)
Other versions
TWI552651B (zh
Inventor
Cyprian Emeka Uzoh
Zhuo-Wen Sun
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201517711A publication Critical patent/TW201517711A/zh
Application granted granted Critical
Publication of TWI552651B publication Critical patent/TWI552651B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本案為一種互連元件包含：一半導體材料層，該半導體材料層具有一第一表面與相對於該第一表面的一第二表面，該第二表面在一第一方向中與該第一表面間隔；至少二金屬通孔延伸通過該半導體材料層；一第一對金屬通孔，至少由二金屬通孔構成，係在一第二方向中彼此間隔，該第二方向垂直於該第一方向；在該半導體層中的一第一絕緣通孔從該第一表面延伸朝向該第二表面；該絕緣通孔之設置，使得該絕緣通孔的一幾何中心位於垂直於該第二方向的二平面之間，且該等二平面通過該第一對的該等至少二金屬通孔的每一者。一介電材料至少部分充填該第一絕緣通孔或至少部分圍繞該絕緣通孔中的一空隙。

Description

超高性能的中介層
本案為一種中介層，尤指一種應用於半導體元件之超高性能的中介層。
互連基板或元件(例如，中介層)使用在電子組件中，用於多種目的，例如利用不同的連接配置來促成元件之間的連接，或者提供微電子組件中的元件之間需要的間隔，以及其他。中介層可包含半導體層，例如矽或類似者，以具有導電元件的材料層或板的形式，導電元件例如是延伸於開孔內的導電通孔，其延伸通過半導體材料層。導電通孔可用於信號傳送通過中介層。在某些中介層中，通孔的端部可曝露出並且可使用作為接墊來連接中介層至其他微電子元件。在其他範例中，一或更多個再分布層可形成於中介層上、在中介層的一或更多個側部上，且連接於通孔的一或二端。再分布層可包含多條導電線跡係延伸於一或更多個介電質板或層內或上。線跡可設置於遍布單一介電質層的一個位準或多個位準中，由該層內的介電材料的部分分隔。通孔也可包含在再分布層中，以互連再分布層的不同位準中的線跡。
習用中介層1的範例顯示在第A圖中，其顯示通孔3延伸通過 基板2。基板2的半導體材料可藉由阻障層4而隔離基板2與通孔3。再分布層5顯示為具有繞線電路6通過。即使有阻障層4存在，半導體材料之基板2的結構會呈現通過通孔3的輸入損失的問題，因為半導體層2(例如，特別是通孔3之間的區域)的電容特性在其中產生了阻抗。此現象係呈現在第B圖中，其顯示範例的電路圖，該電路圖顯示基板2的半導體材料(在區域7中)的電阻值與電容導致信號通孔3內的阻抗的效應。輸入損失會損害此種中介層的性能或可靠度，以及因此，損害有此種中介層的系統的性能或可靠度，特別是當高頻信號傳輸通過時。
中介層可作為微電子組件的元件。微電子組件通常包含一或更多個封裝的微電子元件，例如安裝在基板上的一或更多個半導體晶片。中介層的導電元件可包含導電線跡與端子，端子可用於電連接於較大的基板或電路板(以印刷電路板(「PCB」)的形式)或類似者。此種配置促成需要達到所欲的裝置功能之電連接。晶片可電連接於線跡以及因此電連接於端子，使得藉由結合電路板的端子至中介層上的接墊，可將封裝安裝至較大的電路板。例如，微電子封裝中使用的某些中介層具有的端子係延伸通過介電質層的接腳或柱的曝露端的形式。在其他應用中，中介層的端子可為形成於再分布層上的曝露出的線跡部分或接墊。
本案係關於一種一微電子組件中的互連元件，且其包含：一半導體材料層，該半導體材料層具有一第一表面與相對於該第一表面的一 第二表面，且該第二表面在一第一方向中與第一表面間隔該半導體材料層的一厚度。至少二金屬通孔各自延伸通過該半導體材料層，並且具有在該第一表面處的一第一端部與在該第二表面處的一第二端部。一第一對二金屬通孔，由至少二金屬通孔構成，金屬通孔係在一第二方向中彼此間隔，該第二方向垂直於該第一方向。在該半導體層中的一第一絕緣通孔從該第一表面延伸朝向該第二表面。該絕緣通孔之設置，使得該絕緣通孔的一幾何中心位於垂直於該第二方向的二平面之間，且該等二平面通過該第一對的該等至少二金屬通孔的每一者。一介電材料至少部分充填該第一絕緣通孔或至少部分圍繞該絕緣通孔中的一空隙。
在一範例中，該絕緣通孔的內部容積沒有任何部分具有一導 電性係大於該半導體材料層的一導電性。在另一範例中，該內部容積的至少一部分可為一排空的或充填有氣體的空隙。該內部容積的至少一部分可由一介電材料所構成，該介電材料具有一介電常數係小於2.0。
該絕緣通孔之設置，使得通過該第一對的金屬通孔的每一者 之一理論線通過該每一絕緣開孔的該幾何中心。額外的或替代的，該開孔在垂直於該第二方向的一方向中有一長度。該長度可大於該第一對的該等至少二金屬通孔之間的該距離。
在一範例中，該絕緣通孔可至少部分圍繞該第一對的該等至 少二金屬通孔中的該等通孔的一者。該絕緣通孔可例如連續地圍繞該等金屬通孔的至少一者的至少一部分。在另一範例中，該絕緣通孔可為在該半導體材料層的一預定區域內的複數個絕緣通孔的一者，該等絕緣通孔係配置成至少部分圍繞該等金屬通孔中的至少一者。在此種範例中，該預定區 域的該等絕緣通孔可為圓柱形的，並且可配置在大體上延伸於一第三方向中的至少一列，該第三方向垂直於該第二方向與該第一方向。
在一範例中，該絕緣通孔可延伸通過該半導體材料層的該整 個厚度。在相同或另一範例中，一第二對的該等至少二金屬通孔可在一第三方向中彼此間隔，該第三方向垂直於該第一方向。在此種範例中，該互連元件可另包含該在該半導體層中的一第二絕緣通孔，該第二絕緣通孔之設置，使得該絕緣通孔的一幾何中心位於垂直於該第三方向的二平面之間，且該等二平面通過該第二對的該等至少二金屬通孔的每一者。該第一對的金屬通孔的該等通孔的一者可包含於該第二對的金屬通孔中。該第一絕緣通孔可界定橫剖面平行於該第一表面的一第一區域，該第二絕緣通孔可界定橫剖面平行於該第一表面的一第二區域，且該第一區域可大於該第二區域。另外，該等第一與第二絕緣通孔有不同的高度。
本案可關於一種微電子互連元件，其包含：一介電材料層， 該介電材料層包含一第一表面與實質上平行於該第一表面的一第二表面，且該第二表面在一第一方向中間隔於該第一表面。該介電材料層具有一大介電常數。至少二金屬通孔各自延伸通過該半導體材料層並且具有在該第一表面處的一第一端部與在該第二表面處的一第二端部。一第一對的該等至少二金屬通孔係在一第二方向中彼此間隔一距離，該第二方向垂直於該第一方向。在該半導體層中的一第一絕緣通孔從該第一表面延伸朝向該第二表面並且界定一內部容積。該絕緣通孔之設置，使得該絕緣通孔的一幾何中心位於垂直於該第二方向的二平面之間，且該等二平面通過該第一對的該等至少二金屬通孔的每一者。該內部容積的一介電常數係小於該大介 電常數。在一範例中，該內部容積沒有任何部分具有一導電性係大於該半導體材料層的一導電性。
本案係關於一種用於製造一微電子互連元件的方法。該方法 包含：選擇性地蝕刻具有一厚度的一支撐材料層，以同時形成：複數個第一通孔開孔，其在一第一方向中彼此間隔；以及至少一第二通孔開孔，其在該半導體層中。該至少一第二通孔開孔具有一入口在該第一表面處並且延伸於第一方向中朝向該第二表面。該第二通孔開孔界定一內部容積係位於垂直於該第一方向的二平面之間，且該等二平面通過該等第一通孔開孔的一對相鄰通孔開孔的每一者。該方法另包含：形成導電通孔於該等複數個第一通孔開孔內，且提供一介電材料於該第二通孔開孔的至少該入口內，以封閉該開孔。
該方法可另包含：在充填該等第一通孔開孔的該步驟之前，利用一高壓TEOS插塞來插塞該第二通孔開孔。該高壓TEOS插塞係在施加一一致性被動塗覆於該支撐材料層的期間形成。
額外的或替代的，該方法可另包含：形成一再分布層於該支撐材料層的該等第一與第二表面的至少一者。該再分布層可包含導電特徵係電連通於該等已充填的通孔。
10‧‧‧中介層
10’‧‧‧處理中的單元
12、12’‧‧‧基板
14‧‧‧上表面
16‧‧‧下表面
16’‧‧‧表面
17‧‧‧厚度
18‧‧‧通孔結構
18’‧‧‧通孔
18”‧‧‧通孔結構
20‧‧‧第一端部表面
22‧‧‧第二端部表面
24‧‧‧阻障層
26‧‧‧開孔
32‧‧‧介電材料
33‧‧‧表面
36‧‧‧高度
38‧‧‧間距
40‧‧‧理論線
42‧‧‧距離
44‧‧‧長度
48‧‧‧寬度
52‧‧‧間隔物
60‧‧‧再分布層
70‧‧‧遮罩層
72、74‧‧‧窗
76‧‧‧載體
114‧‧‧上表面
116‧‧‧下表面
118‧‧‧通孔結構
126‧‧‧開孔
133‧‧‧外部表面
134‧‧‧介電質充填物
136‧‧‧高度
226‧‧‧開孔
234‧‧‧介電質充填物
312‧‧‧基板
314、316‧‧‧表面
318‧‧‧通孔結構
326‧‧‧開孔
328‧‧‧開孔區域
336‧‧‧高度
410‧‧‧中介層
418‧‧‧通孔結構
418a、418b‧‧‧通孔結構
426‧‧‧開孔
426a、426b‧‧‧開孔
436a、436b‧‧‧高度
444‧‧‧長度
446‧‧‧寬度
510‧‧‧中介層
512‧‧‧基板
514‧‧‧上表面
516‧‧‧下表面
518‧‧‧通孔結構
526、526b‧‧‧開孔
610‧‧‧中介層
612‧‧‧基板
616‧‧‧下表面
618‧‧‧通孔結構
626‧‧‧開孔
636‧‧‧高度
660‧‧‧再分布層
680‧‧‧微電子元件
718a、718b、718c‧‧‧通孔結構
726‧‧‧開孔
728、728a、728c‧‧‧開孔區域
744‧‧‧距離
751‧‧‧開孔區域
818a、818b、818c‧‧‧通孔
826a、826b、826c‧‧‧開孔
840‧‧‧理論線
918a、918b、918c‧‧‧通孔結構
926‧‧‧開孔
1018、1018a、、1018b、1018c、1018d‧‧‧通孔結構
1026、1026a、1026b、1026c、1026d‧‧‧開孔
1118a、1118b、1118c‧‧‧通孔結構
1126a、1126b、1126c‧‧‧開孔
1154‧‧‧端部
1210‧‧‧中介層
1212‧‧‧基板
1218、1218a、1218b、1218c‧‧‧通孔結構
1226a、1226b‧‧‧開孔
第A圖以示意的縱向視圖繪示先前技術的中介層；第B圖以示意電路圖繪示第A圖的中介層的圖示； 第1圖為本案較佳實施例之中介層的示意縱向視圖；第2圖為本案較佳實施例之中介層的示意縱向視圖；第3A-3D圖為本案較佳實施例之中介層中的開孔的位置與尺寸的變化；第4圖為本案較佳實施例之中介層的示意縱向視圖；第5圖為本案較佳實施例之中介層的示意縱向視圖；第6圖為本案較佳實施例之中介層的示意縱向視圖；第7圖為本案較佳實施例之中介層的示意縱向視圖；第8圖為本案較佳實施例之中介層的示意縱向視圖；第9圖為本案較佳實施例之第8圖的中介層的示意縱向視圖，其具有額外的結構在其中；第10圖為本案較佳實施例之第9圖的中介層的示意縱向視圖，其具有額外的結構在其中；第11圖為本案較佳實施例之中介層的示意縱向視圖；第12圖為本案較佳實施例之第11圖的中介層的示意縱向視圖，其具有額外的結構在其中；第13-17圖為本案較佳實施例之中介層的多個部分的示意頂部視圖，其包含形成於其中的開孔的變化的幾何外形與配置；第18圖為本案較佳實施例之中介層的示意頂部視圖，其包含形成於其中的開孔的變化的幾何外形與配置；第19圖為本案較佳實施例之中介層的示意縱向視圖，其具有剛性插件在開孔中；第20A-20F圖為本案較佳實施例之在製造中介層的方法中的連續步驟 期間之處理中的單元；及第21A-21C圖為本案較佳實施例之替代的方法步驟期間之處理中的單元。
參照圖式，其中相似的元件符號係用於表示相似的特徵，第1圖為本案較佳實施例之一範例結構。該結構係以中介層10的形式，且第1圖中的其描繪係代表其縱向的橫剖面示意視圖。中介層10包含半導體材料的基板12，例如矽(Si)、聚合體的、陶瓷的、碳型基板，例如鑽石、SiC、Ge、Si1-XGeX、或類似者。基板12包含上表面14與下表面16，上表面14與下表面16延伸於橫向方向中並且大體上以基板12的厚度平行於彼此。注意到，用語(例如，「上」與「下」或其他方向用語)的使用係相對於圖式的參考框架而使用，且限制於相關的可能替代方向，例如在另外的組件中或在各種系統中使用的。
複數個金屬通孔結構18可延伸於延伸通過基板12的開孔內。通孔結構18可大體上為圓柱形的，或者可為排出固體的任何形狀外形的形式，連通或延伸於基板12的表面14或16之間。通孔結構18在基板12的上表面14處有第一端部表面20，在基板12的下表面16處有第二端部表面22。利用其他內部或外部元件，端部表面20與22可用於連接通孔結構18，如同下面另外敘述的。通孔結構18可大體上包含充填於基板12的開孔之金屬或其他導電材料。在各種範例中，通孔結構18的金屬可為銅或銅合金，且可額外或替代地包含其他導電材料，例如鎳、鎢、錫、鋁、金、銀、包 含一或更多個這些材料的各種合金、或類似者。通孔結構18的金屬部分也可包含非金屬的添加物，以控制通孔結構18的各種特性。
阻障層24可包含於通孔結構18中，以完全分隔基板12於通孔 結構18的導電材料。阻障層24可為絕緣或介電材料，並且可設置於通孔結構18的任何導電部分與基板12之間，使得通孔結構18所傳送的電子信號不會傳輸進基板12中，以免信號損失及/或電路(中介層10為其部分)的短路。
中介層10可包含許多超過第1圖所示的二個通孔結構18，以 視需要達成系統中的微電子結構之間的所欲數量的電連接(包含封裝晶片、與其他晶片、印刷電路板、其他中介層、或類似者、以及前述的各種組合之間)。通孔結構18可配置成例如陣列，其包含各種數量的列與行的通孔結構18。在此種配置中，通孔結構18可依據一間距(亦即，在列與行的二方向中通孔結構18之間的一致距離)而彼此間隔。其他配置也可以，包含通孔結構18的各種不一致分布。
如同上面討論的，某些半導體材料會在此種材料的基板12 與通孔結構18之間呈現電容效果。此種電容會導致中介層10內或通過通孔結構18的信號產生損失與不必要的阻抗。甚至進一步，具有介電常數大於或等於一的材料(包含摻雜的半導體材料，例如Si、或類似者)會呈現上述的電容效果以及通孔結構18之間的傳導情況。這會另外導致此種材料的基板12內之中介層10(包含通孔結構18)內的信號損失。因此，第1圖的中介層10的範例與本文討論的其他範例可包含各種結構來減少相鄰通孔結構18之間的半導體材料的數量。在第1圖的範例中，有複數個開孔26在基板12中。開孔26相對於通孔18的位置可變，且開孔26的高度與寬度可變，如同 本文將另外討論的。甚至進一步，個別通孔結構18之間的開孔的數量可在中介層10內改變。
位置、數量、深度與整體體積可在中介層10內改變，以控制 中介層10內的阻抗及/或傳導性位準，如同根據使用中介層10的整體電路或系統的架構所需的。在其他範例中，可設置開孔26，以減少阻抗及/或傳導性至低於一定的位準，或至中介層10內的阻抗、傳導性與特定的整體Si數量係最佳化的程度。
如同第3A-3D圖所示，可藉由配置或調整開孔26的位置與尺 寸相關的數個尺寸(在某些實例中相關於相鄰的通孔結構18)，來控制或減少基板12內的輸入損失、電容、傳導性、或阻抗。如同前述圖式所討論的，尺寸大小可影響中介層10(包含本案的開孔26)的特性，其藉由延伸於相鄰的通孔結構18之間的理論線40來量測。另外，此種尺寸可包含：垂直於理論線40的開孔26長度44、平行於理論線40的開孔26寬度48、幾何中心與理論線40的開孔26距離、以及開孔26高度36。
開孔26的高度36可減少中介層10內的輸入損失之因子，或者 控制中介層10被基板12材料的電容及/或傳導性影響的特性之因子。如同第3A與3B圖所示，高度36可等於或小於基板12的厚度17。高度36之量測可為基板12的高度17的百分比。在一範例中，開孔的高度36從大約基板總厚度17的25%改變至大約基板總厚度17的100%(同時維持其他的尺寸)時，可減少輸入損失大約0.05dB到0.1dB(取決於其他因子，例如開孔26的其他尺寸、基板12的材料、與通過通孔結構18的信號的頻率)。
相似的，開孔26與通孔結構18之間的理論線40的距離42可影 響中介層10內的輸入損失。在第3C圖的範例中，開孔之寬度大約等於通孔結構18之間的間距38(+/- 20%，舉例來說)。寬度48可小於間距38，以選擇性配置於通孔結構18之間，而不用改變中介層10的結構完整性。在此種範例中，距離42從間距38的150%改變至間距38的大約100%(同時維持其他的尺寸與特性常數)可減少輸入損失大約0.03dB與0.05dB之間。藉由進一步減少距離42至零(亦即，使得開孔26的幾何中心位於理論線40上)，輸入損失可進一步減少大約另外0.03dB至0.05dB之間。再者，關於其他因子，例如，開孔26的其他尺寸、基板12的材料、與通過通孔結構18的信號的頻率可影響其他範例中介層中的輸入損失量測，如同中介層的整體尺寸也可影響該輸入損失量測。例如，上面的輸入損失圖式係基於具有通孔結構18為大約100微米高度的中介層。此種圖式將(在較高的通孔結構18的類似範例中)與通孔結構18的高度成比例地改變。例如，具有通孔結構為300微米的中介層，其輸入損失減少大約0.09dB與0.15dB之間，係透過成比例的相似結構來達成。也注意到，在例如第3C圖所示的許多結構或相似結構中，若距離42大於間距38的150%，開孔26對於相鄰通孔結構18之間的任何輸入損失的影響可最小化。
長度44本身的改變也可影響中介層10中的輸入損失。在該範 例中，如同第3D圖所示，開孔26之寬度48係小於通孔結構18之間的間距38，且開孔26的幾何中心可位於理論線40上。在此種結構中，開孔26的長度44從間距38的25%增加至間距38的50%，可減少輸入損失大約0.04dB至0.06dB之間。長度44額外增加至大約間距38的150%，可額外減少輸入損失大約0.04dB至0.06dB之間。在此種結構或其他相似結構中，長度增加至超過間 距的200%的效果，可進一步得到最小的輸入損失。如同上面相關於開孔對線40的距離所給的範例中，範例中介層與相關結構的各種尺寸可改變輸入損失減少的特定值(成比例地或其他方式)，且本文給予的圖式相對於該等結構所提出的尺寸係範例性的。
如同第4圖所示，中介層10具有單一開孔26設置於相鄰的通 孔結構18之間。第4圖的圖式係表示為簡化、示意的視圖，且因此可表示，一部分的中介層具有許多更多的通孔結構18，通孔結構18可如同上面討論地配置在延伸於數個列與行的陣列中。因此，包含通孔結構18陣列的中介層10可包含多個開孔26設置於所有通孔結構18之間的區域中，使得開孔26本身係在配適於通孔結構18陣列內的或通孔結構18陣列之上的陣列中。在替代的結構中(其範例給定於下文)，不同形狀、尺寸或其他配置的開孔可分佈於相鄰的通孔結構18之間，以提供中介層10中的個別通孔結構18的受控阻抗的改變位準。在其他範例中，類似尺寸或形狀的開孔26可存在於某一對通孔結構18之間，且可不包含於其他通孔結構18之間。另外，開孔26可設置於相對於各對通孔結構18之間的理論線40之不同個別位置中。
在第4圖的範例中，單一開孔26係存在於相鄰的通孔結構18 之間(且可類似地存在於其他的通孔結構18之間)。開孔26可充填有介電材料，以維持基板12的結構完整性。在一範例中，引入開孔26中的材料的介電常數可小於基板12的介電常數，以減少輸入損失。在此種範例中，基板12與開孔26中的材料的較小介電常數之間的介電常數更大差異會導致輸入損失的更大減少(其中其他尺寸與特性係相等)。充填開孔26的合適介電材料包含SiO2、聚合體材料、多孔氧化物、多孔介電質、低k材料、或具有介 電常數小於2.0的任何其他介電材料，舉例來說。另外，各種介電質泡沫材料(例如，聚酰亞胺、TEOS、或苯並環丁烯("BCB",benzocyclobutene))也可併入開孔26中。在一範例中，可施用一致的介電質層，以實質上塗覆孔26的壁部。此種介電材料32之表面33係齊平於基板12的上表面14或下表面16的個別一者(取決於開孔26的結構，如同下面討論的)。在第19圖中，介電質間隔物52可插入開孔26中。介電質間隔物可為上面討論的任何介電材料的預先形成，且可為楔形物形狀或圓錐形，以促成將其壓入開孔26中。 如同第19圖另外所示，多個間隔物可在開孔26內堆疊於彼此之上，以完全或部分充填開孔26至變化的程度。
如同上面討論的，開孔26的寬度48(以及長度44，其延伸進 與出第3A圖的視圖的該頁)可隨通孔結構18的間距38而改變。在某些實例中，開孔26的長度44與寬度48可大於個別通孔結構18的直徑。另外，開孔26可為矩形(如同第3A-3D圖所示)或圓柱形，使得長度44與寬度48為相同並且界定開孔26的直徑。開孔26之入口28在基板12的上表面14處，且可延伸進入基板12，使得開孔26的高度36可為基板12的整體高度的35%與80%之間。在第4圖所示的範例的變化例中，開孔26之高度36係大於基板12的厚度的80%。例如，開孔的高度可為基板12的至少90%。在某些範例中，開孔26可延伸通過基板12，使得開孔26另外界定在基板12的下表面16處的入口。 在另外的變化例中，開孔26可僅為下表面16上的入口，且高度係基板12的厚度的大約35%與80%之間。
如同第5圖所示，開孔126可僅部分充填有介電質充填物134。在此種範例中，部分的介電質充填物134可界定外部表面，外部表面 大體上齊平於基板12的上表面114與下表面116的個別一者。部分的介電質充填物134可僅部分延伸通過開孔126的高度136，且可充當作插塞來防止其他材料(例如，用於再分布層中的材料，再分布層可包含於上表面114與下表面116的一者或二者之上)填入開孔126。介電質充填物134可因此保持真空、開孔126內的任何空氣或另外的氣體(例如，氮或類似者)。部分的介電質充填物134也可覆蓋或封閉開孔126內的排空區域。在此種範例中，部分的介電質充填物134可為正矽酸乙酯("TEOS",Tetraethyl orthosilicate)，其可使用高壓塗覆程序來形成。也如同第5圖所示，多個開孔126可設置於單一對相鄰的通孔結構118之間。此種多個開孔126可沿著通孔之間的理論線(類似於第3A圖的線40的位置)以及垂直於此理論線的方向彼此偏移，使得開孔126在通孔結構118之間的方向中不直接對準於彼此。另外，開孔126可包含來自基板的相對表面114或116之入口，如同第5圖所示。此種開孔126具相同的或不同的高度136。在另一範例中，開孔可都從相同的表面(114或116)進入。另外，第5圖所示的那種僅一個單一部分充填的開孔126，可包含於相鄰的通孔結構118之間。
如第6圖所示，第5圖所示的開孔，可進一步包含介電質充填 物234，介電質充填物234以類似於上面相關於第4圖所討論的方式，完全充填開孔226。具體地，此種開孔226可包含多個開孔226，設置於相鄰的通孔結構118之間。此種介電質充填物234可為固體介電材料或介電質泡沫，如同上述。開孔226可在平行於通孔之間的理論線的方向中對準或偏移於彼此(類似於相對於第3A圖的線40之位置)，如同上面也討論過的。通常，本文討論的各種開孔結構與配置可使用完全或部分充填的開孔來實施，且可包 含沒有充填。
在第7圖所示的另外變化型中，分離開孔326個別的入口在基 板312的相對表面314與316上。開孔326可垂直對準於彼此，使得它們設於通孔結構318之間的單一開孔區域328。此種開孔326有不同的個別高度336，這些不同的個別高度336結合起來小於基板312厚度的90%。其他範例也可能，其中開孔326結合之高度336，大於基板厚度的90%。
開孔(例如，上面討論的那些)可在中介層內的多個不同位 置與配置中。在第8圖中，開孔426a,426b可設置相鄰於個別的通孔結構418a,415b。在此種配置中，多個開孔426a,426b可設置於相鄰的通孔結構418a,415b之間。此種開孔426a,426b之間的距離(或者，換句話說，開孔426a至個別的通孔結構418a的距離)也會影響輸入損失，輸入損失會影響通過個別的通孔結構418a的信號，因此較大的距離446可另外減少輸入損失。如同第8圖另外所示的，相關於中介層410中的各種通孔結構418a與418b之開孔426a與426b有不同的高度436a與436b。如同先前討論的，可實施此種不同高度，以提供中介層內的通孔418a之間的受控阻抗。這可包含第8圖所示的通孔(418a與418b)之阻抗的控制，或中介層410中的額外通孔之阻抗的控制。
如同稍後將討論的，開孔426a與426b的高度可相關於開孔的 長度444與寬度446。例如，在其中開孔426a與426b係使用化學蝕刻劑而同時形成的結構中，當曝露至蝕刻劑達預定期間時，較寬的開孔426a可達到比開孔426b的深度436b更大的深度436a。
如同先前討論的，中介層中給定的通孔結構內存在的輸入損 失係基板內的電容的結果，基板內的電容導致特定通孔結構內的阻抗。在支援超過二個通孔結構的基板中，例如，藉由開孔的配置或圍繞給定的通孔結構的開孔，可減少或控制個別通孔結構內的阻抗。例如，第9圖中的中介層410相似於第8圖中所示的中介層，但是有額外的通孔結構418(a,b,c,d)，每一通孔結構418(a,b,c,d)與開孔426(a,b,c,d)相關。因此，通孔結構418a(其被較高且較長的開孔426a圍繞)的阻抗可小於通孔結構418b(其被較窄且較短的開孔426b圍繞)內的阻抗。遵循類似原則的此種或其他結構可提供個別通孔結構或通孔結構群組內的受控阻抗，其在各種需求與要求的封裝微電子結構中所用的某些中介層中會很有用。
第10圖為開孔526(a,b)的另一配置，開孔526(a,b)可併入於通 孔結構518(a,b,c,d)陣列內，以提供通孔結構518(a,b,c,d)之間的受控阻抗。在此範例中，較短與較短的通孔526b從基板512的上表面514與下表面516二者延伸進入基板512。在另外的變化型中，第9圖的中介層410與第10圖的中介層510之配置可用於單一中介層中，該單一中介層可包含較高與較短的開孔從基板上表面、下表面、或二者延伸。
第11圖與第12圖為具有漸變的與編結的開孔626之中介層 610。第11圖的中介層610在一對通孔結構618之間有複數個開孔626。開孔626的高度636，靠近通孔結構618附近時較短，往通孔結構618之間的中心位置時較長。此種開孔626也可改變寬度(垂直於頁面)，且可相對於通孔結構618設置於交錯或對準的位置中。第12圖為類似的漸變的開孔626之配置，其中額外的開孔626從基板612的下表面616進入。這些與變化可用以達成通孔結構618內與之間的受控阻抗。第11圖與第12圖具有微電子元件680 安裝於其上，根據微電子元件的連接的特殊配置，微電子元件680可通過再分布層660而連接於通孔618。
第13-17圖可用於開孔的各種形狀與配置(根據開孔沿著個 別基板的上(及/或下)表面的輪廓)。相關於這些圖式所討論的輪廓形狀的開孔，係根據上面討論之任何組合高度來配置，其變化可包含本文討論的各種開孔。第13-17圖為示意圖，示意各種開孔的種類與配置。開孔所顯示的相對位置，與個別圖式中顯示的組合，不必然反映了實際的中介層結構。
第13圖為圓柱形的開孔726，配置在開孔718附近區域內。例 如，通孔結構718a圍繞的開孔726所形成之區域係大體上為圓形。圓形區域中的開孔726可配置在二個共中心的圓中，或可隨機地聚集於大體上像是一個圓的區域中。通孔結構718b與718c之間的開孔726可為單一列，且可彼此間隔，使得特定數量的開孔726延伸通過特定的距離。最右側相鄰於通孔結構718c的開孔726也是線性地配置，但是形成二個交錯編結的列。
第14圖大體上為線性但是延伸於多個方向中的各種開孔。通 孔818a與818b之間的開孔826a大體上為X形，且可比第14圖繪示的更寬或更窄(亦即，該X形可更寬或更窄)。通孔818b與818c之間的開孔826b為Z字形，延伸於通孔818b與818c之間以及垂直於理論線，且在平行的方向中分別朝向左上及右下延伸至通孔818b與818c。此種配置可提供相對於開孔826b(相關於通孔818b與818c)的變化方向中的受控阻抗。亦即，其阻抗將更受到設置於通孔826a或826b附近的類似結構的其他通孔所影響。
第15圖繪示半圓形開孔926的各種配置。如同所示，此種半 圓形開孔926可大約為四分之一圓(亦即，延伸通過90°角)。單一開孔926 之設置，可部分圍繞通孔結構918a。在其他實施中，多個開孔926可設置於通孔結構(例如，通孔結構918b)的周圍，通孔結構918b顯示二個通孔結構926相互對立。另外，有二對開孔926設於通孔結構918c的左右二側相互對立，及一對開孔926在通孔結構918c上下二側相互對立。
第16圖具有變化的幾何外形形狀輪廓的開孔1026。這些形狀 可完全圍繞它們相關的個別的通孔結構1018，且可形成為具有小於基板總厚度的高度。開孔1026a與1026d係圓形，其中單一圓圍繞通孔1018a，且二個嵌套的圓(其可配置成共中心的)圍繞通孔1018d。其他多邊的幾何外形形狀可用於開孔，例如圍繞通孔結構1018b的六邊形開孔1026b，與圍繞通孔結構1018c的方形開孔1026c。
在其他範例中，開孔的群組可形成不連續的幾何形狀。如同 第17圖所示，弧形或半圓形的開孔1126a可用大體上圓形的形狀共同地圍繞通孔結構1118a，其中有中斷部分係為延伸其間的基板材料的部分的形式。 也如同所示，開孔1126a的端部可為不規則形狀，如圖所示。相似的，複數個線性開孔1126b可用方形配置來共同地圍繞通孔結構1118b。連續的形狀本質上也可為不規則的，例如圍繞通孔結構1118c的鋸齒方形開孔1126c。
上面討論的開孔的變化形狀與配置可在單一中介層結構中使用於彼此旁邊，以提供通孔結構之間的受控的與變化的阻抗。第18圖繪示中介層1210的範例，中介層1210包含基板1212中的通孔結構1218陣列。某些通孔結構1218a被連續的圓形開孔1226a圍繞，而其他通孔結構1218b被Z字形開孔1226b的變化部分所部分圍繞。仍有其他通孔結構1218c未被任何開孔圍繞，雖然圍繞相鄰通孔結構(例如，通孔結構1218a)的開孔可減少 此種相鄰通孔結構1218a所導致的輸入損失及/或阻抗。不同形狀或結構的開孔的特定配置與合併可實行，以提供中介層的不同通孔結構內的不同阻抗位準，如同根據中介層的要求與使用以及根據上面討論的特性所需要的。
根據本案的一範例，第20A-20F圖為中介層10製造各種階段 期間處理中的單元10’。如同第20A圖所示，該製造方法開始於：形成遮罩層70於基板12的上表面14之上。藉由蝕刻，複數個窗72、74可形成於基板12中要形成特徵的區域中的遮罩層70中。此種蝕刻可包含光蝕刻、離子反應蝕刻、化學蝕刻、或類似者。因此，開孔窗74可為要形成的開孔的大體輪廓形狀，包含上面討論的那些的任一者，如同所欲的。開孔窗74的位置也可反映要形成的開孔的所欲位置，根據上面討論的各種準則與特性。
產生的處理中的單元10’可之後受到蝕刻處理，藉此移除未 被遮罩(亦即，窗72與74)覆蓋的基板材料。產生的結構可包含基板12中的複數個部分未充填的通孔18’與開孔26。如同第20B圖所示，阻障層24可形成於基板12的上表面14之上並且充填該等未充填的通孔18’與開孔26。在所示的範例中，開孔的直徑係使得阻障層本身封閉開孔的入口28、保留例如其中的空氣、且封閉開孔26。
未充填的通孔18’可之後充填有金屬，例如銅或類似者。這 可如此實行：藉由先形成種子層(例如，藉由化學氣相沉積或類似者)，且之後在種子層之上電性電鍍金屬，以充填通孔並且提供產生的部分的通孔結構18”(第20C圖)。再分布層60可之後形成於上表面14之上，以及部分的通孔結構18”的端部表面20之上。再分布層可包含介電質層，其內嵌有線跡、通孔與接墊，以提供連接於個別一對通孔結構18”的其外部表面之上的 偏移或再分布接觸。
在形成再分布層60之後(若需要的話)，處理中的單元10’ 可倒置且暫時安裝於載體76上，如同第20E圖所示。在此時，藉由施加另外的遮罩層於表面16’之上且藉由蝕刻來形成其中的開孔(開孔根據上面討論的各種配置的任一種)，選擇性形成額外的開孔。基板12的背側16’可之後研磨或拋光，以從基板12移除材料，使得通孔結構18的表面22曝露於基板12的表面16’處。表面22在此處理期間也可大體上平坦化。另一再分布層可選擇性地形成於表面16’之上(如同上面討論的)，且中介層10可從載體76移除。
在此種方法的變化型中(其步驟繪示在第21A-21C圖中)， 在附接基板至載體之前，再分布層60可形成於基板的第一表面上，且基板12’可形成於其上或附接於其上。產生的結構可之後被蝕刻，如同上述，使用具有適當配置窗的遮罩層來形成開孔26與未充填的通孔18’，開孔26與未充填的通孔18’延伸通過基板12，以曝露再分布層60的部分。在沉積金屬於未充填的通孔18’內來形成通孔結構18之前，阻障層可之後形成，如同上面相關於第20B圖討論的，如同第21B圖所示。在從載體76移除中介層10之前或之後，另一再分布層可選擇性地形成於表面14之上，如同第21C圖所示。
在某些實施例中，基板12的第一表面14與第二表面16可包含 裝置與電子元件在二表面上，且在其他實施例中，基板可包含嵌埋的絕緣層在基板內。嵌埋的絕緣層或本發明的孔可平行或垂直於基板的表面14與16。
其他製造方法也可以，且其他製造方法可採用來自一般中介層製造的其他方法。在一範例中，未充填的通孔與開孔二者可藉由機械方 法形成，例如鑽孔或類似者。
雖然本發明在此已經參照特定實施例來敘述，可瞭解到，這些實施例僅是本發明的應用與原理的例示。因此，可瞭解到，可對例示的實施例做出各種修改，且可設想出其他配置，而未偏離所附申請專利範圍所界定之本發明的範圍與精神。
10‧‧‧中介層
12‧‧‧基板
14‧‧‧上表面
16‧‧‧下表面
18‧‧‧金屬通孔結構
20,22‧‧‧端部表面
24‧‧‧阻障層
26‧‧‧開孔
28‧‧‧入口
36‧‧‧高度
60‧‧‧再分布層
66,64‧‧‧電路

Claims (26)

  1. 一種使用在一微電子組件中的互連元件，包含：一半導體材料層，具有一第一表面與一第二表面，該第二表面相對於該第一表面，且該第二表面與該第一表面以一第一方向間隔著該半導體材料層之一厚度；至少二金屬通孔，各自延伸通過該半導體材料層，並且在該第一表面處具有一第一端部，在該第二表面處具有一第二端部；該二金屬通孔構成一第一對金屬通孔，係以一第二方向彼此間隔開來，該第二方向係垂直於該第一方向；及一第一絕緣通孔，該第一絕緣通孔在該半導體材料層中，並且從該第一表面延伸朝向該第二表面延伸，該第一絕緣通孔的幾何中心係位於二平面之間，該二平面係垂直於該第二方向，該第一絕緣通孔係通過該第一對金屬通孔之二金屬通孔之間；以及一介電材料，係至少部分充填該第一絕緣通孔，或至少部分於該第一絶緣通孔內形成一空隙(Void)，該空隙為一開孔。
  2. 如申請專利範圍第1項之互連元件，其中該內部容積沒有任何部分之導電性係大於該半導體材料層的導電性。
  3. 如申請專利範圍第1項之互連元件，其中該空隙之內部容積的至少一部分係為一排空或充填有氣體的空隙。
  4. 如申請專利範圍第1項之互連元件，其中該空隙之內部容積的至少一部分係由一介電材料所構成，該介電材料之介電常數係小於2.0。
  5. 如申請專利範圍第1項之互連元件，其中通過該第一對金屬通孔之間之該絕緣通孔之一理論線，係通過該第一絕緣通孔的該幾何中心。
  6. 如申請專利範圍第1項之互連元件，其中該開孔(Opening)之長度的方向係垂直於該第二方向，該長度大於該第一對金屬通孔之間的距離。
  7. 如申請專利範圍第1項之互連元件，其中該絕緣通孔至少部分圍繞該第一對金屬通孔中的一金屬通孔。
  8. 如申請專利範圍第7項之互連元件，其中該絕緣通孔係連續圍繞至少一個該金屬通孔的至少一部分。
  9. 如申請專利範圍第1項之互連元件，其中該絕緣通孔為複數絕緣通孔，係位於該半導體材料層的一預定區域內，該複數絕緣通孔之配置係至少部分圍繞至少一個該金屬通孔。
  10. 如申請專利範圍第9項之互連元件，其中該預定區域的絕緣通孔係為圓柱形，並且大體上形成一列，且延伸於一第三方向中，該第三方向垂直於 該第二方向與該第一方向。
  11. 如申請專利範圍第1項之互連元件，其中該絕緣通孔延伸通過該半導體材料層的該整個厚度。
  12. 如申請專利範圍第1項之互連元件，其中一第二對金屬通孔係在一第三方向中彼此間隔，該第三方向垂直於該第一方向，該互連元件在該半導體層中更包含一第二絕緣通孔，該第二絕緣通孔的幾何中心位於二平面之間，該二平面係垂直於該第三方向，該第二絕緣通孔係通過該第二對金屬通孔之二金屬通孔之間。
  13. 如申請專利範圍第12項之互連元件，其中該第一對金屬通孔中的一個金屬通孔係屬於該第二對金屬通孔。
  14. 如申請專利範圍第12項之互連元件，其中該第一絕緣通孔界定之一第一區域，其橫剖面係平行該第一表面，且該第二絕緣通孔界定之一第二區域，其橫剖面係平行該第一表面，而該第一區域大於該第二區域。
  15. 如申請專利範圍第12項之互連元件，其中該第一與第二絕緣通孔係不同高度。
  16. 一種微電子互連元件，包含： 一介電材料層，包含一第一表面與一第二表面，該第二表面實質上平行於該第一表面，且該第一表面在一第一方向中間隔於該第一表面，該介電材料層具有一大介電常數；至少二金屬通孔，各自延伸通過該介電材料層，並且在該第一表面處上有一第一端部，在該第二表面處有一第二端部；一第一對金屬通孔由該至少二金屬通孔組成，該至少二金屬通孔係在一第二方向中彼此間隔一距離，該第二方向垂直於該第一方向；及一第一絕緣通孔，係位於該介電材料層中，且從該第一表面延伸朝向該第二表面，並且界定一內部容積，該絕緣通孔之幾何中心係位於二平面之間，該二平面垂直於該第二方向，該絕緣通孔通過該第一對金屬通孔的每一金屬通孔；以及其中該內部容積的介電常數係小於該大介電常數。
  17. 如申請專利範圍第16項之互連元件，其中該內部容積沒有任何部分之導電性係大於該介電材料層的導電性。
  18. 如申請專利範圍第16項之互連元件，其中該內部容積的至少一部分係一排空或充填有氣體的空隙(Void)。
  19. 如申請專利範圍第16項之互連元件，其中該內部容積的至少一部分係由一介電材料所構成，該介電材料之介電常數係小於2.0。
  20. 如申請專利範圍第16項之互連元件，其中該絕緣通孔之長度之一第三方向係垂直於該第二方向，該長度係為該第一對金屬通孔之間的距離的至少50%。
  21. 如申請專利範圍第16項之互連元件，其中該絕緣通孔之長度之一第三方向係垂直於該第二方向，該長度係大於該第一對金屬通孔之間的距離。
  22. 如申請專利範圍第16項之互連元件，其中該絕緣通孔為複數絕緣通孔，該複數絕緣通孔係在該介電材料層的一預定區域內，該絕緣層通孔配置於該預定區域內，使得該介電材料層在該預定區域內包含至少50%的半導體材料。
  23. 一種製造一微電子互連元件的方法，包含：選擇性蝕刻具有一厚度的一支撐材料層，以同時形成：複數第一通孔開孔，其在一第一方向中彼此間隔；及至少一第二通孔開孔，其在該支撐材料層中，且在該支撐材料層之第一表面具有一入口，且朝向該支撐材料層之第二表面延伸，並且界定一內部容積，該第二通孔開孔係位於二平面之間，該二平面係垂直於該第一方向，且該第二通孔開孔係通過一對第一通孔開孔，該對第一通孔開口係彼此相鄰；及形成導電通孔於該複數第一通孔開孔內，且提供一介電材料於該第二通孔開孔的至少該入口內，以封閉該開孔，進而形成一充填通孔。
  24. 如申請專利範圍第23項之方法，另包含：在充填該複數第一通孔開孔之前，利用一高壓TEOS插塞，來插塞該第二通孔開孔。
  25. 如申請專利範圍第24項之方法，其中該高壓TEOS插塞係對該支撐材料層進行一致性被動塗覆而形成。
  26. 如申請專利範圍第23項之方法，另包含：形成一再分布層於該支撐材料層的該第一或第二表面，該再分布層之導電特性係可連通於該充填通孔(Filled Vias)。
TW103127158A 2013-08-08 2014-08-07 超高性能的中介層 TWI552651B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/962,349 US9666521B2 (en) 2013-08-08 2013-08-08 Ultra high performance interposer

Publications (2)

Publication Number Publication Date
TW201517711A true TW201517711A (zh) 2015-05-01
TWI552651B TWI552651B (zh) 2016-10-01

Family

ID=51392412

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103127158A TWI552651B (zh) 2013-08-08 2014-08-07 超高性能的中介層
TW105121540A TWI626864B (zh) 2013-08-08 2014-08-07 超高性能的中介層

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105121540A TWI626864B (zh) 2013-08-08 2014-08-07 超高性能的中介層

Country Status (7)

Country Link
US (4) US9666521B2 (zh)
EP (1) EP3031077B1 (zh)
JP (1) JP6479004B2 (zh)
KR (1) KR102262874B1 (zh)
CN (1) CN105684145B (zh)
TW (2) TWI552651B (zh)
WO (1) WO2015021194A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589197B (zh) * 2015-11-25 2017-06-21 中原大學 電路結構

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666521B2 (en) * 2013-08-08 2017-05-30 Invensas Corporation Ultra high performance interposer
US9365947B2 (en) * 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
US9478491B1 (en) * 2014-01-31 2016-10-25 Altera Corporation Integrated circuit package substrate with openings surrounding a conductive via
US10651160B2 (en) 2017-03-20 2020-05-12 Qualcomm Incorporated Low profile integrated package
US10453829B2 (en) * 2017-06-16 2019-10-22 Intel Corporation Method and apparatus for reducing capacitance of input/output pins of memory device
KR102611780B1 (ko) 2018-10-26 2023-12-11 삼성전자 주식회사 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치
CN112447639A (zh) * 2019-08-28 2021-03-05 罗伯特·博世有限公司 半导体装置、制造半导体装置的方法及微电子器件封装
JP7223170B2 (ja) * 2019-12-26 2023-02-15 Ｎｇｋエレクトロデバイス株式会社 配線構造
CN112928095B (zh) * 2021-02-03 2022-03-15 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987726A (en) * 1996-03-11 1999-11-23 Fanuc Robotics North America, Inc. Programmable positioner for the stress-free assembly of components
US6297531B2 (en) * 1998-01-05 2001-10-02 International Business Machines Corporation High performance, low power vertical integrated CMOS devices
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4869664B2 (ja) * 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
US7589390B2 (en) * 2006-03-10 2009-09-15 Teledyne Technologies, Incorporated Shielded through-via
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
US7923808B2 (en) * 2007-11-20 2011-04-12 International Business Machines Corporation Structure of very high insertion loss of the substrate noise decoupling
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8426233B1 (en) 2009-01-09 2013-04-23 Integrated Device Technology, Inc. Methods of packaging microelectromechanical resonators
JP4704503B1 (ja) * 2010-03-03 2011-06-15 有限会社ナプラ 電子デバイス用基板及び電子デバイス
FR2953992B1 (fr) 2009-12-15 2012-05-18 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
US20110291287A1 (en) 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
KR20120080923A (ko) * 2011-01-10 2012-07-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8975751B2 (en) * 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
JP2012256785A (ja) * 2011-06-10 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
CN102291929A (zh) * 2011-06-24 2011-12-21 福建星网锐捷网络有限公司 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法
JP2013115382A (ja) * 2011-11-30 2013-06-10 Elpida Memory Inc 半導体装置及びその製造方法
US20130249011A1 (en) * 2012-03-22 2013-09-26 Texas Instruments Incorporated Integrated circuit (ic) having tsvs and stress compensating layer
US9666521B2 (en) * 2013-08-08 2017-05-30 Invensas Corporation Ultra high performance interposer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589197B (zh) * 2015-11-25 2017-06-21 中原大學 電路結構

Also Published As

Publication number Publication date
US10700002B2 (en) 2020-06-30
EP3031077A2 (en) 2016-06-15
TWI626864B (zh) 2018-06-11
US20150041988A1 (en) 2015-02-12
WO2015021194A2 (en) 2015-02-12
CN105684145B (zh) 2019-04-05
JP2016531439A (ja) 2016-10-06
CN105684145A (zh) 2016-06-15
US9666521B2 (en) 2017-05-30
US10332833B2 (en) 2019-06-25
EP3031077B1 (en) 2018-12-05
TW201637530A (zh) 2016-10-16
US20180331030A1 (en) 2018-11-15
US10032715B2 (en) 2018-07-24
KR102262874B1 (ko) 2021-06-08
JP6479004B2 (ja) 2019-03-06
US20170256492A1 (en) 2017-09-07
KR20160042038A (ko) 2016-04-18
US20190304904A1 (en) 2019-10-03
WO2015021194A3 (en) 2015-04-09
TWI552651B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
TWI552651B (zh) 超高性能的中介層
US10813214B2 (en) Cavities containing multi-wiring structures and devices
US6611052B2 (en) Wafer level stackable semiconductor package
CN102386240B (zh) 圆柱形嵌入式电容器
CN104396005B (zh) 用于电子系统的高电导率高频通孔
KR101252989B1 (ko) 그리드 판들을 갖는 집적 캐패시터
CN103311217A (zh) 半导体的3d传输线
US20170018478A1 (en) Via structures for thermal dissipation
TW201709459A (zh) 具有內嵌跡線互連的層疊中介層和封裝
KR102140173B1 (ko) 관통홀 구조를 갖는 캐패시터 및 그 제조방법
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US20170018501A1 (en) Via structures for thermal dissipation
CN102832210A (zh) 低阻衬底上的多表面集成器件
US20220344294A1 (en) Semiconductor interconnect structures with vertically offset bonding surfaces, and associated systems and methods
KR20230052409A (ko) 관통 전극을 갖는 반도체 소자 및 그 형성 방법
TWI624017B (zh) 半導體基板
US8222540B2 (en) Printed wiring board and electronic-component package
CN105009279A (zh) 半导体器件及制造半导体器件的方法
KR20230150199A (ko) 인터커넥트 디바이스, 및 그것을 포함하는 반도체 조립체
TW201448155A (zh) 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構
KR101299217B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees