TW201512433A - 銅對於聚合體表面之吸附性的增加方法 - Google Patents

銅對於聚合體表面之吸附性的增加方法 Download PDF

Info

Publication number
TW201512433A
TW201512433A TW103126802A TW103126802A TW201512433A TW 201512433 A TW201512433 A TW 201512433A TW 103126802 A TW103126802 A TW 103126802A TW 103126802 A TW103126802 A TW 103126802A TW 201512433 A TW201512433 A TW 201512433A
Authority
TW
Taiwan
Prior art keywords
nitrogen
copper
layer
depositing
electronic component
Prior art date
Application number
TW103126802A
Other languages
English (en)
Other versions
TWI526555B (zh
Inventor
Georgiy Seryogin
Thomas G Tetreault
Stephen N Golovato
Ramya Chandrasekaran
Original Assignee
Tel Nexx Inc
Tel Epion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tel Nexx Inc, Tel Epion Inc filed Critical Tel Nexx Inc
Publication of TW201512433A publication Critical patent/TW201512433A/zh
Application granted granted Critical
Publication of TWI526555B publication Critical patent/TWI526555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

在此所揭露之技術為用於對基板上的聚合體層進行調節，使金屬層能夠黏附至聚合體層的方法與系統。本技術可包括以含氮電漿對聚合體層調節以在聚合體層的表面上產生一氮化物層。另一實施例中，此調節可包括在富含氮的環境中使用較低電力的銅濺鍍製程沉積CuN層體。在調節製程之後，較高電力之銅沉積或濺鍍製程可用於將銅沉積至具良好黏附性質的聚合體層上。

Description

銅對於聚合體表面之黏附性的增加方法
揭露於本說明書的技術係關於半導體製造，更具體而言係關於將金屬沉積到可能具有一裸露聚合體表面的一工件或一基板的表面上。   ﹝相關申請案的交互參照﹞
依據37 C.F.R. § 1.78(a)(4)，本申請案主張先前於2013年8月6日提出申請並共同待審中的美國臨時專利申請案第61/862735號的權利及優先權，在此特別將該臨時申請案併入作為參考文獻。
在半導體中，金屬薄膜可由物理氣相沉積(physical vapor deposition, PVD) 製程而濺鍍到如矽、鈍化塗層、其他金屬以及諸如聚合物塗層之類的各種表面上。一般而言，大部分金屬對於聚合物表面的黏附性不佳。發展可用於改善金屬對聚合物表面之黏附性的特殊表面處理或特定製程條件是有所需要的。
一般而言，聚合體層不利於金屬層的黏附。然而，可對聚合體層進行處理或調節來改善金屬層的黏附性。此處理或調節可包括產生黏附於聚合體層的一黏附層和上覆的一金屬層、及/或處理聚合體層的表面以增加上覆金屬層的黏附性。特定的應用可包括在模壓積體電路封裝表面上沉積例如銅的金屬層以提供電磁干擾(Electro-magnetic Interference, EMI)屏蔽。使用習知物理氣相沉積(PVD)技術所沉積的銅可能展現出對下層層體(如積體電路封裝表面)的不佳黏附性，而前處理製程可用於改善其黏附性。
聚合體層在含氮氣態環境的暴露可改善多種金屬的黏附性。一實施例中，兩步驟的金屬沉積製程可用於在聚合體層上沉積一金屬層。第一步驟中，氮與氬的氣體混合物可在較低電力的沉積步驟期間用於促進聚合體層與金屬層之間的黏附性。包含但不限於原子態的氮(N)、雙原子態的氮(N2 )、原子態的氮離子(N+ )、雙原子態的氮離子(N2 + )、介穩態的氮(N* 、N2 * )等的含氮物種以改善金屬黏附性的方式撞擊聚合體層、與聚合體層相互作用及/或埋置於聚合體層內來改變其表面條件或能量。在另一實施例中，也可在氮–氬電漿的存在下，以低沉積速率沉積一金屬薄層以產生讓金屬薄膜沉積於其上的改良介面。第二步驟中，可使用較高電力的沉積步驟將金屬層沉積於調節後的聚合體層表面上。在此情況下，氣體混合物可包括氬及實質上少於第一步驟中的氮(如果有的話)。因此，此金屬層的金屬濃度可高於在氮–氬電漿存在下已沉積的任何金屬。
一實施例中， PVD腔室可用於在上覆金屬層之前於聚合體層上產生黏附層。然而在另一實施例中，電漿蝕刻腔室可用於產生黏附層而PVD腔室可用於產生上覆金屬層。PVD腔室與電漿蝕刻腔室可一併設置於同樣的設備或者各自使用於分離的設備中。
第一步驟期間，PVD腔室可使用與低磁控管或射頻(radio frequency, RF)電源耦合的氮氣混合物將氮離子化。不帶電的的氮成分與離子態的氮成分可接觸聚合體層或變為埋置於聚合體層而改善聚合體層的金屬黏附性。一實施例中，氮氣混合物可包含高達50%的氬。施加於磁控管或電極的電力可小於或等於每平方公分2瓦(W/cm2 )。一具體實施例中，施加的電力大約可為0.1W/cm2 。在另一實施例中，PVD腔室也可在氮氣混合物的離子化期間沉積少量的銅。此製程壓力的範圍可介於1~20毫托(mTorr)之間，尤其是2~15mTorr之間。這可在聚合體層上導致10~500埃的氮化銅沉積層。
在電漿蝕刻腔室的實施例中，低能量電漿源可離子化或解離分子態的氮氣。一實施例中，聚合體基板可就地傳送至PVD腔室進行金屬沉積。在此情況中，聚合體基板在未暴露於環境大氣的情況下傳送至PVD腔室。
第二步驟期間，PVD腔室可使用主體為氬的氣體混合物以及超過2W/cm2 高至20W/cm2 的電力設定持續將銅沉積至黏附層上。在一具體實施例中，第二階段的銅層體約可超過1微米(µm)。
儘管本發明將參照圖式所示的實施例說明，應當理解本發明能以該等實施例的諸多替換形式體現。此外，任何適當尺寸、形狀或類型的元件或材料都有可能使用。例如，在說明聚合體–金屬結構的同時，於此描述的方法及設備可合用於其他微尺度的特徵部。
圖1說明可包括PVD腔室102的處理設備100概要圖，該PVD腔室102能用於在耦接至基板夾具106的聚合體基板104上產生一黏附層(圖未示)與一金屬層(圖未示)。PVD腔室102可耦接於電源108、氣體輸送系統110以及真空系統112。
電源108可連接於能提供可沉積或濺鍍至聚合體基板104上之金屬的金屬源或標靶114。一實施例中，金屬源114可包括一或更多變化型及濃度的銅。電源108可施加電力(例如1W/cm2 至高達20 W/cm2 )至金屬源114，使銅離子得以往聚合體基板106的方向沉積或濺鍍，如圖1中Cu的箭號所示。真空系統112偕同電源108在濺鍍製程期間可維持2~15 mTorr的製程壓力，而氣體輸送系統110亦可提供氬氣116以在濺鍍製程期間維持氬氣環境。除了濺鍍製程，PVD腔室102亦可用於調節聚合體基板104及/或在聚合體基板104上沉積一黏附層。
一般而言，黏附層的調節可使用氮氣混合物和施加在金屬源114上、低於方才上述之濺鍍製程的電力所完成。一實施例中，氮氣118可與氬氣116混合達50%。調節製程期間，電源108可施加高達20 W/cm2 的電力至金屬源114。製程壓力可能在1mTorr與20mTorr之間變化。黏附層內的氮及/或銅的濃度可隨不同的氣體流、電力及壓力而變化。一實施例中，氮氣及氬氣的濃度由進入腔室的氣體流速率(例如氬氣116, 氮氣118)所控制。氣體流速率可經由質量流控制器所控制。然而，氣體的濃度亦可由其他方法控制，該等方法可包括但不限於對PVD腔室102抽樣檢驗來確認現存的N2 和Ar量。
另一實施例中，聚合體基板104的調節可藉由使用可耦接於處理設備100的電漿蝕刻腔室200來完成，如圖2所示。聚合體基板104可置於電漿基板夾具202上或耦接於電漿基板夾具202。電漿蝕刻腔室200可耦接於射頻(radio frequency, RF)電源204、氣體輸送系統206及真空系統208。
一實施例中，調節製程可包含能實現富含氮的製程環境的氮212與氬214氣體混合物。真空系統208可將製程壓力控制在0.5mTorr與10mTorr之間的設定點。RF電源204可施加電力至可設置在聚合體基板104上方的電極210。
RF電源204可提供足以將氮—氬氣體混合物離子化的電力至電極210以產生可包含但不限於原子態的氮(N)、雙原子態的氮(N2 )、原子態的氮離子(N+ )、雙原子態的氮離子(N2 + )、介穩態的氮(N* 、N2 * )等等的電漿。調節製程之後，聚合體基板104可就地移動至如上述圖1說明中的PVD腔室102以沉積金屬層。
電漿腔室200可由數種不同方式實施，該等方式可包括但不限於電容耦合、電感耦合、微波源、電子迴旋共振器及/或輻射線槽式天線源。因此，電漿腔室200可設置為使用在本領域中已習知的技術。例如，電極210可包括但不限於用於電容耦合的平行電極板、用於電感耦合的迴路、螺旋天線或線圈等等。
另一實施例中，電漿蝕刻腔室200或氣體團簇離子束設備(圖未示)能產生可包含但不限於原子態的氮(N)、雙原子態的氮(N2 )、原子態的氮離子(N+ )、雙原子態的氮離子(N2 + )、介穩態的氮(N* 、N2 * )等且可在聚合體基板104導引離子之的氮電漿。此氮電漿可由能控制靠近基板處之鞘邊界層電位的改良式電漿腔室(圖未示)產生。此方法中，當調整鞘電位時，可將改良式電漿腔室內部的氮離子導引朝向聚合體層。另一實施例中，可產生包含但不限於上述指明之物種的氮離子束。此離子束可由斗型(Kaufman)離子源或氣體團簇離子束設備(圖未示)產生。藉由離子的高能通量，此離子束可用於在奈米尺度等級下改良聚合體層。
圖3說明用於在可包含聚合體層312的基板310上沉積金屬層318的方法流程示意圖300。方法流程示意圖300的右方是可由本方法所實施的一或更多步驟的代表圖示。概括而言，本方法可用於增加聚合體層312的金屬黏附性。本方法可包括能調節聚合體層以增加金屬黏附性的第一步驟，以及能沉積金屬(例如銅)到調節後的聚合體層312上的第二步驟。方法流程示意圖300為如何實施本方法的一範例。在其他實施例中，本方法的步驟可以用不同的次序進行，而且/或者一或更多步驟可予以省略。一具體實施例中，調節與金屬沉積可以用隨時間調整PVD腔室102內氮與銅之濃度的方式而同時發生。
轉至方法300，在方塊302，基板夾具106可接收可能為裸露聚合體層312或表面的基板310。一實施例中，此基板可包括但不限於矽基板、砷化鎵基板或任何其他半導體基板。一具體實施例中，基板可包括可能使用了聚合體層312作為抵抗電磁干擾(EMI)之保護層的電子元件(圖未示)。除了沿著為傳遞電流進出電子元件的路徑(如引線或焊點)以外，此電子元件可封裝在使電子元件電絕緣於環境或反之亦然的封膠中。此電絕緣可包括但不限於：由並非為了與此電子元件運作整合為一體的其他元件或零件所產生的電磁信號。此電子元件的屏蔽能藉著使用可耦合至接地電位的金屬層將已封裝的該電子元件至少部分地密封來實現。此屏蔽作用亦可將該屏蔽後的元件所產生的雜訊屏蔽於其他元件或零件之外。
一實施例中，複數個已封裝的電子元件可由放置盤(如Joint Electron Device Engineering Council, JEDEC標準放置盤)運送及/或在放置盤中處理。同時對數個已封裝之電子元件的成批處理可減少排程時間與生產成本。
聚合體層312可包括但不限於可能是聚合體或半聚合體的環氧樹脂。環氧化合物可包括在一起混合時可鍵結形成固態材料的樹脂成分及硬化劑成分。一具體實施例中，聚合體層可包括浸漬有矽氧樹脂的環氧化合物。聚合體層312通常可能有引起外加金屬層剝落或與聚合體層312分離的不佳固有金屬黏附性質。因此，聚合體層312可使用調節製程以增加其金屬的黏附能力。
在方塊304，PVD腔室102或電漿蝕刻腔室200可藉著使用氬—氮電漿314處理裸露的聚合體層312而活化裸露的聚合體層312。此活化可包括但不限於以將會使金屬或銅的黏附性更適於聚合體層312的方式來改變聚合體層的表面能量或表面狀態。一情況中，聚合體層312的表面可包括相比於未經調節的聚合體層312能與銅更為強健地相黏附的變形鍵結或額外鍵結。
調節可因為氮離子或原子以等向及/或非等向的方式衝擊聚合體層312而發生。氮離子可改變或活化該表面。在任何情況下，遭衝擊或有所埋置的表面可產生至少一部分可促進金屬層之黏附性的黏附層316。上覆銅層體可至少為0.2 μm。在一具體實施例中，黏附層316的範圍在可容許標的厚度在0.2 μm至12 μm間之上覆銅層體的300埃(Angstroms，A)與800埃之間。
在方塊306，PVD腔室102可在已使用含氮電漿314活化後的裸露聚合體層312上沉積第一含銅層做為銅的吸附層316。例如，此方法可包括引入含有惰性氣體與含氮氣體的第一處理氣體，以及在等於或少於2W/cm2 之第一電力條件的運作下自銅標靶(例如金屬源114) 濺鍍銅。含氮氣體可包括氮–氬混合物，其中氮的濃度範圍在1%至50%之間。一具體實施例中，為黏附達3μm的銅層體則氮混合物可約為5%。在其他實施例中，氮的濃度可為了得到更厚的金屬堆疊而占較高的百分比。氮的濃度亦可為了可能沉積在金屬堆疊表面上的其他材料而最佳化。一實施例中，氮氣及氬氣的濃度可由如至少顯示在圖1中進入腔室的氣體流速率(例如氬氣116，氮氣118)所控制。然而，氣體的濃度亦可由其他方法控制，該等方法包括但不限於對PVD腔室102抽樣檢驗來確認現存的N2 和Ar量。
一實施例中，裸露聚合體層312的活化發生於第一處理腔室中(例如電漿蝕刻腔室200)，而第一含銅層的沉積發生於第二處理腔室中(例如PVD腔室102)。此情況下，基板102可在未暴露於環境大氣的條件下自電漿蝕刻腔室200移動至PVD腔室102以進行第二含銅層(例如金屬層318)的沉積。然而在另一實施例中，PVD腔室102可活化聚合體層312以及沉積第一含銅層316。
在方塊308，PVD腔室102可在第一含銅層上(例如黏附層316)透過PVD製程沉積第二含銅層(例如金屬層318)。第二含銅層可包含比第一含銅層更高濃度的銅。換個方式說，第一含銅層可具有比第二含銅層更高的氮濃度。第二含銅層亦可較第一含銅層為厚。
一具體實施例中，第一含銅層及第二含銅層係如同單一連續沉積製程發生。例如，藉由調整製程條件(例如氣體流、電力等等)而改變正沉積在基板310上之薄膜的銅濃度，此兩者層體便可在相同的PVD腔室102中沉積。一情況下，製程條件的改變可包括降低氮濃度以及增加施於標靶114的電力。這可導致氮的濃度隨厚度增加而自相對較高的濃度轉變至較低或為零的濃度。金屬堆疊內的氮濃度可隨與聚合體層312的距離增加而減少。此方式中，聚合體層312的暴露或活化及銅的沉積可並行或同時進行。
聚合體層312、第一及/或第二含銅層316、318的黏附性亦可由控制或調整銅層體內的應力所調節。在PVD濺鍍系統中，此應力能藉由在製程期間變化氣體壓力而調整，其通常的趨勢是薄膜應力隨氣體壓力的降低以及離子衝擊的增加而自伸張性轉變為壓縮性。此效果也能在使用不對稱的磁控管或施加適當的基板偏壓之狀況下達成。在針對應用而修改合適固有薄膜應力方面，應當將像是元件的工作溫度範圍、聚合物的性質(熱固性對熱塑性)以及工作機械應力(張力、壓縮力、扭力等等) 等影響應力(而且也可能影響金屬-聚合體介面的黏附性)的外在因素列入考慮。
圖4說明用於在聚合體基板408上沉積金屬層(例如銅層體416)的另一方法400，並包括在方法400的實施期間聚合體基板408的代表剖面部。在其他實施例中，此方法的步驟可以用不同的次序進行，而且/或者一或更多步驟可予以省略。一具體實施例中，調節與金屬沉積可以用隨時間調整PVD腔室102內氮與銅之濃度的方式同時發生。
在方塊402，PVD腔室102可接收具有裸露聚合體表面的基板408。PVD腔室102可產生真空空間並將基板暴露於次大氣壓條件下。例如，壓力範圍可介於1 mTorr至約20 mTorr之間。一具體實施例中，此壓力可包括介於2 mTorr至約15 mTorr的設定點。
在方塊404，PVD腔室102能在可包括氮電漿414的第一含氮環境中直接於裸露的聚合體層表面408上沉積第一含銅層412。沉積製程可包括但不限於引入含有惰性氣體與含氮氣體的第一處理氣體混合物。一具體實施例中，此惰性氣體可為氬並且可組成氣體混合物的至少50%。PVD腔室102亦可在包括單位基板面積之濺鍍電力為等於或少於2W/cm2 的第一電力條件下運作自銅標靶114濺鍍銅。第一含銅層的標的厚度範圍自約10A至約500A。第一含銅層412為CuNx ，其中x為非零的實數。
在方塊406，PVD腔室102可在第一含銅層412上沉積第二含銅層416。此沉積製程可包括但不限於引入含有惰性氣體的第二處理氣體。一具體實施例中，惰性氣體可包括氬。PVD腔室102亦可在包括單位基板面積之濺鍍電力為超過2W/cm2 的第二電力條件下運作自銅標靶114濺鍍銅。第二含銅層的厚度可超過約1μm。一具體實施例中，第二含銅層416實質上為銅。
圖5說明用於在聚合體層上沉積金屬層之前處理具有聚合體層之基板的方法流程圖500。此基板可包括可能由聚合體層510密封或覆蓋表面的已封裝電子元件508。已封裝電子元件508可具有使該已封裝電子元件508能與印刷電路板或其他電子元件電耦接的電引線(圖未示)或球狀焊點(圖未示)。沉積在已封裝之電子元件508上的銅層體512可提供EMI屏蔽並可連接於接地電位(圖未示)。可引起電干擾的電磁能量被該已封裝電子元件所截斷時，可透過銅層體512引導至接地電位。
在方塊502，包含聚合體層510或材料的已封裝電子元件508可提供至蝕刻腔室200。一實施例中，聚合體層510包含實質上覆蓋了已封裝電子元件508的環氧樹脂或浸漬有矽氧樹脂的環氧化合物。聚合體層510可做為後續沉積在已封裝電子元件508上之層體的黏附層。在某些情況下，黏附層可經調節或前處理以增加與聚合體層510之間及與後續沉積層體之間的黏附性。
在方塊504，聚合體層510可暴露於由蝕刻腔室200所產生之包括含氮物種的電漿。含氮物種可包括但不限於：原子態的氮(N)、雙原子態的氮(N2 )、原子態的氮離子(N+ )、雙原子態的氮離子(N2 + )、介穩態的氮(N* 、N2 * )等等。此電漿可由在次大氣壓力下引導氮氣進入蝕刻腔室200及使用由RF電源204所提供之電力激發該氣體所產生。氮離子或原子可被導往聚合體層510的方向，並可粗糙化裸露聚合體層510的表面及/或改變裸露聚合體層510的化學成分。最終的表面粗糙度及/或化學成分可增加與後續層體(例如銅層體512)的黏附親和力。
一實施例中，此電漿可利用介於0.5和10 mTorr之間的次大氣製程條件產生。可將氮或氮與另一惰性氣體(例如超過25%的氬)的組合物在此壓力下引入至蝕刻腔室200。蝕刻腔室200可包括能將電力布及蝕刻腔室200的RF電極。此電力可與氣體交互作用，藉由分離N2 分子及自單原子態的氮迫使電子離開而形成單原子態的氮離子(N+ )。此電漿可以等向或非等向的方式衝擊聚合體層510。
在方塊506，銅層體512可利用濺鍍技術沉積在裸露的聚合體層510上。一實施例中，銅層體512係以使用如圖1之說明所描述的濺鍍腔室102的PVD製程沉積。
一實施例中，濺鍍製程可包括提供惰性氣體(如氬)與氮的氣體混合物進入濺鍍腔室102。磁控管(如電源108)可提供電力至濺鍍腔室102以在濺鍍腔室102內部自金屬標靶114濺鍍金屬到聚合體層510上。一具體實施例中，由磁控管提供的電力可超過1W/cm2 。銅層體512的厚度範圍可在1μm與15μm之間。
應當理解前述的說明僅為本發明之例證。各種的選擇性與修改型式可由熟悉本技術領域者在不偏離本發明的情況下所設計。因此，本發明係預期包括落入附加的申請專利範圍之範疇的所有此等選擇性、修改型式與變化型。
100‧‧‧處理設備
102‧‧‧物理氣相沉積(PVD)腔室
104‧‧‧聚合體基板
106‧‧‧基板夾具
108‧‧‧電源
110‧‧‧氣體輸送系統
112‧‧‧真空系統
114‧‧‧金屬源或標靶
116‧‧‧氬氣(Ar)
118‧‧‧氮氣(N2)
200‧‧‧電漿蝕刻腔室
202‧‧‧基板夾具
204‧‧‧射頻(RF)電源
206‧‧‧氣體輸送系統
208‧‧‧真空系統
210‧‧‧電極
212‧‧‧氮氣(N2)
214‧‧‧氬氣(Ar)
300‧‧‧流程示意圖
310‧‧‧基板
312‧‧‧聚合體層
314‧‧‧氬-氮電漿
316‧‧‧黏附層
318‧‧‧金屬層
400‧‧‧流程示意圖
408‧‧‧聚合體基板
412‧‧‧第一含銅層
414‧‧‧氮電漿
416‧‧‧第二含銅層
500‧‧‧流程示意圖
508‧‧‧電子元件
510‧‧‧聚合體層
512‧‧‧銅層體
上述之本技術的優勢以及進一步的優勢可參照以下連同隨附圖式所採用的說明予以較完善的理解。圖式中相似的參考符號通常關聯至不同視圖中的相同部件。圖式並不必然按照比例，重點反而大致在於說明本技術的原理。
圖1說明可用於在聚合體基板上產生黏附層與金屬層的物理氣相沉積(PVD)腔室概要圖。
圖2說明可用於調節聚合體基板以黏附金屬層的電漿蝕刻腔室概要圖。
圖3說明用於在聚合體基板上沉積金屬層之方法的流程示意圖，並包括在該方法實施期間的聚合體基板之代表剖面部。
圖4說明用於在聚合體基板上沉積金屬層之另一方法的流程示意圖，並包括在該方法實施期間的聚合體基板之代表剖面部。
圖5說明用於在聚合體基板上沉積金屬層前先行處理聚合體基板的方法的流程示意圖，並包括在該方法實施期間的聚合體基板之代表剖面部。
300‧‧‧流程示意圖
302‧‧‧接收具有裸露聚合體表面的基板
304‧‧‧藉由使用含不帶電及離子化之氮成分的電漿處理裸露聚合體表面以活化該裸露聚合體表面
306‧‧‧沉積第一含銅層作為黏附層
308‧‧‧在第一含銅層上沉積第二含銅層
310‧‧‧基板
312‧‧‧聚合體層
314‧‧‧氬-氮電漿
316‧‧‧黏附層
318‧‧‧金屬層

Claims (20)

  1. 一種用於將銅黏附至一聚合體材料的方法，包含：         暴露一基板於含氮環境，以增加含銅層對該基板之黏附性，該基板包含一盤至少部份由聚合體材料所覆蓋的半導體元件；以及         沉積一含銅層至存在於該基板上的該聚合體材料之表面上。
  2. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該沉積步驟與該暴露步驟同時進行。
  3. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該暴露步驟在該沉積步驟之前進行。
  4. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該含銅層在靠近該聚合體材料之表面處包含CuNx ，當該含銅層沉積達標的層體厚度時，該CuNx 實質上轉變為Cu。
  5. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該含銅層包含CuNx ，且其中該含銅層的氮成分隨著與該聚合體材料之表面的距離而減少。
  6. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該基板包含能夠耦接於一印刷電路板或另一電子元件的一密封電子元件。
  7. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該沉積步驟包括進行物理氣相沉積(PVD)製程。
  8. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該暴露步驟包括將該聚合體材料之表面暴露於一含氮電漿。
  9. 如申請專利範圍第1項的用於將銅黏附至一聚合體材料的方法，其中該暴露步驟包括將該聚合體材料之表面暴露於一氮離子束或一含氮離子束。
  10. 一種用於在一已封裝電子元件上沉積一金屬層的方法，該方法包括：         接收包含一裸露聚合體表面的該已封裝電子元件；         施加一含氮電漿至該裸露聚合體表面；及         沉積一含銅層在已使用該含氮電漿活化後的該裸露聚合體表面上。
  11. 一種用於在一已封裝電子元件上沉積一金屬層的方法，包括：         接收包含一裸露聚合體材料的該已封裝電子元件；         藉由使用一含氮電漿處理該裸露聚合體材料以活化該裸露聚合體材料；以及         透過PVD製程在該裸露聚合體材料上沉積一銅層體，該銅層體為該已封裝電子元件提供電磁屏蔽。
  12. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中活化該裸露聚合體材料係發生在一第一處理腔室內，且其中沉積該銅層體係發生在一第二處理腔室內。
  13. 如申請專利範圍第12項的用於在一已封裝電子元件上沉積一金屬層的方法，其中該第一處理腔室包括含有一電極或一天線的一蝕刻腔室，以及其中該第二處理腔室包括含有一磁控管的一PVD腔室。
  14. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中使用該含氮電漿處理該裸露聚合體材料包括以含有含氮物種的該含氮電漿等向地衝擊該裸露聚合體材料，該等含氮物種包括原子態的氮(N)、雙原子態的氮(N2 )、原子態的氮離子(N+ )、雙原子態的氮離子(N2 + )或介穩態的氮(N* 、N2 * )。
  15. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中使用該含氮電漿處理該裸露聚合體材料包括以含有含氮物種的該含氮電漿非等向地衝擊該裸露聚合體材料，該等含氮物種包括原子態的氮(N)、雙原子態的氮(N2 )、原子態的氮離子(N+ )、雙原子態的氮離子(N2 + )或介穩態的氮(N* 、N2 * )。
  16. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中沉積該銅層體包含進行PVD製程，該製程包括：         引入含有一惰性氣體及含氮氣體的第一處理氣體；以及         在包含超過或等於每平方公分1瓦的單位面積之濺鍍電力的一電力條件下操作自銅標靶濺鍍銅。
  17. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中活化該裸露聚合體材料更包含將氬與該含氮電漿混合，該混合物包含至少25%的氬。
  18. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中該已封裝電子元件包含能與該已封裝電子元件外部之電路系統耦接的金屬接點。
  19. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中該聚合體材料包含環氧樹脂或浸漬有矽氧樹脂的環氧化合物。
  20. 如申請專利範圍第11項的用於在一已封裝電子元件上沉積一金屬層的方法，其中該已封裝電子元件包含電引線或球形接點。
TW103126802A 2013-08-06 2014-08-05 銅對於聚合體表面之黏附性的增加方法 TWI526555B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361862735P 2013-08-06 2013-08-06

Publications (2)

Publication Number Publication Date
TW201512433A true TW201512433A (zh) 2015-04-01
TWI526555B TWI526555B (zh) 2016-03-21

Family

ID=52449008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126802A TWI526555B (zh) 2013-08-06 2014-08-05 銅對於聚合體表面之黏附性的增加方法

Country Status (5)

Country Link
US (3) US9355864B2 (zh)
JP (1) JP2016534222A (zh)
KR (1) KR20160058769A (zh)
TW (1) TWI526555B (zh)
WO (1) WO2015020725A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686805A (zh) * 2020-12-28 2022-07-01 洛克技研工业株式会社 树脂片材表面处理方法及树脂片材表面处理装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355864B2 (en) * 2013-08-06 2016-05-31 Tel Nexx, Inc. Method for increasing adhesion of copper to polymeric surfaces
KR102680283B1 (ko) * 2016-08-29 2024-07-03 한국재료연구원 구리 박막 기판 및 이의 제조방법
JP7043731B2 (ja) * 2017-02-21 2022-03-30 住友金属鉱山株式会社 銅張積層基板とその製造方法、並びに配線基板
GB201815306D0 (en) * 2018-09-20 2018-11-07 Univ Birmingham Functionalized surface
CN115442971A (zh) * 2022-09-22 2022-12-06 珠海杰赛科技有限公司 一种改善印制板树脂塞孔凹陷度的方法
CN115948712A (zh) * 2022-12-21 2023-04-11 中国科学院兰州化学物理研究所 一种挠性覆铜板的制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3645772A (en) * 1970-06-30 1972-02-29 Du Pont Process for improving bonding of a photoresist to copper
DE2353942A1 (de) 1973-10-27 1975-05-07 Bosch Gmbh Robert Verfahren zur herstellung einer loetfesten kupferschicht
JPS5550034A (en) * 1978-10-05 1980-04-11 Toray Ind Inc Surface-treatment of plastic
JPS59218789A (ja) 1983-05-06 1984-12-10 信越化学工業株式会社 フレキシブルプリント配線基板およびその製造方法
US4536271A (en) * 1983-12-29 1985-08-20 Mobil Oil Corporation Method of plasma treating a polymer film to change its properties
US4886681A (en) 1987-01-20 1989-12-12 International Business Machines Corporation Metal-polymer adhesion by low energy bombardment
KR900014625A (ko) * 1989-03-20 1990-10-24 미다 가쓰시게 금속/유기 고분자 합성수지 복합체 및 이의 제조방법
US5137791A (en) 1990-09-13 1992-08-11 Sheldahl Inc. Metal-film laminate resistant to delamination
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
JPH0760821B2 (ja) 1991-05-17 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレイション ポリマー基材の状態調整方法
US5372848A (en) 1992-12-24 1994-12-13 International Business Machines Corporation Process for creating organic polymeric substrate with copper
GB9425090D0 (en) * 1994-12-12 1995-02-08 Alpha Metals Ltd Copper coating
US6074895A (en) 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6171661B1 (en) 1998-02-25 2001-01-09 Applied Materials, Inc. Deposition of copper with increased adhesion
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US7928538B2 (en) 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR20120135354A (ko) * 2008-07-22 2012-12-12 가부시키가이샤 다이쇼덴시 배선 기판 및 그 제조 방법
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8576574B2 (en) 2010-04-21 2013-11-05 Stmicroelectronics Pte Ltd. Electromagnetic interference shielding on semiconductor devices
DE102010048984A1 (de) 2010-10-20 2012-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines haftfesten Verbundes aus einem Polymersubstrat und einer anorganischen Schicht
US20120188727A1 (en) 2011-01-24 2012-07-26 ADL Engineering Inc. EMI Shielding in a Package Module
US20130033671A1 (en) 2011-08-04 2013-02-07 Endicott Interconnect Technologies, Inc. Liquid crystal polymer (lcp) surface layer adhesion enhancement
KR20130035620A (ko) 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
KR101250677B1 (ko) 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
CN104813482B (zh) * 2012-11-09 2017-12-19 纳米技术有限公司 用于cigs光伏器件的钼基材
US9355864B2 (en) * 2013-08-06 2016-05-31 Tel Nexx, Inc. Method for increasing adhesion of copper to polymeric surfaces

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686805A (zh) * 2020-12-28 2022-07-01 洛克技研工业株式会社 树脂片材表面处理方法及树脂片材表面处理装置
TWI808539B (zh) * 2020-12-28 2023-07-11 日商洛克技研工業股份有限公司 樹脂薄片表面處理方法及樹脂薄片表面處理裝置

Also Published As

Publication number Publication date
TWI526555B (zh) 2016-03-21
US20150044871A1 (en) 2015-02-12
WO2015020725A3 (en) 2015-10-29
US9355864B2 (en) 2016-05-31
US20160071703A1 (en) 2016-03-10
US20160260673A1 (en) 2016-09-08
WO2015020725A2 (en) 2015-02-12
JP2016534222A (ja) 2016-11-04
KR20160058769A (ko) 2016-05-25

Similar Documents

Publication Publication Date Title
TWI526555B (zh) 銅對於聚合體表面之黏附性的增加方法
US6348238B1 (en) Thin film fabrication method and thin film fabrication apparatus
JP2991192B1 (ja) プラズマ処理方法及びプラズマ処理装置
KR100377582B1 (ko) 플라즈마 처리 방법
JP2006245510A (ja) プラズマ処理方法およびプラズマ処理装置
US8936702B2 (en) System and method for sputtering a tensile silicon nitride film
WO1999019526A3 (en) Apparatus and method for adjusting density distribution of a plasma
JP3360461B2 (ja) メタル成膜工程の前処理方法
CN102851645A (zh) 一种低残余应力的铜薄膜制备方法
JPH10116831A (ja) 銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース
US20110175487A1 (en) Method for producing a dielectric layer in an electroacoustic component, and electroacoustic component
JP2008045219A (ja) リフロースパッタリング方法及びリフロースパッタリング装置
CN112281118A (zh) 一种lcp基材的离子束金属化方法及其制品
KR20180013435A (ko) 비정질 실리콘막의 형성 방법
JP2006237478A (ja) 窒化ホウ素膜の成膜方法及び成膜装置
CN106558541B (zh) 元件芯片的制造方法
KR101466487B1 (ko) 산화 베릴륨에 대한 저손상 원자층 식각 방법
JP3368806B2 (ja) プラズマ処理方法及び装置
TWI766707B (zh) 可調整磁場分布的薄膜沉積設備及其磁場調整裝置
TWI774234B (zh) 半導體沉積系統及其操作方法
KR101214922B1 (ko) 다이아몬드의 부분 피막 형성 방법 및 이에 의해 가공된 다이아몬드 연마 입자와 다이아몬드 공구
JP2022103918A (ja) 樹脂シート表面処理方法及び樹脂シート表面処理装置
TWI435689B (zh) 複合式絕緣層及其製造方法
US20050006232A1 (en) [ionized physical vapor deposition process and apparatus thereof]
CN101573000A (zh) 散热基板上真空溅镀形成导电线路的方法