TW201511205A - 配有近場通訊用鐵氧體天線的半導體封裝及其製造方法 - Google Patents

配有近場通訊用鐵氧體天線的半導體封裝及其製造方法 Download PDF

Info

Publication number
TW201511205A
TW201511205A TW103126269A TW103126269A TW201511205A TW 201511205 A TW201511205 A TW 201511205A TW 103126269 A TW103126269 A TW 103126269A TW 103126269 A TW103126269 A TW 103126269A TW 201511205 A TW201511205 A TW 201511205A
Authority
TW
Taiwan
Prior art keywords
antenna
ferrite
semiconductor
wafer
semiconductor wafer
Prior art date
Application number
TW103126269A
Other languages
English (en)
Other versions
TWI529884B (zh
Inventor
Seung-Hyun Kim
Eui-Suk Kang
Original Assignee
Barun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Barun Electronics Co Ltd filed Critical Barun Electronics Co Ltd
Publication of TW201511205A publication Critical patent/TW201511205A/zh
Application granted granted Critical
Publication of TWI529884B publication Critical patent/TWI529884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本發明係關於配有近場通訊用鐵氧體天線的半導體封裝及其製造方法。依據本發明的半導體封裝包括印刷電路板、半導體晶片、近場通訊用鐵氧體天線、第1焊線、第2焊線及樹脂縫合部。半導體晶片安裝於印刷電路板的一面。鐵氧體天線安裝於半導體晶片上面，且包含底面安裝於半導體晶片上面之鐵氧體材料的鐵氧體基板、以及形成於鐵氧體基板的上面的天線輻射方向圖。第1焊線通過電力連接半導體晶片和印刷電路板。第2焊線通過電力連接鐵氧體天線的天線輻射方向圖和印刷電路板。而且，樹脂縫合部縫合形成於印刷電路板上面的半導體晶片、鐵氧體天線、第1焊線及第2焊線。

Description

配有近場通訊用鐵氧體天線的半導體封裝及其製造方法
本發明涉及半導體封裝，具體涉及封裝內配有鐵氧體天線，而可進行近場通訊(Near Field Communication，NFC)的半導體封裝及其製造方法。
可用於移動通訊終端、個人數位助理(Personal Data Assistant，PDA)、個人電腦(Personal Computer，PC)、智慧型手機(smart phone)、平板電腦(tablet PC)等的半導體封裝，比如記憶卡(memory card)有多種規格。例如，多媒體記憶卡(Multi Media Card，MMC)、高速多媒體記憶卡(High Speed Multi Media Card，HSMMC)、微型多媒體記憶卡(Reduced Size Multi Media Card，RSMMC)、保全數位(Secure Digital，SD)卡、記憶棒、記憶棒PRO等多款產品。每個記憶卡的位元率、識別卡的協議、控制匯流排的方法、資料格式化等各不相同。
這些記憶卡除了單純的資料儲存功能之外，還在逐漸追加近場通訊功能。記憶卡的近場通訊功能用於公車、計程車、地鐵等大眾交通的費用結算、出入許可、廣告等。
記憶卡為了近場通訊，內置環狀天線或表面黏著型元件(surface mounted device，SMD)天線。
環狀天線可以設計為線狀安裝在內置於記憶卡的印刷電路板上，安裝在印刷電路板上的環狀天線的性能隨著捲繞的環數的增加而增加。環狀天線具有可在製造印刷電路板時，同時進行設計的優點。
環狀天線沿著印刷電路板的邊緣形成於外圍，且環狀天線裏 面的印刷電路板區域裝有記憶體晶片等電子器件。
但是，環狀天線裏面若有電子器件，電子器件引起的電磁干擾，有可能降低天線的性能。
SMD天線可製造成多樣且小型的型式，天線性能比較優異。
但是，因為SMD天線裝在印刷電路板上時需要另外的安裝空間，成為限制記憶卡的設計自由度的主因。SMD天線有可能發生RF器件引起的放射模式的扭曲。另外，記憶卡利用系統化封裝(System in Package，SIP)時，在製造SIP的工序中，由於被表面安裝在印刷電路板的SMD天線引起的不完全成型，有可能發生降低產品完成度的問題。
亦即，SMD天線被表面安裝於印刷電路板的基板焊盤上，但除了連接在基板焊盤的部份之外的SMD天線與印刷電路板之間卻存在空氣層。因此將包含SMD天線在內的各種電子器件安裝於印刷電路板之後，用液態成型樹脂成型時，有可能存在液態成型樹脂無法完全填滿的形成於SMD天線與印刷電路板之間的空氣層之空氣層。
但是，記憶卡的成型工序是在高溫高壓條件下實行，因此液態成型樹脂無法填滿的空氣層將在高溫高壓下膨脹起來，有可能引起記憶卡的成型不良問題。
【先前技術文獻】
專利文獻1：韓國註冊專利 第10-0823678號(2008.04.14.)
因此，本發明的目的是提供配有近場通訊用鐵氧體天線的半導體封裝及其製造方法，可以抑制像記憶卡一樣內置於半導體封裝內的電子器件的電磁干擾所引起之天線性能降低的問題。
本發明的另一個目的是提供配有近場通訊用鐵氧體天線的半導體封裝及其製造方法，天線即使共用電子器件的安裝空間，也可抑制電子器件的電磁干擾所引起之天線性能降低的問題。
本發明的另一個目的是提供配有近場通訊用鐵氧體天線的半導體封裝及其製造方法，可讓內置於半導體封裝的天線所引起的半導體封裝的設計自由度受限制問題最小化。
本發明的另一個目的是提供配有近場通訊用鐵氧體天線的半導體封裝及其製造方法，可運用SIP，能適用於既有的半導體封裝生產線來製造。
為了完成上述目的，本發明提供一種半導體封裝，包括印刷電路板、半導體晶片、近場通訊用鐵氧體天線、第1焊線、第2焊線及樹脂縫合部。該半導體晶片安裝於該印刷電路板的一面。該鐵氧體天線安裝於該半導體晶片上面，且包含底面安裝於該半導體晶片上面之鐵氧體材料的鐵氧體基板、以及形成於該鐵氧體基板上面的天線輻射方向圖。該第1焊線通過電力連接該半導體晶片和該印刷電路板。該第2焊線通過電力連接該鐵氧體天線的天線輻射方向圖和該印刷電路板。而且，該樹脂縫合部縫合形成於該印刷電路板上面的該半導體晶片、該鐵氧體天線、該第1焊線及該第2焊線。
依據本發明的半導體封裝，其中該鐵氧體天線的天線輻射方向圖包括以螺旋形多次捲繞於該鐵氧體基板上面而形成的螺旋形圖案。此時，該螺旋形圖案的兩端分別以該第2焊線為媒介，通過電力連接於該印刷電路板。
依據本發明的半導體封裝，其中該鐵氧體天線的天線輻射方向圖包括螺旋形圖案、連接端部、第1接觸端及第2接觸端。該螺旋形圖案以螺旋形多次捲繞於該鐵氧體基板上面而形成。該連接端部具備通過電力連接到位於該螺旋形圖案內側的第1端部之第1連接端、連接於該第1連接端且橫穿該螺旋形圖案而延伸到該螺旋形圖案外圍的該鐵氧體基板上面之連接線、及形成於該連接線的其他端部之第2連接端。該第1接觸端連接於該連接端部的第2連接端，並利用該第2焊線通過電力連接到該印刷電路板。而且，該第2接觸端連接到位於該螺旋形圖案外圍的第2端部，並利用該第2焊線通過電力連接到該印刷電路板。
依據本發明的半導體封裝，其中該第1接觸端還包括形成於 該連接線下面的絕緣膜。
依據本發明的半導體封裝，其中該半導體晶片包括形成於上面邊緣部分之多個的晶片焊盤。此時，該鐵氧體天線為了讓該多個的晶片焊盤露出於外部，可安裝於該半導體晶片的上面。
依據本發明的半導體封裝，其中該半導體晶片包括形成於上面邊緣部分之多個的晶片焊盤。此時，該鐵氧體天線為了至少覆蓋該多個的晶片焊盤之一部分，可安裝於該半導體晶片的上面。
依據本發明的半導體封裝，其中該鐵氧體天線還可包括形成於底面的天線膠黏層。此時，從位於該鐵氧體天線下面的該晶片焊盤中引出的第1焊線可位於該天線膠黏層內。
依據本發明的半導體封裝，其中在該鐵氧體天線底面可安裝多個的半導體晶片。
依據本發明的半導體封裝，其中在該鐵氧體天線底面可層壓安裝多個的半導體晶片。
依據本發明的半導體封裝，其中該多個的半導體晶片分別包括形成於上面邊緣部分之多個的晶片焊盤。此時，為了讓該多個的半導體晶片之晶片焊盤露出於外部，該多個的半導體晶片層壓成階梯形，該鐵氧體天線為了讓該多個的半導體晶片中位於頂部的半導體晶片之晶片焊盤露出於外部，可安裝在位於該頂部的半導體晶片的上面。
依據本發明的半導體封裝，其中該多個的半導體晶片分別包括形成於上面邊緣部分之多個的晶片焊盤。此時，為了讓該多個的半導體晶片之晶片焊盤露出於外部，該多個的半導體晶片層壓成之字形，該鐵氧體天線為了讓該多個的半導體晶片中位於頂部的半導體晶片之晶片焊盤露出於外部，可安裝在位於該頂部的半導體晶片的上面。
依據本發明的半導體封裝，其中該多個的半導體晶片分別包括形成於該半導體晶片的上面邊緣部分之多個的晶片焊盤、以及形成於該半導體晶片底面的晶片膠黏層。該鐵氧體天線還包括形成於該鐵氧體基板底面的天線膠黏層。此時，被層壓的半導體晶片之晶片焊盤位於層壓的半導體晶片之晶片膠黏層下面而層壓，被層壓在該鐵氧體天線下面的半導體晶片之晶片焊盤可位於該天線膠黏層內而層壓。
依據本發明的半導體封裝，其中在該鐵氧體天線底面可在水平方向安裝多個的半導體晶片。
依據本發明的半導體封裝，其中該半導體晶片包含安裝於該印刷電路板上面的第1半導體晶片、以及安裝於相鄰該第1半導體晶片的該印刷電路板上面的第2半導體晶片。此時，該鐵氧體天線為了讓底面位於該第1半導體晶片及第2半導體晶片的上面，可安裝於該第1半導體晶片及第2半導體晶片的上面。
依據本發明的半導體封裝，其中在該印刷電路板上面至少可加裝記憶體控制晶片、智慧卡晶片、放大器元件及無源元件中的一個。
本發明同時提供一種半導體封裝的製造方法，包括在印刷電路板的一面安裝半導體晶片的晶片安裝步驟、以及在該半導體晶片上面安裝近場通訊用鐵氧體天線的天線安裝步驟。此時，該鐵氧體天線包括底面安裝於該半導體晶片上面之鐵氧體材料的鐵氧體基板、以及形成於該鐵氧體基板上面的天線輻射方向圖。
依據本發明之半導體封裝的製造方法，其中該鐵氧體天線安裝步驟可包含在切割膜的天線膠黏層上面準備形成有多個的鐵氧體天線之天線環的步驟、從該天線環分離鐵氧體天線與其底面的天線膠黏層部分的步驟、以及利用該分離的鐵氧體天線底面的天線膠黏層，將該分離的鐵氧體天線安裝於該半導體晶片上面的步驟。
依據本發明之半導體封裝的製造方法，還進一步包括在該晶片安裝步驟之後執行，將該半導體晶片和該印刷電路板利用第1焊線通過電力連接的步驟。
依據本發明之半導體封裝的製造方法，還進一步包括在該天線安裝步驟之後執行，將該鐵氧體天線的天線輻射方向圖和該印刷電路板利用第2焊線通過電力連接的步驟、以及利用液態樹脂縫合形成於該印刷電路板上面的該半導體晶片、該鐵氧體天線、該第1焊線及該第2焊線，而形成樹脂縫合部的步驟。
依據本發明之半導體封裝的製造方法，其中在該晶片安裝步驟中，可在該印刷電路板層壓多個的半導體晶片。在該天線安裝步驟中，在層壓的半導體晶片中位於頂部的半導體晶片上面可安裝該鐵氧體天線。
而且，依據本發明之半導體封裝的製造方法，其中在該晶片安裝步驟中，可在該印刷電路板以水平方向安裝多個的半導體晶片。在該天線安裝步驟中，可在以水平方向安裝的半導體晶片上面安裝該鐵氧體天線。
本發明的鐵氧體天線具有在鐵氧體基板的一面形成天線輻射方向圖的結構，而半導體晶片位於鐵氧體基板的其他面上，因此可抑制如記憶卡等內置於半導體封裝的電子器件的電磁干擾引起天線性能降低的問題。亦即，天線輻射方向圖和半導體晶片之間有鐵氧體基板，因此鐵氧體基板能夠隔離或吸收半導體晶片上所產生的電磁波，鐵氧體天線裏面即使有半導體晶片等電子器件，也可抑制天線性能降低的問題。如此，即使鐵氧體天線和電子器件共用安裝空間，也可抑制電子器件的電磁干擾引起天線性能降低的問題。
並且，本發明的鐵氧體天線是將鐵氧體基板的一面全部用於天線輻射方向圖的形成空間，因此可提高天線性能。
再者，本發明的半導體封裝，由於可以在半導體晶片上面層壓鐵氧體天線，因此可使內置於半導體封裝的天線引起半導體封裝(記憶卡)的設計自由度受限制的問題最小化。
而且，本發明的鐵氧體天線可以以薄片形態提供，且可以用與安裝半導體晶片的方式相同的方式執行鐵氧體天線的安裝工序，所以可一同執行半導體晶片和鐵氧體天線的安裝工序。因此，可運用既有的半導體封裝的生產線製造SIP類型的半導體封裝，還可縮短半導體封裝的製造工序時間。
10‧‧‧印刷電路板
20‧‧‧半導體晶片
21‧‧‧晶片焊盤
23‧‧‧晶片膠黏層
25‧‧‧薄片
27‧‧‧晶片用切割膠帶
29‧‧‧薄片環
29a、59a‧‧‧開口部
30‧‧‧第1半導體晶片
31‧‧‧第1晶片焊盤
33‧‧‧第1晶片膠黏層
40‧‧‧第2半導體晶片
41‧‧‧第2晶片焊盤
43‧‧‧第2晶片膠黏層
50‧‧‧鐵氧體天線
51‧‧‧鐵氧體基板
53‧‧‧天線輻射方向圖
55‧‧‧天線膠黏層
57‧‧‧天線用切割膠帶
59‧‧‧天線環
61‧‧‧螺旋形圖案
62‧‧‧連接端部
63‧‧‧第1連接端
64‧‧‧連接線
65‧‧‧第2連接端
66‧‧‧絕緣膜
67‧‧‧第1接觸端
68‧‧‧第2接觸端
71‧‧‧第1焊線
73‧‧‧第1-1焊線
75‧‧‧第1-2焊線
77‧‧‧第2焊線
80‧‧‧樹脂縫合部
91‧‧‧記憶體控制晶片
93‧‧‧智慧卡晶片
95‧‧‧放大器元件
97‧‧‧無源元件
100、200、300、400、500、600‧‧‧半導體封裝
第1圖是顯示本發明第1實施例之具備近場通訊用鐵氧體天線的半導體封裝的平面圖；第2圖是第1圖的2-2線剖面圖；第3圖是第1圖的3-3線剖面圖； 第4圖至第8圖是顯示第1圖的半導體封裝的製造方法之各個步驟的圖面；第9圖是顯示本發明第2實施例之半導體封裝的剖面圖；第10圖是顯示本發明第3實施例之半導體封裝的剖面圖；第11圖是顯示本發明第4實施例之半導體封裝的剖面圖；第12圖是顯示本發明第5實施例之半導體封裝的剖面圖；以及第13圖是顯示本發明第6實施例之半導體封裝的剖面圖。
下述內容只是關於有助於理解本發明之實施例的說明，為了不混淆要點，將省略其他部分的說明。
以下說明中本說明書及申請專利範圍中使用的術語或詞語，不能只作為一般的用語或詞典上的意思來解釋，而是應立足於發明者為了以最好的方法說明其自身的發明，可適當地使用術語來下定義的原則，解釋為符合本發明之技術思想的意思和概念。因此本說明書上記載的實施例和圖式的構成只是該發明中可行的實施例，並不能說明本發明所有的技術思想，所以在本申請角度中，應理解為將有多樣的可代替等同物和變形例。
以下，參照附圖更詳細地說明本發明的實施例。
第1實施例
第1圖是顯示本發明第1實施例之配有近場通訊用鐵氧體天線的半導體封裝的平面圖。第2圖是第1圖的2-2線剖面圖。另外第3圖是第1圖的3-3線剖面圖。
參照第1圖至第3圖，第1實施例的半導體封裝(100)包括印刷電路板(10)、半導體晶片(20)、近場通訊用鐵氧體天線(50)、第1焊線(71)、第2焊線(77)及樹脂縫合部(80)。半導體晶片(20)安裝於印刷電路板(10)的上面。鐵氧體天線(50)安裝於半導體晶片(20)上面，並包括底面安裝於半導體晶片(20)上面之鐵氧體材料的鐵氧體基板(51)、以及形成於鐵氧體基板(51)上面的天線輻射方向圖(53)。第1焊線(71)通過電力連接半導體晶片(20)和印刷電路板(10)。第2焊線 (77)通過電力連接鐵氧體天線(50)的天線輻射方向圖(53)和印刷電路板(10)。並且，樹脂縫合部(80)縫合形成於印刷電路板(10)上面的半導體晶片(20)、鐵氧體天線(50)、第1焊線(71)及第2焊線(77)。
如此，第1實施例的半導體封裝(100)具有半導體晶片(20)上面層壓鐵氧體天線(50)的結構，由於具有半導體晶片(20)和天線輻射方向圖(53)之間有鐵氧體基板(51)的結構，所以鐵氧體基板(51)可以抑制半導體晶片(20)和天線輻射方向圖(53)之間發生的電磁干擾。
亦即，由於鐵氧體基板(51)吸收或隔離半導體晶片(20)上所產生的電磁波，而可抑制影響天線輻射方向圖(53)的問題，所以即使鐵氧體天線(50)區域內安裝有半導體晶片(20)等電子器件，也可抑制天線性能下降的問題。而且，即使天線輻射方向圖(53)輻射信號，因為鐵氧體基板(51)吸收或隔離向半導體晶片(20)輻射的信號，因此可抑制影響半導體晶片(20)的問題。
而且，鐵氧體天線(50)即使與半導體晶片(20)共用安裝空間，亦即在半導體晶片(20)上面層壓鐵氧體天線(50)，也可抑制半導體晶片(20)的電磁干擾引起的天線性能下降的問題。
以下對此類第1實施例的半導體封裝(100)進行更詳細的說明。
印刷電路板(10)提供半導體晶片(20)及鐵氧體天線(50)被安裝的空間，媒介與外部器件的連接。印刷電路板(10)通過電力與半導體晶片(20)及鐵氧體天線(50)分別利用第1焊線(71)及第2焊線(77)進行連接，並輸入輸出驅動半導體晶片(20)及鐵氧體天線(50)所需的信號。這樣的印刷電路板(10)通常使用硬質的印刷電路板，但是也有可能使用軟質的印刷電路板。在此，外部的電子器件有可能是移動通訊終端、PDA、PC、智慧型手機、平板電腦等，但並不僅限於此。
半導體晶片(20)以形成於底面的晶片膠黏層(23)為媒介安裝於印刷電路板(10)的上面。半導體晶片(20)在上面形成有多個的晶片焊盤(21)。此時，多個的晶片焊盤(21)可形成於半導體晶片(20)的上面邊緣部份，且以第1焊線(71)為媒介通過電力連接於印刷電路板(10)。作為半導體晶片(20)可使用能夠儲存資訊的記憶體晶片，但並不僅限於 此。作為晶片膠黏層(23)可使用液態膠黏劑或膠帶。例如作為晶片膠黏層(23)，可使用晶片用切割膠帶(dicing tape)的黏合構件。
鐵氧體天線(50)安裝於半導體晶片(20)的上面，且半導體晶片(20)的晶片焊盤(21)安裝時可露出於外部，並可由鐵氧體基板(51)、天線輻射方向圖(53)及天線膠黏層(55)構成。
在此，天線輻射方向圖(53)包括以螺旋形多次捲繞於鐵氧體基板(51)上面而形成的螺旋形圖案(61)。螺旋形圖案(61)的兩端可分別以第2焊線(77)為媒介，通過電力連接於印刷電路板(10)。
或者，天線輻射方向圖(53)可構成包括螺旋形圖案(61)、連接端部(62)、第1接觸端(67)及第2接觸端(68)。螺旋形圖案(61)是以螺旋形多次捲繞於鐵氧體基板(51)上面而形成。連接端部(62)連接位於螺旋形圖案(61)內側的第1端部和第1接觸端(67)。第1接觸端(67)形成於螺旋形圖案(61)外側的鐵氧體基板(51)上面，並通過電力利用第2焊線(77)連接於印刷電路板。而且，第2接觸端(68)連接於位在螺旋形圖案(61)外圍的第2端部，通過電力利用第2焊線(77)連接於印刷電路板。
此時，連接端部(62)包括第1連接端(63)、連接線(64)及第2連接端(65)。第1連接端(63)以導電性黏合構件為媒介，通過電力連接於位在螺旋形圖案(61)內側的第1端部。連接線(64)連接於第1連接端(63)，橫穿螺旋形圖案(61)而延伸到螺旋形圖案(61)外圍的鐵氧體基板(51)上面。而且，第2連接端(65)形成於連接線(64)的其他端，以導電性黏合構件為媒介，通過電力連接於第1接觸端(67)。
第1連接端(63)及第2連接端(65)為了能夠穩定地黏接於螺旋形圖案(61)，相對地形成為寬於螺旋形圖案(61)的寬度。並且，第1接觸端(67)及第2接觸端(68)也為了讓第2焊線(77)能夠穩定地黏接，形成為寬於螺旋形圖案(61)的寬度。
連接端部(62)的連接線(64)形成為橫穿螺旋形圖案(61)的形態，所以為了防止連接線(64)和螺旋形圖案(61)之間的電磁干擾，在連接線(64)的底面介入絕緣膜(66)。
此類天線輻射方向圖(53)的螺旋形圖案(61)、第1接觸 端(67)及第2接觸端(68)由導電性良好的金屬材料，例如銀、銅、鎳等形成。作為金屬材料而使用銀的時候，可利用印刷方法形成螺旋形圖案(61)。連接端部(62)在形成螺旋形圖案(61)之後，安裝於螺旋形圖案(61)。
鐵氧體天線(50)以形成於底面的天線膠黏層(55)為媒介安裝於半導體晶片(20)的上面。作為天線膠黏層(55)可使用液態膠黏劑或膠帶。例如作為天線膠黏層(55)可使用天線用切割膠帶(dicing tape)的黏合構件。
另外，在第1實施例中，關於半導體晶片(20)的晶片焊盤(21)的安裝位置，揭示了在對面形成鐵氧體天線(50)的第1接觸端(67)及第2接觸端(68)的例子，但並不僅限於此。半導體晶片(20)的晶片焊盤(21)和鐵氧體天線(50)的第1接觸端(67)及第2接觸端(68)也可配置為朝向同一方向。例如，第1圖中，鐵氧體天線(50)的位置以轉動180度的形態安裝於半導體晶片(20)的上面時，使半導體晶片(20)的晶片焊盤(21)和鐵氧體天線(50)的第1接觸端(67)及第2接觸端(68)配置為朝向同一方向。
第1焊線(71)通過電力連接半導體晶片(20)的晶片焊盤(21)和印刷電路板(10)。
第2焊線(77)通過電力連接鐵氧體天線(50)的第1接觸端(67)及第2接觸端(68)和印刷電路板(10)。
在此，第1焊線(71)及第2焊線(77)可使用金屬細線，做為金屬細線的材料可使用金、鋁、銅等。第1焊線(71)及第2焊線(77)可利用一般的導線接合方法形成。
而且，樹脂縫合部(80)利用液態成型樹脂縫合形成於印刷電路板(10)上面的半導體晶片(20)、鐵氧體天線(50)、第1焊線(71)及第2焊線(77)，而免受來自外部環境的影響。作為液態成型樹脂可使用環氧系成型樹脂，但並不僅限於此。
如此，第1實施例的鐵氧體天線(50)具有在鐵氧體基板(51)的一面形成天線輻射方向圖(53)的結構，在鐵氧體基板(51)的其他面上配置有半導體晶片(20)，所以可抑制記憶卡等內置於半導體封裝(100)的 電子器件的電磁干擾所引起天線性能下降的問題。亦即，由於天線輻射方向圖(53)和半導體晶片(20)之間存在鐵氧體基板(51)，半導體晶片(20)上所產生的電磁波會被鐵氧體基板(51)吸收或隔離，所以即使在鐵氧體天線(50)的區域內配置有半導體晶片(20)等電子器件，也可抑制天線性能下降的問題。並且，即使鐵氧體天線(50)與電子器件共用安裝空間，也可抑制電子器件的電磁干擾引起天線性能降低的問題。
第1實施例的鐵氧體天線(50)由於將鐵氧體基板(51)的一面全部用於天線輻射方向圖(53)的形成空間，所以可提高天線性能。
第1實施例的半導體封裝(100)由於可在半導體晶片(20)上面層壓鐵氧體天線(50)，所以可以使內置於半導體封裝(100)的鐵氧體天線(50)所引起的半導體封裝(100)的設計自由度受限刖制的問題最小化。
關於此類第1實施例的半導體封裝(100)的製造方法，參照第1圖至第8圖進行說明如下。其中第4圖至第8圖是顯示第1圖的半導體封裝(100)的製造方法之各個步驟的圖面。
首先如第1圖、第4圖及第5圖所示，準備印刷電路板(10)、半導體晶片(20)及鐵氧體天線(50)。此時印刷電路板(10)可通過傳送部件按順序移動。
以傳送印刷電路板(10)的傳送線為中心，在近處可提供有供應半導體晶片(20)和鐵氧體天線(50)的薄片環(29)和天線環(59)。
亦即，薄片環(29)在中心形成有開口部(29a)，為了能夠遮住開口部(29a)而安裝有晶片用切割膠帶(27)。露出於開口部(29a)的晶片用切割膠帶(27)上安裝有被切割的薄片(25)。薄片(25)由多個的半導體晶片(20)組成。此時，晶片用切割膠帶(27)上面形成有晶片膠黏層(23)。作為晶片膠黏層(23)可使用UV黏合構件。
天線環(59)與薄片環(29)基本構成是相同的，提供多個的鐵氧體天線(50)。亦即，天線環(50)在中心設有開口部(59a)，為了遮住開口部(59a)而安裝有天線用切割膠帶(57)。露出於開口部(59a)的天線用切割膠帶(57)上安裝有被切割的多個的鐵氧體天線(50)。此時，天線用切割膠帶(57)上面形成有天線膠黏層(53)。作為天線膠黏層(53) 可使用UV黏合構件。天線用切割膠帶(57)可使用與晶片用切割膠帶(27)相同的材料。
以天線環(59)形態提供鐵氧體天線(50)的理由，是為了直接利用使用於半導體封裝製造工序中之半導體晶片安裝裝置來執行鐵氧體天線的安裝工序。並且，也為了省略在鐵氧體基板(51)的底面形成單獨的膠黏層的工序。
天線環(59)可以提供為與薄片環(29)相同的形態，安裝於天線環(59)的多個的鐵氧體天線(50)可製作成與薄片(25)的大小，例如6吋、8吋、12吋等的薄片(25)相對應。
安裝於天線環(59)的多個的鐵氧體天線(50)的製作過程如下。在天線環(59)安裝可製作多個的鐵氧體天線(50)的鐵氧體圓盤。在鐵氧體圓盤上面利用印刷形成多個的螺旋形圖案(61)和第1接觸端(67)及第2接觸端(68)。為了通過電力連接位於螺旋形圖案(61)內側的端部和第1接觸端(67)而安裝連接端部(62)，形成天線輻射方向圖(53)。並且，為了區分已形成的多個的天線輻射方向圖(53)的區域，切割鐵氧體圓盤，而形成多個的鐵氧體天線(50)。
然後，如第4圖及第6圖所示，利用晶片安裝裝置，從薄片環(29)分離半導體晶片(20)，並安裝於印刷電路板(10)的上面。此時，半導體晶片(20)從薄片環(29)分離時，晶片膠黏層(23)也同時從晶片用切割膠帶(27)上分離。利用被分離的晶片膠黏層(23)將半導體晶片(20)安裝於印刷電路板(10)的上面。
然後，如第4圖及第7圖所示，利用天線安裝裝置，從天線環(59)分離鐵氧體天線(50)，並安裝於半導體晶片(20)的上面。此時，鐵氧體天線(50)從天線環(59)分離時，天線膠黏層(55)也同時從天線用切割膠帶(57)上分離。利用被分離的天線膠黏層(55)將鐵氧體天線(50)安裝於半導體晶片(20)的上面。
此時，晶片安裝裝置和天線安裝裝置可具有相同的器械形態。晶片安裝裝置的結構由於是眾所周知的技術，故省略詳細說明。可分別設置晶片安裝裝置和天線安裝裝置而使用，也可設置一個晶片安裝裝置，同時執行晶片安裝工序和天線安裝工序。
之後，如第8圖所示，執行將半導體晶片(20)和鐵氧體天線(50)通過電力連接於印刷電路板(10)的導線接合工序。將半導體晶片(20)和印刷電路板(10)利用第1焊線(71)通過電力而連接。將鐵氧體天線(50)和印刷電路板(10)利用第2焊線(77)通過電力而連接。
此時，導線接合工序包括形成第1焊線(71)的第1導線接合工序、以及形成第2焊線(77)的第2導線接合工序。導線接合順序可以是執行第1導線接合工序之後再執行第2導線接合工序，也可以是相反的。
而且，如第2圖所示，可藉由形成樹脂縫合部(80)製造第1實施例的半導體封裝(100)。亦即，利用液態成型樹脂縫合形成於印刷電路板(10)上面的半導體晶片(20)、鐵氧體天線(50)、第1焊線(71)及第2焊線(77)，而形成免受外部環境影響的樹脂縫合部(80)。
如上所述，由於第1實施例的鐵氧體天線(50)可以提供為薄片形態，且可以與安裝半導體晶片(20)的方式相同的方式執行鐵氧體天線(50)的安裝工序，所以可以一起執行半導體晶片安裝工序和鐵氧體天線安裝工序。因此可運用既有的半導體封裝的生產線來製造SIP類型的半導體封裝(100)，有縮短半導體封裝之製造工序時間的優點。
另外，第1實施例揭示了在鐵氧體天線(50)底面配置有一個半導體晶片(20)的例子，但並不僅限於此。例如，如第9圖至第13圖所示，在鐵氧體天線(50)底面可配置多個的半導體晶片(30、40)。多個的半導體晶片(30、40)可提供為被層壓的形態，或是提供為水平排列的形態提供。
第2實施例
第9圖是顯示本發明第2實施例之半導體封裝(200)的剖面圖。
參照第9圖，第2實施例的半導體封裝(200)具有在印刷電路板(10)上面層壓多個的半導體晶片(30、40)，最頂部的半導體晶片(40)上面層壓鐵氧體天線(50)的結構。
此時，多個的半導體晶片(30、40)包括安裝於印刷電路板(10)上面的第1半導體晶片(30)和層壓於第1半導體晶片(30)上面的第2半導體晶片(40)。在第1半導體晶片(30)上面層壓第2半導體晶片 (40)時，第1半導體晶片(30)的第1晶片焊盤(31)安裝為露出於外部。並且，將鐵氧體天線(50)層壓於第2半導體晶片(40)上面時，第2半導體晶片(40)的第2晶片焊盤(41)也層壓為露出於外部。例如，第1半導體晶片(30)、第2半導體晶片(40)及鐵氧體天線(50)可層壓成階梯形。
第2實施例揭示了層壓第1半導體晶片(30)及第2半導體晶片(40)的例子，但也可以提供為層壓3個以上的半導體晶片的形態。
將第1半導體晶片(30)、第2半導體晶片(40)及鐵氧體天線(50)層壓為階梯形的情況如下。亦即，由於安裝於印刷電路板(10)上面的第1半導體晶片(30)為第1晶片焊盤(31)位於右側，所以第2半導體晶片(40)為了使第1晶片焊盤(31)露出於外部，以第1半導體晶片(30)為中心向左側移動，層壓於第1半導體晶片(30)上面。由於層壓於第1半導體晶片(30)上面的第2半導體晶片(40)也是第2半導體晶片焊盤(41)位於右側，所以鐵氧體天線(50)為了使第2晶片焊盤(41)露出於外部，以第2半導體晶片(40)為中心向左側移動，層壓於第2半導體晶片(40)上面。
第1半導體晶片(30)的第1晶片焊盤(31)、第2半導體晶片(40)的第2晶片焊盤(41)、鐵氧體天線(50)的天線輻射方向圖(53)分別通過電力利用第1-1焊線(73)、第1-2焊線(75)及第2焊線(77)連接於印刷電路板。此時，第1-1焊線(73)通過電力連接第1半導體晶片(30)和印刷電路板(10)。第1-2焊線(75)通過電力連接第2半導體晶片(40)和印刷電路板(10)。
並且，樹脂縫合部(80)利用液態成型樹脂縫合形成於印刷電路板(10)上面的第1半導體晶片(30)、第2半導體晶片(40)、鐵氧體天線(50)、第1-1焊線(73)、第1-2焊線(75)及第2焊線(77)，使免受外部環境的影響。
如上所述，第2實施例的半導體封裝(200)也是在天線輻射方向圖(53)和被層壓的半導體晶片(30、40)之間配置有鐵氧體基板(51)，因此可以期待與第1實施例的半導體封裝(第2圖的100)相同的效果。
第3實施例
第10圖是顯示本發明第3實施例之半導體封裝(300)的剖 面圖。
參照第10圖，第3實施例的半導體封裝(300)具有在印刷電路板(10)上面層壓第1半導體晶片(30)及第2半導體晶片(40)，在頂部的第2半導體晶片(40)上面層壓鐵氧體天線(50)的結構。
第3實施例的半導體封裝(300)的第1半導體晶片(30)、第2半導體晶片(40)及鐵氧體天線(50)，為了使第1晶片焊盤(31)及第2晶片焊盤(41)露出於外部，而層壓於印刷電路板上面，此點是具有與第2實施例的半導體封裝(第9圖的200)類似的結構。
但是，第3實施例的半導體封裝(300)以之字形層壓第1半導體晶片(30)、第2半導體晶片(40)及鐵氧體天線(50)，此點有別於第2實施例的半導體封裝(第9圖的200)。亦即，安裝於印刷電路板(10)上面的第1半導體晶片(30)為第1晶片焊盤(31)位於右側，所以第2半導體晶片(40)為了使第1晶片焊盤(31)露出於外部，以第1半導體晶片(30)為中心向左側移動，層壓於第1半導體晶片(30)上面。層壓於第1半導體晶片(30)上面的第2半導體晶片(40)因為第2晶片焊盤(41)位於左側，所以鐵氧體天線(50)為了使第2晶片焊盤露出於外部，以第2半導體晶片(40)為中心向右側移動，層壓於第2半導體晶片(40)上面。
在將鐵氧體天線(50)層壓於第2半導體晶片(40)上面的過程中，第1半導體晶片(30)的第1晶片焊盤(31)有可能被鐵氧體天線(50)遮蓋，所以最佳為在安裝鐵氧體天線(50)的工序之前，先執行第1-1導線接合工序。
並且，第3實施例的半導體封裝(300)的其他結構具有與第2實施例的半導體封裝(第9圖的200)相同的結構，所以省略詳細說明。
如上所述，第3實施例的半導體封裝(300)也是在天線輻射方向圖(53)和被層壓的半導體晶片(30、40)之間配置有鐵氧體基板(51)，因此可期待與第1實施例的半導體封裝(第2圖的100)相同的效果。
第4實施例
第11圖是顯示本發明第4實施例之半導體封裝(400)的剖面圖。
參照第11圖，第4實施例的半導體封裝(400)具有在印刷 電路板(10)上面層壓第1半導體晶片(30)及第2半導體晶片(40)，在頂部的第2半導體晶片(40)上面層壓鐵氧體天線(50)的結構。
第2半導體晶片(40)安裝為覆蓋第1半導體晶片(30)的整個上面。而且，鐵氧體天線(50)安裝為覆蓋第2半導體晶片(40)的整個上面。
為了抑制第1-1焊線(75)及第1-2焊線(75)與層壓於其上面的第2半導體晶片(40)或鐵氧體天線(50)發生電磁干擾，最佳為使第2晶片膠黏層(43)和天線膠黏層(55)形成為高於第1-1焊線(73)及第1-2焊線(75)的環(loop)的高度。因此，位於第2半導體晶片(40)下面的第1-1焊線(73)會位於第2晶片膠黏層(43)內。位於鐵氧體天線(50)下面的第1-2焊線(75)會位於天線膠黏層內(55)。
第1半導體晶片(30)的第1晶片焊盤(31)、第2半導體晶片(40)的第2晶片焊盤(41)、鐵氧體天線(50)的天線輻射方向圖(53)分別通過電力利用第1-1焊線(73)、第1-2焊線(75)及第2焊線(77)連接於印刷電路板(10)。
此時，將第2半導體晶片(40)層壓於第1半導體晶片(30)上面，則第1半導體晶片(30)的第1晶片焊盤(31)將被第2晶片膠黏層(43)覆蓋，所以最佳為在安裝第2半導體晶片(40)的工序之前，先執行第1-1導線接合工序。同時基於相同的理由，最佳為在將鐵氧體天線(50)安裝在第2半導體晶片(40)上面之前，先執行第1-2導線接合工序。
而且，樹脂縫合部(80)利用液態成型樹脂縫合形成於印刷電路板(10)上面的第1半導體晶片(30)、第2半導體晶片(40)、鐵氧體天線(50)、第1-1焊線(73)、第1-2焊線(75)及第2焊線(77)，使免受外部環境的影響。
如上所述，第4實施例的半導體封裝(400)也是在天線輻射方向圖(53)和被層壓的半導體晶片(30、40)之間也配置有鐵氧體基板(51)，因此也可以期待與第1實施例的半導體封裝(第2圖的100)相同的效果。
第5實施例
第2至第4實施例的半導體封裝揭示了多個的半導體晶片層 壓的形態，但如第12圖所示，也可以提供為水平排列的形態。
第12圖是顯示本發明第5實施例之半導體封裝(500)的剖面圖。
參照第12圖，第5實施例的半導體封裝(500)具有印刷電路板(10)上面水平安裝多個的半導體晶片(30、40)，多個的半導體晶片(30、40)上面層壓鐵氧體天線(50)的結構。
此時，多個的半導體晶片(30、40)包括以第1晶片膠黏層(33)為媒介安裝於印刷電路板(10)上面的第1半導體晶片(30)、以及與第1半導體晶片(30)相鄰，以第2晶片膠黏層(43)為媒介安裝於印刷電路板(10)上面的第2半導體晶片(40)。
鐵氧體天線(50)使底面位於第1半導體晶片(30)及第2半導體晶片(40)上面，以天線膠黏層(55)為媒介安裝於第1半導體晶片(30)及第2半導體晶片(40)上面。
另一方面，雖然第5實施例揭示了第1半導體晶片(30)及第2半導體晶片(40)以水平方向安裝於印刷電路板(10)上面的例子，但也可以是3個以上的半導體晶片安裝於印刷電路板(10)上面。
而且，雖然揭示了鐵氧體天線(50)共用第1半導體晶片(30)及第2半導體晶片(40)上面而安裝的例子，但也可以安裝於兩個半導體晶片(30、40)中的一個半導體晶片上面。再者，3個以上的半導體晶片安裝於印刷電路板(10)的上面時，至少一個半導體晶片上面可安裝鐵氧體天線(50)。
第1半導體晶片(30)的第1晶片焊盤(31)、第2半導體晶片(40)的第2晶片焊盤(41)、鐵氧體天線(50)的天線輻射方向圖(53)分別利用第1-1焊線(73a,73b)、第1-2焊線(75a,75b)及第2焊線(77)通過電力連接於印刷電路板(10)。
此時，若以鐵氧體天線(50)層壓於第1半導體晶片(30)及第2半導體晶片(30、40)上面，則位於鐵氧體天線(50)下面之第1半導體晶片(30)的第1晶片焊盤(31)和第2半導體晶片(40)的第2晶片焊盤(41)會被鐵氧體天線(50)遮蓋。因此，最佳為在安裝鐵氧體天線的工序之前，先執行第1-1導線接合程序及第1-2導線接合程序。並且，最 佳為第2導線接合工序在安裝鐵氧體天線(50)的工序之後進行。
第1-1焊線(73a,73b)及第1-2焊線(75a,75b)包括位於第1半導體晶片(30)及第2半導體晶片(40)相對視側的焊線(73b,75b)、以及位於相反側的焊線(73a,75a)。
為了抑制彼此相鄰的第1-1焊線(73b)及第1-2焊線(75b)，與層壓於上面的鐵氧體天線(50)發生電磁干擾，最佳為使天線膠黏層(55)形成為高於第1-1焊線(73b)及第1-2焊線(75b)的環(loop)的高度。因此，位於鐵氧體天線(50)下面的第1-1焊線(73b)及第1-2焊線(75b)會位於天線膠黏層(55)內。
並且，樹脂縫合部(80)利用液態成型樹脂縫合形成於印刷電路板(10)上面的第1半導體晶片(30)、第2半導體晶片(40)、鐵氧體天線(50)、第1-1焊線(73a,73b)、第1-2焊線(75a,75b)及第2焊線(77)，使免受外部環境的影響。
如上所述，第5實施例的半導體封裝(500)也在天線輻射方向圖(53)和水平排列的半導體晶片(30、40)之間配置有鐵氧體基板(51)，所以可期待與第1實施例之半導體封裝(第2圖的100)相同的效果。
第6實施例
第13圖是顯示本發明第6實施例之半導體封裝(600)的剖面圖。
參照第13圖，第6實施例的半導體封裝(600)是以SIP形態體現的記憶卡。此處，記憶卡可以是可近場通訊的microSD卡或USIM(Universal Subscriber Identity Module)卡，但並不僅限於此。
第1半導體晶片(30)、第2半導體晶片(40)及鐵氧體天線(50)以第9圖所示的層壓形態層壓於印刷電路板(10)。
第1半導體晶片(30)、第2半導體晶片、鐵氧體天線(50)分別利用第1-1焊線(73)、第1-2焊線(75)及第2焊線(77)通過電力連接於印刷電路板(10)。
並且，在印刷電路板(10)可安裝第1半導體晶片(30)、第2半導體晶片(40)及鐵氧體天線(50)以外所需的電子器件，例如記憶體控制晶片(91)、智慧卡晶片(93)、放大器元件(95)、無源元件(97)等。
並且，雖然沒有圖式，安裝於印刷電路板(10)上面的電子器件藉由利用液態成型樹脂縫合而形成的樹脂縫合部，而免受外部環境的影響。
如上所述，第6實施例的半導體封裝(600)的天線輻射方向圖(53)和被層壓的半導體晶片(30、40)之間也配置有鐵氧體基板(51)，因此，可期待與第1實施例之半導體封裝(第2圖的100)相同的效果。
另一方面，本說明書和圖面所示的實施例只是為了有助於理解而揭示的部分例子，並不是為了限定本發明的範圍。除了此處揭示的實施例之外，也可以有以本發明的技術思想為基礎的其他變形之例，這一點，對於具有本發明所屬技術領域一般知識的人是不言自明的。
10‧‧‧印刷電路板
20‧‧‧半導體晶片
21‧‧‧晶片焊盤
23‧‧‧晶片膠黏層
50‧‧‧鐵氧體天線
51‧‧‧鐵氧體基板
53‧‧‧天線輻射方向圖
55‧‧‧天線膠黏層
67‧‧‧第1接觸端
71‧‧‧第1焊線
77‧‧‧第2焊線
80‧‧‧樹脂縫合部
100‧‧‧半導體封裝

Claims (20)

  1. 一種配有近場通訊用鐵氧體天線的半導體封裝，包括：印刷電路板；半導體晶片，安裝於該印刷電路板的一面；近場通訊用鐵氧體天線，安裝於該半導體晶片上面，且包含底面安裝於該半導體晶片上面之鐵氧體材料的鐵氧體基板、以及形成於該鐵氧體基板上面的天線輻射方向圖；第1焊線，通過電力連接該半導體晶片和該印刷電路板；第2焊線，通過電力連接該鐵氧體天線的該天線輻射方向圖和該印刷電路板；以及樹脂縫合部，縫合形成於該印刷電路板上面的該半導體晶片、該鐵氧體天線、該第1焊線及該第2焊線。
  2. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該鐵氧體天線的天線輻射方向圖包括：以螺旋形多次捲繞於該鐵氧體基板上面而形成的螺旋形圖案；該螺旋形圖案的兩端分別以該第2焊線為媒介，通過電力連接於該印刷電路板。
  3. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該鐵氧體天線的天線輻射方向圖包括：螺旋形圖案，以螺旋形多次捲繞於該鐵氧體基板上面而形成；連接端部，具備通過電力連接到位於該螺旋形圖案內側的第1端部之第1連接端、連接於該第1連接端且橫穿該螺旋形圖案而延伸到該螺旋形圖案外圍的該鐵氧體基板上面之連接線、及形成於該連接線的其他端部之第2連接端；第1接觸端，連接於該連接端部的第2連接端，並利用該第2焊線通過電力連接到該印刷電路板；以及第2接觸端，連接到位於該螺旋形圖案外圍的第2端部，並利用該第 2焊線通過電力連接於該印刷電路板。
  4. 依據申請專利範圍第3項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該第1接觸端還包含形成於該連接線下面的絕緣膜。
  5. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該半導體晶片包括形成於上面邊緣部份之多個的晶片焊盤；該鐵氧體天線為了讓該多個的晶片焊盤露出於外部，而安裝於該半導體晶片上面。
  6. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該半導體晶片包括形成於上面邊緣部分之多個的晶片焊盤；該鐵氧體天線為了至少覆蓋該多個的晶片焊盤之一部分，而安裝於該半導體晶片的上面。
  7. 依據申請專利範圍第6項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該鐵氧體天線進一步包括形成於底面的天線膠黏層；從位於該鐵氧體天線下面的該晶片焊盤中引出的第1焊線位於該天線膠黏層內。
  8. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中在該鐵氧體天線底面安裝有多個的半導體晶片。
  9. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中在該鐵氧體天線底面層壓安裝有多個的半導體晶片。
  10. 依據申請專利範圍第9項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該多個的半導體晶片分別包括形成於上面邊緣部分之多個的晶片焊盤； 為了讓該多個的半導體晶片之晶片焊盤露出於外部，該多個的半導體晶片層壓成階梯形，該鐵氧體天線為了讓該多個的半導體晶片中位於頂部的半導體晶片之晶片焊盤露出於外部，而安裝在位於該頂部的半導體晶片的上面。
  11. 依據申請專利範圍第9項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該多個的半導體晶片分別包括形成於上面邊緣部分之多個的晶片焊盤；為了讓該多個的半導體晶片之晶片焊盤露出於外部，該多個的半導體晶片層壓成之字形，該鐵氧體天線為了讓該多個的半導體晶片中位於頂部的半導體晶片之晶片焊盤露出於外部，而安裝在位於該頂部的半導體晶片的上面。
  12. 依據申請專利範圍第9項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該多個的半導體晶片分別包括：形成於該半導體晶片的上面邊緣部分之多個的晶片焊盤；以及形成於該半導體晶片底面的晶片膠黏層；該鐵氧體天線還包括形成於該鐵氧體基板底面的天線膠黏層；被層壓的半導體晶片之晶片焊盤位於層壓的半導體晶片之晶片膠黏層下面而層壓，被層壓在該鐵氧體天線下面的半導體晶片之晶片焊盤位於該天線膠黏層內而層壓。
  13. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中在該鐵氧體天線底面以水平方向安裝多個的半導體晶片。
  14. 依據申請專利範圍第13項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中該半導體晶片包含：安裝於該印刷電路板上面的第1半導體晶片；以及安裝於相鄰該第1半導體晶片的該印刷電路板上面的第2半導體晶片；該鐵氧體天線為了讓底面位於該第1半導體晶片及該第2半導體晶片 的上面，而安裝於該第1半導體晶片及該第2半導體晶片的上面。
  15. 依據申請專利範圍第1項所述之配有近場通訊用鐵氧體天線的半導體封裝，其中在該印刷電路板上面至少加裝記憶體控制晶片、智慧卡晶片、放大器元件及無源元件中的一個。
  16. 一種配有近場通訊用鐵氧體天線的半導體封裝的製造方法，包括：晶片安裝步驟，在印刷電路板的一面安裝半導體晶片；以及天線安裝步驟，在該半導體晶片上面安裝近場通訊用鐵氧體天線；該鐵氧體天線包括底面安裝於該半導體晶片上面之鐵氧體材料的鐵氧體基板、以及形成於該鐵氧體基板上面的天線輻射方向圖。
  17. 依據申請專利範圍第16項所述之配有近場通訊用鐵氧體天線的半導體封裝的製造方法，其中該鐵氧體天線安裝步驟包含：在切割膜的天線膠黏層上面準備形成有多個的鐵氧體天線之天線環的步驟；從該天線環分離鐵氧體天線與其底面的天線膠黏層部分的步驟；以及利用該分離的鐵氧體天線底面的天線膠黏層，將該分離的鐵氧體天線安裝於該半導體晶片上面的步驟。
  18. 依據申請專利範圍第17項所述之配有近場通訊用鐵氧體天線的半導體封裝的製造方法，其中進一步包括：在該晶片安裝步驟之後執行，將該半導體晶片和該印刷電路板利用第1焊線通過電力連接的步驟；還進一步包括：在該天線安裝步驟之後執行，將該鐵氧體天線的天線輻射方向圖和該印刷電路板利用第2焊線通過電力連接的步驟；以及利用液態樹脂縫合形成於該印刷電路板上面的該半導體晶片、該鐵氧體天線、該第1焊線及該第2焊線，而形成樹脂縫合部的步驟。
  19. 依據申請專利範圍第16項所述之配有近場通訊用鐵氧體天線的半導 體封裝的製造方法，其中，在該晶片安裝步驟中，在該印刷電路板層壓多個的半導體晶片；在該天線安裝步驟中，在層壓的半導體晶片中位於頂部的半導體晶片上面安裝該鐵氧體天線。
  20. 依據申請專利範圍第16項所述之配有近場通訊用鐵氧體天線的半導體封裝的製造方法，其中，在該晶片安裝步驟中，在該印刷電路板以水平方向安裝多個的半導體晶片；在該天線安裝步驟中，在以水平方向安裝的半導體晶片上面安裝該鐵氧體天線。
TW103126269A 2013-09-06 2014-07-31 配有近場通訊用鐵氧體天線的半導體封裝及其製造方法 TWI529884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130106985A KR101483553B1 (ko) 2013-09-06 2013-09-06 근거리 무선통신용 페라이트 안테나를 구비하는 반도체 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW201511205A true TW201511205A (zh) 2015-03-16
TWI529884B TWI529884B (zh) 2016-04-11

Family

ID=52590703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126269A TWI529884B (zh) 2013-09-06 2014-07-31 配有近場通訊用鐵氧體天線的半導體封裝及其製造方法

Country Status (3)

Country Link
KR (1) KR101483553B1 (zh)
CN (1) CN104425434A (zh)
TW (1) TWI529884B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595617B (zh) * 2015-04-29 2017-08-11 百潤電子股份有限公司 利用印刷電路板的多裸片堆疊方法及利用其的半導體封裝件
TWI700807B (zh) * 2015-12-21 2020-08-01 日商星電股份有限公司 非接觸通訊模組

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6514960B2 (ja) * 2015-05-27 2019-05-15 デクセリアルズ株式会社 アンテナ装置の製造方法、及びアンテナ装置
TWI589059B (zh) * 2016-03-28 2017-06-21 矽品精密工業股份有限公司 電子封裝件
US10074622B2 (en) * 2017-02-06 2018-09-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR101962224B1 (ko) * 2017-06-23 2019-07-31 (주)파트론 안테나 장치
KR102198697B1 (ko) * 2017-08-21 2021-01-05 김학모 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
CN108334929A (zh) * 2018-05-11 2018-07-27 木林森股份有限公司 一种电子标签

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4196554B2 (ja) * 2001-09-28 2008-12-17 三菱マテリアル株式会社 タグ用アンテナコイル及びそれを用いたｒｆｉｄ用タグ
JP2005006263A (ja) * 2003-06-16 2005-01-06 Mitsubishi Materials Corp 磁芯部材及びそれを用いたｒｆｉｄ用アンテナ
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007189499A (ja) * 2006-01-13 2007-07-26 Fujikura Ltd 半導体装置
KR100836536B1 (ko) * 2006-12-21 2008-06-10 한국과학기술원 컨덕터의 안테나에 대한 영향이 감소된 에스아이피 및 그설계 방법
JP4674710B2 (ja) * 2007-05-14 2011-04-20 立山科学工業株式会社 無線ｉｃタグの製造方法
JP2011054672A (ja) * 2009-08-31 2011-03-17 Sony Corp 電気磁気素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595617B (zh) * 2015-04-29 2017-08-11 百潤電子股份有限公司 利用印刷電路板的多裸片堆疊方法及利用其的半導體封裝件
TWI700807B (zh) * 2015-12-21 2020-08-01 日商星電股份有限公司 非接觸通訊模組

Also Published As

Publication number Publication date
TWI529884B (zh) 2016-04-11
CN104425434A (zh) 2015-03-18
KR101483553B1 (ko) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI529884B (zh) 配有近場通訊用鐵氧體天線的半導體封裝及其製造方法
US9412720B2 (en) Semiconductor package having supporting plate and method of forming the same
JP4631910B2 (ja) アンテナ内蔵型記憶媒体
JP6379667B2 (ja) アンテナ装置及びその製造方法
JP5578291B2 (ja) アンテナ装置及び通信端末機器
JP2008217406A (ja) 非接触式データキャリア装置
JP2011205013A (ja) 半導体記憶装置
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
US20130114323A1 (en) Semiconductor device and data storage apparatus
CN107240761B (zh) 电子封装件
US20140103517A1 (en) Package substrate structure and semiconductor package including the same
US8269325B2 (en) Semiconductor storage device and manufacturing method thereof
KR20210087944A (ko) 칩 카드용 전자 모듈
JP7417621B2 (ja) Ｒｆｉｄタグ用基板およびｒｆｉｄタグならびにｒｆｉｄシステム
US9224710B2 (en) Semiconductor package and method of fabricating the same
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
US8424771B2 (en) RFID tag
US8692133B2 (en) Semiconductor package
JP2008187076A (ja) 回路装置およびその製造方法
TWI705618B (zh) 半導體記憶裝置
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
US8304892B2 (en) Semiconductor package having substrate with solder ball connections and method of fabricating the same
TW200527616A (en) Stacked type semiconductor encapsulation device having protection mask
US20200258831A1 (en) Conductive trace design for smart card
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器