CN104425434A - 配有近场通信用铁氧体天线的半导体封装及其制造方法 - Google Patents

配有近场通信用铁氧体天线的半导体封装及其制造方法 Download PDF

Info

Publication number
CN104425434A
CN104425434A CN201410374810.3A CN201410374810A CN104425434A CN 104425434 A CN104425434 A CN 104425434A CN 201410374810 A CN201410374810 A CN 201410374810A CN 104425434 A CN104425434 A CN 104425434A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
antenna
ferrite
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410374810.3A
Other languages
English (en)
Inventor
金承炫
姜义硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Barun Electronics Co Ltd
Original Assignee
Barun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Barun Electronics Co Ltd filed Critical Barun Electronics Co Ltd
Publication of CN104425434A publication Critical patent/CN104425434A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明是关于配有近场通信(near filed communication；NFC)用铁氧体天线的半导体封装及其制造方法。本发明的半导体封装包含印刷电路板、半导体芯片、近场通信(NFC)用铁氧体天线、第1焊线、第2焊线及树脂缝合部。半导体芯片安装于印刷电路板的一面。铁氧体天线安装于半导体芯片上面，且包含底部安装于半导体芯片上面的铁氧体材料的铁氧体基板、以及形成于铁氧体基板上面的天线辐射方向图。第1焊线通过电力连接半导体芯片和印刷电路板。第2焊线通过电力连接铁氧体天线的天线辐射方向图和印刷电路板。而且，树脂缝合部缝合形成于印刷电路板上面的半导体芯片、铁氧体天线、第1焊线及第2焊线。

Description

配有近场通信用铁氧体天线的半导体封装及其制造方法
技术领域
本发明涉及半导体封装，具体涉及封装内配有铁氧体天线，可进行近场通信(near filed communication；NFC)的半导体封装及其制造方法。
背景技术
可用于移动通信终端、PDA(Personal Data Assistant)、PC(PersonalComputer)、智能手机(smart phone)、平板电脑(tablet PC)等的半导体组件，比如存储卡(memory card)有多种规格。例如MMC(Multi Media Card)、HSMMC(High Speed Multi Media Card)、RSMMC(Reduced Size Multi MediaCard)、SD(Secure Digital)卡、记忆棒、记忆棒pro等多款产品。每个存储卡的比特率、识别卡的协议、控制总线的方法、数据格式化等各不相同。
这些存储卡除了单纯的数据储存功能之外，还在逐渐追加近场通信(NFC)功能。存储卡的进场通信功能用于公交车、出租车、地铁等大众交通的费用结算、出入许可、广告等。
存储卡为了近场通信，内置环状天线或表面贴装器件(surface mounteddevice，SMD)天线。
环状天线可以设计为线状安装在内置于存储卡的印刷电路板上，安装在印刷电路板上的环状天线的性能随着卷绕的环数的增加而增加。环状天线具有可在制造印刷电路板时，同时进行设计的优点。
环状天线绕着印刷电路板的边缘形成于外围，且环状天线里面的印刷电路板区域装有内存条等电子器件。
但是，环状天线里面若有电子器件，电子器件引起的电磁干扰，有可能降低天线的性能。
SMD天线可制造成多样且小型的型式，天线性能比较优异。
但是，SMD天线装在印刷电路板上时需要另外的安装空间，因此将限制存储卡的设计自由度。SMD天线有可能发生由于RF配件引起的辐射模式扭曲。另外，存储卡利用系统化封装(System in Package，SIP)时，制造SIP的流程中，由于被表面安装在印刷电路板的SMD天线引起的不完全成型，有可能存在降低产品完成度的问题。
即，SMD天线被表面安装于印刷电路板的基板焊盘，但除了连接到基板焊盘的部份之外的SMD天线和印刷电路板之间存在空气层。因此，将SMD天线在内的各种电子器件安装于印刷电路板之后，用液态成型树脂成型时，将存在液态成型树脂没有能够完全灌满的形成于SMD天线与印刷电路板之间的空气层的空气层。
但是，存储卡的成型流程是在高温高压条件下实行，因此液态成型树脂没能灌满的空气层将在高温高压下膨胀起来，有可能引起存储卡的成型不良问题。
先行技术文献
专利文献1：韩国注册专利第10-0823678号(2008.04.14.)
发明内容
目标课题
本发明的目的是提供配有近场通信用铁氧体天线的半导体封装及其制造方法，可以抑制像存储卡一样内置于半导体封装内的电子器件的电磁干扰引起的天线性能降低的问题。
本发明的另一个目的是提供配有近场通信用铁氧体天线的半导体封装及其制造方法，天线即使共享电子器件的安装空间，也可抑制电子器件的电磁干扰引起的天线性能降低的问题。本发明的另一个目的是提供配有近场通信用铁氧体天线的半导体封装及其制造方法，可让内置于半导体封装的天线导致半导体封装的设计自由度受限制问题最小化。
本发明的另一个目的是提供配有近场通信用铁氧体天线的半导体封装及其制造方法，可运用SIP，能适用于既有的半导体封装流程线来制造。
课题的解决方法
为了完成上述目的，本发明提供一种半导体封装，包括印刷电路板、半导体芯片、近场通信(NFC)用铁氧体天线、第1焊线、第2焊线及树脂缝合部。上述半导体芯片安装于上述印刷电路板的一面。上述铁氧体天线安装于上述半导体芯片上面，且包括底面安装于上述半导体芯片上面的铁氧体材料的铁氧体基板、以及形成于上述铁氧体基板上面的天线辐射方向图。上述第1焊线通过电力连接上述半导体芯片和上述印刷电路板。上述第2焊线通过电力连接上述铁氧体天线的天线辐射方向图和上述印刷电路板。而且，上述树脂缝合部缝合形成于上述印刷电路板上面的上述半导体芯片、上述铁氧体天线、上述第1焊线及上述第2焊线。
本发明的半导体封装中，上述铁氧体天线的天线辐射方向图包括以螺旋形多次卷绕于上述铁氧体基板上部而形成的螺旋形图案。此时，上述螺旋图的两端分别以上述第2焊线为媒介，通过电力连接于上述印刷电路板。
本发明的半导体封装中，上述铁氧体天线的天线辐射方向图包括螺旋形图案、连接端部、第1接触端子及第2接触端子。上述螺旋形图案以螺旋形多次卷绕于上述铁氧体基板上部而形成。上述连接端部具备通过电力连接到上述螺旋图内侧的第一端部的第1连接端子、连接到上述第1连接端子而横穿上述螺旋形图案而延伸到上述螺旋形图案外围的上述铁氧体基板上部的连接线、及形成于上述连接线的其它端部的第2连接端子。上述第1接触端子连接于上述连接端部的第2连接端子，并利用上述第2焊线通过电力连接到上述印刷电路板。另外，上述第2接触端子连接到位于上述螺旋形图案外围的第二端部，并利用第2焊线通过电力连接到上述印刷电路板。
本发明的半导体封装中，上述第1接触端子还包括形成于上述连接线下面的绝缘膜。
本发明的半导体封装中，上述半导体芯片包括形成于上部边缘部分的多个芯片焊盘。此时，上述铁氧体天线为了让上述多个芯片焊盘露出于外部，可安装到上述半导体芯片的上部。
本发明的半导体封装中，上述半导体芯片包括形成于上部边缘部分的多个芯片焊盘。此时，为了上述铁氧体天线至少盖住上述多个芯片焊盘中的一部分，可安装到上述半导体芯片的上部。
本发明的半导体封装中，上述铁氧体天线还可包括形成于底部的天线胶粘层。此时，从上述铁氧体天线下面的上述芯片焊盘中引出的第1焊线可位于上述天线胶粘层内。
本发明的半导体封装中，上述铁氧体天线底部可有多个半导体芯片。
本发明的半导体封装中，上述铁氧体天线底部可层压有多个半导体芯片。
本发明的半导体封装中，上述多个半导体芯片分别包括形成于上部边缘部分的多个芯片焊盘。此时，为了让上述多个半导体芯片的芯片焊盘露出于外部，上述多个半导体芯片以阶梯型层压，上述铁氧体天线为了让上述多个半导体芯片中位于顶部的半导体芯片的芯片焊盘露出于外部，可安装到上述位于顶部的半导体芯片的上部。
本发明的半导体封装中，上述多个半导体芯片分别包括形成于上部边缘部分的多个芯片焊盘。此时，为了让上述多个半导体芯片的芯片焊盘露出于外部，上述多个半导体芯片以之字形层压，上述铁氧体天线为了让上述多个半导体芯片中位于顶部的半导体芯片的芯片焊盘露出于外部，可安装到上述位于顶部的半导体芯片的上部。
本发明的半导体封装中，上述多个半导体芯片分别包括形成于上述半导体芯片上部边缘部分的多个芯片焊盘、以及形成于上述半导体芯片底部的芯片胶粘层。上述铁氧体天线还包括形成于上述铁氧体基板底部的天线胶粘层。此时，被层压的半导体芯片的芯片焊盘可位于层压的半导体芯片的芯片胶粘层下面而层压，被层压于上述铁氧体天线下面的半导体芯片的芯片焊盘可位于上述天线胶粘层内而层压。
本发明的半导体封装中，上述铁氧体天线底部可以水平方向安装多个半导体芯片。
本发明的半导体封装中，上述半导体芯片可包含安装于上述印刷电路板上面的第1半导体芯片和安装于相邻上述第1半导体芯片的上述印刷电路板上面的第2半导体芯片。此时，上述铁氧体天线为了使底面位于上述第1及第2半导体芯片的上面，可安装于上述第1及第2半导体芯片的上面。
本发明的半导体封装中，在上述印刷电路板上面至少可加装存储器控制芯片、智能卡芯片、放大器组件及无源组件中的一个。
本发明同时提供一种半导体封装的制造方法，包含在印刷电路板的一面安装半导体芯片的芯片安装步骤、及在上述半导体芯片上面安装近场通信(NFC)用铁氧体天线的天线安装步骤。此时，上述铁氧体天线包括底面安装于上述半导体芯片上面的铁氧体材料的铁氧体基板、及形成于上述铁氧体基板上面的天线辐射方向图。
本发明的半导体封装的制造方法中，上述铁氧体天线安装步骤可包含在切割膜的天线胶粘层上准备形成多个铁氧体天线的天线圈的步骤、从上述天线圈中分离铁氧体天线与其底部天线胶粘层部分的步骤、及将上述分离的铁氧体天线利用上述分离的铁氧体天线底部的天线胶粘层安装于上述半导体芯片上面的步骤。
本发明的半导体封装的制造方法中，还可包括上述芯片安装步骤之后执行的，将上述半导体芯片和上述印刷电路板利用第1焊线通过电力连接的步骤。
本发明的半导体封装的制造方法中，还可包括安装上述天线的步骤之后执行的，将上述铁氧体天线的天线辐射方向图和上述印刷电路板利用第2焊线通过电力连接的步骤、及利用液态树脂缝合形成于上述印刷电路板上面的上述半导体芯片、上述铁氧体天线、上述第1焊线及上述第2焊线而形成树脂缝合部的步骤。
在本发明的半导体封装的制造方法中，上述芯片安装步骤中，可在上述印刷电路板上层压多个半导体芯片。在上述天线安装步骤中，在层压的半导体芯片中位于顶部的半导体芯片上可安装上述铁氧体天线。
另外，本发明的半导体封装的制造方法中，上述芯片安装步骤中，可在上述印刷电路板上以水平方向安装多个半导体芯片。在上述天线的安装步骤中，可在以水平方向安装的芯片上面安装上述铁氧体天线。
发明效果
本发明的铁氧体天线具有在铁氧体基板的一面形成天线辐射方向图的结构，而半导体芯片位于铁氧体基板的其它面上，因此可抑制如存储卡等半导体封装里内置的电子器件的电磁干扰引起的天线性能降低的问题。即，天线辐射方向图和半导体芯片之间有铁氧体基板，因此铁氧体基板能够隔离或吸收半导体芯片上发生的电磁波，铁氧体天线里面即使有半导体芯片等电子器件，也可抑制天线性能降低的问题。因此，即使铁氧体天线和电子器件共享安装空间，也可抑制电子器件的电磁干扰引起的天线性能降低的问题。
另外，本发明中的铁氧体天线是将铁氧体基板的一面全部用于天线辐射方向图的形成空间，因此可提高天线性能。
另外，本发明的半导体封装，由于可以在半导体芯片上面层压铁氧体天线，因此可使半导体封装内置的天线引起半导体封装(存储卡)的设计自由度受限问题最小化。
另外，本发明中的铁氧体天线可以以薄片形态提供，且可以用与安装半导体芯片的方式相同的方式执行铁氧体天线的安装流程，因此半导体芯片和铁氧体天线的安装流程可一同执行。因此，可运用既有半导体封装的生产线制造SIP类型的半导体封装，还可缩短半导体封装的制造流程时间。
附图说明
图1是本发明第1实施例的具备近场通信用铁氧体天线的半导体封装的平面图；
图2是图1的2-2线剖面图；
图3是图1的3-3线剖面图；
图4至图8是显示图1的半导体封装的制造方法的各个步骤的图面；
图9是显示本发明中第2实施例的半导体封装的剖面图；
图10是显示本发明中第3实施例的半导体封装的剖面图；
图11是显示本发明中第4实施例的半导体封装的剖面图；
图12是显示本发明中第5实施例的半导体封装的剖面图；
图13是显示本发明中第6实施例的半导体封装的剖面图。
其中，附图标记说明如下：
10印刷电路板  20半导体芯片  21芯片焊盘  23芯片胶粘层
25薄片  27芯片用切割膜  29薄片环
29a、59a开口部   30第1半导体芯片  31第1芯片焊盘
33第1芯片胶粘层  40第2半导体芯片  41第2芯片焊盘
43第2芯片胶粘层  50铁氧体天线     51铁氧体基板
53天线辐射方向图 55天线胶粘层     57天线用切割膜
59天线环         61螺旋形图案     62连接端部
63第1连接端子    64连接线         65第2连接端子
66绝缘膜         67第1接触端子    68第2接触端子
71第1焊线        73第1-1焊线      75第1-2焊线
77第2焊线     80树脂缝合部  91存储器控制芯片
93智能卡芯片  95放大器组件  97无源组件
100、200、300、400、500、600半导体封装
具体实施方式
下述内容只是关于有助于理解本发明的实施例的说明，为了不混淆要点，将省略其它部分的说明。
以下说明中本说明书及权利要求书中使用的术语或词语，不能只作为一般的用语或词典上的意思来解释，而是应立足于发明者为了以最好的方法说明其自身的发明，可适当地使用术语来下定义的原则，解释为符合本发明的技术思想的意思和概念。因此，本说明书上记载的实施例和图示的构成只是本发明中可行的实施例，并不能说明本发明所有的技术思想，所以在本申请角度中，应理解为将有多端的可代替等同物和变形例。
以下，参照附图更详细地说明本发明的实施例。
第1实施例
图1是显示本发明的第1实施例的配有近场通信用铁氧体天线的半导体封装的平面图。图2是图1的2-2线剖面图。另外，图3是图1的3-3线剖面图。
参照图1至图3，第1实施例中的半导体封装100包括印刷电路板10、半导体芯片20、近场通信用铁氧体天线50、第1焊线71、第2焊线77及树脂缝合部80。半导体芯片20安装于印刷电路板10的上面。铁氧体天线50安装于半导体芯片20上面，并包括底面安装于半导体芯片20上面的铁氧体材料的铁氧体基板51、以及形成于铁氧体基板51上面的天线辐射方向图53。第1焊线71通过电力连接半导体芯片20和印刷电路板10。第2焊线77通过电力连接铁氧体天线50的天线辐射方向图53和印刷电路板10。另外，树脂缝合部80缝合形成于印刷电路板10上面的半导体芯片20、铁氧体天线50、第1焊线71及第2焊线77。
所以，第1实施例的半导体封装100具有半导体芯片20上面层压铁氧体天线50的结构，由于具有半导体芯片20和天线辐射方向图53之间有铁氧体基板51的结构，所以铁氧体基板51可以抑制半导体芯片20和天线辐射方向图53之间发生的电磁干扰。
即，由于铁氧体基板51吸收或隔离半导体芯片20上发生的电磁波，而可抑制影响天线辐射方向图53的问题，所以即使铁氧体天线50区域内安装有半导体芯片20等电子器件，也可抑制天线性能下降的问题。另外，即使天线辐射方向图53辐射信号，因为铁氧体基板51将吸收或隔离向半导体芯片20辐射的信号，因此可抑制影响半导体芯片20的问题。
另外，铁氧体天线50即使与半导体芯片20共享安装空间，即，在半导体芯片20上层压铁氧体天线50，也可抑制半导体芯片20的电磁干扰引起的天线性能下降的问题。
下面对此类的第1实施例中的半导体封装100进行更详细的说明。
印刷电路板10提供半导体芯片20及铁氧体天线50被安装的空间，是与外部器件连接的媒介。印刷电路板50通过电力与半导体芯片20及铁氧体天线50分别利用第1焊线71及第2焊线77进行连接，并输入输出驱动半导体芯片20及铁氧体天线70所需的信号。这样的印刷电路板10通常使用硬质的印刷电路板，但是也有可能使用软质的印刷电路板。其中外部器件有可能是移动通信终端、PDA、PC、智能手机、平板电脑等，但并不仅限于此。
半导体芯片20以形成于底面的芯片胶粘层23为媒介安装于印刷电路板10的上面。半导体芯片20的上面有多个芯片焊盘21。此时，多个芯片焊盘21可形成于半导体芯片20的上面边缘部份，且以第1焊线71为媒介通过电力连接于印刷电路板10。作为半导体芯片20可使用能够储存信息的存储卡，但并不仅限于此。作为芯片胶粘层23可使用液态胶粘剂或胶带。例如，作为芯片胶粘层23，可使用芯片用切割膜(dicing tape)的粘合构件。
铁氧体天线50安装于半导体芯片20的上面，且半导体芯片20的芯片焊盘21安装时可露出于外部，并可由铁氧体基板51、天线辐射方向图53及天线胶粘层55构成。
其中，天线辐射方向图53包括以螺旋形多次卷绕于铁氧体基板51上面而形成的螺旋形图案61。螺旋形图案61的两端可分别以第2焊线77为媒介，通过电力连接于印刷电路板10。
或者，天线辐射方向图53的构成可包括螺旋形图案61、连接端部2、第1接触端子67及第2接触端子68。螺旋形图案61是以螺旋形多次缠绕于铁氧体基板51上面而形成。连接端部62连接在螺旋形图案61内侧的第1端部和第1接触端子67。第1接触端子67形成于螺旋形图案61外侧的铁氧体基板51上面，并通过电力利用第2焊线77连接于印刷电路板。另外，第2接触端子68连接于位在螺旋形图案61外围的第2端部，通过电力利用第2焊线77连接于印刷电路板。
此时，连接端部62包括第1连接端子63、连接线64及第2连接端子65。第1连接端子63以导电性粘合构件为媒介，通过电力连接于位在螺旋形图案61内侧的第1端部。连接线64连接于第1连接端子63，横穿螺旋形图案61而延伸到螺旋形图案61外围的铁氧体基板51上面。另外，第2连接端子65形成于连接线64的其它端部，以导电性粘合构件为媒介，通过电力连接于第1接触端子67。
第1连接端子63及第2连接端子65为了能够稳定地粘接于螺旋形图案61，相对地形成为宽于螺旋形图案61的宽度。另外，第1接触端子67及第2接触端子68也为了第2焊线77能够稳定地粘接，形成为宽于螺旋形图案61的宽度。
连接端部62的连接线64形成为横穿螺旋形图案61的形态，所以为了防止连接线64和螺旋形图案61之间的电磁干扰，连接线64的底部介入绝缘膜66。
此类天线辐射方向图53的螺旋形图案61、第1接触端子67及第2接触端子68由导电性良好的金属材料，例如银、铜、镍等形成。作为金属材料而使用银的时候，可利用印刷方法形成螺旋形图案61。连接端部62在形成螺旋形图案61之后，安装于螺旋形图案61。
铁氧体天线50以形成于底部的天线胶粘层55为媒介安装于半导体芯片20的上面。作为天线胶粘层55，可使用液态胶粘剂或胶带。例如，作为天线胶粘层55，可使用天线用切割膜(dicing tape)的粘合构件。
同时，在第1实施例中，关于半导体芯片20的芯片焊盘21的安装位置，揭示了在对面形成铁氧体天线50的第1接触端子67及第2接触端子68的例子，但并不仅限于此。半导体芯片20的芯片焊盘21和铁氧体天线50的第1接触端子67及第2接触端子68也可配置为朝向同一方向。例如，图1中，铁氧体天线50的位置以转动180度之后的形态安装于半导体芯片20的上面时，使半导体芯片20的芯片焊盘21和铁氧体天线50的第1接触端子67及第2接触端子68配置为朝向同一方向。
第1焊线71通过电力连接半导体芯片20的芯片焊盘21和印刷电路板10。
第2焊线77通过电力连接铁氧体天线50的第1接触端子67及第2接触端子68和印刷电路板10。
其中，第1焊线71及第2焊线72可使用金属细线，金属细线的材料可使用金、铝、铜等。第1焊线71及第2焊线72可利用一般的引线键合方法形成。
另外，树脂缝合部80利用液态成型树脂缝合形成于印刷电路板10上面的半导体芯片20、铁氧体天线50、第1焊线71及第2焊线77，而免受来自外部环境的影响。作为液态成型树脂可使用环氧系成型树脂，但并不仅限于此。
因此，第1实施例中的铁氧体天线50具有铁氧体基板51的一面形成天线辐射方向图53的结构，铁氧体基板51的其它面上配置有半导体芯片20，因此可抑制存储卡等内置于半导体封装100的电子器件的电磁干扰引起天线性能下降的问题。即，由于天线辐射方向图53和半导体芯片20之间存在铁氧体基板51，半导体芯片20上发生的电磁波会被铁氧体基板51吸收或隔离，所以即使铁氧体天线50的区域内配置有半导体芯片20等电子器件，也可抑制天线性能下降的问题。并且，即使铁氧体天线50与电子器件共享安装空间，也可抑制电子器件的电磁干扰引起天线性能下降的问题。
第1实施例的铁氧体天线50由于将铁氧体基板51的一面全部用于天线辐射方向图53的形成空间，所以可提高天线性能。
第1实施例的半导体封装100由于可在半导体芯片20上面层压铁氧体天线50，所以可以使内置于半导体封装100的铁氧体天线50引起的半导体封装100的设计自由度受限的问题最小化。
关于此类第1实施例中的半导体封装100的制造方法，参照图1至图8进行说明如下。其中图4至图8是显示图1的半导体封装100的制造方法的各个步骤的图面。
首先如图1、图4及图5所示，准备印刷电路板10、半导体芯片20及铁氧体天线50。此时，印刷电路板10可通过传送部件按顺序移动。
以传送印刷电路板10的传送线为中心，在近处可提供有供应半导体芯片20和铁氧体天线50的薄片环29和天线环59。
即，薄片环29在中心形成有开口部29a，为了能够遮住开口部29a而安装有芯片用切割膜27。露出于开口部29a的芯片用切割膜27上安装有被切割的薄片25。薄片25由多个半导体芯片20组成。此时，芯片用切割膜27上面形成芯片胶粘层23。作为芯片胶粘层23，可使用UV粘合构件。
天线环59与薄片环29的基本构成相同，提供多个铁氧体天线50。即，天线环50在中心设有开口部59a，为了遮住开口部59a，而安装有天线用切割膜57。露出于开口部59a的天线用切割膜57上安装有被切割的多个铁氧体天线50。此时，天线用切割膜57上面形成天线胶粘层53。作为天线胶粘层53，可使用UV粘合构件。天线用切割膜57可使用与芯片用切割膜27相同的材料。
以天线环59形态提供铁氧体天线50的理由，是为了直接利用使用于半导体封装的制造流程中的半导体芯片安装装置来执行铁氧体天线的安装流程。另外，也是为了省略在铁氧体基板51的底部单独形成胶粘层的流程。
天线环59可以提供为与薄片环29相同的形态，天线环59上安装的多个铁氧体天线50可制作成与薄片25的大小，例如6英寸、8英寸、12英寸等薄片27相对应。
安装于天线环59的多个铁氧体天线50的制作过程如下。在天线环59安装可制作多个铁氧体天线50的铁氧体圆盘。在铁氧体圆盘上面利用印刷形成多个螺旋形图案61和第1接触端子67及第2接触端子68。为了通过电力连接位于螺旋形图案61内侧的端部和第1接触端子67，而安装连接端部62，形成天线辐射方向图53。另外，为了区分已形成的多个天线辐射方向图53的区域，切割铁氧体圆盘，而形成多个铁氧体天线50。
然后，如图4及图6所示，利用芯片安装装置，从薄片环29分离半导体芯片20，并安装于印刷电路板10的上面。此时，半导体芯片20从薄片环29分离时，芯片胶粘层23也同时从芯片用切割膜27分离。利用被分离的芯片胶粘层23将半导体芯片20安装于印刷电路板10的上面。
然后，如图4及图7所示，作为天线安装装置，从天线环59分离铁氧体天线50，并安装于半导体芯片20的上面。此时，铁氧体天线50从天线环59分离时，天线胶粘层55也同时从天线用切割膜57上分离。利用被分离的天线胶粘层55将铁氧体天线50安装于半导体芯片20的上面。
此时，芯片安装装置和天线安装装置可具有相同的器械形态。芯片安装装置的结构由于是众所周知的技术，将省略详细说明。可分别设置芯片安装装置和天线安装装置而使用，也可设置一个芯片安装装置，同时执行芯片安装流程和天线安装流程。
接下去，如图8所示，执行将半导体芯片20和铁氧体天线50通过电力连接于印刷电路板10的引线键合流程。将半导体芯片20和印刷电路板10利用第1焊线71并通过电力连接。铁氧体天线50和印刷电路板10是利用第2焊线77并通过电力连接。
此时，引线键合流程包括形成第1焊线71的第1引线键合流程和形成第2焊线77的第2引线键合流程。引线键合的顺序可以是执行第1引线键合流程之后再执行第2引线键合流程，也可以是相反的。
另外，如图2所示，可藉由形成树脂缝合部80制造第1实施例的半导体封装100。即，利用液态成型树脂缝合形成于印刷电路板10上面的半导体芯片20、铁氧体天线50、第1焊线71及第2焊线77，而形成免受外部环境影响的树脂缝合部80。
如上所述，由于第1实施例的铁氧体天线50可以提供为薄片的形态，且可以与安装半导体芯片20的方式相同的方式执行铁氧体天线50的安装流程，所以半导体芯片的安装和铁氧体天线的安装流程可一起完成。这使得可运用既有的半导体封装的生产线来制造SIP类型的半导体封装100，有缩短半导体封装的制造流程时间的优点。
另外，第1实施例中揭示了铁氧体天线50的底部配置有一个半导体芯片20的例子，但并不仅限于此。例如，如图9至图13所示，在铁氧体天线50的底部可配置多个半导体芯片30、40。多个半导体芯片30、40可提供为被层压的形态，或以提供为水平排列的形态。
第2实施例
图9是显示本发明第2实施例的半导体封装200的剖面图。
参照图9，第2实施例的半导体封装200具有在印刷电路板10上面层压多个半导体芯片30、40，最顶部的半导体芯片40上面层压铁氧体天线50的结构。
此时，多个半导体芯片30、40包含安装于印刷电路板10上面的第1半导体芯片30和层压于第1半导体芯片上面的第2半导体芯片40。第1半导体芯片30上面层压第2半导体芯片40时，第1半导体芯片30的第1芯片焊盘31安装为露出于外部。另外，铁氧体天线50层压于第2半导体芯片40上面时，第2半导体芯片40的第2芯片焊盘41也层压为露出于外部。例如，第1半导体芯片30、第2半导体芯片40及铁氧体天线50可层压成阶梯型。
第2实施例揭示了层压第1半导体芯片30及第2半导体芯片40的例子，但也可提供为层压3个以上的半导体芯片的形态。
将第1半导体芯片30、第2半导体芯片40及铁氧体天线50层压为阶梯型的情况如下。即，由于安装于印刷电路板10上面的第1半导体芯片30为第1芯片焊盘31位于右边，所以第2半导体芯片40为了第1芯片焊盘31露出于外部，以第1半导体芯片30为中心向左移动，层压于第1半导体芯片30上面。由于层压于第1半导体芯片30上面的第2半导体芯片40也是为第2半导体芯片焊盘41位于右边，所以铁氧体天线50为了第2芯片焊盘41露出于外部，以第2半导体芯片40为中心向左移动，层压于第2半导体芯片40的上面。
第1半导体芯片30的第1芯片焊盘31、第2半导体芯片40的第2芯片焊盘41、铁氧体天线50的天线辐射方向图53分别通过电力利用第1-1焊线73、第1-2焊线75及第2焊线77连接于印刷电路板。其中第1-1焊线73通过电力连接第1半导体芯片30和印刷电路板10。第1-2焊线75通过电力连接第2半导体芯片40和印刷电路板10。
另外，树脂缝合部80利用液态成型树脂缝合形成于印刷电路板10上面的第1半导体芯片30、第2半导体芯片40、铁氧体天线50、第1-1焊线73、第1-2焊线75及第2焊线77，使免受外部环境的影响。
如上所述，第2实施例的半导体封装200也是天线辐射方向图53和被层压的半导体芯片30、40之间置有铁氧体基板51，因此可以期待与第1实施例中的半导体封装(图2的100)相同的效果。
第3实施例
图10是显示本发明第3实施例的半导体封装300的剖面图。
参照图10，第3实施例的半导体封装300具有在印刷电路板10上面层压第1半导体芯片30及第2半导体芯片40，在顶部的第2半导体芯片40上面层压铁氧体天线50的结构。
第3实施例的半导体封装100的第1半导体芯片30、第2半导体芯片40及铁氧体天线50，为了第1芯片焊盘31及第2芯片焊盘41露出于外部，而层压于印刷电路板上面的结构，与第2实施例中的半导体封装(图9的200)类似。
但是，第3实施例的半导体封装300以之字形层压第1半导体芯片30、第2半导体芯片40及铁氧体天线50的结构有别于第2实施例中的半导体封装(图9的200)。即，安装于印刷电路板10上面的第1半导体芯片30为第1芯片焊盘31位于右边，所以第2半导体芯片40为了让第1芯片焊盘露出于外部，以第1半导体芯片30为中心向左移动，层压于第1半导体芯片30上面。层压于第1半导体芯片30上面的第2半导体芯片40因为第2芯片焊盘41位于左边，所以铁氧体天线50为了让第2芯片焊盘露出于外部，以第2半导体芯片40为中心向右移动，层压于第2半导体芯片40上面。
在将铁氧体天线50层压于第2半导体芯片40上面的过程中，第1半导体芯片30的第1芯片焊盘31有可能被铁氧体天线50覆盖，所以最佳为在安装铁氧体天线50的流程之前，先执行第1-1引线键合流程。
另外，第3实施例中的半导体封装300的其它结构与第2实施例的半导体封装(图9的200)相同，所以将省略详细说明。
如上所述，第3实施例的半导体封装300也是在天线辐射方向图53和被层压的半导体芯片30、40之间配置有铁氧体基板51，因此可期待与第1实施例中的半导体封装(图2的100)相同的效果。
第4实施例
图11是显示本发明第4实施例的半导体封装400的剖面图。
参照图11，第4实施例的半导体封装400具有印刷电路板10上面层压第1半导体芯片30及第2半导体芯片40，在顶部的第2半导体芯片40上面层压铁氧体天线50的结构。
第2半导体芯片40安装为覆盖第1半导体芯片30的整个上面。另外，铁氧体天线50安装为覆盖第2半导体芯片40的整个上面。
为了抑制第1-1焊线73及第1-2焊线75与层压于其上面的第2半导体芯片40或铁氧体天线50发生电磁干扰，最佳为使第2芯片胶粘层43和天线胶粘层55形成为高于第1-1焊线73及第1-2焊线75的环(loop)的高度。因此，位于第2半导体芯片40下面的第1-1焊线73会位于第2芯片胶粘层43内。位于铁氧体天线50下面的第1-2焊线75会位于天线胶粘层55内。
第1半导体芯片30的第1芯片焊盘31、第2半导体芯片40的第2芯片焊盘41、铁氧体天线50的天线辐射方向图53分别通过电力利用第1-1焊线73、第1-2焊线75及第2焊线77连接于印刷电路板10。
此时，将第2半导体芯片40层压于第1半导体芯片30上面，则第1半导体芯片30的第1芯片焊盘31将被第2芯片胶粘层43覆盖，所以最佳为安装第2半导体芯片40的流程之前，先执行第1-1引线键合流程。基于相同的理由，最佳为在第2半导体芯片40上面安装铁氧体天线50之前，先执行第1-2引线键合流程。
另外，树脂缝合部80利用液态成型树脂缝合形成于印刷电路板10上面的第1半导体芯片30、第2半导体芯片40、铁氧体天线50、第1-1焊线73、第1-2焊线75及第2焊线77，使免受外部环境的影响。
如上所述，由于第4实施例中的半导体封装400也是在天线辐射方向图53和被层压的半导体芯片30、40之间配置有铁氧体基板51，因此也可以期待与第1实施例中的半导体封装(图2的100)相同的效果。
第5实施例
第2至第4实施例中的半导体封装揭示了多个半导体芯片层压的形态，但如图12所示，也可以水平排列的形态提供。
图12是显示本发明第5实施例的半导体封装500的剖面图。
参照图12，第5实施例的半导体封装500具有印刷电路板10上面水平安装多个半导体芯片30、40，多个半导体芯片30、40上面层压铁氧体天线50的结构。
此时，多个半导体芯片30、40包含以第1芯片胶粘层33为媒介安装于印刷电路板10上面的第1半导体芯片30、以及与第1半导体芯片30相邻，以第2芯片胶粘层43为媒介安装于印刷电路板10上面的第2半导体芯片40。
铁氧体天线50使底部位于第1半导体芯片30及第2半导体芯片40上面，以天线胶粘层55为媒介安装于第1半导体芯片30及第2半导体芯片40上面。
另一方面，虽然第5实施例中揭示了第1半导体芯片30及第2半导体芯片40以水平方向安装于印刷电路板10上面的例子，但也可以是3个以上的半导体芯片安装于印刷电路板10上面。
另外，虽然揭示了铁氧体天线50共享第1半导体芯片30及第2半导体芯片40的上面而安装的例子，但也可以是安装于两个半导体芯片30、40中的一个半导体芯片的上面。另外，3个以上的半导体芯片安装于印刷电路板10的上面时，至少一个半导体芯片上面可安装铁氧体天线50。
第1半导体芯片30的第1芯片焊盘31、第2半导体芯片40的第2芯片焊盘41、铁氧体天线50的天线辐射方向图53分别利用第1-1焊线73a、73b、第1-2焊线75a、75b、以及第2焊线77通过电力连接于印刷电路板10。
此时，铁氧体天线50层压于第1半导体芯片30及第2半导体芯片40上面，则铁氧体天线50下面的第1半导体芯片30的第1芯片焊盘31和第2半导体芯片40的第2芯片焊盘41将被铁氧体天线50覆盖。因此，最佳为在安装铁氧体天线的流程之前，先执行第1-1及第1-2引线键合流程。当然，第2引线键合流程最佳为在铁氧体天线50的安装流程之后进行。
第1-1焊线73a、73b及第1-2焊线75a、75b包含位于第1半导体芯片30及第2半导体芯片40对视侧的焊线73b、75b、及位于相反方向的焊线73a、75a。
为了抑制相邻的第1-1焊线73b及第1-2焊线75b，和层压于上部的铁氧体天线50发生电磁干扰，最佳为使天线胶粘层55形成为高于第1-1焊线73b及第1-2焊线75b的环(loop)的高度。因此，位于铁氧体天线50下面的第1-1焊线73b及第1-2焊线75b会位于天线胶粘层55内。
另外，树脂缝合部80利用液态成型树脂缝合形成于印刷电路板10上面的第1半导体芯片30、第2半导体芯片40、铁氧体天线50、第1-1焊线73a、73b、第1-2焊线75a、75b及第2焊线77，使免受外部环境的影响。
如上所述，第5实施例中的半导体封装500也是在天线辐射方向图53和水平排列的半导体芯片30、40之间配置有铁氧体基板51，因此可期待与第1实施例的半导体封装(图2的100)相同的效果。
第6实施例
图13是显示本发明第6实施例的半导体封装600的剖面图。
参照图13，第6实施例中的半导体封装600是以SIP形态体现的存储卡。其中存储卡可以是可近场通信的microSD卡或USIM(Universal SubscriberIdentity Module)卡，但并不仅限于此。
第1半导体芯片30、第2半导体芯片40及铁氧体天线50以图9所示的层压形态层压于印刷电路板10。
第1半导体芯片30、第2半导体芯片40、铁氧体天线50分别利用第1-1焊线73、第1-2焊线75及第2焊线77通过电力连接于印刷电路板10。
另外，在印刷电路板10上可安装第1半导体芯片30、第2半导体芯片40及铁氧体天线50以外所需的电子配件，例如存储器控制芯片91、智能卡芯片93、放大器组件95、无源组件97等。
另外，虽然没有图示，安装于印刷电路板10上面的电子配件藉由利用液态成型树脂缝合而形成的树脂缝合部，而免受外部环境的影响。
如上所述，第6实施例中的半导体封装600的天线辐射方向图53和被层压的半导体芯片30、40之间也配置有铁氧体基板51，因此，可期待与第1实施例的半导体封装(图2的100)相同的效果。
另一方面，本说明书和图面所示的实施例只是为了有助于理解而揭示的部分例子，并不是为了限定本发明的范围。除了此处揭示的实施例之外，也可以有以该发明的技术思想为基础的其它变形之例，这一点，对于具有本发明所属技术领域一般知识的人是不言自明的。

Claims (20)

1.一种配有近场通信用铁氧体天线的半导体封装，其特征在于，包括：
印刷电路板；
半导体芯片，安装于上述印刷电路板的一面；
近场通信用铁氧体天线，安装于上述半导体芯片上面，且包含底部安装于上述半导体芯片上面的铁氧体材料的铁氧体基板，以及形成于上述铁氧体基板上面的天线辐射方向图；
第1焊线，通过电力连接上述半导体芯片和上述印刷电路板；
第2焊线，通过电力连接上述铁氧体天线的上述天线辐射方向图和上述印刷电路板；以及
树脂缝合部，缝合形成于上述印刷电路板上面的上述半导体芯片、上述铁氧体天线、上述第1焊线及上述第2焊线。
2.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述铁氧体天线的天线辐射方向图，包含以螺旋形多次卷绕于上述铁氧体基板上面而形成的螺旋形图案；上述螺旋形图案的两端分别以上述第2焊线为媒介，通过电力连接于上述印刷电路板。
3.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述铁氧体天线的天线辐射方向图包含：
螺旋形图案，以螺旋形多次卷绕于上述铁氧体基板的上面；
连接端部，具备通过电力连接于上述螺旋形图案内侧的第1端的第1连接端子、连接于上述第1连接端子，且横穿上述螺旋形图案而延伸到上述螺旋形图案的外围的上述铁氧体基板上面的连接线、及形成于上述连接线的其它端部的第2连接端子；
第1接触端子，连接上述连接端部的第2连接端子，通过电力利用上述第2焊线连接于上述印刷电路板；以及
第2接触端子，连接于位于上述螺旋形图案的外围的第2端部，利用上述第2焊线通过电力连接于印刷电路板。
4.如权利要求3所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述第1接触端子包含形成于上述连接线下面的绝缘膜。
5.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述半导体芯片包含形成于上面的边缘部分的多个芯片焊盘；
上述铁氧体天线为了让上述多个芯片焊盘露出于外部，而安装于上述半导体芯片上面。
6.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述半导体芯片包含形成于上面的边缘部分的多个芯片焊盘；
上述铁氧体天线为了至少覆盖上述多个芯片焊盘中的一部分，而安装于上述半导体芯片的上面。
7.如权利要求6所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述铁氧体天线还包括形成于底部的天线胶粘层；从位于上述铁氧体天线下面的上述芯片焊盘引出的第1焊线，位于上述天线胶粘层内。
8.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述铁氧体天线底部安装有多个半导体芯片。
9.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述铁氧体天线底部层压多个半导体芯片。
10.如权利要求9所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述多个半导体芯片分别包含形成于上面的边缘部分的多个芯片焊盘；
为了让上述多个半导体芯片的芯片焊盘露出于外部，上述多个半导体芯片层压成阶梯形，上述铁氧体天线为了让上述多个半导体芯片中位于顶部的半导体芯片的芯片焊盘露出于外部，而安装于上述位于顶部的半导体芯片的上面。
11.如权利要求9所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述多个半导体芯片分别包含形成于上面的边缘部分的多个芯片焊盘；
为了让上述多个半导体芯片的芯片焊盘露出于外部，上述多个半导体芯片层压成之字形，上述铁氧体天线为了让上述多个半导体芯片中位于顶部的半导体芯片的芯片焊盘露出于外部，而安装于上述位于顶部的半导体芯片的上面。
12.如权利要求9所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述多个半导体芯片分别包含：
形成于上述半导体芯片上面的边缘部分的多个芯片焊盘；
形成于上述半导体芯片的底部的芯片胶粘层；
上述铁氧体天线还包含：
形成于上述铁氧体基板的底部的天线胶粘层；
被层压的半导体芯片的芯片焊盘位于层压的半导体芯片的芯片胶粘层下面而层压，被层压于上述铁氧体天线下面的半导体芯片的芯片焊盘位于上述天线胶粘层内而层压。
13.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述铁氧体天线底部以水平方向置有多个半导体芯片。
14.如权利要求13所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述半导体芯片包含：
安装于上述印刷电路板上面的第1半导体芯片；以及安装于相邻上述第1半导体芯片的上述印刷电路板上面的第2半导体芯片；
上述铁氧体天线为了让底部位于上述第1半导体芯片及第2半导体芯片的上面，而安装于上述第1半导体芯片及第2半导体芯片上面。
15.如权利要求1所述的配有近场通信用铁氧体天线的半导体封装，其特征在于，上述印刷电路板上面至少加装存储器控制芯片、智能卡芯片、放大器元件及无源元件的其中之一。
16.一种配有近场通信用铁氧体天线的半导体封装的制造方法，其特征在于，包含：
印刷电路板的一面安装半导体芯片的芯片安装步骤；
上述半导体芯片上面安装近场通信(NFC)用铁氧体天线的天线安装步骤；
上述铁氧体天线包含底部安装于上述半导体芯片上面的铁氧体材料的铁氧体基板、以及形成于上述铁氧体基板上面的天线辐射方向图。
17.如权利要求16所述的配有近场通信用铁氧体天线的半导体封装的制造方法，其特征在于，上述铁氧体天线安装步骤包含：
在切割膜的天线胶粘层上面准备形成多个铁氧体天线的天线环的步骤；
从上述天线环上分离铁氧体天线和其底部的天线胶粘层部分的步骤；以及
将上述分离的铁氧体天线利用上述分离的铁氧体天线底部的天线胶粘层安装于上述半导体芯片上面的步骤。
18.如权利要求17所述的配有近场通信用铁氧体天线的半导体封装的制造方法，其特征在于，
还包含在上述芯片安装步骤之后执行的，
将上述半导体芯片和上述印刷电路板利用第1焊线，通过电力连接的步骤；
另外还包含在上述天线安装步骤之后执行的，
将上述铁氧体天线的天线辐射方向图和上述印刷电路板利用第2焊线，通过电力连接的步骤；以及
利用液态树脂缝合形成于上述印刷电路板上面的上述半导体芯片、上述铁氧体天线、上述第1焊线及第2焊线，而形成树脂缝合部的步骤。
19.如权利要求16所述的配有近场通信用铁氧体天线的半导体封装的制造方法，其特征在于，
在上述芯片安装步骤，在上述印刷电路板上层压多个半导体芯片，
在上述天线安装步骤，在被层压的半导体芯片中位于顶部的半导体芯片上面安装上述铁氧体天线。
20.如权利要求16所述的配有近场通信用铁氧体天线的半导体封装的制造方法，其特征在于，
在上述芯片安装步骤，在上述的印刷电路板上以水平方向安装多个半导体芯片，
在上述天线安装步骤，在水平方向安装的半导体芯片上面安装上述铁氧体天线。
CN201410374810.3A 2013-09-06 2014-08-01 配有近场通信用铁氧体天线的半导体封装及其制造方法 Pending CN104425434A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0106985 2013-09-06
KR20130106985A KR101483553B1 (ko) 2013-09-06 2013-09-06 근거리 무선통신용 페라이트 안테나를 구비하는 반도체 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN104425434A true CN104425434A (zh) 2015-03-18

Family

ID=52590703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410374810.3A Pending CN104425434A (zh) 2013-09-06 2014-08-01 配有近场通信用铁氧体天线的半导体封装及其制造方法

Country Status (3)

Country Link
KR (1) KR101483553B1 (zh)
CN (1) CN104425434A (zh)
TW (1) TWI529884B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240761A (zh) * 2016-03-28 2017-10-10 矽品精密工业股份有限公司 电子封装件
CN107615587A (zh) * 2015-05-27 2018-01-19 迪睿合株式会社 天线装置的制造方法以及天线装置
CN108336072A (zh) * 2017-02-06 2018-07-27 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN109844944A (zh) * 2017-08-21 2019-06-04 金学模 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685545B1 (ko) * 2015-04-29 2016-12-12 주식회사 바른전자 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
JP6622649B2 (ja) * 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
KR101962224B1 (ko) * 2017-06-23 2019-07-31 (주)파트론 안테나 장치
CN108334929A (zh) * 2018-05-11 2018-07-27 木林森股份有限公司 一种电子标签

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006263A (ja) * 2003-06-16 2005-01-06 Mitsubishi Materials Corp 磁芯部材及びそれを用いたｒｆｉｄ用アンテナ
CN1871743A (zh) * 2001-09-28 2006-11-29 三菱麻铁里亚尔株式会社 天线线圈及使用该天线线圈的射频识别用标签、应答器用天线
CN1930678A (zh) * 2004-03-12 2007-03-14 株式会社半导体能源研究所 半导体器件
JP2007189499A (ja) * 2006-01-13 2007-07-26 Fujikura Ltd 半導体装置
KR100836536B1 (ko) * 2006-12-21 2008-06-10 한국과학기술원 컨덕터의 안테나에 대한 영향이 감소된 에스아이피 및 그설계 방법
CN101548287A (zh) * 2007-05-14 2009-09-30 立山科学工业株式会社 无线ic标签及无线ic标签的制造方法
JP2011054672A (ja) * 2009-08-31 2011-03-17 Sony Corp 電気磁気素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871743A (zh) * 2001-09-28 2006-11-29 三菱麻铁里亚尔株式会社 天线线圈及使用该天线线圈的射频识别用标签、应答器用天线
JP2005006263A (ja) * 2003-06-16 2005-01-06 Mitsubishi Materials Corp 磁芯部材及びそれを用いたｒｆｉｄ用アンテナ
CN1930678A (zh) * 2004-03-12 2007-03-14 株式会社半导体能源研究所 半导体器件
JP2007189499A (ja) * 2006-01-13 2007-07-26 Fujikura Ltd 半導体装置
KR100836536B1 (ko) * 2006-12-21 2008-06-10 한국과학기술원 컨덕터의 안테나에 대한 영향이 감소된 에스아이피 및 그설계 방법
CN101548287A (zh) * 2007-05-14 2009-09-30 立山科学工业株式会社 无线ic标签及无线ic标签的制造方法
JP2011054672A (ja) * 2009-08-31 2011-03-17 Sony Corp 電気磁気素子およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615587A (zh) * 2015-05-27 2018-01-19 迪睿合株式会社 天线装置的制造方法以及天线装置
CN107240761A (zh) * 2016-03-28 2017-10-10 矽品精密工业股份有限公司 电子封装件
CN107240761B (zh) * 2016-03-28 2020-02-21 矽品精密工业股份有限公司 电子封装件
CN108336072A (zh) * 2017-02-06 2018-07-27 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
US10332849B2 (en) 2017-02-06 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN108336072B (zh) * 2017-02-06 2019-11-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN109844944A (zh) * 2017-08-21 2019-06-04 金学模 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装
CN109844944B (zh) * 2017-08-21 2024-02-02 金学模 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装

Also Published As

Publication number Publication date
TW201511205A (zh) 2015-03-16
TWI529884B (zh) 2016-04-11
KR101483553B1 (ko) 2015-01-21

Similar Documents

Publication Publication Date Title
CN104425434A (zh) 配有近场通信用铁氧体天线的半导体封装及其制造方法
US8870080B2 (en) RFID antenna modules and methods
US9165240B2 (en) Coupling in and to RFID smart cards
US8366009B2 (en) Coupling in and to RFID smart cards
US10685275B2 (en) Method for fabricating a smart card device
US9141905B2 (en) Card-type information recording medium having embedded antenna for near field communication and manufacturing method thereof
CN101346853B (zh) 天线内置组件和卡片型信息装置及其制造方法
WO2009078810A1 (en) Contact-less and dual interface inlays and methods for producing the same
CN102792520A (zh) 无线通信模块以及无线通信设备
WO2013113945A1 (en) Rfid antenna modules and methods
EP3151167B1 (en) Dual-interface ic card module
US6617676B1 (en) Method for making a contactless chip card
US9536188B2 (en) Dual-interface IC card components and method for manufacturing the dual-interface IC card components
JP2019504431A (ja) チップカードモジュール及びチップカードを製造するための方法
US20140224882A1 (en) Flexible Smart Card Transponder
KR20210087944A (ko) 칩 카드용 전자 모듈
CN105453115A (zh) 用于制造抗龟裂电子设备的方法
US20110309152A1 (en) Plastic card package and plastic card package manufacturing method
EP3005242A1 (en) Antenna modules for dual interface smartcards, booster antenna configurations, and methods
CN102376012A (zh) 一种新型双界面智能卡
KR101070303B1 (ko) 콤비 카드 제조 방법 및 이를 이용해 제조된 콤비 카드
JP2017156929A (ja) アンテナシートの製造方法、アンテナシート及び非接触情報媒体
EP2810338A1 (en) Rfid antenna modules and methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318

WD01 Invention patent application deemed withdrawn after publication