TW201508893A - 標記形成方法、標記檢測方法、及元件製造方法 - Google Patents

標記形成方法、標記檢測方法、及元件製造方法 Download PDF

Info

Publication number
TW201508893A
TW201508893A TW103110856A TW103110856A TW201508893A TW 201508893 A TW201508893 A TW 201508893A TW 103110856 A TW103110856 A TW 103110856A TW 103110856 A TW103110856 A TW 103110856A TW 201508893 A TW201508893 A TW 201508893A
Authority
TW
Taiwan
Prior art keywords
mark
forming
pattern
wafer
region
Prior art date
Application number
TW103110856A
Other languages
English (en)
Other versions
TWI672788B (zh
Inventor
芝裕二
Original Assignee
尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尼康股份有限公司 filed Critical 尼康股份有限公司
Publication of TW201508893A publication Critical patent/TW201508893A/zh
Application granted granted Critical
Publication of TWI672788B publication Critical patent/TWI672788B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本發明提供一種可於利用嵌段共聚物之自組裝化形成電路圖案時使用之標記形成方法。 標記形成方法包括：步驟108，其係將光罩像曝光於晶圓，基於該光罩像之一部分形成形狀互不相同之第1及第2光阻標記；步驟110，其係藉由旋轉塗佈於晶圓塗佈包含嵌段共聚物之聚合物層；步驟112，其係於所塗佈之聚合物層形成自組裝化區域；步驟114，其係選擇性地去除自組裝化區域之一部分；及步驟116、118，其等係利用第1及第2光阻標記於晶圓形成第1及第2晶圓標記。

Description

標記形成方法、標記檢測方法、及元件製造方法
本發明係關於一種於基板形成標記之標記形成技術、檢測形成於基板之標記之標記檢測技術、及利用該標記形成技術或標記檢測技術之元件製造技術。
半導體元件典型而言包含形成於基板上之複數層之電路圖案，於半導體元件之製造步驟中，為了使該等複數層之電路圖案相互準確地對準，於基板之特定層之標記形成區域形成定位用或對位用之對準標記。於基板為半導體晶圓(以下，簡稱為晶圓)之情形時，對準標記亦被稱作晶圓標記。
半導體元件之習知之最微細之電路圖案係利用例如使用曝光波長為193nm之乾式或浸潤法之曝光裝置之乾式或浸潤式微影步驟而形成。預測即便組合習知之光微影法與最近正在開發之雙重曝光製程(Double Patterning Process)，亦難以形成例如較22nm節點更微細之電路圖案。
關於此情況，最近，提出有如下方法(例如，參照專利文獻1或日本專利特開2010-269304號公報)：於利用微影步驟所形成之圖案間，利用嵌段共聚物(Block Co-Polymer)之指向性自組裝化(Directed Self-Assembly)產生奈米尺度之微細結構(次微影結構)，藉此，形成較目前之微影技術之解像極限更微細之電路圖案。嵌段共聚物之經圖案化之結 構亦作為微區(micro domain)(微相分離區)或僅作為區(domain)而已知。
[先前技術文獻]
[專利文獻]
[專利文獻1]美國專利申請公開第2010/0297847號說明書
可利用嵌段共聚物之指向性自組裝化於基板之某一層形成奈米尺度之微細之電路圖案。進而，亦要求與電路圖案一併於該層形成對準標記。然而，若僅以習知之方法形成對準標記，則會藉由嵌段共聚物之自組裝化而於對準標記本身亦形成未預料到之微細結構，於其後之步驟中該對準標記之檢測變得困難，如此則有基板之層間之重合精度降低之虞。
鑒於此種情況，本發明之態樣之目的在於提供一種可於利用嵌段共聚物之自組裝化形成電路圖案時使用之標記形成技術。
根據第1態樣，提供一種標記形成方法，其包括如下步驟：將光罩像曝光於基板之包含標記形成區域之區域，基於該光罩像之第1部分，於該標記形成區域形成形狀互不相同之第1標記及第2標記；於包含該標記形成區域之區域塗佈包含嵌段共聚物之聚合物層；於所塗佈之該聚合物層之至少一部分形成自組裝化區域；選擇性地去除所形成之該自組裝化區域之一部分；及，使用該第1標記及第2標記於該基板之該標記形成區域分別形成第1定位用標記及第2定位用標記。
根據第2態樣，提供一種標記檢測方法，其係藉由第1態樣之標記形成方法形成於基板之標記形成區域之該第1及第2定位用標記之檢測方法，其包括如下步驟：產生該第1及第2定位用標記之檢測信號； 評價該產生之檢測信號；及基於該評價之結果於該第1及第2定位用標記中選擇用於該基板之定位之標記。
根據第3態樣，提供一種元件製造方法，其包括如下步驟：使用第1態樣之標記形成方法於基板形成層間之對位用之標記；使用該對位用之標記進行對位，使該基板曝光；及，對該經曝光之基板進行處理。
根據本發明之態樣，由於使用形狀互不相同之第1標記及第2標記形成第1及第2定位用標記，因此，即便於產生嵌段共聚物之自組裝化之情形時，亦可將至少一個對位用標記形成為目標之形狀。因此，於利用嵌段共聚物之自組裝化形成電路圖案時，可與該電路圖案一併形成對位用之標記。
R1、R2‧‧‧光罩
W‧‧‧晶圓(基板)
ALS‧‧‧晶圓對準系統
SL‧‧‧劃線區域
SA‧‧‧照射區域
WM1、WM2‧‧‧晶圓標記
RPX、RPX1‧‧‧光阻標記
DL1‧‧‧元件層
44X、44X1‧‧‧晶圓標記
44Xa、44Xa1‧‧‧線圖案區域
46X‧‧‧標記圖案
50‧‧‧基材
52‧‧‧硬質光罩層
54‧‧‧光阻層
54B‧‧‧導引圖案
56‧‧‧包含嵌段共聚物(BCP)之聚合物層
56A‧‧‧親液性之區
56B‧‧‧撥液性之區
58X‧‧‧金屬之線圖案
100‧‧‧曝光裝置
圖1(A)係表示實施形態之一例中所使用之圖案形成系統之主要部分之方塊圖，(B)係表示圖1(A)中之曝光裝置之概略構成之圖。
圖2(A)係表示實施形態之一例晶圓所具有之元件層之俯視圖，(B)係附設於圖2(A)之一個照射區域之複數之晶圓標記及該照射區域內之電路圖案之一部分之放大俯視圖。
圖3係表示實施形態之一例之圖案形成方法之流程圖。
圖4(A)、(B)、(C)、(D)、(E)、(F)、(G)及(H)係分別表示圖案形成步驟中逐漸變化之晶圓之圖案之一部分之放大剖面圖。
圖5(A)係表示光罩之標記圖案之一部分之放大俯視圖，(B)係圖5(A)中之B部分之放大俯視圖。
圖6(A)係表示第1晶圓標記用之光阻圖案之一部分之放大俯視圖，(B)及(C)係分別表示圖6(A)中之B部分之不同製造階段之圖案之放大俯 視圖。
圖7(A)、(B)及(C)係分別表示圖6(A)中之B部分之不同製造階段之圖案之放大俯視圖。
圖8係表示實施形態之一例中所形成之第1晶圓標記之構成之放大俯視圖。
圖9(A)係表示第2晶圓標記用之光罩之圖案之一部分之放大俯視圖，(B)係表示圖9(A)之B部分之放大圖。
圖10(A)係表示第2晶圓標記用之光阻圖案之一部分之放大俯視圖，(B)及(C)係分別表示圖10(A)中之B部分之不同製造階段之圖案之放大俯視圖。
圖11係表示晶圓之半徑方向之位置與形成於該位置之晶圓標記之形狀之關係之一例之圖。
圖12(A)係表示所形成之晶圓標記之一部分之放大俯視圖，(B)係表示圖12(A)之標記之圖像之拍攝信號之一例之圖，(C)係表示圖12(B)之拍攝信號之微分信號之一例之圖。
圖13(A)、(B)、(C)及(D)係分別表示變形例之圖案之形成步驟中逐漸變化之晶圓之圖案之一部分之放大剖面圖。
圖14係表示電子元件之製造步驟之一例之流程圖。
參照圖1(A)~圖12(C)對本發明之較佳之實施形態之一例進行說明。首先，對本實施形態中用於形成半導體元件等電子元件(微型元件)之電路圖案之圖案形成系統之一例進行說明。
圖1(A)表示本實施形態之圖案形成系統之主要部分，圖1(B)表示圖1(A)中之由掃描步進器(Scanning Stepper)(掃描儀(scanner))構成之 掃描式之曝光裝置(投影曝光裝置)100之概略構成。圖1(A)中，圖案形成系統包括以下等機構：曝光裝置100，其使塗佈有感光材料之晶圓(半導體晶圓)曝光；塗佈顯影機200，其進行作為對於晶圓之感光材料之光阻(photo resist)(光阻)(resist)之塗佈及顯影；薄膜形成裝置300；蝕刻裝置400，其進行對於晶圓之乾式或濕式之蝕刻；聚合物處理裝置500，其進行包含下述嵌段共聚物(Block Co-Polymer：BCP)之聚合物(Polymer)(聚合物)之處理；退火裝置600；搬送系統700，其於該等裝置間進行晶圓之搬送；及主機電腦(host computer)(未圖示)。
本發明中所使用之嵌段共聚物係包含多於1個之分別以嵌段單元存在之單體(單體)之聚合物、或自該等單體衍生之聚合物。單體之各嵌段包含單體之重複序列。作為嵌段共聚物，可使用二嵌段共聚物或三嵌段共聚物等任意聚合物。該等中，二嵌段共聚物具有2個不同之單體之嵌段。二嵌段共聚物可如A-b-B般簡寫，此處，A表示第1嵌段之聚合物，B表示第2嵌段之聚合物，-b-表示具有A及B之嵌段之二嵌段共聚物。例如，PS-b-PMMA表示聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之二嵌段共聚物。除鏈狀之嵌段共聚物以外，亦可利用具有其他結構之嵌段共聚物作為本發明之嵌段共聚物，例如星型共聚物、分支共聚物、超分支共聚物、或接枝共聚物。
又，於嵌段共聚物中，有構成其之各嵌段(單體)彼此集合而形成亦被稱為微區或簡稱為區之單個之微相分離區之傾向(相分離之傾向)。該相分離亦為自組裝化(Self-Assembly)之一種。不同之區之間隔及形態依賴於嵌段共聚物內之不同之嵌段之相互作用、體積分率、及數量。嵌段共聚物之區例如可作為退火(annealing)(退火)之結果而形成。作為退火之一部分之加熱或烘烤(baking)係使基板及其上之塗覆層(薄膜層)之溫度上升至高於周圍溫度之通常之製程。退火中，可包含熱退火、熱梯 度退火、溶劑蒸汽退火、或其他退火法。熱退火有時亦被稱作熱硬化，用於誘發相分離，進而，亦可用作用以減少或去除橫方向之微相分離區之層內之缺陷之製程。退火通常包含如下內容：於一定時間(例如，數分鐘至數日)內，以高於嵌段共聚物之玻璃轉移溫度之高溫進行加熱。
又，本實施形態中，於包含嵌段共聚物之聚合物中，應用指向性自組裝化(Directed Self-Assembly：DSA)以適合於半導體元件之電路圖案及/或對準標記之形成之形狀形成經片段化之奈米尺度級之區。指向性自組裝化係如下技術：將藉由例如微影步驟形成之光阻圖案作為預圖案或導引圖案，以由該預圖案或導引圖案所規定之空間配置(形貌(topography)結構)，控制嵌段共聚物之區之配置。作為指向性自組裝化之方法，例如使用利用立體之預圖案或導引圖案之製圖外延法(Grapho-Epitaxy Process)，但亦可使用於基底設置平面之預圖案或導引圖案之化學外延法(Chemo-Epitaxy Process)。
圖1(B)中，曝光裝置100具備以下等機構：照明系統10；光罩載置台RST，其保持藉由來自照明系統10之曝光用之照明光(曝光光)IL被照明之光罩(reticle)R(光罩(mask))；投影單元PU，其包括將自光罩R射出之照明光IL投射至晶圓W(基板)之表面之投影光學系統PL；晶圓載置台WST，其保持晶圓W；及主控制裝置(未圖示)，其由總括地控制裝置整體之動作之電腦所構成。以下，於圖1(B)中，與投影光學系統PL之光軸AX平行地設置Z軸，沿正交於Z軸之平面(大致水平面)內光罩R與晶圓W被相對掃描之方向設置Y軸，沿正交於Z軸及Y軸之方向設置X軸，將繞X軸、Y軸、及Z軸之旋轉(傾斜)方向分別設為θ x、θ y、及θ z方向而進行說明。
照明系統10如例如美國專利申請公開第2003/025890號說明書等所揭示般，包括產生照明光IL之光源、及藉由照明光IL照明光罩R 之照明光學系統。作為照明光IL，作為一例，使用ArF準分子雷射光(波長193nm)。再者，作為照明光IL，亦可使用KrF準分子雷射光(波長248nm)、YAG(Yttrium Aluminium Garnet，釔鋁石榴石)雷射或固體雷射(半導體雷射等)之諧波等。
照明光學系統具有偏光控制光學系統、光量分佈形成光學系統(繞射光學元件或空間光調變器等)、包括光學積分器(蠅眼透鏡(fly eye lens)或棒狀積分器(rod integrator)(內表面反射型積分器)等)等之照度均一化光學系統、及光罩遮器(固定及可變之視場光闌)等(均未圖示)。照明系統10以二極照明、四極照明、環狀照明、或通常照明等照明條件，藉由特定之偏光狀態之照明光IL以大致均一之照度分佈對藉由光罩遮器所規定之光罩R之圖案面(下表面)之X方向上細長之長條狀之照明區域IAR進行照明。
又，藉由真空吸附等保持光罩R之光罩載置台RST以可於Y方向以固定速度移動且可調整X方向、Y方向之位置、及θ z方向之旋轉角之方式被載置於光罩基底(未圖示)之與XY平面平行之上表面。光罩載置台RST之位置資訊係藉由包括複數軸之雷射干涉儀之光罩干涉儀18經由移動鏡14(或載置台之經鏡面加工之側面)以例如0.5~0.1nm左右之解析度持續被檢測。藉由基於光罩干涉儀18之測量值控制包括線性馬達(linear motor)等之光罩載置台驅動系統(未圖示)，而控制光罩載置台RST之位置及速度。
又，配置於光罩載置台RST之下方之投影單元PU包括投影光學系統PL，該投影光學系統PL具有鏡筒24、及以特定之位置關係保持於該鏡筒24內之複數之光學元件。投影光學系統PL例如為兩側遠心(telecentric)且具有特定之投影倍率β(例如1/4倍、1/5倍等縮小倍率)。光罩R之照明區域IAR內之電路圖案之圖像藉由通過光罩R之照明光IL經 由投影光學系統PL形成於晶圓W之一個照射區域內之曝光區域IA(與照明區域IAR共軛之區域)。作為本實施形態之基板之晶圓(半導體晶圓)W例如包括如下者，即，於由矽(或亦可為SOI(silicon on insulator，絕緣層上覆矽)等)構成之直徑為200~450mm左右之圓板狀之基材之表面形成有圖案形成用之薄膜(氧化膜、金屬膜、聚矽膜等)者。進而，於曝光對象之晶圓W之表面，以特定之厚度(例如數10nm~200nm左右)塗佈光阻。
又，曝光裝置100為了進行應用浸潤法之曝光，以包圍保持作為構成投影光學系統PL之最圖像面側(晶圓W側)之光學元件之前端透鏡26之鏡筒24之下端部周圍之方式，於前端透鏡26與晶圓W之間設置有構成用以供給液體Lq之局部浸潤裝置30之一部分之噴嘴單元32。噴嘴單元32之液體Lq之供給口經由供給流路及供給管34A連接於液體供給裝置(未圖示)。噴嘴單元32之液體Lq之回收口經由回收流路及回收管34B連接於液體回收裝置(未圖示)。局部浸潤裝置30之詳細之構成例如揭示於美國專利申請公開第2007/242247號說明書等中。
又，晶圓載置台WST以可於X方向、Y方向、及θ z方向移動之方式被載置於底盤12之與XY平面平行之上表面12a。晶圓載置台WST具備：載置台本體20；晶圓台WTB，其搭載於載置台本體20之上表面；及Z‧調平(leveling)機構，其設置於載置台本體20內，相對地驅動晶圓台WTB(晶圓W)相對於載置台本體20之Z方向之位置(Z位置)、及θ x方向、θ y方向之傾斜角。於晶圓台WTB，設置有晶圓保持器(未圖示)，該晶圓保持器藉由真空吸附等將晶圓W保持於大致與XY平面平行之吸附面上。於晶圓台WTB之上表面之晶圓保持器(晶圓W)之周圍，設置有平板狀之板(撥液板)28，該撥液板與晶圓W之表面(晶圓面)成為大致同一平面，具有對於液體Lq經撥液化處理之表面。進而，曝光中，基 於例如斜入射方式之自動聚焦感測器(automatic focus sensor)(未圖示)之測量值，以晶圓面聚焦於投影光學系統PL之圖像面之方式，驅動晶圓載置台WST之Z‧調平機構。
又，於晶圓台WTB之Y方向及X方向之端面，分別藉由鏡面加工形成有反射面。藉由自構成晶圓干涉儀16之複數軸之雷射干涉儀分別對該反射面(亦可為移動鏡)投射干涉儀射束，而以例如0.5~0.1nm左右之解析度測量晶圓載置台WST之位置資訊(至少包含X方向、Y方向之位置、及θ z方向之旋轉角)。藉由基於該測量值控制包含線性馬達等之晶圓載置台驅動系統(未圖示)，而控制晶圓載置台WST之位置及速度。再者，晶圓載置台WST之位置資訊亦可藉由具有繞射光柵狀之光學尺(scale)及檢測頭之編碼器方式之檢測裝置進行測量。
又，曝光裝置100具備：晶圓對準系統ALS，其係由測量晶圓W之特定之晶圓標記(對準標記)之位置之圖像處理方式之FIA(Field Image Alignment，場像對準)系統所構成；及空間圖像測量系統(未圖示)，其為了測量光罩R之對準標記之藉由投影光學系統PL之圖像之位置而內置於晶圓載置台WST。利用該等空間圖像測量系統(光罩對準系統)及晶圓對準系統ALS進行光罩R與晶圓W之各照射區域之對準。
於晶圓W之曝光時，藉由將晶圓載置台WST於X方向、Y方向移動(步進移動)，而晶圓W之曝光對象之照射區域向曝光區域IA之近前移動。進而，自局部浸潤裝置30對投影光學系統PL與晶圓W之間供給液體Lq。繼而，一面將光罩R之圖案之一部分之藉由投影光學系統PL之圖像投影至晶圓W之一個照射區域，一面經由光罩載置台RST及晶圓載置台WST使光罩R及晶圓W於Y方向同步地移動，藉此，光罩R之圖案之圖像被掃描曝光於該照射區域。藉由反覆進行該步進移動與掃描曝光，而以步進掃描(step and scan)方式及浸潤方式使光罩R之圖案之圖像分別 曝光於晶圓W之各照射區域。
繼而，關於本實施形態中作為製造對象之元件用圖案，作為一例，為作為半導體元件之SRAM(Static RAM，靜態隨機存取記憶體)之閘單元(gate cell)用之電路圖案，該電路圖案係利用包含嵌段共聚物之聚合物之指向性自組裝化(DSA)而形成。進而，本實施形態中，於供該元件用圖案形成之晶圓W之元件層，亦形成作為定位用或對位用之對準標記之晶圓標記。
圖2(A)表示形成有該元件用圖案及晶圓標記之晶圓W。圖2(A)中，於晶圓W之表面，於X方向、Y方向間隔特定寬度之劃線區域SL(標記形成區域)而設置有多個照射區域SA(元件用圖案形成區域)，於各照射區域SA內形成元件用圖案DP1，於附設於各照射區域SA之劃線區域SL形成有形狀互不相同之第1及第2晶圓標記WM1、WM2。若晶圓W之直徑為例如300mm，則作為一例，於晶圓W之表面形成100個左右之照射區域SA。再者，晶圓W之直徑不限定於300mm，亦可使用450mm等大型晶圓。
如作為圖2(A)之B部分之放大圖之圖2(B)所示，元件用圖案DP1包含將於Y方向延伸之複數之線圖案40Xa於X方向大致以週期(間距)px1排列而成之線與間隙(line and space)圖案(以下，稱作L & S圖案)40X、及將於X方向延伸之複數之線圖案於Y方向大致以週期py1排列而成之L & S圖案40Y。線圖案40Xa等例如由金屬構成，其線寬為週期px1等之1/2以下左右。作為一例，週期px1、py1大致相等，週期px1為分別組合波長193nm之浸潤式微影與例如所謂之雙重曝光製程之情形時所獲得之最微細之週期(以下，稱作週期pmin)之幾分之一左右。該週期px1之1/2例如小於22nm左右。於形成具有此種微細之週期之L & S圖案40X、40Y之情形時，於使包含嵌段共聚物之聚合物進行指向性自組裝化時， 針對不同之每個嵌段形成線狀之區。
又，劃線區域SL之第1晶圓標記WM1包含X軸之晶圓標記44X及Y軸之兩處晶圓標記44YA、44YB，該晶圓標記44X係將分別於Y方向上細長且X方向之寬度大致相同之線圖案區域44Xa及間隙圖案區域44Xb於X方向以週期p1排列而成，該等晶圓標記44YA、44YB係將分別於X方向上細長且Y方向之寬度大致相同之線圖案區域44Ya及間隙圖案區域44Yb於Y方向以週期p2排列而成。作為一例，晶圓標記44YA、44YB以於Y方向隔著晶圓標記44X之方式配置。同樣地，劃線區域SL之第2晶圓標記WM2包含X軸之晶圓標記44X1及Y軸之兩處晶圓標記44YA1、44YB1，該晶圓標記44X1係將分別於Y方向上細長之線圖案區域44Xa1及間隙圖案區域44Xb1於X方向以週期p1A排列而成，該等晶圓標記44YA1、44YB1係將分別於X方向上細長之線圖案區域44Ya1及間隙圖案區域44Yb1於Y方向以週期p2A排列而成。
作為一例，週期p1與週期p2相互相等。又，週期p1A與週期p2A相互相等。週期p1及p1A分別為波長193nm之浸潤式微影中之解像極限(週期)之數倍至數10倍左右。本實施形態中，週期p1A被設定為大於週期p1一定程度，例如大於週期p1數%~數10%左右。再者，如下所述，於在線圖案區域44Xa、44Xa1內利用嵌段共聚物之指向性自組裝化形成微細結構且線圖案區域44Xa、44Xa1內之微細結構互不相同之情形時，週期p1A及週期p1亦可為相同或大致相同。
進而，晶圓標記WM1、WM2之線圖案區域44Xa、44Ya、44Xa1、44Ya1與間隙圖案區域44Xb、44Yb、44Xb1、44Yb1只要為於藉由圖1(B)之晶圓對準系統ALS進行檢測之情形時對於檢測光之反射率不同之區域即可。於此情形時，若使用晶圓對準系統ALS之檢測光之波長λ a、物鏡光學系統之開口數NA，則晶圓對準系統ALS之解像極限(可光學性地 進行檢測之極限)為λ a/(2NA)。又，為了藉由晶圓對準系統ALS檢測晶圓標記44X、44YA、44X1、44YA1等，晶圓標記44X、44X1之週期p1、p1A之1/2必須為該解像極限以上，可藉由晶圓對準系統ALS檢測晶圓標記44X、44YA、44X1、44YA1等之條件如下。
p1/2≧λ a/(2NA)、及p1A/2≧λ a/(2NA)…(1)
作為一例，若將波長λ a設為600nm，且將開口數NA設為0.9，則週期p1、p1A只要分別為約670nm以上即可。本實施形態中，必須事先考慮到如下情況：由於形成元件用圖案DP1時應用形成線狀之區之指向性自組裝化，因此即便於形成晶圓標記44X、44X1等時，亦藉由嵌段共聚物之指向性自組裝化而形成線狀之區。
以下，參照圖3之流程圖對用以使用本實施形態之圖案形成系統形成圖2(B)所示之晶圓標記WM1、WM2之圖案形成方法之一例進行說明。再者，以下，主要說明形成第1晶圓標記WM1之晶圓標記44X之過程，但與此同步，亦形成第1晶圓標記WM1之晶圓標記44YA、44YB、第2晶圓標記WM2、及元件用圖案DP1。作為一例，如圖4(A)所示，將晶圓W之例如矽等之基材50之表面部設為供晶圓標記及元件用圖案形成之第1元件層DL1。
首先，於圖3之步驟102中，使用薄膜形成裝置300，於晶圓W之元件層DL1之表面形成氧化膜或氮化膜等硬質光罩層52。於硬質光罩層52上，亦可形成中性層(未圖示)，以使下述包含嵌段共聚物之聚合物層容易形成。繼而，使用塗佈顯影機200於其上塗覆例如正型之光阻層54(參照圖4(A))。再者，作為硬質光罩層52，亦可使用抗反射膜(Bottom Anti-Reflection Coating：BARC)。繼而，將形成有元件層DL1用之圖案之光罩(設為光罩R1)載入曝光裝置100之光罩載置台RST，將曝光裝置100之照明條件設定為例如四極照明，以使最微細之圖案可於X方向及Y方向 曝光，並將晶圓W載入晶圓載置台WST(步驟104)。繼而，利用浸潤法將光罩R1之元件用圖案之圖像(未圖示)曝光於晶圓W之各照射區域SA。又，於曝光於各照射區域SA時之同時，使光罩R1之晶圓標記用之圖案之圖像46XP等曝光於附設於各照射區域SA之劃線區域SL(步驟106)。將結束曝光之晶圓卸載，利用塗佈顯影機200進行光阻之顯影，形成光阻圖案54A(參照圖4(B))。其後，進行光阻圖案54A之微細化(slimming)及光阻硬化處理(步驟108)。再者，於光罩R1之圖案之圖像之曝光時，亦可預先將曝光量調整為較大，以使光阻圖案之線寬變細，於此情形時，可省略微細化。
如圖5(A)所示，於光罩R1之對應於劃線區域SL之圖案區域，形成有作為第1晶圓標記WM1之原版之X軸及Y軸之標記圖案46X、46YB。標記圖案46X、46YB分別係如下者，即，將對應於圖2(B)之線圖案區域44Xa、44Ya之線區域46Xa、46Ya與對應於間隙圖案區域44Xb、44Yb之由遮光膜SHR構成之間隙區域46Xb、46Yb於X方向及Y方向以週期p1/β及p2/β(β為投影倍率)排列而成者。線區域46Xa、46Ya之寬度與間隙區域46Xb、46Yb之寬度大致相同。再者，以下，為了方便說明，設為光罩之圖案之藉由投影光學系統PL之圖像為正立像。
於線區域46Xa、46Ya，分別以透光部為背景於X方向以週期p3/β(參照作為圖5(A)之B部分之放大圖之圖5(B))形成有由Y方向上細長之遮光膜構成之複數之線圖案48X。線圖案48X之線寬為對應之週期p3/β之1/2。本實施形態中，週期p3/β為略大於曝光裝置100之投影光學系統PL之物體面側之解像極限(波長193nm之浸潤式微影中之解像極限)之程度。因此，光罩R1之標記圖案46X、46YB(複數之線圖案48X之組合)之圖像46XP等藉由曝光裝置100被高精度地曝光於晶圓W之劃線區域SL。
圖6(A)表示X軸及Y軸之光阻標記RPX、RPYB，該等光阻標記RPX、RPYB係由於圖5(A)之光罩R1之標記圖案46X、46YB之圖像向光阻層54之曝光、顯影及微細化後形成於晶圓W之硬質光罩層52上之光阻圖案所構成。於圖6(A)中，光阻標記RPX、RPYB分別係如下者，即，將對應於圖5(A)之光罩R1之線區域46Xa、46Ya之線區域RPXa、RPYa與對應於間隙區域46Xb、46Yb之間隙區域RPXb、RPYb於X方向及Y方向以週期p1及p2排列而成者。又，圖6(B)係圖6(A)之B部分之放大圖，圖6(C)及圖7(A)~(C)分別係對應於圖6(A)之B部分之部分之放大圖。
間隙區域RPXb、RPYb(此處，為包圍線區域RPXa、RPYa之區域)分別為光阻膜部54S(凸之區域)(參照圖6(B))。於線區域RPXa、RPYa，分別於X方向以週期p3形成有Y方向上細長之凸之複數之線狀之圖案(以下，稱作導引圖案)54B。導引圖案54B之線寬例如為週期p3(此處，為略大於波長193nm之浸潤式微影中之週期換算之解像極限之程度)之幾分之一~幾十分之一左右(參照圖4(B))。再者，圖4(A)~(H)係對應於沿圖6(B)之DD線之部分之部分之剖面圖。
又，如圖9(A)所示，於光罩R1之接近於第1晶圓標記WM1之原版圖案之區域，形成有作為第2晶圓標記WM2之原版之X軸及Y軸之標記圖案46X1、46YB1。標記圖案46X1、46YB1分別係如下者，即，將對應於圖2(B)之線圖案區域44Xa1、44Ya1之線區域46Xa1、46Ya1與對應於間隙圖案區域44Xb1、44Yb1之由遮光膜SHR構成之間隙區域46Xb1、46Yb1於X方向及Y方向以週期p1A/β及p2A/β(β為投影倍率)排列而成者。線區域46Xa1、46Ya1之寬度與間隙區域46Xb1、46Yb1之寬度大致相同。
於線區域46Xa1、46Ya1，分別以透光部為背景於X方向以 週期p3A/β(參照作為圖9(A)之B部分之放大圖之圖9(B))形成有Y方向上細長之遮光膜之線圖案48X1。線圖案48X1之線寬為對應之週期p3A/β之1/2。本實施形態中，週期p3A/β與曝光裝置100之投影光學系統PL之物體面側之解像極限(波長193nm之浸潤式微影中之解像極限)大致相同。又，線圖案48X1之週期p3A/β被設定為小於第1晶圓標記WM1用之圖5(B)之線圖案48X之週期p3/β。光罩R1之標記圖案46X1、46YB1(複數之線圖案48X1之組合)之圖像亦藉由曝光裝置100被高精度地曝光於晶圓W之劃線區域SL。
圖10(A)表示於圖9(A)之光罩R1之標記圖案46X1、46YB1之圖像向光阻層54之曝光、顯影、及微細化後形成於晶圓W之硬質光罩層52上之X軸及Y軸之光阻標記RPX1、RPYB1。於圖10(A)中，光阻標記RPX1、RPYB1分別係如下者，即，將對應於圖9(A)之光罩R1之線區域46Xa1、46Ya1之線區域RPXa1、RPYa1與對應於間隙區域46Xb1、46Yb1之間隙區域RPXb1、RPYb1於X方向及Y方向以週期p1A及p2A排列而成者。又，圖10(B)及(C)分別係圖10(A)之B部分及對應於此之部分之放大圖。
間隙區域RPXb1、RPYb1分別為光阻膜部54S(凸之區域)(參照圖10(B))。於線區域RPXa1、RPYa1，分別於X方向以週期p3A形成有Y方向上細長之凸之複數之線狀之圖案(以下，稱作導引圖案)54B1。導引圖案54B1之線寬例如為週期p3A(此處，為與波長193nm之浸潤式微影中之週期換算之解像極限相同之程度)之幾分之一~幾十分之一左右。
繼而，於步驟110中，將形成有圖6(A)之光阻標記RPX、RPYB之晶圓W搬送至聚合物處理裝置500，以覆蓋晶圓W上之光阻標記RPX、RPYB、RPX1、RPYB1等及元件圖案形成用之光阻圖案(未圖示)之方式，藉由例如旋轉塗佈形成(塗佈)包含嵌段共聚物(BCP)之聚合物層 56。本實施形態中，作為一例，使用聚苯乙烯(PS)及聚甲基丙烯酸甲酯(PMMA)之二嵌段共聚物(PS-b-PMMA)作為嵌段共聚物。又，聚合物層56雖然為嵌段共聚物本身，但亦可於其中包含用以提高塗佈性之溶劑及/或使自組裝化變容易之添加物等。藉由旋轉塗佈使聚合物層56堆積於構成光阻標記RPX、RPYB等之凸之複數之導引圖案54B、54B1間之凹部70A等(參照圖4(B)、圖4(C)、及圖6(C))。
繼而，將形成有聚合物層56之晶圓W搬送至退火裝置600，藉由對聚合物層56實施退火(例如熱退火)，而利用指向性自組裝化(DSA)將聚合物層56分離為兩種區(步驟112)。藉由此情形時之指向性自組裝化，Y方向上細長之複數之導引圖案54B間之聚合物層56如圖4(D)及圖7(A)所示，相分離為如下狀態：於X方向以週期p3a配置有由Y方向上細長之線狀之PMMA(聚甲基丙烯酸甲酯)構成之親液性之第1區56A與由Y方向上細長之線狀之PS(聚苯乙烯)構成之撥液性之第2區56B。由於導引圖案54B(光阻圖案)為親液性，因此，於鄰接於導引圖案54B之部分形成親液性之區56A。週期p3a例如為複數之導引圖案54B之週期p3之幾分之一~十分之一左右，兩種區56A、56B之X方向之寬度相互大致相同。第2晶圓標記WM2用之複數之導引圖案54B1間之聚合物層56亦相分離為第1及第2區。本實施形態中，聚合物層56沿細長之導引圖案54B、54B1分離為細長之兩種區。此時，關於聚合物層56(晶圓W)之退火，亦使用容易分離為細長之兩種區之條件。
繼而，將晶圓W搬送至蝕刻裝置400，實施例如氧電漿蝕刻，而如圖7(B)及圖4(E)所示，選擇性地去除形成於晶圓W之區56A、56B中之親液性之第1區56A(步驟114)。其後，以光阻標記RPX、RPYB(導引圖案54B)、光阻標記RPX1、RPYB1(導引圖案54B1)、及週期性地殘留之撥液性之區56B作為光罩，進行晶圓W之硬質光罩層52之蝕刻而於 硬質光罩層52形成複數之開口52a(參照圖4(F))，將殘留之光阻及區56B去除(步驟116)。繼而，經由形成有複數之開口52a之硬質光罩層52進行晶圓W之第1元件層DL1之蝕刻，而如圖4(G)所示，於元件層DL1之對應於複數之區56A之區域分別形成Y方向上細長之複數之凹部DL1Xa(步驟118之前半部分)。
繼而，將晶圓W搬送至薄膜形成裝置300，於晶圓W之元件層DL1之凹部DL1Xa埋入金屬(例如銅)，而如圖4(H)所示，形成Y方向上細長之線圖案58X(步驟118之後半部分)。如圖7(C)所示，複數之線圖案58X之X方向之週期為p3a，線圖案58X之線寬大致為週期p3a之1/2。同樣地，於晶圓W之元件層DL1之第1晶圓標記WM2用之線圖案區域44Xa1區域，如圖10(C)所示般形成於X方向以週期p3Aa排列之複數之金屬之線圖案58X1，間隙圖案區域44Xb1仍為基底。
藉由以上步驟，於晶圓W之第1元件層DL1之劃線區域SL，如圖8所示般形成由晶圓標記44X、44YA、44YB構成之第1晶圓標記WM1。即，形成將複數之金屬之線圖案58X以大致週期p3a於X方向排列而成之線圖案區域44Xa與由基底圖案構成之間隙圖案區域44Xb於X方向以週期p1排列之X軸之晶圓標記44X。進而，以於Y方向隔著晶圓標記44X之方式，形成將線圖案58X(短於晶圓標記44X之情形)以大致週期p3a於X方向排列而成之線圖案區域44Ya與由基底圖案構成之間隙圖案區域44Yb於Y方向以週期p2(此處，與p1相等)排列之Y軸之兩處晶圓標記44YA、44YB。同樣地，亦形成圖2(B)之第2晶圓標記WM2。
又，與形成圖8之第1晶圓標記WM1之同時，於晶圓W之各照射區域SA，與晶圓標記之情形同樣地利用包含嵌段共聚物之聚合物層之指向性自組裝化形成有圖2(B)所示之L & S圖案40X、40Y。
其後，於晶圓W之元件層DL1上形成第2元件層之情形時，於晶圓W 之元件層DL1上形成薄膜，並塗覆光阻(步驟120)。繼而，將光罩R2載入曝光裝置100之光罩載置台RST，將晶圓W載入晶圓載置台WST(步驟122)。進而，藉由曝光裝置100之晶圓對準系統ALS，檢測附設於選自晶圓W之全部照射區域SA中之複數之照射區域(所謂之對準照射)之複數對晶圓標記WM1、WM2(參照圖2(B))之位置(步驟124)。於在晶圓W形成有例如100個左右之照射區域SA之情形時，作為一例，選擇20個左右之對準照射。於附設於該等對準照射之複數對晶圓標記WM1、WM2中，包含形成於在半徑方向上距晶圓W之中心之距離互不相同之複數之劃線區域SL之複數對晶圓標記WM1、WM2。
其後，於對晶圓對準系統ALS之檢測信號進行處理之運算部(未圖示)中，進行所測量之全部晶圓標記WM1、WM2之檢測信號之良否判定(步驟126)。此處，關於圖12(A)所示之第1晶圓標記WM1之X軸之晶圓標記44X，對該檢測信號之良否判定之方法之一例進行說明。亦同樣地對第2晶圓標記WM2之X軸之晶圓標記44X1進行良否判定。
關於該良否判定，本實施形態中，於步驟110中藉由旋轉塗佈於晶圓W塗佈有包含嵌段共聚物之聚合物層56，但預想：於旋轉塗佈之情形時，有距晶圓W之中心之距離(半徑方向之位置)越大，聚合物層56越薄之傾向。
本發明者嘗試在未於晶圓標記用之光阻圖案形成導引圖案之狀態下且改變聚合物層56之厚度而利用上述標記形成方法於直徑300mm之晶圓之表面形成晶圓標記，並利用掃描式電子顯微鏡(SEM)測量所形成之晶圓標記之線圖案區域之寬度(以下，稱作線寬CD(critical dimension，臨界尺寸))。該線寬CD之設計值大致為1μm左右。
圖11表示該線寬CD之測量結果。圖11中，橫軸為所測量之晶圓標記之距晶圓之中心之半徑方向及反方向之位置r(mm)。又，實線 之曲線B1係於聚合物層56較薄之情形時之線寬CD之測量結果，虛線之曲線B2係於聚合物層56較厚之情形時之線寬CD之測量結果，曲線B1之最大值大致為設計值。自曲線B2可知：聚合物層56越厚，越多地於無導引圖案之區域藉由聚合物層56之指向性自組裝化形成圖案之微細結構，由此，線寬CD較大地變化。進而，自曲線B1、B2可知有如下傾向：於半徑方向上距晶圓之中心越遠，因聚合物層56之指向性自組裝化而引起之線寬CD自設計值之偏差越小。此意味著有如下傾向：於半徑方向上距晶圓之中心越遠，聚合物層56越薄。
預測：即便於本實施形態之圖案形成方法中，亦會出現有於半徑方向上距該晶圓之中心越遠則聚合物層56越薄之傾向之現象。於此情形時，例如圖8之第1晶圓標記WM1之晶圓標記44X之線圖案區域44Xa內之複數之線圖案58X之形狀(線寬、直線性、週期等)、及圖10(C)之第2晶圓標記WM2之晶圓標記44X1之線圖案區域44Xa1內之複數之線圖案58X1之形狀分別根據距晶圓W之中心之距離而變化。結果，有晶圓標記WM1、WM2之拍攝信號根據距晶圓W之中心之距離而變化，從而產生位置之檢測結果自目標值之偏差變大之標記之虞。因此，本實施形態中，對於因起因於例如旋轉塗佈之聚合物層56之厚度不均而檢測信號超過容許範圍地變化之晶圓標記WM1、WM2，不於對準中使用。並且，為了判定其檢測信號是否超過容許範圍地變化，求出以下所說明之特徵部分。
由於本實施形態之晶圓對準系統ALS為圖像處理方式，因此，藉由拍攝晶圓標記44X之圖像而獲得圖12(B)所示之拍攝信號DSX作為檢測信號。圖12(B)之橫軸表示於對應於晶圓對準系統ALS之拍攝元件之測量方向(此處，為X方向)之方向上排列之複數之像素之位置。
晶圓對準系統ALS之運算部中，作為拍攝信號DSX之特徵量，檢測以下之量(a1)~(a11)作為一例。以下之說明中，將晶圓標記44X(或44X1) 中之藉由線圖案區域44Xa及間隙圖案區域44Xb而形成之週期p1(或週期p1A)之部分稱作標記單元。再者，關於Y軸之晶圓標記44YA、44YB，亦同樣地檢測特徵量。
(a1)晶圓標記44X等之複數(此處，4個)之標記單元(包含線圖案區域44Xa之區域)之圖像之拍攝信號成為最大值(箭頭A1~A4所示之位置之值)之位置之X方向之間隔pm1、pm2、pm3。
(a2)該間隔pm1~pm3中之最大值<pmmax>及最小值<pmmin>。
(a3)該間隔pm1~pm3之平均值<pm>自設計值<pmx>之偏差δ pm1。
(a4)該間隔pm1~pm3之最大值<pmmax>與最小值<pmmin>之差量δ pm2及晶圓標記44X等之區域內之拍攝信號之對比度(contrast)(振幅/平均值)。
(a5)形成有晶圓標記44X等之圖像之區域內之拍攝信號之最大值及最小值。
(a6)晶圓標記44X等之複數之標記單元之圖像內之拍攝信號之最大值(箭頭A1~A4所示之位置之值)imax1等之平均值<imax>。
(a7)晶圓標記44X等之複數之標記單元之圖像內之拍攝信號之最小值imin1等之平均值<imin>。
(a8)該平均值<imax>與平均值<imin>之差量。
(a9)複數之標記單元之圖像內之拍攝信號之傾斜量(拍攝信號相對於X方向之位置之變化之變化量)之最大值之平均值。
為了求出該值，只要如圖12(C)所示般求出拍攝信號DSX之微分信號dDSX/dx，並關於各標記單元(線圖案區域44Xa及間隙圖案區域44Xb)之圖像求出該微分信號之正值之最大值之絕對值SLL1、及負值之最大值之絕對值SLR1，計算該等中較大之值(標記單元內之最大值)之平均值即可。
(a10)複數之標記單元之圖像內之拍攝信號之傾斜量之最大值與最小值之差。
(a11)複數之標記單元之圖像內之拍攝信號之正傾斜量之絕對值SLL1等與負傾斜量之絕對值SLR1等之差之平均值。
並且，於該運算部中，針對所求出之關於所測量之複數對晶圓標記WM1、WM2之上述(a1)~(a11)之每個特徵量，求出該特徵量與特定之目標值(例如所求出之關於在未塗佈包含嵌段共聚物之聚合物之狀態下形成之晶圓標記之特徵量之平均值)之差量，於每個特徵量之該等差量均超過所定之標準值之情形時，將該晶圓標記之檢測信號判定為不良。再者，亦可於該等差量中一定比例(例如50%以上之比例)之差量超過對應之標準值之情形時，將該晶圓標記之檢測信號判定為不良。又，亦可僅檢測(a1)~(a11)之特徵量中之至少一部分特徵量。
於下一步驟128中，該運算部判定被判定為檢測信號良好之晶圓標記WM1、WM2之個數是否為特定數(此處，為獲得必需之對準精度之個數)以上。再者，於1對晶圓標記WM1、WM2中至少一個標記之檢測信號為良好之情形時，設為該對晶圓標記WM1、WM2之檢測信號為良好。繼而，於被判定為檢測信號良好之晶圓標記之個數小於特定數之情形時，移行至步驟132，變更例如晶圓對準系統ALS之檢測光之波長、偏光狀態、及成像光學系統之開口數等檢測條件，返回至步驟124，重複進行對準照射之晶圓標記之檢測以後之動作。再者，亦可代替檢測條件之變更或與檢測條件之變更一併變更對準照射(所測量之晶圓標記之位置)。
又，步驟128中，於被判定為檢測信號良好之晶圓標記WM1、WM2之個數為特定數以上之情形時，移行至步驟130，自被判定為檢測信號良好之複數對晶圓標記WM1、WM2中篩選用於對準之標記，使用所測量之關於所篩選之標記之位置，以例如增強型全晶圓對準(EGA)方 式求出晶圓W之各照射區域之排列座標，進行晶圓W之對準。再者，於某一對晶圓標記WM1、WM2兩者均為良好之情形時，亦可使用例如其中週期較小之晶圓標記WM1之檢測結果。或者，亦可使用該等標記中檢測信號之特徵量自標準值之偏差之平方和較小之晶圓標記WM1或WM2之檢測結果。
其後，將光罩R2之圖案之圖像曝光於晶圓W之各照射區域SA(步驟134)，於下一步驟(步驟136)中進行光阻之顯影及蝕刻等圖案形成，藉此形成第2元件層之圖案。
如此，根據本實施形態之圖案形成方法，可利用包含嵌段共聚物之聚合物層之指向性自組裝化於晶圓W之各照射區域SA形成具有較浸潤式微影之解像極限更微細之結構之L & S圖案40X、40Y，並且可於劃線區域SL形成具有可利用晶圓對準系統ALS進行檢測之結構之晶圓標記WM1、WM2。因此，可於下一步驟中高精度地進行晶圓W之對準。又，於晶圓標記WM1、WM2中之一者之檢測信號不良之情形時，可藉由使用檢測信號良好之另一晶圓標記更加高精度地進行對準。
如上所述，利用本實施形態之圖案形成系統之標記形成方法具有：步驟106，其係將標記圖案46X、46X1之圖像曝光於晶圓W之劃線區域SL(標記形成區域)；步驟108，其係基於該標記之圖像於劃線區域SL上形成形狀互不相同之光阻標記RPX、RPX1(第1標記及第2標記)；及步驟110，其係藉由旋轉塗佈於晶圓W之劃線區域SL及照射區域SA塗佈包含嵌段共聚物之聚合物層56。進而，該標記形成方法具有：步驟112，其係藉由退火於所塗佈之聚合物層56之至少一部分形成自組裝化區域(親液性之區56A及撥液性之區56B)；步驟114，其係藉由電漿蝕刻選擇性地去除自組裝化區域之一部分(區56A)；及步驟116、118，其等係利用光阻標記RPX、RPX1於晶圓W之劃線區域SL分別形成第1及第2晶圓標記WM1、WM2之晶圓標記44X、44X1。
根據該標記形成方法，於利用包含嵌段共聚物之聚合物層56之自組裝化形成電路圖案時，可與該電路圖案一併形成具有較浸潤式微影之解像極限更微細之週期之結構、及可利用晶圓對準系統ALS進行檢測之極限或大於其之週期之結構之晶圓標記44X、44X1、以及晶圓標記WM1、WM2。
又，本實施形態之標記檢測方法係藉由本實施形態之標記形成方法形成於晶圓W之劃線區域SL之定位用(或對位用)之第1及第2晶圓標記WM1、WM2之檢測方法，包括：步驟124，其係產生第1及第2晶圓標記WM1、WM2之檢測信號(拍攝信號)；步驟126，其係評價該所產生之檢測信號；及步驟130，其係基於該評價之結果，於第1及第2晶圓標記WM1、WM2中選擇用於晶圓W之定位之標記。
根據該標記檢測方法，即便假設晶圓標記WM1、WM2中之一個標記之檢測信號根據包含嵌段共聚物之聚合物層56之自組裝化之程度等而與目標之狀態不同，亦可使用另一個標記之檢測信號高精度地進行晶圓W之定位(對準)。
再者，上述實施形態中，可進行如下變形。
上述實施形態中，於晶圓標記WM1、WM2用之光阻標記RPX、RPX1之線區域RPXa、RPXa1形成複數之導引圖案54B、54B1，於該等導引圖案54B、54B1間之凹部70A等中，進行有聚合物層56之指向性自組裝化。但是，亦可擴寬晶圓標記WM1、WM2之至少一者之標記用之線區域(凹部)之寬度，於該線區域中實質上不進行聚合物層56之指向性自組裝化。
該變形例中，如圖13(A)所示，於使晶圓標記用之圖像45XP及元件圖案用之圖像45DXP曝光於晶圓W之光阻層54後，藉由顯影如圖13(B)所示般形成以虛線表示之光阻圖案54A。繼而，藉由微細化於元件圖案之區域中形成複數之導引圖案54C，於晶圓標記之區域中對應於線 圖案區域形成夾於光阻圖案54C1、54C2(凸部)之寬度p1/2(或p1A/2)之凹部45X1a。p1(或p1A)為該晶圓標記之週期。
其後，藉由塗佈包含嵌段共聚物之聚合物層而如圖13(C)所示般於導引圖案54C間塗佈聚合物層56，於寬度較廣之凹部45X1a以例如中央部較薄之方式塗佈聚合物層56a。繼而，若使聚合物層56發生指向性自組裝化，則於導引圖案54C間進行指向性自組裝化，而可與上述實施形態同樣地形成微細之圖案。相對於此，由於晶圓標記用之寬度較廣之凹部45X1a內於聚合物層56a實質上不發生指向性自組裝化，因此，於其後之步驟中，於對應於凹部45X1a之硬質光罩層52形成開口。
繼而，若圖案形成步驟結束，則如圖13(D)所示，作為元件用圖案，形成將複數之微細之線圖案40Xa埋入凹部41Xa之形狀之L & S圖案40X，作為晶圓標記44XA(或44X1A)，形成將於對應於凹部45X1a之凹部45X3a埋入有金屬ME之線圖案區域44Xa與由基底構成之間隙圖案區域44Xb於X方向以週期p1(或p1A)排列而成之圖案。該晶圓標記44XA(或44X1A)亦為可藉由曝光裝置100之晶圓對準系統ALS進行檢測之標記。
於該變形例中，於假設於圖13(C)之晶圓標記用之凹部45X1a內之聚合物層56a之周邊部略微形成第1及第2區，且對應於第2區之凸部形成於硬質光罩層52之情形時，於最終形成之晶圓標記44XA等之線圖案區域44Xa之內部包含微細之線狀之圖案(具有起因於嵌段共聚物之多餘之微細結構之圖案)。結果，圖12(B)之拍攝信號DSX之波形係複數之線圖案區域44Xa之每個產生變化。並且，預測：若具有多餘之微細結構之圖案之面積比變大，則例如其拍攝信號DSX之間隔pm1~pm3之最大值與最小值之差量變大。因此，根據該差量自特定之目標值(例如所測量之關於在未塗佈包含嵌段共聚物之聚合物之狀態下所形成之晶圓標記之差量之平均值)之增加量，可推定該具有多餘之微細結構之圖案之量。
又，於該差量相對於該特定之目標值之增加量超過一定值時，可判定：於劃線區域SL(標記形成區域)之晶圓標記用之凹部45X1a內，殘留有基於聚合物層56a之自組裝化區域中至少一部分(第1區)被去除後之部分(第2區)而形成之標記部。被判定為殘留有此種標記部之晶圓標記44XA等亦可自測量對象去除。
再者，上述實施形態中，晶圓標記WM1、WM2之構成不限定於圖2(B)，例如亦可將X軸之晶圓標記與Y軸之晶圓標記形成於劃線區域SL之不同位置。
又，上述實施形態中，使用由晶圓標記WM1、WM2構成之兩種標記，但亦能夠以附設於晶圓之各照射區域之方式形成3種或3種以上之種類之標記作為晶圓標記。
又，上述實施形態中，晶圓標記之檢測方法為圖像處理方式，但晶圓標記之檢測方法為任意。例如可使用LSA(Laser Step Alignment，雷射步進對準)系統等，該LSA系統係檢測藉由照射至晶圓標記之雷射光而自晶圓標記產生之繞射光，從而檢測該晶圓標記之位置。
又，上述實施形態中，元件圖案為線圖案，但於元件用圖案包含由於X方向及Y方向週期性地排列之多個微小之孔(hole)(孔(gravure)或通孔(through hole))構成之孔陣列之情形時，亦可應用上述實施形態之圖案形成方法。
繼而，於利用上述實施形態之圖案形成方法製造SRAM等半導體元件(電子元件)之情形時，半導體元件如圖14所示，歷經如下步驟進行製造：步驟221，其係進行半導體元件之功能、性能設計；步驟222，其係製作基於該設計步驟之光罩(光罩)；步驟223，其係製造半導體元件用之基板(或晶圓之基材)；基板處理步驟224；元件組裝步驟(包括切割(dicing)步驟、接合(Bonding)步驟、封裝(package)步驟等加工製程)225；及檢查步驟 226等。又，該基板處理步驟224包括上述實施形態之圖案形成方法，該圖案形成方法包括：藉由曝光裝置將光罩之圖案曝光於基板之步驟、使曝光之基板顯影之步驟、以及進行經顯影之基板之加熱(固化)及蝕刻之步驟等。
換言之，該元件製造方法包括基板處理步驟224，該基板處理步驟224包含如下步驟：利用上述各實施形態中之任一種圖案形成方法於基板上形成元件用圖案及晶圓標記。
根據該元件之製造方法，可利用曝光裝置高精度地製造包含較曝光裝置之解像極限更加微細之電路圖案之半導體元件。
再者，上述實施形態中，製造對象之元件可為SRAM以外之DRAM、CPU、DSP等任意半導體元件。進而，於製造半導體元件以外之拍攝元件、MEMS(Microelectromechanical Systems，微機電系統)等電子元件(微型元件)時，亦可應用上述實施形態之圖案形成方法。
又，上述實施形態中，作為曝光裝置，亦可使用非浸潤型之乾型之曝光裝置。又，除將紫外光作為曝光光之曝光裝置以外，亦可使用利用波長為數nm~數10nm左右之EUV光(Extreme Ultraviolet Light，遠紫外線光)作為曝光光之EUV曝光裝置、或以電子射束作為曝光光之電子射束曝光裝置等。
又，上述實施形態中，作為嵌段共聚物，使用由(PS-b-PMMA)構成之二嵌段共聚物。此外，作為可用作嵌段共聚物者，例如有聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-異戊二烯)、聚(苯乙烯-b-甲基丙烯酸甲酯)、聚(苯乙烯-b-烯基芳香族)、聚(異戊二烯-b-環氧乙烷)、聚(苯乙烯-b-(乙烯-丙烯))、聚(環氧乙烷-b-己內酯)、聚(丁二烯-b-環氧乙烷)、聚(苯乙烯-b-(甲基)丙烯酸第三丁酯)、聚(甲基丙烯酸甲酯-b-甲基丙烯酸第三丁酯)、聚(環氧乙烷-b-環氧丙烷)、聚(苯乙烯-b-四氫呋喃)、聚(苯乙烯-b-異 戊二烯-b-環氧乙烷)、聚(苯乙烯-b-二甲基矽氧烷)、或聚(甲基丙烯酸甲酯-b-二甲基矽氧烷)、或包含該等嵌段共聚物之至少1者之組合等二嵌段或三嵌段之共聚物等。進而，作為嵌段共聚物，亦可使用無規共聚物。
嵌段共聚物較理想為具有可進行進一步之處理之整體性分子量及多分散性。
又，包含嵌段共聚物之聚合物層之塗佈亦可藉由於塗佈將該聚合物層溶解於溶劑而成之液體後例如使溶劑揮發之溶劑流延法進行。可於該情形時使用之溶劑根據嵌段共聚物之成分、及假設使用之情形時各種添加物之溶解度條件而變化。針對該等成分及添加物之例示性之流延溶劑中，包含丙二醇單甲醚乙酸酯(PGMEA)、丙酸乙氧基乙酯、苯甲醚、乳酸乙酯、2-庚酮、環己酮、乙酸戊酯、γ-丁內酯(GBL)、甲苯等。
又，可添加至包含嵌段共聚物之聚合物層之添加物可自由加成之聚合物(包括均聚物、星型聚合物及共聚物、超分支聚合物、嵌段共聚物、接枝共聚物、超分支共聚物、無規共聚物、交聯聚合物以及含有無機物之聚合物)、小分子、奈米粒子、金屬化合物、含有無機物之分子、界面活性劑、光酸產生劑、熱酸產生劑、鹼基淬滅劑、硬化劑、交聯劑、鏈延長劑、及包含上述物之至少1者之組合所構成之群中選擇。此處，1種或複數種添加物與嵌段共聚物一併聚集(associate)，形成1個或複數個自組裝化區域之部分。
再者，本發明不限定於上述實施形態，可於不脫離本發明之主旨之範圍內選取各種構成。
102~136‧‧‧步驟

Claims (16)

  1. 一種標記形成方法，其包括如下步驟：於基板上形成具有第1間隔之一對第1圖案、及具有與上述第1間隔不同之第2間隔之一對第2圖案；形成上述第1圖案及上述第2圖案後，於上述基板上塗佈嵌段共聚物；對上述所塗佈之上述嵌段共聚物進行自組裝化處理；及上述自組裝化處理後，於上述一對第1圖案之間與上述一對第2圖案之間之至少一者形成標記。
  2. 如申請專利範圍第1項之標記形成方法，其中利用上述一對第1圖案之間之上述嵌段共聚物、及上述一對第2圖案之間之上述嵌段共聚物之至少一者於上述基板上形成上述標記。
  3. 一種標記形成方法，其包括如下步驟：於基板上形成具有第1間隔之一對第1圖案、及具有與上述第1間隔不同之第2間隔之一對第2圖案；形成上述第1圖案及上述第2圖案後，於上述基板上塗佈嵌段共聚物；對上述所塗佈之上述嵌段共聚物進行自組裝化處理；及上述自組裝化處理後，於上述一對第1圖案之間及上述一對第2圖案之間分別形成標記。
  4. 如申請專利範圍第1至3項中任一項之標記形成方法，其進而具有如下步驟：將上述一對第1圖案之間及上述一對第2圖案之間之上述嵌段共聚物之一部分去除；利用未被去除而殘留之上述嵌段共聚物於上述基板上形成上述標記。
  5. 如申請專利範圍第1至4項中任一項之標記形成方法，其中上述標記形成於上述基板之劃線。
  6. 一種標記形成方法，其包括如下步驟：將光罩像曝光於基板之包含標記形成區域之區域，基於上述光罩像之第1部分，於上述標記形成區域形成形狀互不相同之第1標記及第2標記；於包含上述標記形成區域之區域塗佈包含嵌段共聚物之聚合物層；於所塗佈之上述聚合物層之至少一部分形成自組裝化區域；選擇性地去除所形成之上述自組裝化區域之一部分；及利用上述第1標記及第2標記於上述基板之上述標記形成區域分別形成第1定位用標記及第2定位用標記。
  7. 如申請專利範圍第6項之標記形成方法，其中上述第1標記包含於第1凹部中於第1方向週期性地形成之複數之第1線圖案；上述第2標記包含於第2凹部中於上述第1方向週期性地形成之複數之第2線圖案；上述第1線圖案及上述第2線圖案之排列週期及高度之至少一者不同；並且，於上述第1標記之複數之上述第1線圖案之間之區域及上述第2標記之複數之上述第2線圖案之間之區域分別形成上述聚合物層之自組裝化區域，並選擇性地去除所形成之該自組裝化區域之一部分。
  8. 如申請專利範圍第6項之標記形成方法，其中上述第1標記及上述第2標記分別具有實質上未於包含上述嵌段共聚物之上述聚合物層形成自組裝化區域之形狀。
  9. 如申請專利範圍第8項之標記形成方法，其中上述第1標記具有第1凹部，該第1凹部具有實質上未於包含上述嵌段共聚物之上述聚合物層形成自組裝化區域之寬度；上述第2標記具有第2凹部，該第2凹部具有較上述第1凹部之寬度更寬之寬度。
  10. 如申請專利範圍第6至9項中任一項之標記形成方法，其中於在半徑方向上距上述基板之中心之距離互不相同之複數之標記形成區域分別形成上述第1及第2定位用標記。
  11. 如申請專利範圍第6至10項中任一項之標記形成方法，其中將上述光罩像曝光於上述基板之包含上述標記形成區域之區域包括如下步驟：將上述光罩像曝光於上述基板之鄰接於上述標記形成區域之元件圖案形成區域；與於上述基板之上述標記形成區域形成上述第1標記及上述第2標記之同時，基於上述光罩像之與上述第1部分不同之第2部分，於上述元件圖案形成區域，形成第1圖案，該第1圖案係於包含上述嵌段共聚物之上述聚合物層形成自組裝化區域；與利用上述第1標記及上述第2標記於上述基板之上述標記形成區域形成上述第1及第2定位用標記之同時，利用選擇性地去除一部分後之上述自組裝化區域於上述基板之上述元件圖案形成區域形成第2圖案。
  12. 如申請專利範圍第11項之標記形成方法，其中上述第1圖案具有凹部，該凹部具有可於包含上述嵌段共聚物之上述聚合物層形成自組裝化區域之寬度。
  13. 一種標記檢測方法，其係藉由如申請專利範圍第6至12項中任一項之標記形成方法形成於基板之標記形成區域之上述第1及第2定位用標 記的檢測方法；其包括如下步驟：產生上述第1及第2定位用標記之檢測信號；評價上述產生之檢測信號；及基於上述評價之結果，於上述第1及第2定位用標記中選擇用於上述基板之定位之標記。
  14. 如申請專利範圍第13項之標記檢測方法，其中上述第1及第2定位用標記之上述檢測信號包含上述第1及第2定位用標記之圖像之各自之第1及第2拍攝信號；評價上述產生之檢測信號之步驟包含如下步驟：抽取上述第1及第2拍攝信號各自之信號特徵量；及將所抽取之上述第1及第2拍攝信號各自之信號特徵量與標準值進行比較。
  15. 如申請專利範圍第14項之標記檢測方法，其中上述抽取之信號特徵量包括像素單元之拍攝信號之對比度、上述拍攝信號中週期性之部分間之距離、上述拍攝信號之測量區域內之最大值及最小值、以及上述拍攝信號之傾斜量之大小中之至少一者。
  16. 一種元件製造方法，其包含如下步驟：利用如申請專利範圍第1至12項中任一項之標記形成方法於基板形成對位用之標記；及利用上述對位用之標記進行對位，並使上述基板曝光。
TW103110856A 2013-03-27 2014-03-24 標記形成方法、標記檢測方法、及元件製造方法 TWI672788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013067696 2013-03-27
JPJP2013-067696 2013-03-27

Publications (2)

Publication Number Publication Date
TW201508893A true TW201508893A (zh) 2015-03-01
TWI672788B TWI672788B (zh) 2019-09-21

Family

ID=51624228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110856A TWI672788B (zh) 2013-03-27 2014-03-24 標記形成方法、標記檢測方法、及元件製造方法

Country Status (8)

Country Link
US (2) US9972574B2 (zh)
EP (1) EP2980832A4 (zh)
JP (2) JP6269982B2 (zh)
KR (2) KR20190018560A (zh)
CN (1) CN105378892B (zh)
HK (2) HK1219174A1 (zh)
TW (1) TWI672788B (zh)
WO (1) WO2014157262A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015424A (ja) * 2013-07-08 2015-01-22 株式会社東芝 位置合わせマーク、フォトマスク、および位置合わせマークの形成方法
WO2017163438A1 (ja) * 2016-03-24 2017-09-28 東京エレクトロン株式会社 半導体装置の製造方法
JP6741264B2 (ja) * 2017-03-31 2020-08-19 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
US10103166B1 (en) 2017-04-10 2018-10-16 Macronix International Co., Ltd. Semiconductor device and critical dimension defining method thereof
US10705435B2 (en) * 2018-01-12 2020-07-07 Globalfoundries Inc. Self-referencing and self-calibrating interference pattern overlay measurement
CN108899288B (zh) * 2018-07-20 2020-11-13 上海华虹宏力半导体制造有限公司 晶圆标记的监控方法和激光刻号机台对准位置的判定方法
KR102498631B1 (ko) * 2018-08-16 2023-02-10 주식회사 엘지화학 패턴화 기판의 제조 방법
JP2020041859A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法
KR102629290B1 (ko) 2018-12-13 2024-01-29 삼성디스플레이 주식회사 표시 장치 제조 방법
TW202027189A (zh) * 2019-01-07 2020-07-16 力晶積成電子製造股份有限公司 晶粒的標記方法、晶圓及晶粒
TWI786554B (zh) * 2020-02-27 2022-12-11 台灣積體電路製造股份有限公司 疊對誤差量測方法及疊對誤差量測結構
CN111314391B (zh) * 2020-03-31 2022-03-08 四川九强通信科技有限公司 基于区块链的卫星网络安全路由方法
TWI736317B (zh) * 2020-06-12 2021-08-11 華邦電子股份有限公司 用於黃光製程的辨識方法與半導體元件

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950033689A (ko) * 1994-03-02 1995-12-26 오노 시게오 노광장치 및 이를 이용한 회로패턴 형성방법
JP3451603B2 (ja) * 1994-06-16 2003-09-29 株式会社ニコン 露光方法及び該露光方法に使用されるマスク
JP2638528B2 (ja) * 1994-12-19 1997-08-06 株式会社ニコン 位置合わせ方法
JP2001126981A (ja) * 1999-08-19 2001-05-11 Nikon Corp マーク検出方法及びマーク検出装置、露光方法及び露光装置、並びにデバイス
TW546699B (en) 2000-02-25 2003-08-11 Nikon Corp Exposure apparatus and exposure method capable of controlling illumination distribution
JP2004087562A (ja) * 2002-08-23 2004-03-18 Nikon Corp 位置検出方法及びその装置、露光方法及びその装置、並びにデバイス製造方法
JP2004296921A (ja) * 2003-03-27 2004-10-21 Canon Inc 位置検出装置
US7235348B2 (en) * 2003-05-22 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Water soluble negative tone photoresist
US7145641B2 (en) * 2003-12-31 2006-12-05 Asml Netherlands, B.V. Lithographic apparatus, device manufacturing method, and device manufactured thereby
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
KR101512884B1 (ko) 2004-06-09 2015-04-16 가부시키가이샤 니콘 노광 장치 및 디바이스 제조 방법
JP2006216796A (ja) * 2005-02-03 2006-08-17 Nikon Corp 基準パターン情報の作成方法、位置計測方法、位置計測装置、露光方法、及び露光装置
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
JP2008053618A (ja) 2006-08-28 2008-03-06 Canon Inc 露光装置及び方法並びに該露光装置を用いたデバイス製造方法
KR101292803B1 (ko) * 2006-12-06 2013-08-02 엘아이지에이디피 주식회사 기판 합착장치의 간격유지유닛
US8083953B2 (en) * 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
CN101383268B (zh) * 2007-09-07 2010-09-15 中国科学院微电子研究所 一种电子束对准标记的制作方法
KR101355167B1 (ko) 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
NL1036351A1 (nl) * 2007-12-31 2009-07-01 Asml Netherlands Bv Alignment system and alignment marks for use therewith cross-reference to related applications.
US20100092599A1 (en) * 2008-10-10 2010-04-15 Molecular Imprints, Inc. Complementary Alignment Marks for Imprint Lithography
JP5507875B2 (ja) 2009-04-14 2014-05-28 キヤノン株式会社 露光装置、露光方法およびデバイス製造方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US8003482B2 (en) * 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
US8329360B2 (en) * 2009-12-04 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of providing overlay
WO2011104045A1 (en) * 2010-02-26 2011-09-01 Asml Netherlands B.V. Method and apparatus for treatment of self-assemblable polymer layers for use in lithography
NL2006030A (en) * 2010-04-14 2011-10-18 Asml Netherlands Bv Method for providing an ordered layer of self-assemblable polymer for use in lithography.
KR101826774B1 (ko) * 2010-06-04 2018-02-07 에이에스엠엘 네델란즈 비.브이. 리소그래피에서 사용하기 위한 자가-조립가능한 중합체 및 방법
JP2012038794A (ja) * 2010-08-04 2012-02-23 Nikon Corp 検出条件最適化方法、プログラム作成方法、並びに露光装置及びマーク検出装置
TWI537675B (zh) * 2010-10-07 2016-06-11 東京應化工業股份有限公司 導光圖型形成用負型顯像用光阻組成物、導光圖型形成方法、含嵌段共聚物之層的圖型形成方法
US20120164389A1 (en) * 2010-12-28 2012-06-28 Yang Xiaomin Imprint template fabrication and repair based on directed block copolymer assembly
JP6112314B2 (ja) * 2012-07-10 2017-04-12 株式会社ニコン マーク形成方法及びデバイス製造方法
US9034197B2 (en) * 2012-09-13 2015-05-19 HGST Netherlands B.V. Method for separately processing regions on a patterned medium
JP2014072313A (ja) 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法
JP5768074B2 (ja) * 2013-02-28 2015-08-26 株式会社東芝 パターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板

Also Published As

Publication number Publication date
US20160079179A1 (en) 2016-03-17
HK1220544A1 (zh) 2017-05-05
KR20190018560A (ko) 2019-02-22
WO2014157262A1 (ja) 2014-10-02
TWI672788B (zh) 2019-09-21
CN105378892A (zh) 2016-03-02
KR101951989B1 (ko) 2019-02-25
JP2018078321A (ja) 2018-05-17
EP2980832A1 (en) 2016-02-03
JPWO2014157262A1 (ja) 2017-02-16
CN105378892B (zh) 2018-05-08
JP6687910B2 (ja) 2020-04-28
KR20150136503A (ko) 2015-12-07
US9972574B2 (en) 2018-05-15
JP6269982B2 (ja) 2018-01-31
US10354959B2 (en) 2019-07-16
EP2980832A4 (en) 2017-03-01
US20180182713A1 (en) 2018-06-28
HK1219174A1 (zh) 2017-03-24

Similar Documents

Publication Publication Date Title
JP6687910B2 (ja) デバイス製造方法、並びに露光方法及び装置
JP6551704B2 (ja) デバイス製造方法
JP6525178B2 (ja) デバイス製造方法
JP2014192400A (ja) マーク形成方法、マーク検出方法、及びデバイス製造方法