TW201505072A - 微細結構形成方法、半導體裝置之製造方法、及ｃｍｏｓ之形成方法 - Google Patents

微細結構形成方法、半導體裝置之製造方法、及ｃｍｏｓ之形成方法 Download PDF

Info

Publication number
TW201505072A
TW201505072A TW103120093A TW103120093A TW201505072A TW 201505072 A TW201505072 A TW 201505072A TW 103120093 A TW103120093 A TW 103120093A TW 103120093 A TW103120093 A TW 103120093A TW 201505072 A TW201505072 A TW 201505072A
Authority
TW
Taiwan
Prior art keywords
indium phosphide
semiconductor
laser light
forming
heating
Prior art date
Application number
TW103120093A
Other languages
English (en)
Inventor
Isao Gunji
Yusaku Izawa
Daisuke Oba
Yosiyuki Kondo
Yusaku Kashiwagi
Masakazu Sugiyama
Original Assignee
Tokyo Electron Ltd
Univ Tokyo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Univ Tokyo filed Critical Tokyo Electron Ltd
Publication of TW201505072A publication Critical patent/TW201505072A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種可於基板上形成高品質之異種半導體之微細結構的微細結構形成方法。於形成於單晶矽基板10之上表面之SiO2膜12等上形成溝槽14，於該溝槽14之底露出單晶矽基板10之(001)晶面15，於溝槽14填充磷化銦16，加熱所填充之磷化銦16而使其熔融，緩冷經熔融之磷化銦16而以(001)晶面15為晶種使磷化銦16再結晶，並去除SiO2膜12等，於加熱磷化銦16時，藉由配置於單晶矽基板10之上表面側之雷射掃描儀24而加熱所填充之磷化銦16，於緩冷磷化銦16時，逐漸降低來自雷射掃描儀24之雷射光L之強度。

Description

微細結構形成方法、半導體裝置之製造方法、及CMOS之形成方法
本發明係關於一種於基板形成異種半導體之微細結構的微細結構形成方法、半導體裝置之製造方法、及CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)之形成方法。
於包含III族元素(鋁(Al)、鎵(Ga)、銦(In))及V族元素(磷(P)、砷(As)、銻(Sb))之化合物或鍺(Ge)之異種半導體中，有作為半導體而較通常之矽(Si)而言載子之遷移率更高、能隙更小者，因此可藉由使用異種半導體而製作超過矽之物性之半導體元件。
另一方面，多年以來，包含矽之晶圓係用作ULSI(Ultra-large Scale Integration，超大規模積體電路)製造基板，且於全世界之量產工廠中大量導入有處理直徑為300mm之大口徑晶圓的製造製程裝置群。
因此，若可於大口徑晶圓上形成無結晶缺陷之高品質之砷化鎵(GaAs)、銻化鎵(GaSb)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)、砷化鎵銦(InGaAs)、鍺等異種半導體之微細結構，則可使用迄今所積累之大部分半導體製造技術，並使用已大量導入之製造製程裝置群而製造遠超矽之物性之異種半導體之ULSI，因此可避免量產成本之上升，並且提高ULSI之性能。
然而，若簡單地於矽上沈積上述異種半導體而形成微細結構，則會因矽與異種半導體之晶格常數之差異而於異種半導體之微細結構 中產生大量結晶缺陷，因此難以使包含異種半導體之微細結構、例如電晶體之通道發揮期待之性能。
但，作為使結晶缺陷較少之異種半導體、例如磷化銦成長之方法之一，已知有LPE(Liquid Phase Epitaxy，液相磊晶)法。於LPE法中，於結晶成長爐內，使填滿於捲繞有加熱器之坩堝內的略微包含磷之液相銦與設置於滑塊之磷化銦之結晶基板接觸，其後，藉由加熱器而於液相銦與磷化銦之結晶基板之間產生溫度差且維持該溫度差，而以結晶基板為晶種自該結晶基板之晶面使結晶缺陷較少之磷化銦之晶體磊晶成長(例如參照專利文獻1)。又，亦報告有使用LPE法於矽基板上使磷化銦之晶體成長之嘗試(例如參照非專利文獻1至3)。
此外，於將ULSI之電晶體加工為三維形狀之情形時，為了使包含磷化銦之鰭結構之電晶體之通道發揮期待之性能，必須將鰭結構之寬度抑制於10nm左右。為了形成作為微細結構之寬度較窄之鰭結構，較佳為於矽基板上之絕緣膜形成寬度較窄之溝槽，並向該溝槽內流入銦溶液，於溝槽內使磷化銦之晶體成長。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開昭63-144200號公報
[非專利文獻]
[非專利文獻1]T. Kochia et al, Thin Solid Films(固體薄膜)515, p 4838-4842 (2007)
[非專利文獻2]M. Sugai et al, Journal of Physics and Chemistry of Solids(固體物理與化學雜誌)69, p 411 (2008)
[非專利文獻3]S. Naritsuka and T. Nishinaga, Journal of Crystal Growth(晶體成長雜誌)203, p 459-463 (1999)
然而，於向溝槽內流入銦溶液之情形時，由於無法將該銦溶液填滿於坩堝內而保持，因此無法藉由捲繞於坩堝之加熱器而控制銦溶液之溫度。其結果，於使磷化銦之晶體磊晶成長時，於銦溶液及磷化銦之結晶基板之交界附近以外之部位，銦溶液之溫度亦降低，而於該部位產生磷化銦之晶粒。由於晶粒會使磷化銦之電特性、例如電阻率變化，因此難以使包含磷化銦之微細結構發揮期待之性能。即，難以於晶圓形成高品質之異種半導體之微細結構。
本發明之課題在於提供一種可於基板形成高品質之異種半導體之微細結構的微細結構形成方法、半導體裝置之製造方法、及CMOS之形成方法。
為了解決上述課題，根據本發明，提供一種微細結構形成方法，其包括如下步驟：凹部形成步驟，其於形成於矽基板之上表面之被覆層形成凹部，並於該凹部之底露出上述矽基板之矽之晶面；填充步驟，其於上述凹部填充異種半導體；加熱步驟，其加熱上述填充之異種半導體而使其熔融；冷卻步驟，其冷卻上述熔融之異種半導體而以上述矽之晶面為晶種使上述異種半導體再結晶；及去除步驟，其去除上述被覆層；且於上述加熱步驟中，藉由至少配置於上述矽基板之上表面側之上方熱源而加熱上述填充之異種半導體，於上述冷卻步驟中，藉由降低來自上述上方熱源之加熱量而冷卻上述熔融之異種半導體。
根據本發明，可於基板形成高品質之異種半導體之微細結構。
10‧‧‧單晶矽基板
11、13、33‧‧‧Si3N4膜
12、17、34‧‧‧SiO2膜
14‧‧‧溝槽
15‧‧‧(001)晶面
16‧‧‧磷化銦
18‧‧‧結晶化磷化銦
19‧‧‧穿透位錯缺陷
20‧‧‧通道
21‧‧‧熱處理裝置
22‧‧‧腔室
23‧‧‧基座
24‧‧‧雷射掃描儀
24a、24b‧‧‧雷射光照射部
25‧‧‧燈加熱器
26、32‧‧‧透射窗
27‧‧‧砷化鋁銦層
28‧‧‧砷化鎵銦層
29‧‧‧磷化銦層
30‧‧‧熱處理裝置
31‧‧‧LED燈
35‧‧‧孔
36‧‧‧鍺
A‧‧‧點
T、Ll、Ls‧‧‧雷射光
R‧‧‧LED燈光
圖1A至圖1E係表示本發明之第1實施形態之微細結構形成方法的 步驟圖。
圖2A至圖2E係表示本實施形態之微細結構形成方法之步驟圖。
圖3係概略性地表示本實施形態之微細結構形成方法中所使用之熱處理裝置之構成的剖面圖。
圖4係表示磷化銦、鍺及矽之吸光係數之曲線圖。
圖5係表示本實施形態之微細結構形成方法中之磷化銦、Si3N4膜及SiO2膜之雷射光之吸收形態的剖面圖。
圖6係表示於本實施形態之微細結構形成方法中圖3之熱處理裝置所執行之磷化銦之再結晶化處理的流程圖。
圖7係用以說明於圖6之再結晶化處理中進行之利用雷射光之溝槽之掃描的圖。
圖8A至圖8C係用以說明於圖6之再結晶化處理中進行之磷化銦之關於深度方向之溫度梯度之控制的圖。
圖9係概略性地表示藉由本實施形態之微細結構形成方法而形成之砷化鎵銦/砷化鋁銦量子井通道之構成的剖面圖。
圖10係概略性地表示可應用本實施形態之微細結構形成方法之具有砷化鎵銦/砷化鋁銦量子井通道之平面型通道之構成的剖面圖。
圖11係概略性地表示可應用本實施形態之微細結構形成方法之積層結構之砷化鎵銦/砷化鋁銦量子井通道之構成的剖面圖。
圖12係概略性地表示本發明之第2實施形態之微細結構形成方法中所使用之熱處理裝置之構成的剖面圖。
圖13係表示氮化矽(Si3N4)相對於波數之吸光量之曲線圖。
圖14係表示氧化矽(SiO2)之吸光係數之曲線圖。
圖15係表示本發明之第3實施形態之微細結構形成方法中之磷化銦、Si3N4膜及SiO2膜之雷射光之吸收形態的剖面圖。
圖16係概略性地表示藉由本實施形態之微細結構形成方法而形 成之量子點或奈米棒之構成的剖面圖。
圖17係用以說明於各溝槽中使磷化銦及鍺同時再結晶化之情形之剖面圖。
以下，一面參照圖式一面對本發明之實施形態進行說明。
首先，對本發明之第1實施形態之微細結構形成方法進行說明。
於本實施形態中，對如下情形進行說明：使用作為具有密勒指數為(001)之晶面(以下稱為「(001)晶面」)之半導體晶圓的單晶矽基板10作為矽基板，使用磷化銦作為異種半導體，形成電晶體之鰭型通道作為微細結構。以下之圖1A~圖1E及圖2A~圖2E係表示本實施形態之微細結構形成方法之步驟圖，各圖係應用該微細結構形成方法之單晶矽基板10之表面(上表面)附近之放大剖面圖。
首先，準備單晶矽基板10(圖1A)，並藉由沈積法例如熱CVD(Chemical Vapor Deposition，化學氣相沈積)法、電漿CVD法、ALD(Atomic Layer Deposition，原子層沈積)法或SOD(Spin On Dielectric，旋塗式介電質)法而於該單晶矽基板10之表面形成Si3N4膜11(圖1B)，進而，藉由沈積法而於Si3N4膜11上依序形成SiO2膜12及Si3N4膜13(圖1C)。於本實施形態中，由Si3N4膜11、SiO2膜12及Si3N4膜13之3層膜形成被覆層，但被覆層亦可由1層或2層膜形成，亦可由3層以上之膜形成。
繼而，藉由光微影法對Si3N4膜13及SiO2膜12依序進行蝕刻而形成溝槽14(凹部)(圖1D)，進而，對Si3N4膜11進行蝕刻而於溝槽14之底露出單晶矽基板10之(001)晶面15(圖1E)(凹部形成步驟)。於利用蝕刻之溝槽14之形成中，亦可使用反應性離子蝕刻或濕式蝕刻，於反應性離子蝕刻中，例如可使用CFx氣體作為處理氣體，於濕式蝕刻中，例如可使用磷酸(H3PO4)作為蝕刻劑。關於溝槽14，例如，寬度為10nm ~50nm，較佳為10nm，深度為10nm~100nm，且縱橫(深度/寬度)比為1以上，較佳為3~10。
繼而，使用藥液例如硫酸過氧化氫水(SPM)、鹽酸過氧化氫水(SC2)、稀氫氟酸(DHF)對露出於溝槽14之底之(001)晶面15進行清洗，調整(001)晶面15上之結晶方位(圖1E)。再者，例如亦可藉由利用氟化氫(HF)及氨(NH3)之混合氣體的乾式蝕刻而進行(001)晶面15之清洗。
繼而，於溝槽14以氣相或固相填充磷化銦(InP)16(填充步驟)。磷化銦16之填充可使用化學氣相成長(CVD)法。尤其是當對使用將有機金屬化合物氣體用作原料之有機金屬CVD(MOCVD，Metal Organic Chemical Vapor Deposition)法之情形進行說明時，於CVD成膜裝置(未圖示)中，一面加熱單晶矽基板10，一面使用作為III族化合物之三甲基銦(TMIn)及作為V族化合物之第三丁基膦(TBP，tert-butyl phosphine)並使其等進行化學反應而產生磷化銦16，將該磷化銦16填充於溝槽14。於磷化銦16之填充時，較佳為將單晶矽基板10之整體例如設為400℃~650℃，尤其是為了減小填充之磷化銦16變為非晶狀態或多晶狀態之情形時之晶粒之大小，較佳為設為400℃~450℃。再者，於磷化銦16之填充時，環境之壓力例如較佳為設為10×104Pa~10×105Pa。
於將磷化銦16填充於溝槽14中時，由於(001)晶面15露出於溝槽14之底，另一方面，單晶矽基板10之表面由Si3N4膜13覆蓋，故而因(001)晶面15及Si3N4膜13之表面之化學狀態之差異而使磷化銦16較Si3N4膜13優先產生於(001)晶面15。藉此，磷化銦16優先填充於溝槽14(圖2A)。再者，向溝槽14填充磷化銦16之方法並不限於CVD法，只要為以非液相將磷化銦16填充至溝槽14之方法即可。例如，亦可利用以銦或磷化銦為靶之物理氣相成長(PVD，Physical Vapor Deposition) 法或原子層沈積(ALD)法。或者亦可利用將磷化銦之微細粉末直接埋入至溝槽14之方法。再者，於以銦為靶之情形時，亦可藉由於磷氣氛中執行處理而形成磷化銦，或者亦可於形成銦之後摻雜磷而形成磷化銦。進而，亦可組合複數種成膜法作為將磷化銦16填充至溝槽14之方法。
繼而，以SiO2膜17覆蓋包括藉由沈積法而填充於溝槽14之磷化銦16之頂部的單晶矽基板10之表面(圖2B)，其後，當執行後文敍述之圖6之再結晶化處理而加熱磷化銦16(加熱步驟)、並自(001)晶面15之附近起緩冷藉由加熱而熔融之磷化銦16時，以(001)晶面15為晶種析出結晶化磷化銦18(磷化銦16之再結晶化)(圖2C)(冷卻步驟)。再者，於使磷化銦16熔融時，由於磷化銦之熔點為1062℃，另一方面，SiO2之熔點為1650℃，因此即便成為磷化銦16熔融之溫度，SiO2膜17亦不會熔融。因此，熔融之磷化銦16藉由SiO2膜17而留於溝槽14內。又，由於SiO2膜17係以覆蓋磷化銦16之方式形成，因此可防止磷自磷化銦16脫離。
於結晶化磷化銦18析出時，雖然該結晶化磷化銦18繼承密勒指數(001)之結晶性，但由於矽與磷化銦之晶格常數不同，因此自(001)晶面15產生由晶格失配所導致之穿透位錯缺陷19。此處，穿透位錯缺陷19相對於(001)晶面15並不垂直，而傾斜地例如沿45°之方向成長。因此，若溝槽14之縱橫比為1以上，則穿透位錯缺陷19不會到達至溝槽14之頂部，若將該縱橫比設為2以上，則可於結晶化磷化銦18中充分確保不存在穿透位錯缺陷19之部分。又，若將該縱橫比設為3~10，則可於結晶化磷化銦18中更充分地確保不存在穿透位錯缺陷19之部分。
繼而，於溝槽14內全部由結晶化磷化銦18填滿後，藉由濕式蝕刻、乾式蝕刻、CMP(Chemical Mechanical Polishing，化學機械研磨) 等去除SiO2膜17或Si3N4膜13(圖2D)。
繼而，藉由濕式蝕刻或乾式蝕刻而去除SiO2膜12，獲得結晶化磷化銦18之鰭型通道20(圖2E)(去除步驟)。由於所獲得之通道20反映出溝槽14之形狀，因此通道20之縱橫比與溝槽14之縱橫比大致相同，為1以上，較佳為3~10。繼而，於獲得通道20後，結束本實施形態之微細結構形成方法。
但，於如上所述自(001)晶面15之附近起緩冷藉由加熱而熔融之磷化銦16時，若不對填充於溝槽14之磷化銦16之關於深度方向之溫度梯度進行控制，則(001)晶面15之附近以外之部位之溫度比(001)晶面15之附近之溫度先降低而於該部位產生磷化銦16之晶粒。
於本實施形態之微細結構形成方法中，對應於此，於自(001)晶面15之附近起緩冷磷化銦16時，對磷化銦16之關於深度方向之溫度梯度進行控制。
圖3係概略性地表示本實施形態之微細結構形成方法中所使用之熱處理裝置之構成的剖面圖。圖3之熱處理裝置21係用於填充於溝槽14之磷化銦16之熔融、緩冷及再結晶化。
於圖3中，熱處理裝置21包括：腔室22，其收容單晶矽基板10，且包含石英(Quartz)；台狀之基座23，其配置於該腔室22內並供單晶矽基板10載置；雷射掃描儀24(上方熱源、雷射光照射裝置)，其於腔室22內配置於基座23之上方；及複數個燈加熱器25(下方熱源)，其等以指向基座23之方式配置於腔室22之外之下方。
雷射掃描儀24與載置於基座23之單晶矽基板10相對向，且與該單晶矽基板10之表面平行地移動(參照圖中之中空箭頭)。又，雷射掃描儀24具有沿移動方向排列之2個雷射光照射部24a、24b(一雷射光照射部、另一雷射光照射部)。2個雷射光照射部24a、24b朝向載置於基座23之單晶矽基板10之表面照射雷射光而對填充於溝槽14之磷化銦16 進行加熱。
於介於燈加熱器25及基座23之間的腔室22之底部嵌入有透射窗26，燈加熱器25藉由透過透射窗26之燈光而對載置於基座23之單晶矽基板10進行加熱。
於使填充於溝槽14之磷化銦16熔融時，為了防止加熱所致之電晶體中之電極或絕緣膜之破壞，較佳為僅選擇性地加熱磷化銦16，因此2個雷射光照射部24a、24b所照射之雷射光之波長係設定為易於被磷化銦16吸收之波長。
圖4係表示磷化銦、鍺及矽之吸光係數之曲線圖。圖4之曲線圖之橫軸為照射至磷化銦等之雷射光之波長，該圖之縱軸為吸光係數。
於圖4之曲線圖中，於雷射光之波長為800nm~950nm之範圍內，磷化銦或鍺之吸光係數較矽之吸光係數高一位數以上。又，雖未於圖4之曲線圖中表示，但氧化矽(SiO2)或氮化矽(Si3N4)之吸光係數於雷射光之波長為800nm~950nm之範圍內大致為0，氧化矽或氮化矽使該雷射光透過。
即，若將雷射光之波長之範圍設定為800nm~950nm而對磷化銦、鍺、矽、氧化矽或氮化矽照射該雷射光，則雷射光之能量被磷化銦或鍺吸收而加熱磷化銦或鍺，另一方面，矽、氧化矽或氮化矽使雷射光大致透過，因此矽、氧化矽或氮化矽幾乎未被加熱，結果，可選擇性地加熱磷化銦或鍺。
因此，2個雷射光照射部24a、24b所照射之雷射光之波長之範圍係設定為800nm~950nm。此時，如圖5所示，2個雷射光照射部24a、24b朝向單晶矽基板10之表面照射之雷射光L於通過磷化銦16時被磷化銦16吸收而衰減，另一方面，於通過SiO2膜17、Si3N4膜13、SiO2膜12及Si3N4膜11時幾乎未被吸收而通過該等膜，於單晶矽基板10中亦逐漸被吸收而衰減。藉此，可藉由雷射光L之照射而僅選擇性地 加熱磷化銦16。
圖6係表示於本實施形態之微細結構形成方法中圖3之熱處理裝置所執行之磷化銦之再結晶化處理的流程圖。
首先，當將於溝槽14填充有磷化銦16，且表面由SiO2膜17覆蓋之單晶矽基板10搬入至腔室22內並載置於基座23時，燈加熱器25藉由燈光(未圖示)對基座23之下側進行照射而開始單晶矽基板10之整體之加熱，將單晶矽基板10之整體加熱至低於磷化銦之熔點(1062℃)之溫度、例如800℃(步驟S61)。
繼而，雷射掃描儀24朝向單晶矽基板10之表面照射雷射光L而開始磷化銦16之加熱(步驟S62)。此時，如圖7所示，雷射掃描儀24沿形成於單晶矽基板10之各溝槽14移動(參照圖中之中空箭頭)，藉此利用雷射光掃描各溝槽14。
如上所述，雷射掃描儀24具有沿移動(掃描)方向排列之2個雷射光照射部24a、24b，且在掃描方向上配置於前方之雷射光照射部24a所照射之雷射光Ll之強度係設定為大於在掃描方向上配置於後方之雷射光照射部24b所照射之雷射光Ls之強度。例如，將雷射光Ll之強度設定為雷射光Ls之強度之2倍。藉此，於雷射掃描儀24移動時，對溝槽14中之點A之磷化銦16首先照射強度較大之雷射光Ll，繼而照射強度較小之雷射光Ls，其後，不照射雷射光Ll、Ls兩者。
若對點A之磷化銦16照射強度較大之雷射光Ll，則入射至磷化銦16之雷射光Ll一面衰減一面到達至(001)晶面15，磷化銦16整體被充分加熱，如圖8A之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，所有磷化銦16之溫度超過磷化銦之熔點。藉此，填充於溝槽14之所有磷化銦16熔融。
繼而，若雷射掃描儀24移動而對點A之磷化銦16照射強度較小之雷射光Ll，則入射至磷化銦16之雷射光Ls衰減而於磷化銦16之中間消 失。此時，由於雷射光Ls未到達至(001)晶面15，因此如圖8B之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，磷化銦16之溫度於(001)晶面15之附近降低，溫度梯度較圖8A之溫度梯度向低溫側移動。即，開始利用雷射掃描儀24之磷化銦16之緩冷(步驟S63)。
於圖8B中，對應於較向低溫側移動之溫度梯度與熔點交叉之點P更下方之部分的磷化銦16凝固，而以晶面15為晶種析出結晶化磷化銦18，另一方面，對應於較點P更上方之部分的磷化銦16保持熔融狀態。
繼而，若雷射掃描儀24進一步移動而不對點A之磷化銦16照射雷射光Ll、Ls兩者，則磷化銦16之溫度於磷化銦16之整體中降低，不久便如圖8C之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，所有磷化銦16之溫度低於磷化銦之熔點。藉此，磷化銦16凝固而整體性地再結晶化。其後，結束本處理。
即，根據圖6之再結晶處理，雷射掃描儀24之雷射光照射部24a、24b對點A之磷化銦16依序照射雷射光Ll、Ls，藉此使向磷化銦16之來自上方之加熱量逐漸降低而使磷化銦16之關於深度方向之溫度梯度向低溫側移動，而自(001)晶面15側起緩冷熔融之磷化銦16。藉此，填充於溝槽14之磷化銦16之溫度自(001)晶面15之附近起降低，(001)晶面15之附近以外之部位不會先於(001)晶面15之附近降低溫度。其結果，於以(001)晶面15為晶種使磷化銦16再結晶時，可防止於結晶化磷化銦18中產生晶粒，因此可於基板形成高品質之結晶化磷化銦18之通道20。
於上述圖6之再結晶處理中，對點A之磷化銦16之熔融、緩冷及再結晶化進行了說明，但於雷射掃描儀24利用雷射光掃描各溝槽14時，雷射光照射部24a、24b會對填充於各溝槽14之所有磷化銦16依序照射雷射光Ll、Ls，因此會對填充於各溝槽14之所有磷化銦16實施圖 6之再結晶處理而將所有磷化銦16再結晶化。
於圖6之再結晶處理中，由於被雷射光Ll、Ls照射之部分與單晶矽基板10之整體相比非常小，故而因雷射光Ll、Ls之照射而溫度上升之部分非常小，不會引起加熱時之熱衝擊所致之單晶矽基板10之翹曲或破裂，可抑制對於其他部位之熱影響。又，由於該部分之加熱所需之熱量亦較少即可，因此可削減雷射掃描儀24之消耗電力。
於上述圖6之再結晶處理中，由於藉由燈加熱器25之燈光而加熱單晶矽基板10，故而可降低用以使磷化銦16熔融所需之來自雷射掃描儀24之雷射光Ll、Ls之強度，因此無需藉由高輸出之雷射照射裝置而構成雷射掃描儀24，可簡化雷射掃描儀24之構成。進而，由於雷射光Ll所分擔之用以使磷化銦16熔融所需之磷化銦16之溫度上升幅度變小，因此可藉由調整雷射光Ll之強度而正確地控制磷化銦16之溫度是否超過熔點。
又，於上述圖6之再結晶處理中，由於在利用雷射光Ll之磷化銦16之熔融之前開始利用燈加熱器25之燈光之單晶矽基板10之加熱，因此於使磷化銦16熔融時，單晶矽基板10之溫度不會驟變，可防止單晶矽基板10之翹曲或破裂之產生。
於上述圖6之再結晶處理中，亦可於對磷化銦16照射強度較小之雷射光Ls而開始磷化銦16之緩冷時，繼續進行利用燈加熱器25之單晶矽基板10之加熱。藉此，於使磷化銦16再結晶時，單晶矽基板10之溫度不會驟變，可防止單晶矽基板10之翹曲或破裂之產生。
又，於上述圖6之再結晶處理中，亦可於降低來自燈加熱器25向單晶矽基板10之加熱量之後，對磷化銦16照射強度較小之雷射光Ls而開始磷化銦16之緩冷。藉此，可降低向磷化銦16之來自下方之加熱量而使磷化銦16之溫度自(001)晶面15之附近起確實地降低。
進而，於上述圖6之再結晶處理中，亦可於對磷化銦16照射強度 較小之雷射光Ls而開始磷化銦16之緩冷之後，降低來自燈加熱器25向單晶矽基板10之加熱量。
又，雖然雷射掃描儀24具有沿掃描方向排列之2個雷射光照射部24a、24b，但亦可由沿掃描方向排列之3個以上之雷射光照射部構成雷射掃描儀24，或者亦可由1個雷射光照射部構成雷射掃描儀24。於該等情形時，亦於掃描方向上自前方向後方降低所照射之雷射光之強度。
再者，於上述圖6之再結晶處理中，燈加熱器25係隔著基座23而加熱單晶矽基板10之整體，並不選擇性地加熱磷化銦16，因此關於燈光之波長並無特別限制。又，於上述圖6之再結晶處理中，於考慮到響應性之情形時，較佳為使用燈加熱器25，但亦可使用電阻加熱器代替燈加熱器25。
藉由上述本實施形態之微細結構形成方法而形成之鰭型通道20係如圖9所示般由作為下層障壁之砷化鋁銦(InAlAs)層27、作為通道層之砷化鎵銦(InGaAs)層28及作為上層障壁之磷化銦層29覆蓋而構成砷化鎵銦/砷化鋁銦量子井通道。
再者，本實施形態之微細結構形成方法不僅可應用於圖9所示之砷化鎵銦/砷化鋁銦量子井通道之形成，亦可應用於其他微細結構之形成。
圖10係概略性地表示可應用本實施形態之微細結構形成方法之具有砷化鎵銦/砷化鋁銦量子井通道之平面型通道之構成的剖面圖。
於圖10中，藉由本實施形態之微細結構形成方法而形成的鰭形狀之結晶化磷化銦18由作為下層障壁之砷化鋁銦層27、作為通道層之砷化鎵銦層28及作為上層障壁之磷化銦層29覆蓋，結晶化磷化銦18之側面由SiO2膜12覆蓋。
圖11係概略性地表示可應用本實施形態之微細結構形成方法之積 層結構之砷化鎵銦/砷化鋁銦量子井通道之構成的剖面圖。
於圖11中，藉由本實施形態之微細結構形成方法而形成的鰭形狀之結晶化磷化銦18之上表面由作為下層障壁之砷化鋁銦層27、作為通道層之砷化鎵銦層28及作為上層障壁之磷化銦層29覆蓋，結晶化磷化銦18及砷化鋁銦層27之側面由SiO2膜12覆蓋。
其次，對本發明之第2實施形態之微細結構形成方法進行說明。
本實施形態之構成或作用與上述第1實施形態基本相同，所使用之熱處理裝置之構成與上述第1實施形態不同。因此，對於重複之構成、作用省略說明，以下，對不同之構成、作用進行說明。
圖12係概略性地表示本實施形態之微細結構形成方法中所使用之熱處理裝置之構成的剖面圖。
於圖12中，熱處理裝置30包括以指向載置於基座23之單晶矽基板10之方式配置於腔室22之外之上方的複數個LED(Light Emitting Diode，發光二極體)燈31(上方熱源)代替熱處理裝置21所包括之雷射掃描儀24。
於介於LED燈31及基座23之間的腔室22之頂板部嵌入有透射窗32，LED燈31藉由透過透射窗32之LED燈光R而自上方對載置於基座23之單晶矽基板10之整體進行加熱。由於本實施形態中亦僅選擇性地加熱磷化銦16，因此將LED燈31所照射之LED燈光R之波長之範圍設定為800nm~950nm。
於本實施形態之微細結構形成方法中，熱處理裝置30執行圖6之磷化銦之再結晶化處理。具體而言，首先，燈加熱器25開始載置於基座23之單晶矽基板10之整體之加熱，將單晶矽基板10之整體加熱至低於磷化銦之熔點之溫度、例如800℃(步驟S61)。
繼而，LED燈31朝向單晶矽基板10之表面照射LED燈光R而開始磷化銦16之加熱(步驟S62)。此時，如圖12所示，LED燈31藉由單晶 矽基板10之LED燈光R而自上方照射單晶矽基板10之整體，入射至磷化銦16之LED燈光R一面衰減一面到達至(001)晶面15，如圖8A之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，所有磷化銦16之溫度超過磷化銦之熔點。藉此，填充於溝槽14之所有磷化銦16熔融。
繼而，LED燈31逐漸降低所照射之LED燈光R之輸出。此時，由於LED燈光R未到達至(001)晶面15，因此如圖8B之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，磷化銦16之溫度於(001)晶面15之附近降低，溫度梯度較圖8A之溫度梯度向低溫側移動。即，開始利用LED燈31之磷化銦16之緩冷(步驟S63)。
繼而，LED燈31停止LED燈光R之照射。此時，磷化銦16之溫度於磷化銦16之整體降低，不久便如圖8C之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，所有磷化銦16之溫度低於磷化銦之熔點。藉此，磷化銦16凝固而整體性地再結晶化。其後，結束本處理。
即，本實施形態中係藉由LED燈31逐漸降低LED燈光R之輸出而使向磷化銦16之來自上方之加熱量逐漸降低，使磷化銦16之關於深度方向之溫度梯度向低溫側移動，而自(001)晶面15側起緩冷熔融之磷化銦16，因此可獲得與第1實施形態所獲得之效果同樣之效果。
又，本實施形態不同於第1實施形態，係藉由LED燈光R同時加熱填充於各溝槽14之所有磷化銦16而使其熔融，因此可提高鰭型通道20之形成之產能。
進而，於本實施形態中，各LED燈31係同時逐漸降低LED燈光R之輸出，但各LED燈31亦可以不同之時序逐漸降低LED燈光R之輸出。
又，於本實施形態中，使用LED燈31代替雷射掃描儀24作為上方熱源，由於LED燈31價格低廉，因此可降低熱處理裝置30之製造成本。
再者，與第1實施形態相同，本實施形態中亦可於逐漸降低LED燈光R之輸出而開始磷化銦16之緩冷時，繼續進行利用燈加熱器25之單晶矽基板10之加熱，亦可於降低來自燈加熱器25向單晶矽基板10之加熱量之後，逐漸降低LED燈光R之輸出而開始磷化銦16之緩冷，或者亦可於逐漸降低LED燈光R之輸出而開始磷化銦16之緩冷之後，降低來自燈加熱器25向單晶矽基板10之加熱量。
其次，對本發明之第3實施形態之微細結構形成方法進行說明。
本實施形態之構成或作用與上述第1實施形態基本相同，與上述第1實施形態之不同點在於：藉由雷射掃描儀24所照射之雷射光而加熱之對象為Si3N4膜11、13或SiO2膜12、17而並非磷化銦16。因此，對於重複之構成、作用省略說明，以下，對不同之構成、作用進行說明。
於單晶矽基板10中，磷化銦16例如如圖2B所示般由Si3N4膜11、13或SiO2膜12、17(以下，將該等統稱為「被覆層」)圍繞。因此，可藉由加熱被覆層而間接地加熱磷化銦16，故而於本實施形態中，將雷射掃描儀24所照射之雷射光之波長設定為易於吸收至被覆層之波長。
於雷射光之波長為7600nm~10600nm之範圍內，磷化銦或鍺之吸光係數大致為0，另一方面，如圖13或圖14所示，氮化矽(Si3N4)或氧化矽(SiO2)之吸光係數變大(再者，於圖13中表示相對於波數(波長之倒數)之吸光量，且圖中以箭頭表示波長為7600nm~10600nm之範圍)。即，若將雷射光之波長之範圍設定為7600nm~10600nm而對磷化銦、鍺、氧化矽或氮化矽照射該雷射光，則雷射光之能量被氧化矽或氮化矽吸收而加熱氧化矽或氮化矽，溫度上升，另一方面，磷化銦或鍺使雷射光大致透過，故而磷化銦或鍺不會因雷射光而被加熱。
因此，於本實施形態中，將雷射掃描儀24所照射之雷射光之波長之範圍設定為7600nm~10600nm。此處，由於CO2雷射光之波長 大致為9300nm~10600nm，因此雷射掃描儀24照射CO2雷射光作為雷射光L。
於本實施形態中，如圖15所示，雷射掃描儀24朝向單晶矽基板10之表面照射之雷射光L於通過被覆層時被該等膜吸收而衰減，另一方面，於通過磷化銦16時幾乎不被吸收而通過磷化銦16，於單晶矽基板10中亦逐漸被吸收而衰減。藉此，藉由雷射光L之照射而選擇性地加熱被覆層，並藉由溫度上升之被覆層而間接地加熱磷化銦16。
於本實施形態中，於圖6之磷化銦之再結晶化處理中，首先，燈加熱器25開始載置於基座23之單晶矽基板10之整體之加熱，將單晶矽基板10之整體加熱至低於磷化銦之熔點之溫度、例如800℃(步驟S61)。
繼而，雷射掃描儀24朝向單晶矽基板10之表面照射雷射光L而開始被覆層之加熱(步驟S62)。此時，雷射掃描儀24係利用雷射光L掃描單晶矽基板10。
於本實施形態中，雷射掃描儀24亦具有沿掃描方向排列之2個雷射光照射部24a、24b，且在掃描方向上配置於前方之雷射光照射部24a所照射之雷射光Ll之強度亦係設定為大於在掃描方向上配置於後方之雷射光照射部24b所照射之雷射光Ls之強度。藉此，於雷射掃描儀24移動時，對單晶矽基板10之各部位之被覆層首先照射強度較大之雷射光Ll，繼而照射強度較小之雷射光Ls，其後，不照射雷射光Ll、Ls兩者。
若對被覆層照射強度較大之雷射光Ll，則被覆層被充分加熱，進而藉由溫度上升之被覆層而間接地加熱磷化銦16，因此如圖8A之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，所有磷化銦16之溫度超過磷化銦之熔點。藉此，填充於溝槽14之所有磷化銦16熔融。
繼而，若雷射掃描儀24移動而對被覆層照射強度較小之雷射光 Ls，則入射至被覆層之雷射光Ls衰減而於被覆層之中間消失。此時，由於雷射光Ls未到達至Si3N4膜11，因此被覆層之(001)晶面15之附近之溫度降低，如圖8B之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，磷化銦16之溫度於(001)晶面15之附近降低，溫度梯度較圖8A之溫度梯度向低溫側移動。即，開始利用雷射掃描儀24之磷化銦16之緩冷(步驟S63)。
繼而，若雷射掃描儀24進一步移動而不對被覆層照射雷射光Ll、Ls兩者，則被覆層之溫度於被覆層之整體中降低，不久便如圖8C之磷化銦16之關於深度方向之溫度梯度之曲線圖所示，所有磷化銦16之溫度低於磷化銦之熔點。藉此，磷化銦16凝固而整體性地再結晶化。其後，結束本處理。
即，本實施形態中係藉由使雷射掃描儀24之雷射光照射部24a、24b對被覆層依序照射雷射光Ll、Ls而使向被覆層之來自上方之加熱量逐漸降低，使磷化銦16之關於深度方向之溫度梯度向低溫側移動，自(001)晶面15側起緩冷熔融之磷化銦16，因此可獲得與第1實施形態所獲得之效果同樣之效果。又，於本實施形態中，藉由對圍繞磷化銦16之被覆層進行加熱而間接地加熱磷化銦16，因此可毫無遺漏地加熱磷化銦16之整體，可防止一部分磷化銦16未熔融而以晶粒之形式殘留、或者一部分磷化銦16先冷卻而產生晶粒。
以上，使用上述各實施形態對本發明進行了說明，但本發明並不限定於上述各實施形態。
例如，於上述各實施形態中，於溝槽14之底部露出(001)晶面15，但露出之晶面之密勒指數並不限於此，例如亦可為(010)、(011)、(100)、(101)、(110)或(111)。
又，藉由上述各實施形態而獲得之鰭型通道20可較佳地用於三維結構之MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)即所謂之FinFET(Fin-Field Effect Transistor，鰭式場效電晶體)，亦可用於奈米棒之FET(Field Effect Transistor，場效電晶體)，進而，除了FET以外，亦可用於LED、半導體雷射、光檢測器、太陽電池等光子裝置。
進而，於上述各實施形態中，使用溝槽14而形成磷化銦之鰭型通道20，但亦可如圖16所示，於設置於Si3N4膜33或SiO2膜34之孔35填充磷化銦16，並對該磷化銦16實施圖6之再結晶化處理，藉此形成量子點或奈米棒。
又，向溝槽14填充之異種半導體並不限於磷化銦，例如亦可為磷化鋁、砷化鋁、銻化鋁、磷化鎵、砷化鎵、銻化鎵、砷化銦、銻化銦、磷化銦、砷化鎵銦及鍺中之至少一者。
進而，無需向各溝槽14填充相同之異種半導體，例如，亦可如圖17所示，向一溝槽14填充磷化銦16，向另一溝槽14填充鍺36。由於如圖4所示，在雷射光之波長為800nm~950nm之範圍內，鍺之吸光係數超過磷化銦之吸光係數，因此可藉由使用波長之範圍設定為800nm~950nm之雷射光Ll、Ls對填充於各溝槽14之磷化銦16及鍺36實施圖6之再結晶化處理，而不僅對磷化銦16亦對鍺36進行選擇性熔融、緩冷及再結晶化。尤其是於圖6之再結晶化處理中，於再結晶化時，不僅對磷化銦16之關於深度方向之溫度梯度進行控制，亦對鍺36之關於深度方向之溫度梯度進行控制，因此可防止於再結晶化之磷化銦及鍺中產生晶粒。藉此，可於基板上同時形成高品質之磷化銦及鍺之通道20。如此形成之磷化銦及鍺之通道20可用於CMOS。
又，於上述各實施形態中之圖6之再結晶化處理中，藉由燈加熱器25而加熱單晶矽基板10之整體，但亦可不進行利用燈加熱器25之加熱而僅藉由雷射掃描儀24或LED燈31對單晶矽基板10進行加熱，又，亦可同時開始利用燈加熱器25之加熱及利用雷射掃描儀24或LED燈31 之加熱。
進而，於上述各實施形態中，對使用Si3N4作為形成被覆層之氮化矽、使用SiO2作為形成被覆層之氧化矽之情形進行了說明，但形成被覆層之氮化矽或氧化矽並不限於Si3N4或SiO2，只要為SixNy或SiOx(x、y為任意之自然數)即可。又，形成被覆層之氮化矽或氧化矽及異種半導體亦可含有雜質。再者，上述各實施形態中所形成之異種半導體亦可用作用以調整晶格常數之基底膜。
又，本發明之目的亦可藉由如下方式而達成：將記錄有實現上述各實施形態之功能之軟體之程式碼的記憶媒體供給至熱處理裝置21等所包括之電腦(未圖示)，電腦之CPU(Central Processing Unit，中央處理單元)讀出記憶媒體中所儲存之程式碼並執行。
於該情形時，自記憶媒體讀出之程式碼本身實現上述各實施形態之功能，程式碼及記憶有該程式碼之記憶媒體構成本發明。
又，作為用以供給程式碼之記憶媒體，只要為例如RAM(Random Access Memory，隨機存取記憶體)、NV-RAM(Nonvolatile Random Access Memory，不變性隨機存取記憶體)、軟(Floppy，註冊商標)碟、硬碟、磁光碟、CD-ROM(Compact Disc-Read Only Memory，唯讀光碟記憶體)、CD-R(Compact Disc-Recordable，可錄式光碟)、CD-RW(Compact Disc-Rewritable，可重寫光碟)、DVD(Digital Versatile Disc，數位多功能光碟)(DVD-ROM(Digital Versatile Disc-Read Only Memory，唯讀數位多功能光碟記憶體)、DVD-RAM(Digital Versatile Disc-Random Access Memory，隨機存取數位多功能光碟記憶體)、DVD-RW(Digital Versatile Disc-Read/Write，可讀寫數位多功能光碟)、DVD+RW(Digital Versatile Disc+Rewritable，可再寫入數位多功能光碟))等光碟、磁帶、非揮發性記憶卡、其他ROM(Read Only Memory，唯讀記憶體)等可記憶上述程式碼者即可。或者上述程式碼 亦可藉由自連接於網際網路、商用網路或區域網路等之未圖示之其他電腦或資料庫等下載而供給至電腦。
又，不僅可藉由使電腦執行所讀出之程式碼而實現上述各實施形態之功能，亦包括如下情形：於CPU上運行之OS(Operating System，作業系統)等基於該程式碼之指示而進行實際之處理之一部分或全部，藉由該處理而實現上述各實施形態之功能。
進而，亦包括如下情形：將自記憶媒體讀出之程式碼寫入至插入至電腦之功能擴展板或連接於電腦之功能擴展單元所具備之記憶體後，該功能擴展板或功能擴展單元所具備之CPU等基於該程式碼之指示而進行實際之處理之一部分或全部，藉由該處理而實現上述各實施形態之功能。
上述程式碼之形態亦可包括目標碼、藉由解譯器而執行之程式碼、供給至OS之腳本資料等形態。
本申請案主張基於在2013年6月10日申請之日本專利申請案第2013-121821號之優先權，並將該日本專利申請案中所記載之全部內容引用至本申請案。
10‧‧‧單晶矽基板
11、13‧‧‧Si3N4膜
12‧‧‧SiO2膜
14‧‧‧溝槽
15‧‧‧(001)晶面

Claims (21)

  1. 一種微細結構形成方法，其特徵在於包括如下步驟：凹部形成步驟，其於形成於矽基板之上表面之被覆層形成凹部，並於該凹部之底露出上述矽基板之矽之晶面；填充步驟，其於上述凹部填充異種半導體；加熱步驟，其加熱上述填充之異種半導體而使其熔融；冷卻步驟，其冷卻上述熔融之異種半導體而以上述矽之晶面為晶種使上述異種半導體再結晶；及去除步驟，其去除上述被覆層；且於上述加熱步驟中，藉由至少配置於上述矽基板之上表面側之上方熱源而加熱上述填充之異種半導體，於上述冷卻步驟中，藉由降低來自上述上方熱源之加熱量而冷卻上述熔融之異種半導體。
  2. 如請求項1之微細結構形成方法，其中於上述加熱步驟中，藉由配置於上述矽基板之下表面側之下方熱源而加熱上述矽基板。
  3. 如請求項2之微細結構形成方法，其中於上述加熱步驟中，於上述下方熱源將上述矽基板加熱至低於上述異種半導體之熔點之溫度後，上述上方熱源將上述填充之異種半導體加熱至該異種半導體之熔點以上之溫度。
  4. 如請求項2或3之微細結構形成方法，其中於上述冷卻步驟中，於繼續利用上述下方熱源加熱上述矽基板之狀態下，僅降低來自上述上方熱源之加熱量。
  5. 如請求項2或3之微細結構形成方法，其中於上述冷卻步驟中，於降低來自上述下方熱源之加熱量之後，降低來自上述上方熱源之加熱量。
  6. 如請求項2或3之微細結構形成方法，其中於上述冷卻步驟中，於降低來自上述上方熱源之加熱量之後，降低來自上述下方熱源之加熱量。
  7. 如請求項1至6中任一項之微細結構形成方法，其中上述上方熱源為雷射光照射裝置，且於上述加熱步驟中，上述雷射光照射裝置利用雷射光掃描上述凹部。
  8. 如請求項7之微細結構形成方法，其中上述雷射光照射裝置含有沿上述雷射光之掃描方向配置之至少2個雷射光照射部，且在上述掃描方向上配置於前方之一上述雷射光照射部所照射之上述雷射光之強度大於在上述掃描方向上配置於後方之其他上述雷射光照射部所照射之上述雷射光之強度。
  9. 如請求項8之微細結構形成方法，其中上述異種半導體為磷化銦，上述其他雷射光照射部所照射之雷射光之波長為800nm~950nm。
  10. 如請求項1至6中任一項之微細結構形成方法，其中上述上方熱源為LED燈。
  11. 如請求項10之微細結構形成方法，其中上述異種半導體為磷化銦，上述LED燈所照射之燈光之波長為800nm~950nm。
  12. 如請求項1之微細結構形成方法，其中於上述加熱步驟中，藉由上述上方熱源對上述被覆層進行加熱而間接地加熱上述填充之異種半導體。
  13. 如請求項12之微細結構形成方法，其中上述被覆層至少包含氧化矽，上述上方熱源對上述被覆層照射波長為7600nm~10600nm之光。
  14. 如請求項1至13中任一項之微細結構形成方法，其中上述異種半 導體包含磷化鋁、砷化鋁、銻化鋁、磷化鎵、砷化鎵、銻化鎵、砷化銦、銻化銦、磷化銦、砷化鎵銦及鍺中之至少一者。
  15. 如請求項1至14中任一項之微細結構形成方法，其中上述凹部為溝槽。
  16. 如請求項1至14中任一項之微細結構形成方法，其中上述凹部為孔。
  17. 如請求項1至16中任一項之微細結構形成方法，其於上述填充步驟與上述加熱步驟之間進而包括於上述填充之異種半導體之上部進一步形成被覆層之被覆步驟。
  18. 一種半導體裝置之製造方法，其特徵在於：其係在矽基板上包括異種半導體之半導體裝置之製造方法，且其包括如下步驟：加熱步驟，其加熱形成於上述矽基板之上表面之凹部中所填充之上述異種半導體而使其熔融；及冷卻步驟，其冷卻上述熔融之異種半導體而使其再結晶；且於上述加熱步驟中，藉由至少配置於上述矽基板之上表面側之上方熱源而加熱上述填充之異種半導體，於上述冷卻步驟中，藉由降低來自上述上方熱源之加熱量而冷卻上述熔融之異種半導體。
  19. 如請求項18之半導體裝置之製造方法，其中於上述矽基板上形成有包含上述異種半導體之2個通道，一上述通道包含磷化銦作為上述異種半導體，另一上述通道包含鍺作為上述異種半導體。
  20. 如請求項18或19之半導體裝置之製造方法，其中於上述加熱步驟中，上述異種半導體之上部經被覆。
  21. 一種CMOS之形成方法，其特徵在於：其係含有形成於矽基板上之分別包含磷化銦及鍺之2個通道的CMOS之形成方法，且 藉由對上述磷化銦及上述鍺同時進行加熱，進而同時進行冷卻而使其等再結晶。
TW103120093A 2013-06-10 2014-06-10 微細結構形成方法、半導體裝置之製造方法、及ｃｍｏｓ之形成方法 TW201505072A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121821A JP2014239182A (ja) 2013-06-10 2013-06-10 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法

Publications (1)

Publication Number Publication Date
TW201505072A true TW201505072A (zh) 2015-02-01

Family

ID=52022363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120093A TW201505072A (zh) 2013-06-10 2014-06-10 微細結構形成方法、半導體裝置之製造方法、及ｃｍｏｓ之形成方法

Country Status (3)

Country Link
JP (1) JP2014239182A (zh)
TW (1) TW201505072A (zh)
WO (1) WO2014200077A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022712A (ja) * 2014-12-10 2018-02-08 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
WO2017086866A1 (en) * 2015-11-18 2017-05-26 Scint-X Ab System and method for melting and solidification of scintillating material in micromechanical structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185814A (ja) * 1989-12-15 1991-08-13 Seiko Epson Corp 化合物半導体膜の製法
KR960001706B1 (ko) * 1993-05-27 1996-02-03 삼성전자주식회사 다결정 실리콘의 제조방법 및 장치
JP4354015B2 (ja) * 1995-12-06 2009-10-28 シャープ株式会社 半導体装置の製造方法
JP2001319891A (ja) * 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
JP2003163164A (ja) * 2001-11-26 2003-06-06 Sharp Corp 結晶性半導体薄膜及びその形成方法
JP2005011941A (ja) * 2003-06-18 2005-01-13 Tokyo Electron Ltd 半導体製造装置及び熱処理方法
JP2005129788A (ja) * 2003-10-24 2005-05-19 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法、及び半導体装置の製造方法
EP2595177A3 (en) * 2005-05-17 2013-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
JP5099576B2 (ja) * 2006-02-23 2012-12-19 株式会社Ｉｈｉ 化合物半導体の活性化方法及び装置
CN102227802A (zh) * 2008-11-28 2011-10-26 住友化学株式会社 半导体基板的制造方法、半导体基板、电子器件的制造方法、和反应装置
JP2011023610A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 半導体装置の製造方法
EP2315239A1 (en) * 2009-10-23 2011-04-27 Imec A method of forming monocrystalline germanium or silicon germanium
TWI528418B (zh) * 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP5222867B2 (ja) * 2010-02-22 2013-06-26 株式会社半導体理工学研究センター 半導体装置の製造方法
JPWO2013121926A1 (ja) * 2012-02-13 2015-05-11 東京エレクトロン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2014200077A1 (ja) 2014-12-18
JP2014239182A (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
KR101730797B1 (ko) 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법
TWI459539B (zh) 用以形成立體電路之系統及方法
KR20020096933A (ko) 칩 가공 시스템을 위한 애드온 모듈로서 실리콘 이중막디바이스를 형성하는 방법
JP2011515833A (ja) 薄膜のためのフラッシュ光アニーリング
TW561652B (en) Method of manufacturing compound semiconductor substrate
JP2012146716A (ja) 半導体装置の製造方法
AU2021236824B2 (en) All-semiconductor Josephson junction device for qubit applications
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
JPH0132648B2 (zh)
TW201505072A (zh) 微細結構形成方法、半導體裝置之製造方法、及ｃｍｏｓ之形成方法
KR100886007B1 (ko) 반도체 디바이스 구조체 제조 방법, 반도체 디바이스 구조체 형성 방법 및 반도체 디바이스 구조체
WO2016093287A1 (ja) 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
JP2010251523A (ja) 部分ｓｏｉウェーハの製造方法
Wutzler et al. III–V nanocrystal formation in ion-implanted Ge and Si via liquid phase epitaxy during short-time flash lamp annealing
TW201440130A (zh) 微細結構形成方法及鰭狀結構
US20060269745A1 (en) Nano wires and method of manufacturing the same
EP3152780B1 (en) Melt-growth of single-crystal alloy semiconductor structures
JP2012160540A (ja) 発光素子の製造方法および発光素子
WO2015185750A1 (en) Melt-growth of single-crystal alloy semiconductor structures and semiconductor assemblies incorporating such structures
JP2023138469A (ja) ４ｈ－ｓｉｃ物質と直接コンタクトする３ｃ－ｓｉｃ層を形成するために４ｈ－ｓｉｃ物質のウエハを処理するプロセス
JP2023145595A (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
KR20070096865A (ko) 반도체 소자, 반도체 장치 및 그들의 제조 방법
Tian et al. Monolithic integrated InP distributed Bragg reflector (DBR) lasers on (001) silicon
JP2007042980A (ja) 結晶質半導体膜およびその製造方法
JP2009283480A (ja) 歪シリコン膜の製造方法