TWI459539B - 用以形成立體電路之系統及方法 - Google Patents

用以形成立體電路之系統及方法 Download PDF

Info

Publication number
TWI459539B
TWI459539B TW098140787A TW98140787A TWI459539B TW I459539 B TWI459539 B TW I459539B TW 098140787 A TW098140787 A TW 098140787A TW 98140787 A TW98140787 A TW 98140787A TW I459539 B TWI459539 B TW I459539B
Authority
TW
Taiwan
Prior art keywords
circuit layer
circuit
microstructure
layer
hole
Prior art date
Application number
TW098140787A
Other languages
English (en)
Other versions
TW201029152A (en
Inventor
Arthur W Zafiropoulo
Yun Wang
Andrew M Hawryluk
Original Assignee
Ultratech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Inc filed Critical Ultratech Inc
Publication of TW201029152A publication Critical patent/TW201029152A/zh
Application granted granted Critical
Publication of TWI459539B publication Critical patent/TWI459539B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

用以形成立體電路之系統及方法 發明領域
本發明大致上係關於用以形成立體電路之系統及方法，此立體電路例如包括彼此互相通連之半導體電路層的積體電路。尤其，本發明關於將電路層之起始不適當微結構變換為適合於其中形成電路特徵之微結構。
 發明背景
透過速度及容量的增加，積體電路的效能已隨著時間持續地改良。此主要已透過降低微電子元件的特徵尺寸而達成。每經過數年，技術就已發展到製造具有更小尺寸的微電子元件，其一般係以更大的密度製造更快速的積體電路。接著，可製造由更大量之較快速本質電晶體所組成的元件，藉此導致改良的電路容量。
雖然具有較大容量之較快速元件的優點是明確的，速度的成本與複雜度的增加是相互關連的。接著，複雜度與較高的製造成本及較低的製造良率有關連。直到最近，微電子元件工業的成本度量已持續降低，其主要因為對微電子元件而言，製造成本升高的速度已比之外形尺寸降低的速度慢。然而，因為基礎最小特徵尺寸持續縮減，達到此等較小尺寸的成本呈指數地增加。
舉例而言，一般被接受之元件容量的度量為電晶體密度、在單位面積內發現之電晶體的數目(N)。傳統地，電晶體密度是以每平方微米之電晶體，或N/μm2 來測量。在過去，微電子工業利用採取連續的“技術節點(technology nodes)”已能夠增加電晶體密度。每一節點對應約40%之線寬減小及200%之電晶體密度增加。因為與每一連續的技術節點(technology node)有關聯之製造成本增加呈現每單位面積僅約30%，成本度量(＄/電晶體)已隨著每一連續的技術節點(technology node)之採取而歷史性地減低。然而，預期每一節點之成本度量減低將降低。換言之，隨著每一新節點之成本降低愈來愈小。在32nm節點，預期製造成本的攀升將開始比電晶體密度的減低更快。
尤其，新微影工具的成本為微電子元件之成本度量計算的重要因素。舉例而言，目前最先進的微影工具在2003的花費小於約一千萬美元。相對地，目前最先進的工具在2008花費接近五千萬美元。預期未來例如該等涉及超紫外線微影術(EUVL)之工具將達到七千五百萬美元或更高。結果，積體電路工業顯現出接近無法接受的經濟條件，其中基本成本度量(＄/電晶體)攀升至製造具有增加容量的元件可能變得是毫無利潤的程度。因此，因為更進一步的價格降低(透過特徵尺寸縮減)將是無法達成的，所以傳統產品(例如記憶體)之成本降低可能停滯。
微電子電路及其他微結構特徵係透過光微影技術的使用而產生在基板上。一般而言，光微影術工具及製程是設計以使例如單晶矽晶圓、具有多晶矽層之矽酸鹽玻璃等等的半導體基板之表面成像。接著，根據光微影術產生的影像，在半導體基板之表面上形成微電子元件。
一旦形成特徵，同調或非同調雷射技術可用以進行熱加工以半導體為基礎的微電子元件，例如處理器、記憶體及其他要求熱加工的積體電路(ICs)。舉例而言，電晶體的源極/汲極部件可藉由將矽晶圓之區域暴露至含有硼、磷或砷原子之靜電加速摻雜劑來形成。然而，摻雜劑係植入格隙位置，藉此增加基板中的結晶缺陷密度。結果，格隙摻雜劑是電不活化的且需要經由退火的活化作用。
活化可藉由將基板之全部或一部分加熱至特定的加工溫度，達一段足以使晶體晶格自體修復且於晶體晶格之結構中併入雜質原子的時間。一般而言，雷射技術係用以快速加熱晶圓至接近半導體熔點的溫度，以將摻雜劑併入取代的晶格位置，以及將晶圓快速冷卻以“凍結”摻雜劑於適當位置。
雷射加工技術已改良至下述程度：自雷射及/或雷射二極體的輸出一般係形成長、薄的影像，其接著快速地掃描越過一表面，例如半導體晶圓之上表面，以便以精確控制的方式加熱該表面。舉例而言，LTP可使用一連續或脈衝式、高功率、CO2 雷射光束，其本質上是同調的。CO2 雷射光束係窄平行光柵式掃描越過晶圓表面，所以所有表面的區域係暴露於至少一通過的加熱光束。同樣地，雷射二極體桿可用以產生用以掃描越過晶圓表面的非同調光束。
雖然增加電晶體密度在歷史上已藉由增加單一表面中(在矽晶圓之表面上)的電晶體數目來達成，長久以來已認知到“3-D電路”途徑可用以增加電晶體密度。3-D電路可藉由建立堆疊層形式之電晶體來形成。舉例而言，3-D電路可藉由在非矽層上沉積非晶形Si之層來形成。於沉積之後，非晶形Si可經雷射退火以影響結晶作用且形成適用以元件的大面積多晶矽晶粒。
然而，因為3D結構伴隨之成本增加高於透過微影術改良以增加密度的成本，對於此類立體電路(3-D)之研究尚未積極地追求商業化元件。此外，對於形成3-D電路的先前嘗試涉及熔化非晶形矽以容許其再流動及再結晶。此等嘗試尚未達到具有商業可接受性的結構及元件效能。尤其，與經熔化且再結晶矽有關聯的晶粒尺寸一般為太小而無法確保可接受的元件效能。
因此，現今對於經由雷射退火技術及相關技術在基板上形成立體電路的系統及方法仍存在尚未實現的需求。
 發明概要
在第一實施例，本發明提供一種用以在基板上形成立體電路之系統。該系統包括一基板、支持該基板之臺部及一輻射源。該基板包括一第一電路層、一第二電路層，及一插置於該第一及第二電路層之間的絕緣層。該等電路層經由一顯現結晶表面之晶種區域而彼此通連。第一電路層可具有與約32奈米線寬之技術節點(technology node)相關聯的電晶體密度。第二電路層具有例如非晶形的初始微結構，其顯現不適合於其中形成電路特徵的電子特性。使該輻射源適合在例如次熔化之能有效自晶種區域起始且增進晶體生長的所欲溫度下，加熱該第二電路層。結果，第二電路層之初始微結構變換成例如結晶之經變換的微結構，其顯現適於在其中形成電路特徵的電子特性。任擇地，經變換的微結構可具有大於約1毫米的晶粒尺寸。最適地，經變換的微結構為單晶。
在另一實施例中，本發明提供一種用以在基板上形成立體電路之方法。提供一大致如上所述之基板，其包含第一電路層、第二電路層，及一插置於該第一及第二電路層之間的絕緣層。該第二電路層係在例如次熔化之能有效自晶種區域起始且增進晶體生長的所欲溫度下加熱。結果，第二電路層之例如非晶形的初始微結構變換成例如結晶之經變換的微結構，其顯現適於在其中形成電路特徵的電子特性。
對本發明的任一實施例來說，一控制器可與輻射光束一起使用以完成加熱。舉例而言，當使用一輻射源以及一臺部時，輻射源可以生產用以加工第二電路層的光束，該臺部可以支撐及使基板相對於光束移動，並且該控制器可提供臺部與光束之間的相對掃描移動，以容許光束掃描越過第二電路層。另外，輻射源也可變化。舉例而言，輻射源可包括一CO2 雷射及/或雷射二極體。
加熱條件可變化。舉例而言，輻射源可產生一連續或脈衝式光束，其係藉由繼動器指引，以至少45°的入射角朝向基板表面。此一繼動器可在該基板表面形成一拉長的影像。
本發明之結構及/或基板也可變化。舉例而言，電路層及基板可具有實質相同或不同的元素組成，例如由選自於Si、SiGe、Ge、第III-V族化合物及第II-VI族化合物之材料所組成。尤其，晶種區域可變化。舉例而言，一部分之第一電路層可作為晶種區域。在一些實例中，晶種區域可插置於該第一與第二電路層之間。
在另一實施例中，本發明提供一種大致如上文中所述之三度空間電路結構，其包括一第一電路層、一第二電路層，以及一插置於該第一與第二電路層之間的隔離層。該第二電路層與該第一電路層通連，並且具有形成在其中之電路特徵，或顯現適於在其中形成電路特徵之電子特性的結晶微結構。
圖式簡單說明
第1圖提供一用以在基板上形成立體電路之典型系統的概要圖。
第2A圖至第2M圖統稱為第2圖，描述一用以形成包括三電路層之立體電路結構的方法。
第2A圖顯示裸露基板(例如矽晶圓)，其係備妥以供在其中形成電路特徵。
第2B圖顯示在第2A圖所示之基板中形成典型電晶體結構組。
第2C圖顯示在第2B圖之基板上沈積第一隔離層。
第2D圖顯示在第2C圖之基板上，在延伸通過第一隔離層之貫通孔內沉積任擇的晶種區域。
第2E圖顯示在具有不適於在其中形成電路特徵之微結構的第2D圖之基板上沉積第二電路材料。
第2F圖顯示第2E圖之基板之第二電路層之微結構變換為適於在其中形成電路特徵之微結構。
第2G圖顯示由於完成第2F圖所示之微結構變換的結果所形成之3-D電路結構。此3-D電路結構具有第一及第二通連電路層及插置於該等電路層之間的隔離層，其中該第一電路層中具有電路特徵且該第二電路層具有顯現適於在其中形成電路特徵之電子特性的微結構。
第2H圖顯示第2 G圖之3-D結構，但具有在第二電路層中的電路特徵。
第2I圖顯示第2H圖之3-D結構，但具有沉積在該第二電路層之電晶體結構上的第二隔離層。
第2J圖顯示第2I圖之3-D結構，但具有在該第二電路層基板上，在延伸通過該第二隔離層之貫通孔內之任擇的晶種區域。
第2K圖顯示第2J圖之3-D結構，但具有沉積在該第二隔離層上之第三電路層材料，其中該第三電路層材料具有不適於在其中形成電路特徵的微結構。
第2L圖顯示第2J圖之3-D結構，但該第三電路層材料係變換為具有適於在其中形成電路特徵之微結構者。
第2M圖顯示具有三電路層之3-D電路結構，每一層具有電路特徵形成於其中。
圖式係意欲例示說明本發明的不同方面，其可被熟習該項技術者瞭解且適當實施。因為圖式的某些特徵可能為了呈現的強調性及/或清楚性而被誇大，所以圖式可能不成比例。
 本發明之詳細說明 定義及概觀
在詳述描述本發明之前，應瞭解到除非另外指明，本發明不受限於特定的基板、雷射或材料，其等皆可改變。亦應瞭解到，在本文中的專門術語僅為了描述特定實施例的目的，且非意欲成為限制。
必須注意到，如同說明書及附帶之申請專利範圍所使用者，除非上下文中另外清楚地指明，單數形式「一(a、an)」及「此(the)」包括單數及複數的所指對象。因此，舉例而言，提及「一光束」除了單一光束亦包括多數光束，提及「一電路特徵」包括單一電路特徵及一組電路特徵，「一層」包括一或多層等等。
在描述及主張本發明權利時，下述專門術語將根據下述定義來使用。
專門術語「非晶形」係以一般材料觀點來使用且描述固態材料，其中無長距離級次的材料原子、分子及/或離子位置。非晶形狀況可藉由在流體狀態下，以高於原子可組構成更偏好熱動力學之結晶狀態的速率，冷卻該材料，以在固態材料中產生。
作為相關事宜，專門術語「結晶」在本文中係以其一般觀點來使用且描述固態材料，其中材料之原子、分子，及/或離子係以有次序的重覆形式延伸於三度空間的方式來配置。
專門術語「布魯斯特角(Brewster's angle)」或「布魯斯特角(Brewster angle)」係用以意指輻射光束與對應光束之P-極化分量之最小或接近最小反射率的表面之間的入射角。在例如矽晶圓之物件表面的膜，可防止其在任何角度下顯現零反射率。然而，若膜本質上為介電性，則一般將存在對於P-極化輻射的最小反射率角度。因此，如本文中使用之由堆疊在一基板上之各種不同的膜所形成之鏡面的布魯斯特角，可視為具有有效的布魯斯特角，或P-極化輻射之反射率為最小值的角度。最小反射率之角度一般是與基板材料的布魯斯特角的角度一致或接近。
如本文中使用之專門術語「電路特徵」意指多數物件中任一者，該物件可包括於電連接或電磁連接之組件或元件的構造中。舉例而言，電路特徵可包括電阻器、電容器、導體、二極體、電晶體，其等之組件或其他類似物。
專門術語「包括(include)」及其變形，例如「包括(including)」與專門術語「包含(comprise)」及其變形，例如「包含(comprising)」及「由...組成(comprised of)」，在使用上是同義的，除非使用其等的內容中清楚地表示如此使用是不當的。
關於影像或光束之專門術語「光強度分布」意指沿著一度空間或以上的積分輻射強度分布。舉例而言，一影像可具有一有用的部分及一無用的部分。一影像之有用的部分在其長度的某一部分上一般具有「均一」或恆定的積分光強度分布。換言之，在完整通過影像之有用部分的掃描方向上積分的光強度分布可實質上為恆定的。因此，藉由具有均一光強度分布之一影像之有用的部分所掃描之基板表面區域上的任何點，將被加熱至相同的溫度。然而，無用的部分之光強度或光強度分布可能不同於有用的部分。因此，即使有用的部分本身可顯現均一的光強度分布，但影像整體可具有整體的「非均一」光強度分布。
作為相關事宜，一影像或光束之專門術語「波峰光強度區域」意指沿著光束長度之區域顯現越過光束寬度之最高積分光強度。一般而言，一影像之有用的部分之整體將顯現非常接近波峰積分光強度的積分光強度。
專門術語「雷射」在本文中係以其一般觀點來使用且意指經由所謂的刺激發射之方法發射電磁輻射(光)之裝置。此輻射一般但非必然地是空間性同調。一般而言，雷射非必然地發射具有窄波長光譜(「單色」光)之電磁輻射。除非清楚地指明，專門術語雷射係廣義地解釋，且此解釋可包含例如氣體雷射，例如CO2 雷射及雷射二極體。
專門術語「微結構」及「微結構的」在本文中係以材料科學家之看法，以該等術語之一般觀點來使用，且意指材料之結構，例如如透過顯微鏡檢視而非透過肉眼觀察所呈現之結晶學結構。專門術語「微結構」及「微結構的」並非限於在微米範圍內具有詳細規格的結構。
專門術語「任擇的」及「任擇地」在本文中係以其等之一般觀點來使用且意指後續描述的狀況可或可不發生，因此，當包括狀況發生的例子以及狀況未發生的例子。
專門術語「技術節點(technology node)」或「節點」在本文是可互換地使用，意指關於線距及其他與重覆陣列中以半導體為基礎之積體電路的大量製造有關聯之幾何考量的一組工業標準。一般而言，較小的節點對應較小的線寬及較大的元件密度。尤其，此等術語描述微電子之特徵尺寸的特性。舉例而言，32nm節點之微電子元件可具有約32nm之線寬。
專門術語「半導體」係用以意指任何不同的固態物質，其具有大於絕緣體但小於良導體的導電度，且其可用以作為電腦晶片及其他電子元件的基礎材料。半導體實質上可由單一元素，例如矽或鍺所組成，或可由例如碳化矽、磷化鋁、砷化鎵及銻化銦之化合物所組成。除非另外指明，專門術語「半導體」包括元素及化合物半導體中任一者或其組合，以及應變的半導體，例如張力及/或壓縮下的半導體。適於使用以本發明的典型間接帶隙半導體包括Si、Ge及SiC。適於使用以本發明的直接帶隙半導體包括例如GaAs、GaN及InP。
專門術語「實質的」及「實質上」係以其等之一般觀點來使用且意指在重要性、價值、程度、量及範圍或類似方面可視為相同的物質。
使用以本文中之專門術語「基板」意指具有意欲加工之表面的任何材料。基板可以多數形式中任一者來建構，舉例而言，例如含有一晶片陣列的半導體晶圓等等。
如上文中暗示者，積分微電子電路中之電晶體密度在傳統上已藉由增加單一平面中(在矽晶圓之表面上)的電晶體數目來達成。長久以來已認知到存在有另一機會來增加電晶體密度，亦即在電晶體互相的頂部上建立電晶體，移動至第三度空間。然而，直至目前，因為3D結構伴隨之成本增加高於透過微影術改良以增加密度的成本，立體電路尚未積極地追求商業化元件。但此因微影術的成本升高更快而有可能改變。
此外，大部分目前之3-D電路上的工作係聚焦在沉積非晶矽層在基板上。在一些例子中，經沉積之非晶矽可能已被雷射退火。因為基板可能具有與單晶矽不相容的微結構，退火製程造成具有大約次毫米之晶粒尺寸的多晶矽形成。此小晶粒尺寸之多晶矽對於3-D電路應用而言是不適當的。
因此，本發明大致上係著重在用以在例如矽基板之半導體上形成立體積體電路之系統及方法。一般而言，本發明涉及產生光束之輻射源，該光束被導引至具有插置於電路層之間的隔離層之基板。電路層經由顯現結晶表面之晶種區域，以彼此電氣地、物理地及/或以其他方式通連。至少一電路層具有一初始微結構，例如具有非晶形或其他顯現不適於在其中形成電路特徵之電子特性的高度無序狀態。於控制地加熱處理之後，電路層之初始微結構變換成經變換的(例如結晶)微結構，其顯現適於在其中形成電路特徵之電子特性。
本發明大致上亦著重於立體電路結構。任擇地，此結構可藉由本發明之系統及/或方法來形成。此結構一般包括一第一電路層，其經由一隔離層與一第二電路層通連，該隔離層係插置於該第一與第二電路層之間。每一電路層可具有顯現適於在其中形成電路特徵之電子特性的結晶微結構。
典型的系統
為了例示說明本發明之新穎性及進步性，第1圖概要地描述一典型雷射系統10，其可用以實施本發明。系統10包括具有支持半導體基板30之上表面22的可移動之基板臺部20。基板30包括至少一第一電路層32A，在第一電路層32A上的一隔離層34，以及在隔離層34上的一第二電路層32B。第一及第二電路層經由延伸通過隔離層34之界面區域38彼此通連。基板30之上表面P具有一表面法線N。如上文中所討論者，本發明可涉及將第二電路層32B之微結構自不適於在其中形成電路特徵者變換成顯現適於在其中形成電路特徵者。
基板臺部20係可操作地耦合至控制器50。基板臺部20係適合在控制器50之操作下在X-Y平面中移動，所以基板能夠相對於由輻射源110提供之輻射所產生的影像而被掃描。臺部20亦可控制地環繞相對於X-Y平面呈直角的軸Z旋轉基板30。結果，臺部20可控制地固定或改變X-Y平面中基板30的位向。
臺部可包括不同的組件以實行不同的功能。舉例而言，可提供一對準系統以使基板以相對於平面法線的可變位向角定位在臺部上。在此例子中，臺部可獨立地控制基板移動，同時對準系統控制基板位向。
輻射源110係可操作地耦合至控制器50，且繼動器120用以中繼藉由輻射源朝向基板產生之輻射，以在基板之表面上形成影像。在典型的實施例中，輻射源110為CO2 雷射，其發射光束形式之波長λH ～10.6μm(加熱波長)的輻射。然而，適合使用以本發明之輻射亦可包括LED或雷射二極體輻射，例如具有波長約0.5至1.0μm之輻射。任擇地，可應用多數輻射源。如圖所示者，雷射110產生由繼動器120接收之輸入光束112，繼動器120適於將輸入光束轉換為在基板上形成影像150的輸出光束140。
任擇地，操縱光束之光強度分布，使得一部分之影像強度均一為約其波峰強度以供穩定加熱及高能量利用。舉例而言，繼動器120可將輸入光束112變換為輸出光束140。繼動器可建構成提供所欲同調光束整形的方式，使得輸出光束在其實質部分上顯現均一的光強度分布。簡言之，繼動器120及輻射源110之組合可穩定化輸出光束之指向性、光強度分布及相位分布，以產生一致地可信賴的雷射退火系統。
作為相關事宜，一影像或一光束之專門術語「波峰光強度區域」意指沿著光束長度的區域顯現越過光束寬度之最高積分強度。一般而言，影像之整體有用的部分將顯現非常接近波峰積分強度的積分強度。
光束140沿著光軸A移動，其與基板表面法線N成一角度θ。一般而言，以垂直入射使雷射束在基板上成像是不理想的，因為任何反射光當其回到雷射腔時可造成不穩定性。提供入射角度θ而非垂直入射之光軸的另一原因為光束140至基板30之有效率耦合，可藉由入射角及極化方向的明智選擇而最佳地達成，例如使入射角等於用以基板之布魯斯特角，以及使用p-極化輻射。在任一例子中，可使臺部適於經由光束位置掃描基板，同時保留或改變入射角。同樣地，可使臺部適於控制、固定或改變基板相對於光束之位向角。
光束140在基板表面P上形成影像150。在典型的實施例中，影像150為延長的影像，例如線影像，具有以152表示之縱向邊界，且位在含有入射光束軸及表面法線(N)的平面內。具有實質高斯光強度分布之影像的縱向邊界可代表用以熱加工之影像的有用的部分。因此，相對於基板表面之光束入射角(θ)可在此平面中測量。表面入射角θ可為例如基板之(有效)布魯斯特角。
控制器可程式化以提供臺部與光束之間的相對移動。依所欲的製程參數而定，控制器可提供不同形式之相對移動。結果，影像150可在基板上沿著任何所欲路徑且以任何所欲速度被掃描，以加熱至少一部分之基板表面。一般而言，如下文中所討論者，此掃描可起始於基板表面上相對於晶種區域處，且在有效變換第二電路層之微結構以顯現適於在其中形成電路特徵之電子特性的預定駐留時間內，以有效達到所欲溫度的方式進行。雖然非硬性要求，掃描一般可在垂直於影像的縱向軸的方向上實行。亦可進行非垂直及非平行的掃描。
當達到最高溫度時，亦可包括一裝置以提供均一性的回饋。本發明可使用各種不同的溫度測量裝置及方法。舉例而言，檢測器陣列可用以取得表面上發射之輻射分布的一截圖(snap-shot)，或多數截圖可用以衍生一最大溫度地圖，該溫度地圖為越過光束長度之位置的函數。任擇地，亦可使用測量基板上光束之光強度分布的裝置。
最適化地，可應用即時溫度測量系統。一典型的溫度測量系統係描述於美國專利申請案公開號第2006/0255017號中，其發明名稱為「用以鏡面之遠距溫度測量的方法及裝置(Processes and Apparatus for Remote Temperature Measurement of a Specular Surface)」，公開日為2006年11月16日。此溫度測量系統可用以提供至控制器之輸入，使得有可能藉由調整輻射源、繼動器或掃描速度來進行適當的校正。
典型的方法
如上文中所暗示者，顯示於第1圖中的系統可用來進行用以形成一立體電路結構之方法。立體電路結構包括至少二電路層，其各自具有電路特徵於其中或至少具有適於在其中形成電路特徵的電子特性。第2圖描述一用以形成具有三電路層之立體電路結構之典型方法。在第2A圖中，設置基板30，其中無電路特徵存在。基板本身可供作為第一電路層32A且可具有一顯現適於在其中形成電路特徵之電子特性的結晶微結構。舉例而言，一電路層可由例如P-摻雜或N-摻雜之單晶矽之本質上由矽組成之半導體晶圓所形成。
如第2B圖所示，電路特徵係形成於第一電路層32A中。電路特徵包括電晶體，其包含源極區域321、閘極區域322，及汲極區域323。由例如SiO2 形成之任擇的淺溝槽隔離區域324可供使電晶體彼此分隔。
熟習該項技術者將認知到閘極區域322一般具有包括一般為單晶半導體材料(一般為Si)之下層基板材料、一薄絕緣層(一般為SiO2 )，以及上部金屬層之「夾置」結構。依外加至閘極區域之電荷而定，電荷或電流可自源極流至汲極。在源極及汲極區域中的半導體材料係與不同於閘極下區域之材料的不同形式之材料「摻雜」，使得在電晶體之源極與汲極區域之間存在NPN或PNP型結構。當源極及汲極區域與N型材料摻雜且基板與P型材料摻雜時，產生一N-通道電晶體。同樣地，當P-摻雜之源極及汲極區域與N-摻雜之基板組合時，得到P-通道電晶體。
該等熟習此項技術者將認知到任何不同的已知技術可用以形成上述的電路特徵。典型之適當技術包括涉及例如電鍍、蒸發及濺鍍之材料沉積技術的光微影術，以及離子植入、蝕刻技術等等。
第2C圖描述第一電路層32A上第一隔離層34A之沉積作用。如下文中明顯可見者，第一隔離層將夾置於第一電路層32A之電晶體結構與待製造於後續電路層中的額外電路特徵之間。隔離層34A一般係由非導電性材料形成。典型適當之材料包括單一或混合金屬氧化物及/或氮化物。其他非導電性材料亦屬適切。第一貫通孔37A延伸通過隔離層34A。
任擇地，如第2D圖所示，由於第一貫通孔37A之存在，第一晶種區域39A係沉積在餘留未被第一隔離層34覆蓋之第一電路層32A之表面部分上。在一些例子中，第一晶種區域39A可透過在第一電路層32A之暴露表面上之磊晶生長而沉積。在其他例子中，貫通孔37A中第一電路層32A之暴露表面本身可供作晶種區域。
第2E圖描述經由平坦化製程，在隔離層34A及第一貫通孔37A中，初始第二電路層微結構32B’之第二電路層的沉積作用。舉例而言，初始微結構32B’可為非晶形矽或任何半導體材料。沉積非晶形的半導體材料，使得其充填第一貫通孔37A且覆蓋第一晶種區域39A。結果，第一界面區域38B’形成在第一晶種區域39A上，代表一部分之第二電路層32B’，且分享第二電路層32B’之初始微結構。
然而，第二電路層之組成一般實質上與第一晶種區域39A相同或類似。因此，舉例而言，若第一晶種區域具有與第一電路層相同之組成，第二電路層可具有與第一電路層相同之組成。然而，若第一晶種區域具有不同於第一電路層之組成，第一及第二電路層在組成上可不相同。無論如何，當第一晶種區域及第二電路層具有不同的組成時，當變換成顯現適於在其中形成電路特徵之電子特性時，第一晶種區域一般將顯現類似於第二電路層之晶格間隙。
第2F圖描述雷射束140在第一晶種區域39A上方，在基板30之上表面入射，藉此在表面上形成影像150。影像之波峰光強度區域係可控制地加熱且將初始第二電路層微結構32B’變換為使第二電路層成為適於在其中形成電路特徵者，亦即單晶或大晶粒之多晶。當光束沿著第二電路層之表面掃描以容許沿著光束的路徑發生相變換作用，藉此逐漸地可控制將初始微結構轉換為適於在其中形成電路特徵之經變換的微結構32B。具有適於在其中形成電路特徵之經變換的微結構32B/38B之整個第二電路層的基板30係顯示於第2G圖中。
顯示於第2F圖及第2G圖中之經控制相變可以類似習知技術領域中已知的晶體生長技術之方式來進行。舉例而言，製造單晶半導體材料之丘克拉斯基(Czochralski)或布里奇曼(Bridgeman)方法使用種晶以提供有序且實質無缺陷的晶格，由該晶格可發生有序的晶體生長。結果，可避免大量之小晶粒之未控制的成核生長。無論如何，此等方法各自涉及緩慢且可控制地冷卻種晶處的熔融半導體材料，所以種晶的微結構當熔融半導體冷卻且固化時增長。
本發明之經控制相變的變換可透過使用光子束來完成，其使例如非晶形的半導體材料之初始不適當的第二電路層微結構遭受次熔化或熔化的退火溫度。一般而言，光束將在「晶種區域」開始相變換作用。因為光束掃描越過基板，應注意以提供用以經控制相變之溫度及駐留時間的適當平衡，以避免過度及/或不足的加熱。過度及/或不足的加熱可造成過量的缺陷存在，例如差排、晶界等等。
雖然對電路層而言單晶微結構是最適切的，但非必要。電路層應具有與高遷移率有關連的微結構，以避免不當的妥協任何形成之電路特徵的性能。因此，在具有多晶半導體材料微結構的電路層之例子中，層之平均晶粒尺寸一般應大於待形成於電路層中的電路特徵之尺寸。對於多晶微結構之含有電晶體的電路層而言，平均晶粒尺寸應不小於約10微米。較佳地，平均晶粒尺寸應為至少1毫米。然而，應注意到，晶粒尺寸僅為影響電荷遷移率之一因素。若電荷遷移率適當的話，本發明不受於任何特定晶粒尺寸。
在第2H圖中，額外的電路特徵係形成於第二電路層中。如上文中所討論者，第二電路，先前顯現與不適於在其中形成電路特徵之電子特性有關連的微結構，現顯現與適於在其中形成電路特徵之電子特性有關連的微結構。此電路特徵一般類似於形成在第一電路層中者，如第2B圖所示。舉例而言，電路特徵包括電晶體，其包含源極區域321、閘極區域322，及汲極區域323，以及任擇的淺溝槽隔離區域324，如第2B圖所示。第二電路層中的電路特徵有效地在不需要改良的微影術之下，使基板上的電晶體密度加倍。
第2I圖描述以類似在第一電路層32A上之第一隔離層34A之沉積作用的方式，在具有延伸通過第二電路層32B之第二貫通孔37B之第二隔離層34B上的沉積作用。第二隔離層，如第2J圖至第2M圖所示及相關內容中的討論，將用以分隔第二電路層之特徵與第三電路層之特徵。然而，依狀況而定，第二隔離層相對於第一隔離層可具有相同、類似或不同之組成及/或特性。
第2J圖至第2L圖顯示與第2D圖至第2F圖所描述者類似的步驟。舉例而言，由於第一貫通孔37A之存在，第2J圖描述第二任擇的晶種區域39B的沉積作用係沉積在餘留未被第一隔離層34覆蓋之第二電路層32B的表面部分。第2K圖描述第二隔離層34B上初始第三電路層微結構32C’之第三電路層的沉積作用。第2L圖描述第三電路層微結構32C’變換成使第三電路層適於在其中形成電路特徵者。具有三電路層之基板30係顯示於第2M圖，該三電路層中各自具有電路。接著，有效地，顯示於第2M圖中的該立體電路結構30所具有的特徵密度(電晶體密度)為利用單層傳統微影術獲得者的3倍。
發明的變化
熟習該項技術者將明顯可見，本發明可以各種不同形式具體化。舉例而言，高功率CO2 雷射可用以產生具有實質高斯光強度分布之影像，其接著掃描越過一基板表面以進行熱加工，例如基板表面之熔化或非熔化製程，以導致相變作用及具有適當電子特性之電路層。亦可使用具有紅外線範圍之10.6μm之波長λ的CO2 雷射。可接受之輻射源必須能夠產生可被材料吸收的波長，該材料之微結構欲變換以致可達到對加工溫度的精密控制。此輻射源可產生同調及/或非同調光。
此外，臺部可包括不同的組件以進行不同的功能，以確保任何用以進行本發明之輻射束係成像在材料上，該材料之微結構欲利用良好之位置及角度控制來變換。舉例而言，可包括一對準系統，以相對於該表面法線之一可變位向角，將該基板定位在該臺部上。在此例子中，基板移動及對準可個別獨立地控制。
本發明之額外變化對熟習該項技術者而言是明顯可見的。舉例而言，雖然已詳細描述具有類似電路特徵之二或三電路層之3-D電路結構，該等電路層中已沉積有類似的電路特徵，本發明之電路結構可包括三層以上或其中具有非類似電路特徵的層。類似地，雖然上文中敘述之典型方法一般係可應用至矽之電路層，但也可使用以其他半導體。
此外，在例行的實驗中，熟習該項技術者可發現到，可使本發明之系統可由現有的雷射退火設備來改造。習知技術領域中已知的輔助次系統可用以穩定雷射束相對於繼動器的位置及寬度。熟習該項技術者將認知到，必須費心處理與使用強大雷射之本發明實施有關的某些操作議題，以實現本發明的完整利益。
應瞭解到，雖然本發明已連同其較佳特殊實施例來描述，上述說明係意欲例示說明而非限制本發明之範圍。在本文中討論之本發明的任何方面可依適當情況被包括或排除。在本發明的範圍內，其他方面、優點及改良對本發明所屬技術領域中熟習該項技術者而言將為明顯可見的。
10．．．雷射系統
20．．．臺部
22．．．上表面
30．．．基板
32A．．．第一電路層
32B．．．第二電路層，經變換的微結構
32B’．．．初始第二電路層微結構
32C’．．．初始第三電路層微結構
34．．．隔離層
34A．．．第一隔離層
34B．．．第二隔離層
37A．．．第一貫通孔
37B．．．第二貫通孔
38．．．界面區域
38B．．．經變換的微結構
38B’．．．第一界面區域
39A．．．第一晶種區域
50．．．控制器
110．．．輻射源
112．．．輸入光束
120．．．繼動器
140．．．輸出光束，雷射束
150．．．影像
152．．．縱向邊界
321．．．源極區域
322．．．閘極區域
323．．．汲極區域
324．．．淺溝槽隔離區域
A．．．光軸
N．．．表面法線
P．．．上表面
θ．．．角度
第1圖提供一用以在基板上形成立體電路之典型系統的概要圖。
第2A圖至第2M圖統稱為第2圖，描述一用以形成包括三電路層之立體電路結構的方法。
第2A圖顯示裸露基板(例如矽晶圓)，其係備妥以供在其中形成電路特徵。
第2B圖顯示在第2A圖所示之基板中形成典型電晶體結構組。
第2C圖顯示在第2B圖之基板上沈積第一隔離層。
第2D圖顯示在第2C圖之基板上，在延伸通過第一隔離層之貫通孔內沉積任擇的晶種區域。
第2E圖顯示在具有不適於在其中形成電路特徵之微結構的第2D圖之基板上沉積第二電路材料。
第2F圖顯示第2E圖之基板之第二電路層之微結構變換為適於在其中形成電路特徵之微結構。
第2G圖顯示由於完成第2F圖所示之微結構變換的結果所形成之3-D電路結構。此3-D電路結構具有第一及第二通連電路層及插置於該等電路層之間的隔離層，其中該第一電路層中具有電路特徵且該第二電路層具有顯現適於在其中形成電路特徵之電子特性的微結構。
第2H圖顯示第2G圖之3-D結構，但具有在第二電路層中的電路特徵。
第2I圖顯示第2H圖之3-D結構，但具有沉積在該第二電路層之電晶體結構上的第二隔離層。
第2J圖顯示第2I圖之3-D結構，但具有在該第二電路層基板上，在延伸通過該第二隔離層之貫通孔內之任擇的晶種區域。
第2K圖顯示第2J圖之3-D結構，但具有沉積在該第二隔離層上之第三電路層材料，其中該第三電路層材料具有不適於在其中形成電路特徵的微結構。
第2L圖顯示第2J圖之3-D結構，但該第三電路層材料係變換為具有適於在其中形成電路特徵之微結構者。
第2M圖顯示具有三電路層之3-D電路結構，每一層具有電路特徵形成於其中。
10．．．雷射系統
20．．．臺部
22．．．上表面
30．．．基板
32A．．．第一電路層
34．．．隔離層
32B．．．第二電路層
38．．．界面區域
50．．．控制器
110．．．輻射源
112．．．輸入光束
120．．．繼動器
140．．．輸出光束
150．．．影像
152．．．縱向邊界
A．．．光軸
N．．．表面法線
P．．．上表面
θ．．．角度

Claims (19)

  1. 一種用以形成立體積體電路之系統，包含：一基板，其包含：一第一電路層，其具有一結晶結構；一隔離層，其形成於該第一電路層上，並具有一通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上並延伸進入該貫通孔至該第一電路層之該表面，其中該第二電路層經由該貫通孔與該第一電路層通連，且該第二電路層具有一初始微結構，該初始微結構顯現不適合於其中形成電路特徵的電子特性；一支持該基板之臺部；以及一輻射源，其適合在一可有效地起始且增進(propagate)晶體生長、而該晶體生長係自該第一電路層之該貫通孔處開始的所欲溫度下，加熱該第二電路層，藉此使該第二電路層之初始微結構變換成一經變換的微結構，該經變換的微結構顯現適於在其中形成電路特徵的電子特性；其中該所欲溫度係該第二電路層的次熔化溫度。
  2. 如申請專利範圍第1項之系統，其中該初始微結構為非晶形的且該經變換的微結構為結晶的。
  3. 如申請專利範圍第1項之系統，更包含一控制器，其中該輻射源係適合產生處理(processing)該第二電路層之 光束，該臺部係適合支持且相對於該光束移動該基板，以及該控制器係適合在該臺部與該光束之間提供相對的掃描移動，以容許該光束以一可有效地達到該所欲溫度的速率來掃描越過該第二電路層。
  4. 如申請專利範圍第3項之系統，其中該輻射源包括一CO2 雷射及/或一雷射二極體。
  5. 如申請專利範圍第3項之系統，其中該輻射源係適合產生一連續光束。
  6. 如申請專利範圍第3項之系統，其中該輻射源係適合產生一脈衝光束。
  7. 如申請專利範圍第3項之系統，其中該輻射源包括一繼動器，其適合以至少45°之入射角朝向該表面基板導引該光束。
  8. 如申請專利範圍第7項之系統，其中該繼動器係適合在該第二電路層之表面上形成一拉長的影像(elongate image)。
  9. 如申請專利範圍第3項之系統，其中該第一電路層之頂表面的一部分係供作用於該第二電路層之結晶開始區域。
  10. 如申請專利範圍第3項之系統，其中該第一及第二電路層中之各者具有一實質相同的元素組成。
  11. 如申請專利範圍第3項之系統，其中該第一及第二電路層具有不同的組成。
  12. 如申請專利範圍第3項之系統，其中該第一電路層包含 一選自於Si、SiGe、Ge、第III-V族化合物及第II-VI族化合物的材料。
  13. 一種用以形成立體積體電路之系統，包含：一基板，其包含：一第一電路層，其具有一結晶結構；一隔離層，其形成於該第一電路層上，並具有一通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上並延伸進入該貫通孔至該第一電路層之該表面，其中該第二電路層經由該貫通孔與該第一電路層通連，且該第二電路層具有一非晶形的微結構，該非晶形的微結構顯現不適合於其中形成電路特徵的電子特性；一輻射源，其適合產生一光束以供處理該第二電路層至一所欲溫度；一臺部，其適合支持且相對於該光束移動該基板；以及一控制器，其適合在該臺部與該光束之間提供相對的掃描移動，以容許該光束以一可有效地加熱該第二電路層以及起始且增進晶體生長、而該晶體生長係自該第一電路層之該貫通孔處開始的速率，掃描越過該第二電路層，藉此使該第二電路層之非晶形的微結構變換成一結晶的微結構，該結晶的微結構顯現適於在其中形成電路特徵的電子特性； 其中該所欲溫度係該第二電路層的次熔化溫度。
  14. 一種用以形成立體積體電路之系統，包括：一基板，其包含：一第一電路層，其具有一與不大於32奈米之技術節點(technology node)相關聯的電晶體密度；一隔離層，其形成於該第一電路層上，並具有一通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上並延伸進入該貫通孔至該第一電路層之該表面，並經由可顯現該第一電路層之一結晶表面的該貫通孔與該第一電路層通連，且該第二電路層具有一非晶形的微結構，該非晶形的微結構顯現不適合於其中形成電路特徵的電子特性；一支持該基板之臺部；以及一輻射源，其適合以一可有效地自該第一電路層起始且增進晶體生長的方式，加熱該第二電路層至一所欲溫度，藉此使該第二電路層之非晶形的微結構變換成一結晶的微結構，該結晶的微結構顯現適於在其中形成電路特徵的電子特性；其中該所欲溫度係該第二電路層的次熔化溫度。
  15. 一種用以形成立體積體電路之方法，包含：(a)提供一基板，其包含：一第一電路層，其具有一結晶結構；一隔離層，其形成於該第一電路層上，並具有一 通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上並延伸進入該貫通孔至該第一電路層之該表面，其中該第二電路層經由該貫通孔與該第一電路層通連，且該第二電路層具有一初始微結構，該初始微結構顯現不適合於其中形成電路特徵的電子特性；以及(b)在一可有效地自該貫通孔起始且增進晶體生長的次熔化溫度下，加熱該第二電路層，藉此使該第二電路層之初始微結構變換成一經變換的微結構，該經變換的微結構顯現適於在其中形成電路特徵的電子特性。
  16. 如申請專利範圍第15項之方法，其中該第二電路層之初始微結構最初為非晶形的且該經變換的微結構為結晶的。
  17. 一種用以形成立體積體電路之方法，包含：(a)提供一基板，其包含：一第一電路層，其具有一結晶結構；一隔離層，其形成於該第一電路層上，並具有一通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上並延伸進入該貫通孔至該第一電路層之該表面，其中該第二電路層經由該貫通孔與該第一電路層通連，且該第二電路層具有一非晶形的微結構，該非晶形的微結構顯現不適合於 其中形成電路特徵的電子特性；以及(b)產生一光束，該光束適於以次熔化溫度來處理該第二電路層；以及(c)以一可有效地加熱該第二電路層至該次熔化溫度以及自該貫通孔起始且增進晶體生長的速率，使該光束掃描越過該第二電路層，藉此使該第二電路層之非晶形的微結構變換成一結晶的微結構，該結晶的微結構顯現適於在其中形成電路特徵的電子特性。
  18. 一種用以形成立體積體電路之方法，包含：(a)提供一基板，其包含：一第一電路層，其具有一結晶結構，其中該第一電路層具有一與不大於32奈米之技術節點相關聯的電晶體密度；一隔離層，其形成於該第一電路層上，並具有一通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上並延伸進入該貫通孔至該第一電路層之該表面，其中該第二電路層經由該貫通孔與該第一電路層通連，且該第二電路層具有一非晶形的微結構，該非晶形的微結構顯現不適合於其中形成電路特徵的電子特性；以及(b)加熱該第二電路層至次熔化溫度以起始且增進晶體生長，該晶體生長始自該第一電路層之該表面並通過該貫通孔，藉此使該第二電路層之非晶形的微結構變 換成一結晶的微結構，該結晶的微結構顯現適於在其中形成電路特徵的電子特性。
  19. 一種立體積體電路結構，包含：一第一電路層；一隔離層，其形成於該第一電路層上，並具有一通過其中的貫通孔，該貫通孔暴露該第一電路層之一表面的一部分；及一第二電路層，其形成於該隔離層上，並延伸進入該貫通孔至該第一電路層之該表面以與該第一電路層相通連，且具有形成於其中之電路特徵，該電路特徵具有晶粒尺寸大於約1毫米之結晶的微結構，該結晶的微結構顯現適於在其中形成電路特徵之電子特性。
TW098140787A 2008-12-10 2009-11-30 用以形成立體電路之系統及方法 TWI459539B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/316,154 US20100140768A1 (en) 2008-12-10 2008-12-10 Systems and processes for forming three-dimensional circuits

Publications (2)

Publication Number Publication Date
TW201029152A TW201029152A (en) 2010-08-01
TWI459539B true TWI459539B (zh) 2014-11-01

Family

ID=42230157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140787A TWI459539B (zh) 2008-12-10 2009-11-30 用以形成立體電路之系統及方法

Country Status (3)

Country Link
US (3) US20100140768A1 (zh)
KR (1) KR101400529B1 (zh)
TW (1) TWI459539B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US8345955B2 (en) * 2008-06-11 2013-01-01 International Business Machines Corporation Characterizing thermomechanical properties of an organic substrate using finite element analysis
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US20140154891A1 (en) * 2012-08-22 2014-06-05 Sionyx, Inc. Beam Delivery Systems for Laser Processing Materials and Associated Methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070165455A1 (en) * 2005-12-12 2007-07-19 Jae-Kwan Park NAND-type non-volatile memory devices having a stacked structure and associated methods of forming and operating the same
US20080194083A1 (en) * 2006-03-17 2008-08-14 Samsung Electronics Co., Ltd. Methods of Laterally Forming Single Crystalline Thin Film Regions from Seed Layers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US6127725A (en) * 1998-08-03 2000-10-03 Harris; Ellis D. Thin film electronics on insulator on metal
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP4397571B2 (ja) * 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7118980B2 (en) * 2004-10-25 2006-10-10 Texas Instruments Incorporated Solid phase epitaxy recrystallization by laser annealing
US7479431B2 (en) * 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7767927B2 (en) * 2005-05-16 2010-08-03 Ultratech, Inc. Methods and apparatus for remote temperature measurement of a specular surface
JP5519150B2 (ja) * 2005-08-16 2014-06-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法
US7452759B2 (en) * 2005-11-29 2008-11-18 Micron Technology, Inc. Carbon nanotube field effect transistor and methods for making same
JP2007157933A (ja) 2005-12-02 2007-06-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
KR100837280B1 (ko) 2007-03-12 2008-06-11 삼성전자주식회사 게터링 영역을 포함하는 반도체 소자 및 그 형성 방법
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070165455A1 (en) * 2005-12-12 2007-07-19 Jae-Kwan Park NAND-type non-volatile memory devices having a stacked structure and associated methods of forming and operating the same
US20080194083A1 (en) * 2006-03-17 2008-08-14 Samsung Electronics Co., Ltd. Methods of Laterally Forming Single Crystalline Thin Film Regions from Seed Layers

Also Published As

Publication number Publication date
US20110089523A1 (en) 2011-04-21
TW201029152A (en) 2010-08-01
US20100140768A1 (en) 2010-06-10
KR101400529B1 (ko) 2014-05-28
KR20100067061A (ko) 2010-06-18
US20160240440A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI459539B (zh) 用以形成立體電路之系統及方法
US10840100B2 (en) Method of thermal processing structures formed on a substrate
TWI403375B (zh) 最小化表面反射性變化的技術
TWI446473B (zh) 翹曲減少及／或應變受控制之基板加工技術
TWI401731B (zh) 使用脈衝序列退火方法將薄膜固相再結晶的方法
AU2021236824B2 (en) All-semiconductor Josephson junction device for qubit applications
JP2000091231A (ja) 多結晶の成長方法及び製造装置
KR101323222B1 (ko) 기판상에 형성되는 구조체의 열적 프로세싱을 위한 장치 및 방법
Choi et al. Study of phosphorus-doped Si annealed by a multi-wavelength laser
US20160020117A1 (en) Scanned pulse anneal apparatus and methods
WO2014200077A1 (ja) 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
Nguyen et al. Formation techniques for upper active channel in monolithic 3D integration: an overview
KR102470876B1 (ko) 모놀리식 3차원 소자의 상부층 고결정화 방법 및 이를 통해 제조된 모놀리식 3차원 소자
JP2018022712A (ja) 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
CN114365275A (zh) 使用多维激光退火的高密度逻辑形成
Aklufi The Crystallization of Thin Silicon Films with Laser Shaped Hot Zones

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees